JPH096829A - 回路図面生成方法 - Google Patents

Abstract

(57)【要約】 【目的】座標情報を持たない回路の接続データから座標
情報を持った回路図面データを効率良く自動生成する回
路図面生成方法を提供する。 【構成】入力／出力外部端子、入力／出力バッファ、ラ
ッチ接続しているインスタンス等の配置位置を考慮して
インスタンスに段数付けを行う。インスタンスの配置座
標は、ポート間の配置がなるべく直線に配線できるよう
に決定し、インスタンスの固有名、接続しているポート
番号、ラインの重なりチェック、インスタンス間を通過
するラインに必要な配線領域等を考慮して決定される。
インスタンス間のポートを結ぶラインは、インスタンス
の配置時に決定された配線領域を通過するように配線さ
れる。また、隣接しないインスタンス間のポートを接続
する際は、シンボル占有領域上を通過するように配線
し、通過後はシンボル占有領域を拡張更新しながら配線
処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、座標情報を持たない回
路の接続データから座標情報を持った回路図面データを
自動生成する回路図面生成方法に関する。

【０００２】

【従来の技術】近年、機能図やハードウェア記述言語
（ＨＤＬ）から回路合成を行った後、合成結果を確認す
るため回路図面を自動生成することや、座標情報を持た
ないネットリストから回路図面を自動生成することが要
求されている。

【０００３】更に、かかる場合回路規模の増大にともな
い回路図面生成を高速に行うことが要求されている。

【０００４】従来の回路図面生成方法では、シンボルを
配置して配線する際、シンボルとラインが重なって配線
されていないか、ライン同士が重なって配線されていな
いか、十字結線していないかなどチェックをしながら配
線をしていた。

【０００５】ところが、設計される回路規模が増大した
ため、配線するシンボルや配線するラインの数が膨大
し、これに伴い配置配線のチェックの処理時間が増大す
る傾向にある。

【０００６】

【発明が解決しようとする課題】このため、回線規模が
大きくなると回路合成の入力となる機能図やハードウェ
ア記述言語（ＨＤＬ）をわずか修正しても、回路合成
後、回路図面が生成されるまで長時間かかってしまうと
いう問題が生じていた。

【０００７】したがって、本発明の目的は、短時間に回
路図面生成を行う方法を提供することにある。

【０００８】

【課題を解決するための手段及び作用】請求項１に記載
の本発明にしたがう回路図面生成方法は、すべての出力
外部端子の配置段数を段数１に固定し、出力外部端子の
入力ポートに１入力１出力のインスタンスが繋がってい
る時、インスタンスを出力バッファと見なして配置段数
を段数２に固定し、入力外部端子の入力ポートに１入力
１出力のインスタンスが繋がっている時、該インスタン
スを入力バッファとみなし、配置段数を（最大段数−
１）に固定し、すべての入力外部端子の配線段数を最大
段数に固定し、出力外部端子でも出力バッファでも入力
バッファでも入力外部端子でもないインスタンスの配線
段数ｎを２＜ｎ＜（最大段数−１）にする。

【０００９】また請求項２に記載の発明は、更に、イン
スタンス同士がラッチ接続しているかどうかをチェック
し、ラッチ接続している時は、該インスタンスの配置段
数を同じにする。

【００１０】請求項３に記載の発明は、前記において、
更に、前記インスタンスの情報を格納するインスタンス
テーブルを配置段数ごとに管理するテーブルを持ち、イ
ンスタンス名をキーにしてその該インスタンステーブル
を昇順または降順に並べ換える。

【００１１】また請求項４に記載の発明は、各配置段数
のインスタンスの出力ポートに上から下に連続な番号を
付与し、インスタンスの入力ポートを調べ、該インスタ
ンスの左隣に配置されるインスタンスの出力ポートのう
ち最小の番号を該インスタンスのＩＤ番号にし、各配置
段のインスタンスを該ＩＤ番号をキーにして、前記イン
スタンステーブルを昇順または降順に並べ換えることを
特徴とする回路図面生成方法。

【００１２】更に請求項５に記載の発明は、前記におい
て、配置を開始する段を入力バッファがあれば（最大段
数−１）段、入力バッファがなければ（最大段数−２）
段のインスタンスとし、該インスタンスよりも配置段数
の少ないインスタンスは、該インスタンスの左隣の段の
出力ポートと該インスタンスの入力ポートとが極力直線
で結ばれるように配置ｙ座標決定し、最大段数である入
力外部端子のインスタンスは、（最大段数−１）段また
は（最大段数−２）段のインスタンスの入力ポートと該
インスタンスの出力ポートが極力直線で結ばれるように
配置ｙ座標決定する。

【００１３】上記の構成により、各インスタンスに対
し、ｙ座標を決定することが出来る。同時にｘ方向のイ
ンスタンス間を結ぶ配線が作成される。

【００１４】更に、本発明の請求項６に記載の発明は、
上記において、隣合うインスタンスで、配線を行った時
にラインが重なるような配置かどうかチェックし、該チ
ェックの結果、ラインが重なるならば、どちらかのイン
スタンスの配置ｙ座標をΔ（＜最小のピン間隔）だけ下
方向にずらして、ラインが重ならない配置にする。

【００１５】また請求項７に記載の発明は、隣合うイン
スタンスの間を通る縦ラインが、そのラインと接続する
インスタンスのポートのＩＤ番号により決められたｘ座
標位置を通るようにする。

【００１６】請求項８に記載の発明は、プルアップ／プ
ルダウンインスタンス（定数インスタンス）を入力外部
端子と同じｘ座標位置に配置する。

【００１７】上記の請求項６乃至８に記載の発明によ
り、本発明にしたがいｘ方向のインスタンスの配置座標
を決定することができる。

【００１８】また、請求項９に記載の発明は、１つのネ
ットが複数のシンク先を持つ場合、各段のインスタンス
のシンクポートに繋がるネットを接続し、それらのシン
クネット間を結ぶ横ラインを全シンボルの占有領域上に
配線後、その横ラインと各シンクネットを結ぶ。

【００１９】また請求項１０に記載の発明は、各配置段
のインスタンス間を接続する横ラインを全シンボルの占
有領域上に配線した後、全シンボルの占有領域を新しく
設定し直すことを特徴とする回路図面生成方法。

【００２０】上記請求項９及び１０に記載の発明によ
り、１つのネットが複数のソースまたはシンクを持つ場
合、並びにインスタンス間のネットを結ぶことができ
る。

【００２１】

【実施例】以下図面を参照し、本発明の実施例を説明す
る。尚、図において同一または類似のものには同一の参
照記号及び番号を付して説明する。

【００２２】図１は、本発明の回路図面生成方法を適用
する回路図面生成システムの好適な実施例の構成図であ
る。

【００２３】本発明は、基本的構成として回路図面生成
の基礎データとなるネットリストファイルを本発明方法
にしたがう応用プログラムにより処理をすることによ
り、インスタンスの配置、配線の座標情報をもった回路
図面データを生成出力するものである。

【００２４】したがって、図１において、ネットリスト
ファイルを記憶している記憶装置１と、図示しない中央
演算装置において、本発明にしたがう制御プログラムの
実行において実現される各ステップの機能部Ｓ１〜Ｓ１
１が実現され、これにより回路図面の生成処理が完了
し、これを図面データファイルとして記憶装置２に格納
する。同時に図面データファイルは、プリンタにより紙
出力あるいは、モニターに表示出力される。

【００２５】次に、図１における機能処理部Ｓ１〜Ｓ１
１の各々の内容について、順次図面を参照して詳細に説
明する。 〔テーブル変換部：図１ステップＳ１〕記憶装置１に格
納されているネットリストは、回路設計において、例え
ば回路のセル端子間の接続情報が記述されているテキス
トデータである。したがって、このテキストデータから
素子の配置、配線の状態等を理解することは、困難であ
る。

【００２６】テーブル変換部Ｓ１は、したがって、本発
明の方法において、コンピュータによる以下に説明する
内容を処理することが可能なコードデータに変換し、メ
モリ上にこの変換されたデータを展開する機能を有す
る。 〔段付け処理部：図１ステップＳ２〕図２−図６ 先ず、回路を構成するインスタンスに対し、自動配置
し、配線を行う前にインスタンスの配置段数を付ける。
ここでインスタンスとは、回路素子、接続端子等を意味
する。段数付けは、図２のようにすべての出力外部端子
の段数を１とし、更に図３のように右から左に入力ポー
トに接続しているネットをたどりながら段数を付ける。

【００２７】更に、図２に示すように、出力外部端子の
入力ポートに１入力１出力のインスタンス（出力バッフ
ァ）が繋がっていれば、そのインスタンスの段数を２に
する。出力外部端子の入力ポートに出力バッファ以外の
インスタンスが繋がっていれば、その段数を３にする。

【００２８】また図４のように１入力１出力のインスタ
ンス（入力バッファ）が入力外部端子の出力ポートに繋
がっていれば、そのインスタンスの段数を（最大段数−
１）にする。また、すべての入力外部端子を最大段数に
する。

【００２９】以上のような段数付けを行うと、図５のよ
うな配置段になる。そして、インスタンスを配置する
際、同じｘ座標上（同じ段）に入力、出力外部端子を配
置することができるため、出力外部端子から信号を追い
易くなる。テーブル変換部Ｓ１によりメモリ上に展開さ
れたコードデータを図５に示す如く、インスタンスの座
標位置が特定される。

【００３０】同じｘ座標上（同じ段）に入力、出力バッ
ファを配置することができるため、論理とは関係の無い
バッファを脇にシフトすることができ、論理を構成する
回路の中にバッファが混入することを防ぐことができ
る。

【００３１】更に、段数付け処理として次にインスタン
ス同士がラッチ接続しているかどうかのチェックを行
う。ラッチのチェックとは、すべてのインスタンスにつ
いて、図６の（１）に示すようにインスタンスＩＮＳ０
１の出力ポートに繋がっているインスタンスを調べる。

【００３２】インスタンスＩＮＳ０２は、入力ポートが
ＩＮＳ０１の出力ポートに繋がっている。さらにその出
力ポートは、ＩＮＳ０１の入力ポートに繋がっている。
このような場合、ＩＮＳ０１とＩＮＳ０２はラッチ接続
していると判断する。

【００３３】また、図６の（２）に示すようにラッチし
ているインスタンスに対し、どちらかのインスタンスと
同じ段数に置き換える。図６では、インスタンスＩＮＳ
０２の段数をｎ＋１〔図６（１）〕からｎ〔図６
（２）〕に変更されている。

【００３４】ラッチ接続しているインスタンスの論理段
数が異なると配置された時にラッチを構成しているイン
スタンスが離れてしまう。このため上記のように同じ段
数に揃えることで同じ段に配置されることにより、回路
図中のラッチ部分が判断し易くなる。

【００３５】〔インスタンス情報テーブルソート部：図
１ステップＳ３〕図７−図１０ 図７のように段数毎に対応するインスタンス情報テーブ
ルＢを格納する管理テーブルＡを用意する。また、図８
のようにインスタンス情報テーブルＢは、インスタンス
名（Ａ0 、Ｂ0 等) をキーにしてソートしておく。

【００３６】インスタンスを配置する際は、本発明で
は、配置段数ごとに行われるため段数ごとのインスタン
スの情報が必要になる。ビット幅を持つインスタンス
は、図１０に示すようにマクロ展開やビット展開された
時に、大概、元のインスタンス名に追番の付けられた名
前を新しいインスタンス名として付与される。

【００３７】そのため、名前でソートしておき、その順
番で配置すれば、関連性のあるインスタンスが近くに並
ぶ可能性が大きくなる。インスタンスの出現がランダム
なネットリストから図面を生成する時、ひとつの目安に
する。 〔インスタンスの配置ｙ座標の決定部：図１ステップＳ
４〕図１０−図１４ インスタンスの配置基準点を、図１０のように定義す
る。即ち、図１０において、ｙ0 は配置基準点であり、
Ｏはシンボル専有領域である。

【００３８】（最大段数−２）段のインスタンスをイン
スタンス情報テーブルＢをソートした順番で縦方向（ｙ
方向）に間隔を開けて配置する。この時、横の並び（配
置ｘ座標）は、考慮しない。

【００３９】（最大段数−３）段以降のインスタンス
で、左隣のインスタンスの出力ポートと直線で結べるイ
ンスタンスは、図１１のように配置ｙ座標をｙ1 と決定
する。ここで座標ｙ1 は、基準点ｙ0 を基準としてｙ1
＝（ｙ0 −ｄ0 ）＋ｄ1 となる。

【００４０】（最大段数−３）段以降のインスタンス
で、左隣のインスタンスの出力ポートと直線で結べない
インスタンスや左隣のインスタンスと接続していないイ
ンスタンスは、図１２のように配置ｙ座標ｙ2 を決定す
る。ここで座標ｙ2 は、先に基準点ｙ0 を持つインスタ
ンスと接続するよう配置されたインスタンスの基準点座
標ｙ1 を基準として、ｙ2 ＝ｙ1 −ｈ−ｓで表される。

【００４１】（最大段数−１）段以上のインスタンス
で、右隣のインスタンスの入力ポートと直線で結べるイ
ンスタンスは、図１３のように配置ｙ座標ｙ1 を決定す
る。

【００４２】（最大段数−１）段以上のインスタンス
で、右隣のインスタンスの入力ポートと直線で結べない
インスタンスや右隣のインスタンスと接続していないイ
ンスタンスは、図１４のように配置ｙ座標ｙ2 を決定す
る。

【００４３】なお、上記図１１、１２、１３、１４にお
いて、各インスタンスの配置間隔ｓは、インスタンスの
最小ピン間隔よりも大きく取る。

【００４４】ここで、インスタンス間のポートをできる
だけ直線で配線できるように配置するため、論理を追い
易くなる。本発明によれば、出力バッファ、出力外部端
子は、左隣の出力ポートとできるだけ直線で結ぶことが
できる。同様にインバータなど１入力１出力のインスタ
ンスも左隣の出力ポートとできるだけ直線で結ぶことが
できるためインバータが論理反転に使われている時は、
インバータはインスタンスの出力ポートの近くに配置す
ることができる。

【００４５】また、入力バッファ、入力外部端子は、右
隣の入力ポートとできるだけ直線で結ぶことができる。
従って、信号を追う際に障害となっていたラインの折れ
曲がりを少なくすることができる。 〔インスタンスのポートＩＤソート部：図１ステップＳ
５〕図１６ すべてのインスタンスについて配置するｙ座標が決まっ
たら、各配置段ごとに図１５の（１）に示すようにイン
スタンスの出力ポートに上から下に追番を付与する。
（ｉ＝１、２、・・・、ｎ） また、インスタンスの入力ポートを調べ、その左隣のイ
ンスタンスの出力ポートと繋がっていれば、左隣のイン
スタンスの出力ポートの追番のうち最小の追番をそのイ
ンスタンスのＩＤ番号にする。

【００４６】接続する左隣のインスタンスがないインス
タンスは、そのＩＤを（最大出力ポート番号＋１）にす
る。図１５（１）の例では、Ａ1 のインスタンスのＩＤ
が１０（最大出力ポート番号９＋１）となる。

【００４７】次にＩＤ番号をキーにしてインスタンス情
報テーブルＢ（図７参照）を昇順ソートする。ＩＤ番号
をキーにしてインスタンス情報テーブルＢを昇順ソート
する〔図１５（２）〕。ソート後に、先に説明した〔イ
ンスタンスの配置ｙ座標の決定部〕における手順と同様
の処理を行って、配置ｙ座標を再決定する。

【００４８】ソートされたインスタンス名の順番でイン
スタンスを配置しても場合により、図１５の（１）のよ
うに配線がよじれてしまう時がある。そこで、左隣のイ
ンスタンスと接続しているインスタンスの配置の順番
は、左隣のインスタンスの出力ポートの順番（上から下
へのユニークな追番）でソートすることにより、ライン
のよじれが少ない配置を行うことができる。

【００４９】左隣のインスタンスと接続していないイン
スタンスは、その出力ポートの（最大の追番＋１）を付
与することで昇順にソートした時にそのインスタンスの
処理順は、左のインスタンスに接続しているインスタン
スよりも後になり、左隣のインスタンスに接続している
インスタンスの配置、配線に影響を及ぼさなくなる。 〔インスタンス配置ｙ座標重複調整部：図１ステップＳ
６〕図１６−図１７ 次に図１６の（１）のように配線を行った時にラインが
重なるような配置かどうかを調べる。もしラインが重な
るような配置となるならば、図１６の（２）のようにイ
ンスタンスのｙ座標をΔ（＜最小のピン間隔）の大きさ
だけ下方向にずらす。

【００５０】各インスタンスの配置間隔Ｓは、最小ピン
間隔よりも大きく取っているので、下方向にΔだけずら
してもインスタンスは重なることがない。

【００５１】ラインが重なるかどうかのチェックは、次
のように行われる。先ず図１６のように隣合っている配
置段数にある右側のインスタンスの入力ポートを調べ
る。その入力ポートが左側の配置段にあるいずれかのイ
ンスタンスの出力ポートに繋がっているかどうかを調べ
る。

【００５２】図１７において、ポート１がポート２に図
示のように繋がっている時、左側の配置段のいずれかの
インスタンスの出力ポートであって、図１７の入力ポー
ト１と同じｙ座標上に、出力ポートがあるかどうかを調
べる。

【００５３】さらにそのポートが右側の配置段のいずれ
かのインスタンスの入力ポートに繋がっているかどうか
を調べる（図１７のポート４）。このように調べた結
果、もし、図１６のポート１、２、３、４について、上
記のような関係に有れば、インスタンスＡ、Ｂは、ライ
ンが重なる配置であると判断する。

【００５４】後に述べるように、インスタンス間のネッ
トを結ぶ横線は全シンボルの占有領域上に引かれるの
で、ラインが重なることはない。横線でラインが重なる
危険があるのは、隣合うインスタンス間の間を結ぶ時で
ある。

【００５５】隣合うインスタンス間の結ぶ時でラインが
重なる可能性があるのは、図１６の（１）のように同じ
ｙ座標上にあり（つまり水平上にあり）、それぞれ隣の
インスタンスに接続しているポートである。

【００５６】重なる原因は、ポートが同じｙ座標にある
からなので、どちらかのインスタンスを少しずらして
（そのインスタンスの最小のピン間よりも小さなずれ
で）ポートが同じｙ座標にないようにする。

【００５７】ずらすことにより、ポートは同じｙ座標上
にいなくなるので横線が重なることがなくなる。 〔配線領域決定部：図１ステップＳ７〕図１８−図２４ 以上は、インスタンス間の横方向に繋がるラインについ
ての要件であった、次に隣合うインスタンス間を縦に通
過するラインは、図１８のようにインスタンスのポート
番号により決める。

【００５８】つまり、ポートｎに接続するラインが、イ
ンスタンス間の配線で縦ラインを取るならば、その縦ラ
インは、図１８のｎ番目の縦線の箇所を通るようにす
る。

【００５９】以上のようにすれば、縦のラインは重なる
ことなく、各ポートラインを繋げることができるが、冗
長なため余分なすき間が空いてしまう。

【００６０】そこで、各インスタンスの出力ポートと入
力ポートに繋がるラインの方向をあらかじめ決めておく
ことにより、隣合うインスタンスの間に余分なすき間を
無くすようにする。

【００６１】まず、各インスタンスの出力ポートから出
るラインの方向を求める。

【００６２】図１９の（１）に示すように、あるネット
の半数以上のシンクポートのｙ座標がそのネットのソー
スのｙ座標よりも上にある場合、図１９の（２）のよう
な配線とする。この場合は、ソースは上へ伸び、シンク
は上から降りてくる。

【００６３】また、図２０の（１）のように、あるネッ
トの半数以上のシンクポートのｙ座標がそのネットのソ
ースの座標よりも下にある場合、図２０の（２）のよう
な配線になる。この場合は、ソースは下へ伸び、シンク
は下から登ってくる。

【００６４】また、図２１のように、上へのソースａ→
下へのソースｂ→下からのシンクｃ→上からのシンクｄ
の順番で、インスタンス間を縦に通るラインの配線位置
（ｘ座標でなくて右から何番目か）を求める。

【００６５】ただし、図２１の８と４’のポートのよう
に、両隣のインスタンスが１ラインで、しかも直線で接
続している時、（折れ曲がるところがないから）そのラ
インの配線位置は求めない。

【００６６】また、図２１のポート１と４、２と５、３
と６、２’と５’、１’と３’のように、それぞれのポ
ートの接続している縦ラインが交わることなしに同じｘ
座標上に引ける場合は、図２２のようにそれぞれ対にな
っているポートに同じｘ座標の配置位置を与えることに
より余分なすき間をなくすことが出来る。

【００６７】更に、図２３に示すように、同じ配置段の
インスタンスの複数のポートに共通にラインが繋がって
いる時は、図２４のように縦ラインの配線位置を同じに
して、隣合うインスタンスの間に余分なすき間ができな
いようにする。

【００６８】最後に、隣接するインスタンスの間を通る
ラインの本数から、各段のインスタンスの配置するｘ座
標（配置段間の距離）を求める。

【００６９】図２４において、左側のインスタンスの基
準ｘ座標は、ｘ’＝ｘ＋Ｄ＋ｎΔｘとなる。

【００７０】上記のように、ポートに接続する縦ライン
が、あらかじめ決められた場所を通過することにより縦
ライン同士の重なりを未然に防ぐことができる。

【００７１】また、ラインの方向ごとに縦ラインの通過
する場所を決めているので（上へのソース→下へのソー
ス→下からシンク→上からシンクの順番）生成されたラ
インは重なる部分がなくなるので、論理を追い易い回路
図を生成することができる。 〔プルアップ／プルダウンインスタンス処理部：図１ス
テップＳ８〕図２５ 図２５のように、入力外部端子をすべて配置した後にプ
ルアップ、プルダウンインスタンス（定数インスタン
ス）を入力外部端子のｘ座標の位置に配置する（プルア
ップＺ01は上、プルダウンＺ00は下） プルアップ、プルダウンインスタンス（定数インスタン
ス）を入力外部端子と同じｘ座標の上と下というように
常に決まった位置に配置すると定数インスタンスがその
回路図に存在するのか、また、どのインスタンスと接続
しているのかといったことが、分かり易くなる。 〔接続情報テーブルソート部：図１ステップＳ９〕図２
６−図２７ 図２６のように、ネットテーブルＡを作成する。これ
は、１ネットの接続順序と同じものになる。接続先配置
段テーブルＢは、図２７のように段数をキーにして昇順
または降順にソートしておく。同様に接続先ポートテー
ブルＣは、前項インスタンスのポートＩＤによるソート
で付与したポート番号をキーにして昇順または降順にソ
ートしておく。

【００７２】ここで、上記の接続情報テーブルは、ネッ
トの接続と同じ接続構造になっているのでテーブルの格
納順序で接続ポートを取り出せば結線を容易に行うこと
ができる。

【００７３】接続先配置段数テーブルＢを段数で、昇順
または降順にソートしておくことにより、そのネットで
配線を行う際の配置段の始点と終端が分かる。

【００７４】同様に接続先ポートテーブルＣをポート番
号で昇順または降順にソートしておくことにより、各配
置段の配線を行う際のポートの始点と終端が分かる 〔配線処理部：図１ステップＳ１０〕図２８−図２９ 隣接するインスタンス間のポートを１ラインで引ける
時、直線または（横→縦→横）でラインを引く。隣接は
していないが、インスタンス間のポートを１ラインで引
け、しかもどのインスタンスの占有領域とも重ならない
時、直線または（横→縦→横）でラインを引く。

【００７５】上記以外で１つのネットが複数のソースま
たはシンクをもつ場合は、図２８のような配線方法を行
う。

【００７６】即ち、図２８において、図２８（１）は何
も配線されていない状態である。次に、同じ段のインス
タンスのシンクポートに繋がるネットを描く〔図２８
（２）〕。次に、ソースポートに繋がるライン引く〔図
２８（３）〕。

【００７７】ついで、各段のインスタンスのシンクネッ
トを結ぶ横ラインをシンボル占有領域に配線する〔図２
８（４）〕。最後に、横ラインと各シンクネットを結ぶ
〔図２８（５）〕。

【００７８】また、１つのネットが複数のシンク先を持
つ時の配線は、次のように行う。同じ段にあるシンク同
士を結線することで、各配置段に同一ネットのグループ
を作ることができる。

【００７９】また、シンクだけではなくネットに複数の
ソースがある時、同様に各配置段でソースネットのグル
ープを作り、１本の横のラインから縦に伸ばしたライン
で結線を行う。

【００８０】全体のネットを生成するには、各配置段で
生成されたシンクネットやソースネットのグループを１
本の横のラインから縦に伸ばしたラインで結線すれば良
いのでネットの生成処理を容易に行える。

【００８１】ここで、図２９（１）に示すように、イン
スタンス間のネットを結ぶ横ラインは、全シンボルの占
有領域上に引く。この時、離れた段にあるインスタンス
を結ぶラインがある場合は、図２９（２）のように、新
しいラインを含むように全シンボルの占有領域ＡＲを膨
らませ、横線の配線後、全シンボルの占有領域を新たに
設定する。

【００８２】上記のように、隣合っていない配置段数の
インスタンスを配線する場合 インスタンス間のネット
を結ぶ横線を常に全シンボルの占有領域上に引くことに
より、インスタンス間のネットを結ぶ横線同士が重なら
なくなる。これは、全シンボルの占有領域上またはその
外側には、ラインが存在しないことを利用している。

【００８３】全シンボルの占有領域上にラインを引いた
ら、次のラインがそのラインと重ならないようにするた
め、全シンボルの占有領域をそのラインを含むように広
げておく。

【００８４】以上の如き手順により、本発明の方法によ
り回路図面が作成される。尚、上記の手順説明におい
て、追番をソートの際、昇順で行う場合について説明し
たが、本発明の方法は、これに限定されず、反対に降順
でソートを行うことも可能である。 〔図面データ生成部：図１ステップＳ１１〕上記のよう
にして、各インスタンスの配置される座標位置、配線等
が特定される。この時、作成されるデータはメモリー上
に展開されたテーブルデータである。したがって、図面
データ生成部１１は、プリンタあるいはモニタに出図可
能なデータに変換され、記憶装置２に図面データファイ
ルとして格納される。

【００８５】更に、必要により、プリンタあるいはモニ
タにより出力される。図３０、図３１は、上記の本発明
の回路図面作成方法を実施して出力された回路図の一例
である。この図により、容易にインスタンスの座標位
置、配線状況が理解できる。

【００８６】

【発明の効果】以上図面にしたがい手順をおって説明し
たように、本発明の方法によれば、障害物を避ける従来
の方法とは異なり、配線できる領域を配置情報からあら
かじめ確保するようにしている。

【００８７】このため、障害物をチェックする処理が不
要になり、高速な図面生成を可能にするといった効果を
奏し、試行錯誤による回路設計のターンアラウンドに掛
ける時間や障害修正までの時間を短縮することができ、
回路設計の効率向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明を適用する回路図面生成方法の好適な構
成図である。

【図２】出力外部端子の段数について説明する図であ
る。

【図３】配置段数について説明する図である。

【図４】入力外部端子の段数について説明する図であ
る。

【図５】インスタンスの配置段について説明する図であ
る。

【図６】ラッチ接続しているインスタンスの段数につい
て説明する図である。

【図７】インスタンス情報テーブルの構造について説明
する図である。

【図８】インスタンス情報テーブルのソートについて説
明する図である。

【図９】マクロ展開におけるインスタンス名について説
明する図である。

【図１０】インスタンスの配置基準点について説明する
図である。

【図１１】左隣の段のインスタンスと直線で接続してい
る時の配置について説明する図である。

【図１２】左隣の段のインスタンスと直線で接続してい
ない時の配置について説明する図である。

【図１３】右隣の段のインスタンスと直線で接続してい
る時の配置について説明する図である。

【図１４】右隣の段のインスタンスと直線で接続してい
ない時の配置について説明する図である。

【図１５】ポートＩＤによるインスタンスの並べ換えに
ついて説明する図である。

【図１６】インスタンスの配置調整について説明する図
である。

【図１７】ラインが重なるかどうかのチェックについて
説明する図である。

【図１８】ラインの折れ曲がり位置について説明する図
である。

【図１９】ラインの方向（上へのソースと上からのシン
ク）について説明する図である。

【図２０】ラインの方向（下へのソースと下からのシン
ク）について説明する図である。

【図２１】インスタンス間を通る縦のラインについて説
明する図である。

【図２２】ラインの折れ曲がり位置の調整について説明
する図である。

【図２３】ネットが同じ配置段の複数のポートに接続し
ている時について説明する図である。

【図２４】ネットが同じ配置段の複数のポートに接続し
ている時の調整について説明する図である。

【図２５】プルアップ／プルダウンインスタンスの配置
について説明する図である。

【図２６】ネットテーブルについて説明する図である。

【図２７】接続先配置段テーブルまたは接続先ポートテ
ーブルのソートについて説明する図である。

【図２８】配線方法について説明する図である。

【図２９】シンボル占有領域の変更について説明する図
である。

【図３０】本発明の回路図面作成方法により描画された
回路図の一例である。

【図３１】本発明の回路図面作成方法により描画された
回路図の別の一例である。

【符号の説明】

１ ネットリスト記憶装置 ２ 図面データ記憶装置 ３ 回路図面出力 Ｓ１ テーブル変換機能 Ｓ２ 段数付け処理部 Ｓ３ インスタンス情報テーブルソート部 Ｓ４ インスタンス配置ｙ座標決定部 Ｓ５ インスタンスポートＩＤソート部 Ｓ６ インスタンス配置ｙ座標重複調整部 Ｓ７ 配線領域決定部 Ｓ８ プルダウン／アップダウンインスタンス処理部 Ｓ９ 接続テーブルソート部 Ｓ１０ 配線処理部 Ｓ１１ 図面データ生成部

Claims (10)

【特許請求の範囲】
1. 【請求項１】すべての出力外部端子の配置段数を段数１
   に固定し、 該出力外部端子の入力ポートに１入力１出力のインスタ
   ンスが繋がっている時、該インスタンスを出力バッファ
   と見なして配置段数を段数２に固定し、 入力外部端子の入力ポートに１入力１出力のインスタン
   スが繋がっている時、該インスタンスを入力バッファと
   みなし、配置段数を（最大段数−１）に固定し、 すべての入力外部端子の配線段数を最大段数に固定し、 出力外部端子でも出力バッファでも入力バッファでも入
   力外部端子でもないインスタンスの配線段数ｎを２＜ｎ
   ＜（最大段数−１）にすることを特徴とする回路図面生
   成方法。
2. 【請求項２】請求項１において、 更に、インスタンス同士がラッチ接続しているかどうか
   をチェックし、ラッチ接続している時は、該インスタン
   スの配置段数を同じにすることを特徴とする回路図面生
   成方法。
3. 【請求項３】請求項１において、 更に、前記インスタンスの情報を格納するインスタンス
   テーブルを配置段数ごとに管理するテーブルを持ち、 インスタンス名をキーにしてその該インスタンステーブ
   ルを昇順または降順に並べ換えることを特徴とする回路
   図面生成方法。
4. 【請求項４】請求項１において、 各配置段数のインスタンスの出力ポートに上から下に連
   続な番号を付与し、インスタンスの入力ポートを調べ、
   該インスタンスの左隣に配置されるインスタンスの出力
   ポートのうち最小の番号を該インスタンスのＩＤ番号に
   し、各配置段のインスタンスを該ＩＤ番号をキーにし
   て、前記インスタンステーブルを昇順または降順に並べ
   換えることを特徴とする回路図面生成方法。
5. 【請求項５】請求項１、２または３において、 配置を開始する段を入力バッファがあれば（最大段数−
   １）段、入力バッファがなければ（最大段数−２）段の
   インスタンスとし、該インスタンスよりも配置段数の少
   ないインスタンスは、該インスタンスの左隣の段の出力
   ポートと該インスタンスの入力ポートとが極力直線で結
   ばれるように配置ｙ座標決定し、 最大段数である入力外部端子のインスタンスは、（最大
   段数−１）段または（最大段数−２）段のインスタンス
   の入力ポートと該インスタンスの出力ポートが極力直線
   で結ばれるように配置ｙ座標決定することを特徴とする
   回路図面生成方法。
6. 【請求項６】請求項５において、 隣合うインスタンスで、配線を行った時にラインが重な
   るような配置かどうかチェックし、該チェックの結果、
   ラインが重なるならば、どちらかのインスタンスの配置
   ｙ座標をΔ（＜最小のピン間隔）だけ下方向にずらすこ
   とを特徴とする回路図面生成方法。
7. 【請求項７】請求項１乃至６において、 隣合うインスタンスの間を通る縦ラインが、そのライン
   と接続するインスタンスのポートのＩＤ番号により決め
   られたｘ座標位置を通るようにしたことを特徴とする回
   路図面生成方法。
8. 【請求項８】請求項７において、 プルアップ／プルダウンインスタンス（定数インスタン
   ス）を入力外部端子と同じｘ座標位置に配置することを
   特徴とする回路図面生成方法。
9. 【請求項９】請求項７において、 １つのネットが複数のシンク先を持つ場合、各段のイン
   スタンスのシンクポートに繋がるネットを接続し、それ
   らのシンクネット間を結ぶ横ラインを全シンボルの占有
   領域上に配線後、その横ラインと各シンクネットを結ぶ
   ことを特徴とする回路図面生成方法。
10. 【請求項１０】請求項７において、 各配置段のインスタンス間を接続する横ラインを全シン
    ボルの占有領域上に配線した後、全シンボルの占有領域
    を新しく設定し直すことを特徴とする回路図面生成方
    法。