JPH0968725A - ポリシリコン薄膜トランジスタ及び液晶表示装置 - Google Patents

ポリシリコン薄膜トランジスタ及び液晶表示装置

Info

Publication number
JPH0968725A
JPH0968725A JP22354995A JP22354995A JPH0968725A JP H0968725 A JPH0968725 A JP H0968725A JP 22354995 A JP22354995 A JP 22354995A JP 22354995 A JP22354995 A JP 22354995A JP H0968725 A JPH0968725 A JP H0968725A
Authority
JP
Japan
Prior art keywords
polysilicon layer
silicon nitride
polysilicon
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22354995A
Other languages
English (en)
Inventor
Toshisuke Seto
俊祐 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22354995A priority Critical patent/JPH0968725A/ja
Publication of JPH0968725A publication Critical patent/JPH0968725A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 プロセス上の歩留りを向上でき、長時間安定
動作する高性能のホリシリコン薄膜トランジスタ及び液
晶表示装置を実現する。 【解決手段】 本発明のボリシリコン薄膜トランジスタ
は、ガラス基板1の一主面にシリコン窒化膜2、ポリシ
リコン層3、ゲート絶縁膜4、ゲート配線層5、層間絶
緑膜6、ソース・ドレイン配線層7を設けて構成され
る。シリコン窒化膜2はガラス基板1上にポリシリコン
層3と同一パターンで形成され、このシリコン窒化膜2
の上にポリシリコン層3が直に積層される。 【効果】 ガラス基板1からポリシリコン層3等へのア
ルカリイオンの混入をシリコン窒化膜2で確実に防止で
きる。またシリコン窒化膜2をポリシリコン層3と同一
パターンに形成したので、従来ポリシリコン層と重なら
ない部分にまでアンダーコート層を設けていたことによ
る、基板の歪み、ポリシリコン層エッジでのエッチング
異常等のプロセス上の不具合を解消できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ポリシリコン薄膜
トランジスタ及び液晶表示装置に関する。
【0002】
【従来の技術】ポリシリコン薄膜トランジスタは、キャ
リア移動度が数10〜数100cm2/Vs程度と高い
ことから、アクティブマトリクス駆動方式の液晶表示装
置における画素部スイッチング素子並びに駆動回路部素
子として用いることができる。図3に従来のトップゲー
ト構造のポリシリコン薄膜トランジスタの構成を示す。
同図に示すように、このポリシリコン薄膜トランジスタ
は、ガラス基板21の−主面にアンダーコート層22、
ポリシリコン層23、ゲート絶緑膜24、ゲート電極及
びゲート配線を構成するゲート配線層25、層間絶緑膜
26、ソース・ドレイン電極及びソース・ドレイン配線
を構成するソース・ドレイン配線層27を設けて構成さ
れる。ポリシリコン層23はチャネル領域23aの両脇
に不純物イオンが注入されたソース・ドレイン領域23
bを配置してなる。
【0003】このポリシリコン薄膜トランジスタの製造
方法に関し、ポリシリコン層23の形成方法としてはレ
ーザアニール法あるいは熱を用いる固相成長法等が知ら
れている。またポリシリコン層23へのソース・ドレイ
ン領域23bの形成方法としてはイオン打ち込み法+レ
ーザ活性化法あるいは熱活性化法等が知られている。そ
の中でレーザを用いた方法は低温プロセスである故、安
価なガラス基板を用いてポリシリコン薄膜トランジスタ
を量産する場合に好適である。
【0004】次に、図4を参照してレーザアニール法及
びレーザ活性化法を用いたポリシリコン薄膜トランジス
タの製造方法について説明する。
【0005】(1)ガラス基板21上にアンダーコート
層22であるSi02 膜、アモルファスシリコン膜2
3′を順次成膜した後、エキシマレーザーでアニールし
てアモルファスシリコン膜23′を結晶化し、ポリシリ
コン化する。 (2)ポリシリコン膜23をフォトリソグラフィ法で島
状にパタ−ニングした後、このポリシリコン島23の表
面を含むガラス基板21上にゲート絶縁膜24としてS
i02 膜を成膜し、さらにその上にゲート配線層25を
フォトリソグラフィ法でパターニングする。 (3)ゲート配線層25の上に残したレジスト(図示せ
ず)をマスクとしてポリシリコン層23に不純物イオン
を注入し(質量分離するイオン注入または質量分離しな
いイオンド一ピング)、チャネル領域23aの両脇にソ
ース・ドレイン領域23bを形成する。 (4)レジスト除去後、ゲート絶縁膜24及びゲート配
線層25の上に層間絶縁膜(Si02 膜)26をCVD
法により形成する。 (5)ポリシリコン層23にレーザ光を照射してこれを
加熱し、チャネル領域23a及びソース・ドレイン領域
24bを活性化する。但し(4)と(5)の処理工程の
順は逆も可である。 (6)ゲート絶縁膜24及び層間絶縁膜26にソース・
ドレイン領域23bに通じるコンタクトホールをフォト
リソグラフィ法で開孔し、アルミニウム膜をパターニン
グしてソース・ドレイン配線層27を形成する。
【0006】以上によりポリシリコン薄膜トランジスタ
が完成する。
【0007】しかしながら、このポリシリコン薄膜トラ
ンジスタの構成において、アンダーコート層22として
Si02 膜を用いた場合、次のような問題が生じる。
【0008】安価なガラス基板21を用いた場合(例え
ばコ−ニング7059、1737、NA45、35
等)、ガラス基板21からその上の各膜層への不純物の
混入、特にNa+等のアルカリイオンの混入を十分に抑
えきれない。ポリシリコン層23とゲート絶縁膜24に
混入したアルカリイオンは、トランジスタを長時間動作
させた場合にしきい値電圧の変動をもたらし、画質を低
下させる大きな要因となる。また、ポリシリコン層23
で覆われていない部分のアンダーコート層22は、レー
ザ活性化工程でレーザ光を吸収したポリシリコン層23
からの熱伝導やその後のエッチング工程でのダメーシを
受けた状態で基板上に存在しており、この部分の応力に
よりガラス基板21が歪み、特に300mm×400m
m以上といった大面積基板を用いた場合に実用上の問題
をもたらしていた。さらにこのアンダーコート層22は
ゲート絶縁膜(Si02 膜)24との密着性が悪く、ま
たポリシリコン層23のエッジでエッチング異常を起こ
しやすい。また、補助容量素子を構成する絶縁膜へのア
ルカリイオンの混入は、イオン性伝導によって補助容量
素子のリーク電流を増大させ、補助容量素子の保持特性
を劣化させる原因となる。この補助容量の保持特性の劣
化は、液晶ディスプレイパネル上でのコントラスト比の
低下に直接結びつき、実用上大きな問題を招く。
【0009】また、アンダーコート層にシリコン窒化膜
(SiN膜)を用いる場合もある。このSiN膜による
アンダーコート層はアルカリイオンのブロッキング層と
して十分機能する。しかしこの場合も、ポリシリコン層
で覆われていない部分のアンダーコート層はレーザ活性
化工程でポリシリコン層からの熱伝導やその後のエッチ
ング工程でのダメージを受けており、その部分の応力に
よってやはりガラス基板を歪ませてしまう。或いはSi
N膜らくラックが生じ、膜はがしを引き起こしてしま
う。さらにこのSiN膜によるアンダーコート層もゲー
ト絶縁膜(Si02 膜)との密着性が悪く、またポリシ
リコン島のエッジでエッチング異常を起こしやすい。さ
らに、このSiN膜によるアンダーコート層は、レーザ
活性化工程において、ポリシリコン層に覆われていない
部分でマイクロクラックが発生しやすい。
【0010】さらに他のアンダーコート層として、基板
側から順にSiN膜、Si02 膜を積層する方法が考え
られる。しかしこの方法によっても、ポリシリコン層に
覆われていない領域のアンダーコート層が存在する以
上、これに起因する前記プロセス上の課題解決は困難で
ある。
【0011】
【発明が解決しようとする課題】このように、従来のボ
リシリコン薄膜トランジスタにおいては、ポリシリコン
層で覆われていない部分のアンダーコート層が、基板の
歪み、ポリシリコン島のエッジでのエッチング異常等の
問題を引き起こす要因となっていた。また、アンダーコ
ート層としてSi02 を用いたものでは、ガラス基板か
らボリシリコン層等へのアルカリイオンの混入を十分阻
止できず、時間が経つに連れてトランジスタの動作特性
が変動し画質が低下するという問題があった。
【0012】本発明はこのような課題を解決するための
もので、歩留りの向上を図れると共に、長時間動作の安
定した高性能のポリシリコン薄膜トランジスタ及び液晶
表示装置の提供を目的とするものである。
【0013】
【課題を解決するための手段】本発明のポリシリコン薄
膜トランジスタ及び液晶表示装置は上記した目的を達成
するために、絶縁性基板上にシリコン窒化膜を介してポ
リシリコン層を設けたものにおいて、シリコン窒化膜と
ポリシリコン層が同一パターンで種層形成されてなるも
のである。
【0014】このようにシリコン窒化膜とポリシリコン
層とを同一パターンにて種層形成したことで、基板から
ポリシリコン層等へのアルカリイオンの混入をシリコン
窒化膜で十分ブロッキングでき、しかも従来ポリシリコ
ン層と重ならない部分にまでアンダーコート層を設けて
いたことによる、基板の歪み、ポリシリコン層エッジで
のエッチング異常等のプロセス上の不具合を解消でき
る。この結果、歩留りの向上を図れると共に、長時間動
作の安定した高性能のポリシリコン薄膜トランジスタ及
び液晶表示装置を実現できる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0016】図1は本発明の実施形態であるポリシリコ
ン薄膜トランジスタの構成を示す断面図である。
【0017】同図に示すように、このポリシリコン薄膜
トランジスタは、ガラス基板1等の絶縁性基板の一主面
に、シリコン窒化膜2、ポリシリコン層3、ゲート絶縁
膜4、ゲート配線層5、層間絶緑膜6、ソース・ドレイ
ン配線層7を設けて構成される。ポリシリコン層3はチ
ャネル領域3aの両脇に不純物イオンが注入されたソー
ス・ドレイン領域3bを配置してなる。シリコン窒化膜
2はガラス基板1上にポリシリコン層3と同一パターン
で形成されており、このシリコン窒化膜2の上にポリシ
リコン層3が積層されている。またポリシリコン層3の
表面を含むガラス基板1の一主面はゲート絶縁膜4で覆
われ、このゲート絶縁膜4の上にゲート電極及びゲート
配線を構成するゲート配線層5がパターニングされ、さ
らにこのゲート配線層5の表面を含むゲート絶縁膜4の
表面は層間絶緑膜6により被覆されている。そしてゲー
ト絶縁膜4及び層間絶緑膜6の所定の位置を開孔し、そ
こにソース・ドレイン配線層7を設けることで、本実施
形態のポリシリコン薄膜トランジスタが構成されてい
る。
【0018】シリコン窒化膜2の膜厚は50nm以上で
あることが望ましい。50nm以上であれば、ガラス基
板1からポリシリコン層3へのアルカリイオンの混入を
シリコン窒化膜2で十分ブロッキングすることが可能で
ある。
【0019】シリコン窒化膜2とポリシリコン層3とを
同一形状にパタ−ニングする方法としては、CF4 十0
2 系のガスを用いたマイクロ波放電によるドライエッチ
ングによって2層同時にパターニングする方法等が挙げ
られる。
【0020】以上のように、このポリシリコン薄膜トラ
ンジスタは、ガラス基板1上に膜厚50nm以上のシリ
コン窒化膜2を介してポリシリコン層3を設けたこと
で、ガラス基板1からポリシリコン層3等へのアルカリ
イオンの混入をシリコン窒化膜2で確実にブロッキング
できると共に、シリコン窒化膜2をポリシリコン層3と
同一パターンに形成したので、従来ポリシリコン層と重
ならない部分にまでアンダーコート層を設けていたこと
による、基板の歪み、ポリシリコン層エッジでのエッチ
ング異常等のプロセス上の不具合を解消できる。これに
より、歩留りの向上を図れると共に、長時間動作の安定
した高性能のポリシリコン薄膜トランジスタを実現でき
る。またシリコン窒化膜2の上に直にポリシリコン層3
を積層配置しているので、シリコン窒化膜2からポリシ
リコン層3への水素拡散による特性向上、安定性向上等
の効果も期待できる。
【0021】なお、ガラス基板1とシリコン窒化膜2と
の間にアンダーコート層としてSi02 膜を形成しても
よく、この構成を採ればアルカリイオンのブロッキング
性能をさらに高められる。
【0022】図2はこのポリシリコン薄膜トランジスタ
を画素部スイッチング素子並びに駆動回路部素子として
用いたアクティブマトリクス駆動方式の液晶表示装置の
構成を示す断面図である。
【0023】同図に示すように、この液晶表示装置は、
ガラス基板11上にR、G、Bのカラーフィルタ層1
2、ブラックマトリクス層13、オーバーコート層1
4、透明電極15、配向膜16を設けて構成される対向
基板17と、ガラス基板1上に前記のポリシリコン薄膜
トランジスタを設け、且つ透明電極18、保護膜19、
配向膜20を設けて構成されるTFTアレイ基板10と
の間に液晶層19を挟持配置し、その周囲をシール材8
でシールして構成される。
【0024】この液晶表示装置において、画素部の補助
容量素子はポリシリコン層43、絶縁膜44、金属配線
層45等により構成されている。ポリシリコン層43は
ガラス基板1上にシリコン窒化膜42を介して積層され
ており、このシリコン窒化膜42はポリシリコン層43
と同一パターンで形成されている。ここで、補助容量素
子部のポリシリコン層43、絶縁膜44、金属配線層4
5及びシリコン窒化膜42は、薄膜トランジスタ(n型
TFT、P型TFT)を構成しているポリシリコン層
3、ゲート絶縁膜4、ゲート配線層5及びシリコン窒化
膜2と各々同一層として形成され、同時にパターニング
されたものである。
【0025】このように構成することによって、ガラス
基板1から補助容量素子の絶縁膜44へのアルカリイオ
ンの混入をシリコン窒化膜42で阻止して補助容量素子
の特性を安定に保てると共に、補助容量素子部分のシリ
コン窒化膜42をポリシリコン層43と同一パターンに
形成したことで、基板の歪み、ポリシリコン層エッジで
のエッチング異常等のプロセス上の不具合を解消でき、
歩留りの向上を図ることができる。
【0026】
【発明の効果】以上説明したように本発明によれば、ポ
リシリコン薄膜トランジスタにおけるシリコン窒化膜と
ポリシリコン層を同一パターンで種層形成したことで、
基板からポリシリコン層へのアルカリイオンの混入をシ
リコン窒化膜で十分ブロッキングでき、しかも従来ポリ
シリコン層と重ならない部分にまでアンダーコート層を
設けていたことによる、基板の歪み、ポリシリコン層エ
ッジでのエッチング異常等のプロセス上の不具合を解消
できる。この結果、歩留りの向上を図れると共に、長時
間動作の安定した高性能のポリシリコン薄膜トランジス
タ及び液晶表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施形態であるポリシリコン薄膜トラ
ンジスタの構成を示す断面図
【図2】本発明の実施形態である液晶表示装置の構成を
示す断面図
【図3】従来のポリシリコン薄膜トランジスタの構成を
示す断面図
【図4】従来のポリシリコン薄膜トランジスタの製造方
法を示す図
【符号の説明】
1、11……ガラス基板 2 ……シリコン窒化膜 3 ……ポリシリコン層 3a ……チャネル領域 3b ……ソース・ドレイン領域 4 ……ゲート絶縁膜 5 ……ゲート配線層 6 ……層間絶緑膜 7 ……ソース・ドレイン配線層 10 ……信号電極基板 15、18…透明電極 16、20…配向膜 17 ……走査電極基板 19 ……液晶層 42 ……補助容量素子部のシリコン窒化膜 43 ……補助容量素子部のポリシリコン層 44 ……補助容量素子部の絶縁膜 4ぇ ……補助容量素子部の金属配線層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、この絶縁性基板上にシリ
    コン窒化膜を介して設けられたポリシリコン層であって
    チャネル、ソース及びドレインの各領域を含むポリシリ
    コン層と、このポリシリコン層上に形成されたゲート絶
    縁膜と、このゲート絶縁膜上に形成されたゲート電極と
    を備えたポリシリコン薄膜トランジスタにおいて、 前記シリコン窒化膜と前記ポリシリコン層が、同一パタ
    ーンで種層形成されていることを特徴とするポリシリコ
    ン薄膜トランジスタ。
  2. 【請求項2】 請求項1記載のポリシリコン薄膜トラン
    ジスタにおいて、 前記シリコン窒化膜の膜厚が50nm以上であることを
    特徴とするポリシリコン薄膜トランジスタ。
  3. 【請求項3】 一主面に透明電極及び配向膜を設けた一
    対の絶縁性基板を、液晶層を挟んで互いに対向配置し、
    且つ一方の前記絶縁性基板は、該絶縁性基板上にシリコ
    ン窒化膜を介して設けられた、チャネル、ソース及びド
    レインの各領域を含むポリシリコン層と、このポリシリ
    コン層上に形成されたゲート絶縁膜と、このゲート絶縁
    膜上に形成されたゲート電極とを有するポリシリコン薄
    膜トランジスタを具備する液晶表示装置において、 前記シリコン窒化膜と前記ポリシリコン層が、同一パタ
    ーンで種層形成されていることを特徴とする液晶表示装
    置。
  4. 【請求項4】 請求項3記載の液晶表示装置において、 前記ポリシリコン薄膜トランジスタを備えた前記一方の
    絶縁性基板は、該絶縁性基板上にシリコン窒化膜を介し
    て設けられたポリシリコン層と、絶縁膜と、金属配線層
    とを含む補助容量素子をさらに備え、且つ前記シリコン
    窒化膜と前記ポリシリコン層が、互いに平面的に重なり
    合うように同一パターンで形成されていることを特徴と
    する液晶表示装置。
JP22354995A 1995-08-31 1995-08-31 ポリシリコン薄膜トランジスタ及び液晶表示装置 Withdrawn JPH0968725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22354995A JPH0968725A (ja) 1995-08-31 1995-08-31 ポリシリコン薄膜トランジスタ及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22354995A JPH0968725A (ja) 1995-08-31 1995-08-31 ポリシリコン薄膜トランジスタ及び液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0968725A true JPH0968725A (ja) 1997-03-11

Family

ID=16799904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22354995A Withdrawn JPH0968725A (ja) 1995-08-31 1995-08-31 ポリシリコン薄膜トランジスタ及び液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0968725A (ja)

Similar Documents

Publication Publication Date Title
JP3762002B2 (ja) 薄膜トランジスタ、及び液晶表示装置
US6717638B1 (en) Liquid crystal display device and method of manufacturing the same
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JPH06326314A (ja) 薄膜トランジスタおよびその製造方法
JP3352191B2 (ja) 薄膜トランジスタの製造方法
JPH1117185A (ja) 液晶表示装置及びその製造方法
JP2003075870A (ja) 平面表示装置およびその製造方法
JPH0543095B2 (ja)
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JP3590156B2 (ja) 液晶表示装置
JPH08330599A (ja) 薄膜トランジスタ、その製造方法及び表示装置
JP3603968B2 (ja) 薄膜トランジスタおよびその製造方法
JPH0968725A (ja) ポリシリコン薄膜トランジスタ及び液晶表示装置
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JPH0385529A (ja) 薄膜半導体表示装置
JP2699466B2 (ja) 薄膜トランジスタ
JP3707318B2 (ja) 液晶表示装置およびその製造方法
JP4792694B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
JP4859266B2 (ja) 薄膜トランジスタとその製造方法および液晶表示装置
US7750349B2 (en) Switching element substrate, for a liquid crystal display device, including an insulating substrate
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법
JPH11168217A (ja) 薄膜トランジスタとその製造方法及び液晶表示装置
JPH10275916A (ja) 半導体装置の製造方法
JP2003131590A (ja) 平面表示装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105