JPH0981328A - 外部記憶装置 - Google Patents
外部記憶装置Info
- Publication number
- JPH0981328A JPH0981328A JP7239427A JP23942795A JPH0981328A JP H0981328 A JPH0981328 A JP H0981328A JP 7239427 A JP7239427 A JP 7239427A JP 23942795 A JP23942795 A JP 23942795A JP H0981328 A JPH0981328 A JP H0981328A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- error
- read
- information
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 データ読み出しに要する速度を短縮化し、か
つ読み出しエラーが発生した場合にその内容を迅速に保
証することができる外部記憶装置の提供。 【解決手段】 複数個の記憶デバイス２ａ，２ｂと、読
み書き終了時のヘッドアドレスを格納するヘッドアドレ
ス格納部４ａ，４ｂと、エラーが発生したヘッドアドレ
スを格納するエラーアドレス格納部５ａ，５ｂと、これ
らを制御する制御部６とを有し、制御部は読み出し要求
アドレスに最も近いシーク時間を有する記憶デバイスを
ヘッドアドレス格納部の内容を参照して選択し読み出し
を行う。また、エラーアドレス格納部の内容を参照し、
選択した記憶デバイスにエラーセクタが存在する場合
は、そのエラーセクタについては要求アドレスに２番目
に近いシーク時間を有する記憶デバイスを選択し読み出
しを行う。
つ読み出しエラーが発生した場合にその内容を迅速に保
証することができる外部記憶装置の提供。 【解決手段】 複数個の記憶デバイス２ａ，２ｂと、読
み書き終了時のヘッドアドレスを格納するヘッドアドレ
ス格納部４ａ，４ｂと、エラーが発生したヘッドアドレ
スを格納するエラーアドレス格納部５ａ，５ｂと、これ
らを制御する制御部６とを有し、制御部は読み出し要求
アドレスに最も近いシーク時間を有する記憶デバイスを
ヘッドアドレス格納部の内容を参照して選択し読み出し
を行う。また、エラーアドレス格納部の内容を参照し、
選択した記憶デバイスにエラーセクタが存在する場合
は、そのエラーセクタについては要求アドレスに２番目
に近いシーク時間を有する記憶デバイスを選択し読み出
しを行う。
Description
【０００１】
【発明の属する技術分野】本発明は外部記憶装置に関
し、特に複数個の記憶デバイスを持つことによりミラー
システムを構成する外部記憶装置に関する。
し、特に複数個の記憶デバイスを持つことによりミラー
システムを構成する外部記憶装置に関する。
【０００２】
【従来の技術】従来、この種の外部記憶装置は、データ
書き込み時は、複数個の記憶デバイスに同時にデータを
書き込み、データ読み出し時は、任意の１個の記憶デバ
イスよりデータを読み出すことを特徴とする。
書き込み時は、複数個の記憶デバイスに同時にデータを
書き込み、データ読み出し時は、任意の１個の記憶デバ
イスよりデータを読み出すことを特徴とする。
【０００３】この種の外部記憶装置においてデータ書き
込み命令を実行する場合、複数の記憶デバイスに対し
て、同一セクタアドレスに同一データを書き込むよう
に、データを多重記憶する。
込み命令を実行する場合、複数の記憶デバイスに対し
て、同一セクタアドレスに同一データを書き込むよう
に、データを多重記憶する。
【０００４】これにより、全ての記憶デバイスの内容は
同一となるため、この種の外部記憶装置においてデータ
読み出し命令を実行する場合、複数の記憶デバイスより
任意の１個を選択し、これよりデータを読み出す。
同一となるため、この種の外部記憶装置においてデータ
読み出し命令を実行する場合、複数の記憶デバイスより
任意の１個を選択し、これよりデータを読み出す。
【０００５】また、データ読み出し命令実行時に、選択
した任意の記憶デバイスにおいて、記憶デバイスの物理
的不良を要因とする読み出しエラーなどを検出すると、
選択した記憶デバイスとは異なる別の任意の１個の記憶
デバイスを再選択し、これよりデータを読み出すことに
より、記憶データ内容を保証する。
した任意の記憶デバイスにおいて、記憶デバイスの物理
的不良を要因とする読み出しエラーなどを検出すると、
選択した記憶デバイスとは異なる別の任意の１個の記憶
デバイスを再選択し、これよりデータを読み出すことに
より、記憶データ内容を保証する。
【０００６】以上の一連の動作により、この種の外部記
憶装置は、記憶デバイスを１個しか持たない通常の外部
記憶装置と比較して、記憶データの信頼性を向上させる
ことを可能としている。
憶装置は、記憶デバイスを１個しか持たない通常の外部
記憶装置と比較して、記憶データの信頼性を向上させる
ことを可能としている。
【０００７】また、これに関連する技術が特開昭６３−
９８８７１号公報および特開昭５９−１４２００号公報
に開示されている。
９８８７１号公報および特開昭５９−１４２００号公報
に開示されている。
【０００８】
【発明が解決しようとする課題】しかし、従来の外部記
憶装置では、記憶デバイス上に読み出しエラー等が存在
しない場合は、任意の１個の記憶デバイスのみが動作し
ており、このためデータ読み出しに要する速度は、記憶
デバイスを１個しか持たない通常の外部記憶装置での速
度と比較しても大差なく、また、この速度を短縮化する
ための対策は特に取られていなかった。
憶装置では、記憶デバイス上に読み出しエラー等が存在
しない場合は、任意の１個の記憶デバイスのみが動作し
ており、このためデータ読み出しに要する速度は、記憶
デバイスを１個しか持たない通常の外部記憶装置での速
度と比較しても大差なく、また、この速度を短縮化する
ための対策は特に取られていなかった。
【０００９】また、特開昭６３−９８８７１号公報およ
び特開昭５９−１４２００号公報に開示された技術にお
いても、最初にアクセスする方の記憶デバイスのデータ
読み出しに要する速度を短縮化する技術は開示されてい
ない。
び特開昭５９−１４２００号公報に開示された技術にお
いても、最初にアクセスする方の記憶デバイスのデータ
読み出しに要する速度を短縮化する技術は開示されてい
ない。
【００１０】一方、このデータ読み出しに要する速度の
短縮化を図る技術として、特開昭６２−１６７６７７号
公報にデータ読み出しアドレス範囲を記憶デバイス数で
分割し、各記憶デバイスに分担させることにより、シー
ク時間を短縮させる技術が開示されている。
短縮化を図る技術として、特開昭６２−１６７６７７号
公報にデータ読み出しアドレス範囲を記憶デバイス数で
分割し、各記憶デバイスに分担させることにより、シー
ク時間を短縮させる技術が開示されている。
【００１１】しかし、一般にデータは記憶デバイス上で
はファイルとして一群で管理され、記憶デバイス上に局
所的に偏在する点を考慮すると有効な手段とは言い難
い。
はファイルとして一群で管理され、記憶デバイス上に局
所的に偏在する点を考慮すると有効な手段とは言い難
い。
【００１２】たとえば、読み出すデータのアドレスが分
割した２つのエリアにまたがる場合は２個の記録デバイ
スを作動させる必要が生じてくる。
割した２つのエリアにまたがる場合は２個の記録デバイ
スを作動させる必要が生じてくる。
【００１３】そこで本発明の目的はデータが記憶デバイ
ス上のどこに存在するかに拘らずデータ読み出しに要す
る速度を短縮化することができ、かつ読み出しエラーが
発生した場合でもその内容を迅速に保証することができ
る外部記憶装置を提供することにある。
ス上のどこに存在するかに拘らずデータ読み出しに要す
る速度を短縮化することができ、かつ読み出しエラーが
発生した場合でもその内容を迅速に保証することができ
る外部記憶装置を提供することにある。
【００１４】
【課題を解決するための手段】前記課題を解決するため
に本発明は、複数個の記憶デバイスに同時に同一情報を
書き込ませ、何れか１個の記憶デバイスより前記情報を
読み出させる制御手段を有する外部記憶装置であって、
前記記憶デバイスの記録ヘッドの位置情報を検出する位
置情報検出手段と、前記記憶デバイスの読み書き終了時
の記録ヘッドの位置情報が格納される位置情報格納手段
とを有し、前記制御手段は、情報読み出し時に前記位置
情報検出手段より読み出した位置情報に基づき、読み出
し要求アドレスまでのシーク時間が最も短い前記記憶デ
バイスを選択し読みさせることを特徴とする。
に本発明は、複数個の記憶デバイスに同時に同一情報を
書き込ませ、何れか１個の記憶デバイスより前記情報を
読み出させる制御手段を有する外部記憶装置であって、
前記記憶デバイスの記録ヘッドの位置情報を検出する位
置情報検出手段と、前記記憶デバイスの読み書き終了時
の記録ヘッドの位置情報が格納される位置情報格納手段
とを有し、前記制御手段は、情報読み出し時に前記位置
情報検出手段より読み出した位置情報に基づき、読み出
し要求アドレスまでのシーク時間が最も短い前記記憶デ
バイスを選択し読みさせることを特徴とする。
【００１５】さらに、前記記憶デバイスの読み書きにエ
ラーが発生した場合、そのエラーが発生した記録ヘッド
のエラー位置情報が格納されるエラー位置情報格納手段
をさらに有し、前記制御手段は、前記エラー位置情報格
納手段より読み出したエラー位置情報に基づき、そのエ
ラー位置の情報読み出しを他の記憶デバイスに行わせる
ことを特徴とする。
ラーが発生した場合、そのエラーが発生した記録ヘッド
のエラー位置情報が格納されるエラー位置情報格納手段
をさらに有し、前記制御手段は、前記エラー位置情報格
納手段より読み出したエラー位置情報に基づき、そのエ
ラー位置の情報読み出しを他の記憶デバイスに行わせる
ことを特徴とする。
【００１６】
【発明の実施の形態】本発明によれば、位置情報格納手
段に格納された記録ヘッドの位置情報に基づき読み出し
要求アドレスまでのシーク時間が最も短い記憶デバイス
を選択して読み出しを行わせるため、データが記憶デバ
イス上のどこに存在するかに拘らずシーク時間を短縮さ
せることができる。
段に格納された記録ヘッドの位置情報に基づき読み出し
要求アドレスまでのシーク時間が最も短い記憶デバイス
を選択して読み出しを行わせるため、データが記憶デバ
イス上のどこに存在するかに拘らずシーク時間を短縮さ
せることができる。
【００１７】さらに、エラー位置情報格納手段に格納さ
れた記録ヘッドのエラー位置情報に基づき、エラー位置
の情報読み出しを他の記憶デバイスに行わせるため、エ
ラー位置の情報を迅速に保証することができる。
れた記録ヘッドのエラー位置情報に基づき、エラー位置
の情報読み出しを他の記憶デバイスに行わせるため、エ
ラー位置の情報を迅速に保証することができる。
【００１８】以下、本発明の実施例について添付図面を
参照しながら説明する。図１は本発明に係る外部記憶装
置の一実施例の構成図である。
参照しながら説明する。図１は本発明に係る外部記憶装
置の一実施例の構成図である。
【００１９】外部記憶装置１は、データの読み書きを行
わせる２個の記憶デバイス２ａ，２ｂと、記憶デバイス
２ａ，２ｂの記録ヘッドの位置情報（以下、ヘッドアド
レスという。）を検出させるヘッドアドレス検出部３
ａ，３ｂと、記憶デバイス２ａ，２ｂの読み書き終了時
の記録ヘッドのヘッドアドレスを一時格納させるヘッド
アドレス格納部４ａ，４ｂと、記憶デバイス２ａ，２ｂ
の読み書きにエラーが発生した場合、そのエラーが発生
した記録ヘッドのヘッドアドレスを長期間格納させるエ
ラーアドレス格納部５ａ，５ｂと、記憶デバイス２ａ，
２ｂ、ヘッドアドレス格納部４ａ，４ｂおよびエラーア
ドレス格納部５ａ，５ｂを不図示の上位装置からの命令
に基づき制御する記憶デバイス制御部６とからなる。
わせる２個の記憶デバイス２ａ，２ｂと、記憶デバイス
２ａ，２ｂの記録ヘッドの位置情報（以下、ヘッドアド
レスという。）を検出させるヘッドアドレス検出部３
ａ，３ｂと、記憶デバイス２ａ，２ｂの読み書き終了時
の記録ヘッドのヘッドアドレスを一時格納させるヘッド
アドレス格納部４ａ，４ｂと、記憶デバイス２ａ，２ｂ
の読み書きにエラーが発生した場合、そのエラーが発生
した記録ヘッドのヘッドアドレスを長期間格納させるエ
ラーアドレス格納部５ａ，５ｂと、記憶デバイス２ａ，
２ｂ、ヘッドアドレス格納部４ａ，４ｂおよびエラーア
ドレス格納部５ａ，５ｂを不図示の上位装置からの命令
に基づき制御する記憶デバイス制御部６とからなる。
【００２０】このように、記憶デバイス１個につきヘッ
ドアドレス検出部、ヘッドアドレス格納部およびエラー
アドレス格納部が各１個ずつ設けられる。なお、本実施
例では記憶デバイスは２個としたが、２個に限定される
ものではなく２個以上であれば個数は任意に設定が可能
である。
ドアドレス検出部、ヘッドアドレス格納部およびエラー
アドレス格納部が各１個ずつ設けられる。なお、本実施
例では記憶デバイスは２個としたが、２個に限定される
ものではなく２個以上であれば個数は任意に設定が可能
である。
【００２１】次に、動作について説明する。
【００２２】まず、データ書き込み命令の実行について
説明する。記憶デバイス制御部６は、上位装置からの命
令に基づき、記憶デバイス２ａ，２ｂに対して、同一セ
クタアドレスに同一データを書き込むようにデータを多
重化記録させる。この動作は公知である。
説明する。記憶デバイス制御部６は、上位装置からの命
令に基づき、記憶デバイス２ａ，２ｂに対して、同一セ
クタアドレスに同一データを書き込むようにデータを多
重化記録させる。この動作は公知である。
【００２３】次に、データ書き込み処理終了時、ヘッド
アドレス検出部３ａ，３ｂにより、個々の記憶デバイス
２ａ，２ｂの現ヘッドアドレスが検出され、この現ヘッ
ドアドレスがヘッドアドレス格納部４ａ，４ｂに一時的
に格納される。
アドレス検出部３ａ，３ｂにより、個々の記憶デバイス
２ａ，２ｂの現ヘッドアドレスが検出され、この現ヘッ
ドアドレスがヘッドアドレス格納部４ａ，４ｂに一時的
に格納される。
【００２４】そして、データ書き込み処理中にエラーが
検出された場合、エラーが検出された記憶デバイス２
ａ，２ｂのエラー発生アドレスがヘッドアドレス検出部
３ａ，３ｂにより検出され、そのエラー発生アドレスが
エラーアドレス格納部５ａ，５ｂに格納される。
検出された場合、エラーが検出された記憶デバイス２
ａ，２ｂのエラー発生アドレスがヘッドアドレス検出部
３ａ，３ｂにより検出され、そのエラー発生アドレスが
エラーアドレス格納部５ａ，５ｂに格納される。
【００２５】次に、データ読み出し命令の実行について
フローチャートを参照しながら説明する。図２〜４は外
部記憶装置の読み出し動作を示すフローチャートであ
る。
フローチャートを参照しながら説明する。図２〜４は外
部記憶装置の読み出し動作を示すフローチャートであ
る。
【００２６】まず、図２を参照して、読み出し命令の実
行に先立ち、記憶デバイス制御部６は、上位装置からの
読み出し要求アドレスを調べる（Ｓ１）。次に、記憶デ
バイス制御部６は、ヘッドアドレス格納部４ａ，４ｂを
参照し、現ヘッドアドレスがその読み出し要求アドレス
に最も近い記憶デバイス２ａまたは２ｂを選択する（Ｓ
２）。
行に先立ち、記憶デバイス制御部６は、上位装置からの
読み出し要求アドレスを調べる（Ｓ１）。次に、記憶デ
バイス制御部６は、ヘッドアドレス格納部４ａ，４ｂを
参照し、現ヘッドアドレスがその読み出し要求アドレス
に最も近い記憶デバイス２ａまたは２ｂを選択する（Ｓ
２）。
【００２７】なお、ヘッドアドレス格納部４ａ，４ｂに
格納されるアドレスが異なるのは次の理由による。すな
わち、データ読み出しは何れか１個の記憶デバイス２ａ
または２ｂが行うため、データ読み出し後のヘッドアド
レスは夫々の記憶デバイス２ａ，２ｂで一般に異なるも
のとなる。したがって、ヘッドアドレス格納部４ａ，４
ｂに格納されるヘッドアドレスも一般に異なるアドレス
となるのである。
格納されるアドレスが異なるのは次の理由による。すな
わち、データ読み出しは何れか１個の記憶デバイス２ａ
または２ｂが行うため、データ読み出し後のヘッドアド
レスは夫々の記憶デバイス２ａ，２ｂで一般に異なるも
のとなる。したがって、ヘッドアドレス格納部４ａ，４
ｂに格納されるヘッドアドレスも一般に異なるアドレス
となるのである。
【００２８】次に、記憶デバイス制御部６は、選択した
記憶デバイス２ａまたは２ｂに対応するエラーアドレス
格納部５ａまたは５ｂを参照し、読み出し要求アドレス
中にエラーセクタが存在するか否かを確認する（Ｓ
３）。
記憶デバイス２ａまたは２ｂに対応するエラーアドレス
格納部５ａまたは５ｂを参照し、読み出し要求アドレス
中にエラーセクタが存在するか否かを確認する（Ｓ
３）。
【００２９】そして、エラーセクタが存在しない場合
は、記憶デバイス制御部６は、選択した記憶デバイス２
ａまたは２ｂに対してデータ読み出し処理を実行する
（Ｓ４）。そして、データ読み出し処理中にエラーが検
出されたか否かを調べ（Ｓ５）、エラーが検出されない
場合は、データ読み出し処理終了時に、選択した記憶デ
バイス２ａまたは２ｂに対応するヘッドアドレス検出部
３ａまたは３ｂにより現ヘッドアドレスを検出し、その
ヘッドアドレスで、選択した記憶デバイス２ａまたは２
ｂに対応するヘッドアドレス格納部４ａ，４ｂの内容を
更新する（Ｓ６）。
は、記憶デバイス制御部６は、選択した記憶デバイス２
ａまたは２ｂに対してデータ読み出し処理を実行する
（Ｓ４）。そして、データ読み出し処理中にエラーが検
出されたか否かを調べ（Ｓ５）、エラーが検出されない
場合は、データ読み出し処理終了時に、選択した記憶デ
バイス２ａまたは２ｂに対応するヘッドアドレス検出部
３ａまたは３ｂにより現ヘッドアドレスを検出し、その
ヘッドアドレスで、選択した記憶デバイス２ａまたは２
ｂに対応するヘッドアドレス格納部４ａ，４ｂの内容を
更新する（Ｓ６）。
【００３０】次に、データ読み出し処理中にエラーが検
出された場合の動作について説明する。この場合は、図
２のＳ５から図３のＳ１１に進む。
出された場合の動作について説明する。この場合は、図
２のＳ５から図３のＳ１１に進む。
【００３１】図３を参照して、データ読み出し処理中に
エラーが検出された場合、データ書き込み処理時と同様
の手順により、エラーアドレス格納部５ａまたは５ｂの
内容を更新する（Ｓ１１）。
エラーが検出された場合、データ書き込み処理時と同様
の手順により、エラーアドレス格納部５ａまたは５ｂの
内容を更新する（Ｓ１１）。
【００３２】次に、エラーセクタ以外のアドレスに関す
るデータ処理と並行して、現選択記憶デバイス２ａまた
は２ｂの次に現ヘッドアドレスがエラーセクタアドレス
に近い記憶デバイス２ａまたは２ｂを通常データ読み出
し処理時と同様の手順により選択し、エラーセクタに関
しては、その新たに選択した記憶デバイス２ａまたは２
ｂより読み出し（Ｓ１２）、読み出した２個の記憶デバ
イス２ａ，２ｂのデータを結合することにより読み出し
データ内容を保証する（Ｓ１３）。
るデータ処理と並行して、現選択記憶デバイス２ａまた
は２ｂの次に現ヘッドアドレスがエラーセクタアドレス
に近い記憶デバイス２ａまたは２ｂを通常データ読み出
し処理時と同様の手順により選択し、エラーセクタに関
しては、その新たに選択した記憶デバイス２ａまたは２
ｂより読み出し（Ｓ１２）、読み出した２個の記憶デバ
イス２ａ，２ｂのデータを結合することにより読み出し
データ内容を保証する（Ｓ１３）。
【００３３】次に、データ読み出し処理終了時に、選択
した記憶デバイス２ａまたは２ｂに対応するヘッドアド
レス検出部３ａまたは３ｂにより現ヘッドアドレスを検
出し、そのヘッドアドレスで、選択した記憶デバイス２
ａまたは２ｂに対応するヘッドアドレス格納部４ａ，４
ｂの内容を更新する（図２のＳ６）。
した記憶デバイス２ａまたは２ｂに対応するヘッドアド
レス検出部３ａまたは３ｂにより現ヘッドアドレスを検
出し、そのヘッドアドレスで、選択した記憶デバイス２
ａまたは２ｂに対応するヘッドアドレス格納部４ａ，４
ｂの内容を更新する（図２のＳ６）。
【００３４】次に、選択した記憶デバイス２ａまたは２
ｂに対応するエラーアドレス格納部５ａまたは５ｂを参
照し、読み出し要求アドレス中にエラーセクタが存在す
る場合（図２のＳ３）は、図４のＳ２１に進む。
ｂに対応するエラーアドレス格納部５ａまたは５ｂを参
照し、読み出し要求アドレス中にエラーセクタが存在す
る場合（図２のＳ３）は、図４のＳ２１に進む。
【００３５】図４を参照して、記憶デバイス制御部６
は、上記と同様の手順により、エラーセクタおよびエラ
ーセクタ以外を読み出す記憶デバイス記憶デバイス２
ａ，２ｂを選択し（Ｓ２１）、並行してデータを読み出
させ（Ｓ２２）、エラーが検出されなければ（Ｓ２
３）、読み出したデータを結合することにより、読み出
しデータ内容を保証する（図３のＳ１３）。
は、上記と同様の手順により、エラーセクタおよびエラ
ーセクタ以外を読み出す記憶デバイス記憶デバイス２
ａ，２ｂを選択し（Ｓ２１）、並行してデータを読み出
させ（Ｓ２２）、エラーが検出されなければ（Ｓ２
３）、読み出したデータを結合することにより、読み出
しデータ内容を保証する（図３のＳ１３）。
【００３６】そして、データ読み出し処理終了時に、選
択した記憶デバイス２ａまたは２ｂに対応するヘッドア
ドレス検出部３ａまたは３ｂにより現ヘッドアドレスを
検出し、そのヘッドアドレスで、選択した記憶デバイス
２ａまたは２ｂに対応するヘッドアドレス格納部４ａ，
４ｂの内容を更新する（図２のＳ６）。
択した記憶デバイス２ａまたは２ｂに対応するヘッドア
ドレス検出部３ａまたは３ｂにより現ヘッドアドレスを
検出し、そのヘッドアドレスで、選択した記憶デバイス
２ａまたは２ｂに対応するヘッドアドレス格納部４ａ，
４ｂの内容を更新する（図２のＳ６）。
【００３７】また、Ｓ２３でエラーが検出された場合
は、図３のＳ１１に進む。
は、図３のＳ１１に進む。
【００３８】ところで、本実施例では２個の記憶デバイ
ス２ａ，２ｂのみを用いているため、３個目の記憶デバ
イス２ｃを選択することはできない。したがって、記憶
デバイスが２個の場合はＳ２３でエラーが検出された場
合は読み出し動作はこのエラーを無視して継続させるか
（Ｓ２３から図３のＳ１３を経由して図２のＳ６に進め
ること。）、もしくは中断することになる。
ス２ａ，２ｂのみを用いているため、３個目の記憶デバ
イス２ｃを選択することはできない。したがって、記憶
デバイスが２個の場合はＳ２３でエラーが検出された場
合は読み出し動作はこのエラーを無視して継続させるか
（Ｓ２３から図３のＳ１３を経由して図２のＳ６に進め
ること。）、もしくは中断することになる。
【００３９】したがって、以下の動作は３個目の記憶デ
バイス２ｃ（不図示）が設けられている場合に適用でき
る。
バイス２ｃ（不図示）が設けられている場合に適用でき
る。
【００４０】図３を参照して、データ読み出し処理中に
エラーが検出された場合、データ書き込み処理時と同様
の手順により、エラーアドレス格納部５ａまたは５ｂの
内容を更新する（Ｓ１１）。
エラーが検出された場合、データ書き込み処理時と同様
の手順により、エラーアドレス格納部５ａまたは５ｂの
内容を更新する（Ｓ１１）。
【００４１】次に、エラーセクタ以外のアドレスに関す
るデータ処理と並行して、現選択記憶デバイス２ａ，２
ｂの次に現ヘッドアドレスがエラーセクタアドレスに近
い記憶デバイス２ｃを通常データ読み出し処理時と同様
の手順により選択し、エラーセクタに関しては、その新
たに選択した記憶デバイス２ｃより読み出し（Ｓ１
２）、読み出した３個の記憶デバイス２ａ，２ｂおよび
２ｃのデータを結合することにより読み出しデータ内容
を保証する（Ｓ１３）。
るデータ処理と並行して、現選択記憶デバイス２ａ，２
ｂの次に現ヘッドアドレスがエラーセクタアドレスに近
い記憶デバイス２ｃを通常データ読み出し処理時と同様
の手順により選択し、エラーセクタに関しては、その新
たに選択した記憶デバイス２ｃより読み出し（Ｓ１
２）、読み出した３個の記憶デバイス２ａ，２ｂおよび
２ｃのデータを結合することにより読み出しデータ内容
を保証する（Ｓ１３）。
【００４２】次に、データ読み出し処理終了時に、選択
した記憶デバイス２ａ〜２ｃに対応するヘッドアドレス
検出部３ａ〜３ｃ（３ｃは不図示）により現ヘッドアド
レスを検出し、そのヘッドアドレスで、選択した記憶デ
バイス２ａ〜２ｃに対応するヘッドアドレス格納部４ａ
〜４ｃ（４ｃは不図示）の内容を更新する（図２のＳ
６）。
した記憶デバイス２ａ〜２ｃに対応するヘッドアドレス
検出部３ａ〜３ｃ（３ｃは不図示）により現ヘッドアド
レスを検出し、そのヘッドアドレスで、選択した記憶デ
バイス２ａ〜２ｃに対応するヘッドアドレス格納部４ａ
〜４ｃ（４ｃは不図示）の内容を更新する（図２のＳ
６）。
【００４３】
【発明の効果】以上説明したように本発明によれば、記
憶デバイスの記録ヘッドの位置情報を検出する位置情報
検出手段と、前記記憶デバイスの読み書き終了時の記録
ヘッドの位置情報が格納される位置情報格納手段とを有
し、前記制御手段は、情報読み出し時に前記位置情報検
出手段より読み出した位置情報に基づき、読み出し要求
アドレスまでのシーク時間が最も短い前記記憶デバイス
を選択し読みさせるよう構成したため、データが記憶デ
バイス上のどこに存在するかに拘らずデータ読み出しに
要する速度を短縮化することができる。
憶デバイスの記録ヘッドの位置情報を検出する位置情報
検出手段と、前記記憶デバイスの読み書き終了時の記録
ヘッドの位置情報が格納される位置情報格納手段とを有
し、前記制御手段は、情報読み出し時に前記位置情報検
出手段より読み出した位置情報に基づき、読み出し要求
アドレスまでのシーク時間が最も短い前記記憶デバイス
を選択し読みさせるよう構成したため、データが記憶デ
バイス上のどこに存在するかに拘らずデータ読み出しに
要する速度を短縮化することができる。
【００４４】また、読み書きエラーが発生した場合に、
その記録ヘッドのエラー位置情報を格納するエラー位置
格納手段をさらに有するため、そのエラー位置情報に基
づき読み出しエラーが発生した場合でもその内容を迅速
に保証することができる。
その記録ヘッドのエラー位置情報を格納するエラー位置
格納手段をさらに有するため、そのエラー位置情報に基
づき読み出しエラーが発生した場合でもその内容を迅速
に保証することができる。
【図１】本発明に係る外部記憶装置の一実施例の構成図
である。
である。
【図２】同外部記憶装置の読み出し動作を示すフローチ
ャートである。
ャートである。
【図３】同外部記憶装置の読み出し動作を示すフローチ
ャートである。
ャートである。
【図４】同外部記憶装置の読み出し動作を示すフローチ
ャートである。
ャートである。
１ 外部記憶装置 ２ａ，２ｂ 記憶デバイス ３ａ，３ｂ ヘッドアドレス検出部 ４ａ，４ｂ ヘッドアドレス格納部 ５ａ，５ｂ エラーアドレス格納部 ６ 記憶デバイス制御部
Claims (5)
- 【請求項１】 複数個の記憶デバイスに同時に同一情報
を書き込ませ、何れか１個の記憶デバイスより前記情報
を読み出させる制御手段を有する外部記憶装置であっ
て、 前記記憶デバイスの記録ヘッドの位置情報を検出する位
置情報検出手段と、前記記憶デバイスの読み書き終了時
の記録ヘッドの位置情報が格納される位置情報格納手段
とを有し、 前記制御手段は、情報読み出し時に前記位置情報検出手
段より読み出した位置情報に基づき、読み出し要求アド
レスまでのシーク時間が最も短い前記記憶デバイスを選
択し読み出させることを特徴とする外部記憶装置。 - 【請求項２】 前記記憶デバイスの読み書きにエラーが
発生した場合、そのエラーが発生した記録ヘッドのエラ
ー位置情報が格納されるエラー位置情報格納手段をさら
に有し、 前記制御手段は、前記エラー位置情報格納手段より読み
出したエラー位置情報に基づき、そのエラー位置の情報
読み出しを他の記憶デバイスに行わせることを特徴とす
る請求項１記載の外部記憶装置。 - 【請求項３】 前記エラー位置の情報読み出しを行わせ
る記憶デバイスは最初に選択された記憶デバイスの次に
シーク時間が短い記憶デバイスであることを特徴とする
請求項２記載の記載の外部記憶装置。 - 【請求項４】 前記制御手段は、前記エラー位置の情報
読み出しを行わせる記憶デバイスと前記エラー位置以外
の情報読み出しを行わせる記憶デバイスとを並行に作動
させることを特徴とする請求項２または３記載の外部記
憶装置。 - 【請求項５】 前記制御手段は、前記２個の記憶デバイ
スより読み出した情報を結合して出力することを特徴と
する請求項２〜４いずれかに記載の外部記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239427A JPH0981328A (ja) | 1995-09-19 | 1995-09-19 | 外部記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239427A JPH0981328A (ja) | 1995-09-19 | 1995-09-19 | 外部記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981328A true JPH0981328A (ja) | 1997-03-28 |
Family
ID=17044618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239427A Withdrawn JPH0981328A (ja) | 1995-09-19 | 1995-09-19 | 外部記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8717700B2 (en) | 2011-06-30 | 2014-05-06 | Kabushiki Kaisha Toshiba | Channel circuit and seek method |
-
1995
- 1995-09-19 JP JP7239427A patent/JPH0981328A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8717700B2 (en) | 2011-06-30 | 2014-05-06 | Kabushiki Kaisha Toshiba | Channel circuit and seek method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234753B2 (ja) | ハードディスクドライブおよびコマンド実行方法 | |
| JP2000330924A (ja) | ストレージデバイスのマルチパスシステム | |
| JPH0667805A (ja) | 非同期ｄａｓｄ制御方法及び装置 | |
| JPH0316712B2 (ja) | ||
| JPH0981328A (ja) | 外部記憶装置 | |
| JPH04295677A (ja) | 磁気ディスク処理装置 | |
| JPH07319636A (ja) | 磁気ディスクのデータ格納制御装置 | |
| JP2000137584A (ja) | 外部記憶装置の制御装置及び不良ブロック代替方法並びに不良ブロック代替制御プログラムを格納した記憶媒体 | |
| JPH07121310A (ja) | ハードディスク記憶装置 | |
| JP3870024B2 (ja) | 情報記録装置及び情報記録方法 | |
| JPS59221810A (ja) | 磁気記憶装置における交代セクタ−装置 | |
| JPH0628779A (ja) | ディスク装置におけるデータ記録制御方法 | |
| JPH04354029A (ja) | システムソフトウェア多重化コンピュータシステム | |
| JP2006085797A (ja) | 光ディスク装置および光ディスク装置の交替処理方法 | |
| JPH1049312A (ja) | 磁気ディスク装置 | |
| JP2604360B2 (ja) | 磁気ディスク制御装置 | |
| JPH0514353Y2 (ja) | ||
| JPH04111015A (ja) | 情報記録装置 | |
| JP2007188370A (ja) | 磁気ディスク装置 | |
| JPH11232046A (ja) | 磁気ディスク装置 | |
| JP2001312376A (ja) | 回転媒体記憶装置及び回転媒体記録制御方法 | |
| JPH1021653A (ja) | 磁気ディスク装置 | |
| JPH05101545A (ja) | 磁気デイスク制御装置 | |
| JP2002150697A (ja) | 磁気ディスク制御方式及びそれを用いた磁気ディスク装置 | |
| JPH02148127A (ja) | 磁気ディスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |