JPH098575A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH098575A JPH098575A JP15181095A JP15181095A JPH098575A JP H098575 A JPH098575 A JP H098575A JP 15181095 A JP15181095 A JP 15181095A JP 15181095 A JP15181095 A JP 15181095A JP H098575 A JPH098575 A JP H098575A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- differential amplifier
- transistors
- amplifier
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 可変利得増幅器において最小利得の設定に限
界がない、つまり、最小利得をゼロにする。 【構成】 第１の差動増幅器（Ｑ1 、Ｑ2 ）及び第２の
差動増幅器（Ｑ3 、Ｑ4）は入力端子１１接続されると
ともに負荷抵抗ＲL を共通にして出力端子１３に接続さ
れて、しかも互いに同相関係に接続されている。第３の
差動増幅器（Ｑ7、Ｑ8 ）は入力端子に接続されるとと
もに負荷抵抗を共通にして出力端子に接続されてしかも
第２の差動増幅器と逆相関係に接続されている。電流分
配回路（Ｑ5 、Ｑ6 ）は定電流源を有し、制御端子１２
から与えられる制御電圧に応じて第１乃至第３の差動増
幅器に回路電流を分配する。このように、第２の差動増
幅器と第３の差動増幅器とが逆相関係に接続されている
から、第２の差動増幅器の利得が第３の差動増幅器の利
得で打ち消され、最小利得をゼロにすることができる。
界がない、つまり、最小利得をゼロにする。 【構成】 第１の差動増幅器（Ｑ1 、Ｑ2 ）及び第２の
差動増幅器（Ｑ3 、Ｑ4）は入力端子１１接続されると
ともに負荷抵抗ＲL を共通にして出力端子１３に接続さ
れて、しかも互いに同相関係に接続されている。第３の
差動増幅器（Ｑ7、Ｑ8 ）は入力端子に接続されるとと
もに負荷抵抗を共通にして出力端子に接続されてしかも
第２の差動増幅器と逆相関係に接続されている。電流分
配回路（Ｑ5 、Ｑ6 ）は定電流源を有し、制御端子１２
から与えられる制御電圧に応じて第１乃至第３の差動増
幅器に回路電流を分配する。このように、第２の差動増
幅器と第３の差動増幅器とが逆相関係に接続されている
から、第２の差動増幅器の利得が第３の差動増幅器の利
得で打ち消され、最小利得をゼロにすることができる。
Description
【０００１】
【産業上の利用分野】本発明は可変利得増幅器に関し、
特に、制御電圧によって利得を可変する可変利得増幅器
に関する。
特に、制御電圧によって利得を可変する可変利得増幅器
に関する。
【０００２】
【従来の技術】この種の可変利得増幅器として、図２に
示す増幅器が知られている。図示の可変利得増幅器は、
入力端子１１、制御端子１２、及び出力端子１３を備え
ており、後述するようにして、入力端子１１に加えられ
た入力電圧Ｖ1 は、制御端子１２に加えられる制御電圧
Ｖ2 で制御されて出力端子１３から出力電圧Ｖ3 として
出力される。
示す増幅器が知られている。図示の可変利得増幅器は、
入力端子１１、制御端子１２、及び出力端子１３を備え
ており、後述するようにして、入力端子１１に加えられ
た入力電圧Ｖ1 は、制御端子１２に加えられる制御電圧
Ｖ2 で制御されて出力端子１３から出力電圧Ｖ3 として
出力される。
【０００３】図示の可変利得増幅器は、一対の負荷抵抗
ＲL 、トランジスタＱ1 乃至Ｑ6 、一対のエミッタ抵抗
ＲE1、一対のエミッタ抵抗ＲE2、及び定電流源Ｉ0 を備
えており、差動増幅器として動作する。具体的には、ト
ランジスタＱ1 及びＱ2 とエミッタ抵抗ＲE1によって高
利得増幅器（第１の差動増幅器）が構成され、トランジ
スタＱ3 及びＱ4 とエミッタ抵抗ＲE2によって低利得増
幅器（第２の差動増幅器）が構成される。そして、図示
の可変利得増幅器の利得（総利得）は高利得増幅器の利
得と低利得増幅器の利得とを合成した値となる。
ＲL 、トランジスタＱ1 乃至Ｑ6 、一対のエミッタ抵抗
ＲE1、一対のエミッタ抵抗ＲE2、及び定電流源Ｉ0 を備
えており、差動増幅器として動作する。具体的には、ト
ランジスタＱ1 及びＱ2 とエミッタ抵抗ＲE1によって高
利得増幅器（第１の差動増幅器）が構成され、トランジ
スタＱ3 及びＱ4 とエミッタ抵抗ＲE2によって低利得増
幅器（第２の差動増幅器）が構成される。そして、図示
の可変利得増幅器の利得（総利得）は高利得増幅器の利
得と低利得増幅器の利得とを合成した値となる。
【０００４】いま、トランジスタＱ1 乃至Ｑ4 に流れる
電流をそれぞれＩ1 乃至Ｉ4 とすると、トランジスタＱ
5 に流れる電流Ｉ5 はＩ1 ＋Ｉ2 となり、トランジスタ
Ｑ6に流れる電流Ｉ6 はＩ3 ＋Ｉ4 となる。そして、利
得の調整を行う際には、電流Ｉ5 及びＩ6 の比率を制御
電圧Ｖ2 で変化させ、これによって、利得調整を行う。
電流をそれぞれＩ1 乃至Ｉ4 とすると、トランジスタＱ
5 に流れる電流Ｉ5 はＩ1 ＋Ｉ2 となり、トランジスタ
Ｑ6に流れる電流Ｉ6 はＩ3 ＋Ｉ4 となる。そして、利
得の調整を行う際には、電流Ｉ5 及びＩ6 の比率を制御
電圧Ｖ2 で変化させ、これによって、利得調整を行う。
【０００５】
【発明が解決しようとする課題】ところで、図２に示す
可変利得増幅器では、負荷抵抗ＲL とエミッタ抵抗ＲE2
の比率で最小利得が決まる関係上、利得の範囲に制限が
ある。つまり、最小利得を所定の下限値よりも低く設定
することが難しい。例えば、最小利得をゼロとすること
ができない。
可変利得増幅器では、負荷抵抗ＲL とエミッタ抵抗ＲE2
の比率で最小利得が決まる関係上、利得の範囲に制限が
ある。つまり、最小利得を所定の下限値よりも低く設定
することが難しい。例えば、最小利得をゼロとすること
ができない。
【０００６】本発明の目的は最小利得の設定に限界がな
い可変利得増幅器を提供することにある。
い可変利得増幅器を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、入力電
圧が印加される入力端子と、出力電圧が取り出される出
力端子と、制御電圧が印加される制御端子と、前記入力
端子に接続されるとともに負荷抵抗を共通にして前記出
力端子に接続されてしかも互いに同相関係に接続された
第１及び第２の差動増幅器と、定電流源を有し前記制御
電圧に応じて前記第１及び前記第２の差動増幅器に回路
電流を分配する電流分配回路とを有する可変利得増幅器
において、前記入力端子に接続されるとともに前記負荷
抵抗を共通にして前記出力端子に接続され前記電流分配
回路に回路電流を分配制御されてしかも前記第２の増幅
器と逆相関係に接続された第３の差動増幅器を有するこ
とを特徴とする可変利得増幅器が得られる。
圧が印加される入力端子と、出力電圧が取り出される出
力端子と、制御電圧が印加される制御端子と、前記入力
端子に接続されるとともに負荷抵抗を共通にして前記出
力端子に接続されてしかも互いに同相関係に接続された
第１及び第２の差動増幅器と、定電流源を有し前記制御
電圧に応じて前記第１及び前記第２の差動増幅器に回路
電流を分配する電流分配回路とを有する可変利得増幅器
において、前記入力端子に接続されるとともに前記負荷
抵抗を共通にして前記出力端子に接続され前記電流分配
回路に回路電流を分配制御されてしかも前記第２の増幅
器と逆相関係に接続された第３の差動増幅器を有するこ
とを特徴とする可変利得増幅器が得られる。
【０００８】
【作用】本発明では第２の差動増幅器と第３の差動増幅
器とが互いに逆相関係に接続されているから、第２の増
幅器の利得が第３の増幅器の利得で打ち消され、この結
果、最小利得をゼロにすることができる。
器とが互いに逆相関係に接続されているから、第２の増
幅器の利得が第３の増幅器の利得で打ち消され、この結
果、最小利得をゼロにすることができる。
【０００９】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１０】図１を参照して、図示の可変利得増幅器
は、入力端子１１、制御端子１２、及び出力端子１３を
備えており、後述するようにして、入力端子１１に加え
られた入力電圧Ｖ1 は、制御端子１２に加えられる制御
電圧Ｖ2 で制御されて出力端子１３から出力電圧Ｖ3 と
して出力される。
は、入力端子１１、制御端子１２、及び出力端子１３を
備えており、後述するようにして、入力端子１１に加え
られた入力電圧Ｖ1 は、制御端子１２に加えられる制御
電圧Ｖ2 で制御されて出力端子１３から出力電圧Ｖ3 と
して出力される。
【００１１】この可変利得増幅器は高利得差動増幅器、
低利得差動増幅器、及び電流分配回路を備えており、ト
ランジスタＱ1 及びＱ2 と一対のエミッタ抵抗ＲE1とに
よって高利得差動増幅器（第１の差動増幅器）が構成さ
れている。また、トランジスタＱ3 、Ｑ4 、Ｑ7 、Ｑ8
と一対のエミッタ抵抗ＲE2及び一対のエミッタ抵抗ＲE3
とによって低利得差動増幅器（第２及び第３の差動増幅
器）が構成され、トランジスタＱ5 及びＱ6 と定電流源
とによって電流分配回路が構成される。具体的には、ト
ランジスタＱ3 及びＱ4 とエミッタ抵抗ＲE2とによって
第２の差動増幅器が構成され、トランジスタＱ7 及びＱ
8 とエミッタ抵抗ＲE3とによって第３の増幅器が構成さ
れる。そして、第１及び第２の差動増幅器は互いに同相
関係に接続され、第２及び第３の差動増幅器は互いに逆
相関係に接続されている。
低利得差動増幅器、及び電流分配回路を備えており、ト
ランジスタＱ1 及びＱ2 と一対のエミッタ抵抗ＲE1とに
よって高利得差動増幅器（第１の差動増幅器）が構成さ
れている。また、トランジスタＱ3 、Ｑ4 、Ｑ7 、Ｑ8
と一対のエミッタ抵抗ＲE2及び一対のエミッタ抵抗ＲE3
とによって低利得差動増幅器（第２及び第３の差動増幅
器）が構成され、トランジスタＱ5 及びＱ6 と定電流源
とによって電流分配回路が構成される。具体的には、ト
ランジスタＱ3 及びＱ4 とエミッタ抵抗ＲE2とによって
第２の差動増幅器が構成され、トランジスタＱ7 及びＱ
8 とエミッタ抵抗ＲE3とによって第３の増幅器が構成さ
れる。そして、第１及び第２の差動増幅器は互いに同相
関係に接続され、第２及び第３の差動増幅器は互いに逆
相関係に接続されている。
【００１２】高利得差動増幅器は回路電流Ｉ5 で定まる
トランジスタＱ1 及びＱ2 の相互コンダクタンスｇｍ
（Ｉ5 ）に比例した差動電流（ｉ1 −ｉ2 ）を負荷抵抗
ＲL に供給する。つまり、下記数１で示す差動電流を負
荷抵抗ＲL に供給する。
トランジスタＱ1 及びＱ2 の相互コンダクタンスｇｍ
（Ｉ5 ）に比例した差動電流（ｉ1 −ｉ2 ）を負荷抵抗
ＲL に供給する。つまり、下記数１で示す差動電流を負
荷抵抗ＲL に供給する。
【００１３】
【数１】
【００１４】低利得差動増幅器は、回路電流Ｉ6 で定ま
るトランジスタＱ3 及びＱ4 の相互コンダクタンスｇｍ
（αＩ6 ）と回路電流Ｉ6 で定まるトランジスタＱ7 及
びＱ8 の相互コンダクタンスｇｍ（βＩ6 ）とに比例し
た差動電流｛（ｉ3 ＋ｉ8 ）−（ｉ4 ＋ｉ7 ）｝を負荷
抵抗ＲL に供給する。
るトランジスタＱ3 及びＱ4 の相互コンダクタンスｇｍ
（αＩ6 ）と回路電流Ｉ6 で定まるトランジスタＱ7 及
びＱ8 の相互コンダクタンスｇｍ（βＩ6 ）とに比例し
た差動電流｛（ｉ3 ＋ｉ8 ）−（ｉ4 ＋ｉ7 ）｝を負荷
抵抗ＲL に供給する。
【００１５】つまり、トランジスタＱ3 及びＱ4 におけ
る差動電流（ｉ3 −ｉ4 ）は下記数２で表される。
る差動電流（ｉ3 −ｉ4 ）は下記数２で表される。
【００１６】
【数２】
【００１７】また、トランジスタＱ7 及びＱ8 における
差動電流（ｉ7 −ｉ8 ）は下記数３で表される。
差動電流（ｉ7 −ｉ8 ）は下記数３で表される。
【００１８】
【数３】
【００１９】従って、（２）式及び（３）式を用いて、
差動電流｛（ｉ3 ＋ｉ8 ）−（ｉ4＋ｉ7 ）｝は下記数
４で表す値となる。
差動電流｛（ｉ3 ＋ｉ8 ）−（ｉ4＋ｉ7 ）｝は下記数
４で表す値となる。
【００２０】
【数４】
【００２１】従って、負荷抵抗ＲL に供給される全電流
は、高利得増幅器及び低利得増幅器の差動電流の和
｛（ｉ1 ＋ｉ3 ＋ｉ8 ）−（ｉ2 ＋ｉ4 ＋ｉ7 ）｝とな
る。そして、負荷抵抗L と全電流との積で示される差動
電圧Ｖ3 が出力端子１３に生じる。
は、高利得増幅器及び低利得増幅器の差動電流の和
｛（ｉ1 ＋ｉ3 ＋ｉ8 ）−（ｉ2 ＋ｉ4 ＋ｉ7 ）｝とな
る。そして、負荷抵抗L と全電流との積で示される差動
電圧Ｖ3 が出力端子１３に生じる。
【００２２】よって、図１に示す可変利得増幅器の利得
（Ａｖ）は次の下記数５で表すことができる。
（Ａｖ）は次の下記数５で表すことができる。
【００２３】
【数５】
【００２４】一方、電流分配回路では定電流源Ｉ0 を高
利得差動増幅器及び低利得増幅器に分配する。つまり、
Ｉ0 ＝Ｉ5 ＋Ｉ6 とする。この分配の比率は差動電圧
（制御電圧）Ｖ2 によって決定される。即ち、制御電圧
Ｖ2 を変化させると、利得か変化する。
利得差動増幅器及び低利得増幅器に分配する。つまり、
Ｉ0 ＝Ｉ5 ＋Ｉ6 とする。この分配の比率は差動電圧
（制御電圧）Ｖ2 によって決定される。即ち、制御電圧
Ｖ2 を変化させると、利得か変化する。
【００２５】ところで、図２に示す可変利得増幅器で
は、（５）式の右辺第３項がゼロでα＝１（β＝０）で
あるから、その利得（Ａｖ1 ）は下記数６で表される。
は、（５）式の右辺第３項がゼロでα＝１（β＝０）で
あるから、その利得（Ａｖ1 ）は下記数６で表される。
【００２６】
【数６】
【００２７】図２に示す可変利得増幅器において、その
利得が最小となるのは、Ｉ5 ＝０、Ｉ6 ＝Ｉ0 のときで
ある。このとき、ｇｍ（Ｉ5 ）＝０となり、（６）式の
右辺第１項がゼロであるから、最小利得（Ａｖ1min）
は、下記数７で表される。
利得が最小となるのは、Ｉ5 ＝０、Ｉ6 ＝Ｉ0 のときで
ある。このとき、ｇｍ（Ｉ5 ）＝０となり、（６）式の
右辺第１項がゼロであるから、最小利得（Ａｖ1min）
は、下記数７で表される。
【００２８】
【数７】
【００２９】（７）式から明らかなように、この最小利
得を小さくするには、エミッタ抵抗ＲE2の抵抗値を大き
くする必要がある。しかしながら、一般に、回路の制約
上抵抗値を大きくするには限界がある。
得を小さくするには、エミッタ抵抗ＲE2の抵抗値を大き
くする必要がある。しかしながら、一般に、回路の制約
上抵抗値を大きくするには限界がある。
【００３０】再び図１を参照して、いま、エミッタ抵抗
ＲE2及びＲE3を同一の抵抗値とすると、トランジスタＱ
3 及びＱ4 とエミッタ抵抗ＲE2とで構成される回路とト
ランジスタＱ7 及びＱ8 とエミッタ抵抗ＲE3で構成され
る回路には同一のバイアス電流が流れる。その結果、α
＝βとなる。この際、（５）式の右辺第２項及び第３項
は相殺され第１項のみが残ることになる。つまり、エミ
ッタ抵抗ＲE2及びＲE3が同一の抵抗値である際には、図
１に示す可変利得増幅器の利得（Ａｖ2 ）は下記数８で
表される。
ＲE2及びＲE3を同一の抵抗値とすると、トランジスタＱ
3 及びＱ4 とエミッタ抵抗ＲE2とで構成される回路とト
ランジスタＱ7 及びＱ8 とエミッタ抵抗ＲE3で構成され
る回路には同一のバイアス電流が流れる。その結果、α
＝βとなる。この際、（５）式の右辺第２項及び第３項
は相殺され第１項のみが残ることになる。つまり、エミ
ッタ抵抗ＲE2及びＲE3が同一の抵抗値である際には、図
１に示す可変利得増幅器の利得（Ａｖ2 ）は下記数８で
表される。
【００３１】
【数８】
【００３２】（８）式から明らかなように、利得（Ａｖ
2 ）が最小となるのは、Ｉ5 ＝０の時であり、この際、
ｇｍ（Ｉ5 ）＝０となって、最小利得はゼロとなる。
2 ）が最小となるのは、Ｉ5 ＝０の時であり、この際、
ｇｍ（Ｉ5 ）＝０となって、最小利得はゼロとなる。
【００３３】いま、入力電圧Ｖ1 がゼロであると、各差
動増幅器には電流が２分して流れるから、Ｉ1 ＝Ｉ2 ＝
Ｉ5 ／２で、Ｉ3 ＝Ｉ4 ＝Ｉ7 ＝Ｉ8 ＝Ｉ6 ／４とな
る。
動増幅器には電流が２分して流れるから、Ｉ1 ＝Ｉ2 ＝
Ｉ5 ／２で、Ｉ3 ＝Ｉ4 ＝Ｉ7 ＝Ｉ8 ＝Ｉ6 ／４とな
る。
【００３４】負荷抵抗ＲL に流れる正相電流（Ｉ2 ＋Ｉ
4 ＋Ｉ7 ）及び逆相電流（Ｉ1 ＋Ｉ3 ＋Ｉ8 ）はそれぞ
れ（Ｉ2 ＋Ｉ4 ＋Ｉ7 ）＝Ｉ5 ／２＋Ｉ6 ／２及び（Ｉ
1 ＋Ｉ3 ＋Ｉ8 ）＝Ｉ5 ／２＋Ｉ6 ／２となり、制御電
圧Ｖ2 に無関係に常に一定に保たれる。従って、制御電
圧Ｖ2 を変化させて利得を変化させても出力におけるバ
イアス電圧は変化しない。
4 ＋Ｉ7 ）及び逆相電流（Ｉ1 ＋Ｉ3 ＋Ｉ8 ）はそれぞ
れ（Ｉ2 ＋Ｉ4 ＋Ｉ7 ）＝Ｉ5 ／２＋Ｉ6 ／２及び（Ｉ
1 ＋Ｉ3 ＋Ｉ8 ）＝Ｉ5 ／２＋Ｉ6 ／２となり、制御電
圧Ｖ2 に無関係に常に一定に保たれる。従って、制御電
圧Ｖ2 を変化させて利得を変化させても出力におけるバ
イアス電圧は変化しない。
【００３５】
【発明の効果】以上説明したように、本発明では出力端
子のバイアス電圧を一定に保って、利得を変化させるこ
とができる。そして、利得の可変範囲は、負荷抵抗とエ
ミッタ抵抗とで定まる最大利得からゼロまで変化させる
ことができる。この結果、本発明による可変利得増幅器
は、ＤＣ直結することが可能となり、しかも利得の可変
範囲の大きい機器に用いることができるという効果があ
る。
子のバイアス電圧を一定に保って、利得を変化させるこ
とができる。そして、利得の可変範囲は、負荷抵抗とエ
ミッタ抵抗とで定まる最大利得からゼロまで変化させる
ことができる。この結果、本発明による可変利得増幅器
は、ＤＣ直結することが可能となり、しかも利得の可変
範囲の大きい機器に用いることができるという効果があ
る。
【図１】本発明による可変利得増幅器の一実施例を示す
回路図である。
回路図である。
【図２】従来の可変利得増幅器を示す回路図である。
１１ 入力端子 １２ 制御端子 １３ 出力端子 Ｑ1 〜Ｑ8 トランジスタ ＲL 負荷抵抗 ＲE1，ＲE2，ＲE3 エミッタ抵抗 Ｖｃｃ 電源電圧
Claims (2)
- 【請求項１】 入力電圧が印加される入力端子と、出力
電圧が取り出される出力端子と、制御電圧が印加される
制御端子と、前記入力端子に接続されるとともに負荷抵
抗を共通にして前記出力端子に接続されてしかも互いに
同相関係に接続された第１及び第２の差動増幅器と、定
電流源を有し前記制御電圧に応じて前記第１及び前記第
２の差動増幅器に回路電流を分配する電流分配回路とを
有する可変利得増幅器において、前記入力端子に接続さ
れるとともに前記負荷抵抗を共通にして前記出力端子に
接続されて前記電流分配回路に回路電流を分配制御され
てしかも前記第２の差動増幅器と逆相関係に接続された
第３の差動増幅器を有することを特徴とする可変利得増
幅器。 - 【請求項２】 請求項１に記載された可変利得増幅器に
おいて、前記第１の差動増幅器は第１及び第２のトラン
ジスタを備え、前記第２の差動増幅器は第３及び第４の
トランジスタを備え、前記第３の差動増幅器は第５及び
第６のトランジスタを備えており、さらに、前記電流分
配回路は第７及び第８のトランジスタを備え、前記第１
乃至前記第６のトランジスタのベースには前記入力端子
が接続され、前記第７及び前記第８のトランジスタのベ
ースには前記制御端子が接続され、前記第１、前記第
３、及び前記第６のトランジスタのコレクタが互いに接
続され、前記第２、前記第４、及び前記第５のトランジ
スタのコレクタが互いに接続されており、前記第１及び
前記第２のトランジスタのエミッタが前記第７のトラン
ジスタのコレクタに接続され前記第３乃至前記第６のト
ランジスタのエミッタが前記第８のトランジスタのコレ
クタに接続されて前記第７及び前記第８のトランジスタ
のエミッタがそれぞれ前記定電流源に接続されているこ
とを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15181095A JP3528332B2 (ja) | 1995-06-19 | 1995-06-19 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15181095A JP3528332B2 (ja) | 1995-06-19 | 1995-06-19 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098575A true JPH098575A (ja) | 1997-01-10 |
| JP3528332B2 JP3528332B2 (ja) | 2004-05-17 |
Family
ID=15526810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15181095A Expired - Fee Related JP3528332B2 (ja) | 1995-06-19 | 1995-06-19 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528332B2 (ja) |
-
1995
- 1995-06-19 JP JP15181095A patent/JP3528332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3528332B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JP3315748B2 (ja) | 増幅回路 | |
| JPS613511A (ja) | 差動増幅器回路 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP3528332B2 (ja) | 可変利得増幅器 | |
| JPH0630419B2 (ja) | 広帯域差動増幅器 | |
| JPH0346581Y2 (ja) | ||
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JPH0145766B2 (ja) | ||
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH0513051Y2 (ja) | ||
| JPH09116351A (ja) | 差動増幅器を具えた回路装置 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPS6221057Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6325768Y2 (ja) | ||
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH0137884B2 (ja) | ||
| JPH10335951A (ja) | 差動増幅器 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH0281505A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040116 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |