JPH098754A - ヒステリシス回路 - Google Patents

Abstract

(57)【要約】 【目的】 オフセットの悪影響を防止したヒステリシス
回路を提供する。 【構成】 ステレオコンポジット信号及びその反転信号
が印加されるＴｒ８及び９と、スイッチング信号及びそ
の反転信号が印加されるＴｒ１０及び１２とＴｒ１１及
び１３と、共通エミッタがＴｒ１０及び１２とＴｒ１１
及び１３との共通エミッタにそれぞれ接続されたＴｒ１
６及び１７とＴｒ１８及び１９と、Ｔｒ１０、１３、１
７及び１９の加算コレクタ電流とＴｒ１１、１２、１６
及び１９の加算コレクタ電流との差電流に応じて、トリ
ガを発生するＴｒ２１、２２から成るトリガ回路と、該
トリガに応じて、Ｔｒ１６乃至１９に印加される第２入
力信号及びその反転信号を遮断するアンド回路とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＭステレオ放送にお
いて、ステレオ受信かまたはモノラル受信かを検出する
ためのステレオ検出回路に関する。

【０００２】

【従来の技術】従来、ＦＭステレオ受信機において、ス
テレオ放送か又はモノラル放送かが検出され、ステレオ
放送時その検出結果に応じてステレオデコーダはステレ
オデコード動作し、又は、ステレオ放送の受信中を示す
ステレオ表示素子は点灯する。また、モノラル放送時、
その検出結果によりステレオデコーダはステレオデコー
ド動作を行わず、また、ステレオ表示素子は消灯する。
このようなステレオ放送か否かを検出する回路が図２の
如く知られている。

【０００３】図２において、入力端子（１）にステレオ
コンポジット信号が印加され、前記ステレオコンポジッ
ト信号は同期検波回路（２）及びＰＬＬ（フェイズ ロ
ックド ループ）に印加される。ＰＬＬ回路（３）はス
テレオコンポジット信号中のパイロット信号に基づき副
搬送波信号に同期したスイッチング信号を再生し、同期
検波回路（２）に印加する。そして、前記ステレオコン
ポジット信号とスイッチング信号とは、同期検波回路
（２）で同期検波される。同期検波回路（２）の出力信
号は、トリガ回路（４）に印加され、さらに、トリガ回
路（４）の出力信号に応じてスイッチングトランジスタ
（５）をオン・オフさせることにより表示素子（６）を
点灯又は消灯させるとともに、ステレオデコーダ（７）
をステレオデコード動作させる。

【０００４】ここで、ステレオ放送時、ＰＬＬ回路
（３）において副搬送波信号に同期したスイッチング信
号が再生されるので、前記スイッチング信号により同期
検波回路（２）は同期検波動作する。その為、同期検波
回路（２）から出力信号が発生し、前記出力信号のレベ
ルがオンレベルを越えると、トリガ回路（４）から出力
信号が発生する。そして、トリガ回路（４）の出力信号
に応じて表示素子（６）が点灯すると共にステレオデコ
ーダ（７）はステレオデコードする。尚、トリガ回路
（４）はヒステリシス特性を有し、オフレベルは前記オ
ンレベルより低く設定されているので、ステレオコンポ
ジット信号のレベルの変動に起因するトリガ回路（４）
の誤動作を防止できる。

【０００５】また、モノラル放送時、パイロット信号が
存在しないので、同期検波回路（２）は同期検波動作せ
ず、出力信号を発生しない。よって、トリガ回路（４）
から出力信号は発生せず、表示素子（６）は消灯し、ス
テレオデコーダ（７）はステレオデコードを行わない。
ところで、同期検波回路（２）は図２の如く二重平衡型
差動増幅器で構成されている。ステレオコンポジット信
号及びその反転信号がトランジスタ（８）及び（９）に
印加され、スイッチング信号はトランジスタ（１０）及
び（１１）に印加されると共にその反転信号はトランジ
スタ（１２）及び（１３）に印加される。ステレオコン
ポジット信号に応じて発生するトランジスタ（８）のコ
レクタ電流とトランジスタ（９）のコレクタ電流とは、
それぞれトランジスタ（１０）及び（１２）の共通エミ
ッタとトランジスタ（１１）及び（１３）の共通エミッ
タに供給される。さらに、トランジスタ（１０）乃至
（１３）のコレクタ電流はスイッチング信号に応じて発
生し、トランジスタ（１０）及び（１３）の加算コレク
タ電流はトランジスタ（１４）に供給され、トランジス
タ（１４）と電流ミラー回路を構成するトランジスタ
（１５）のコレクタに発生する。その為、出力端子（１
６）から、トランジスタ（１１）及び（１２）の加算コ
レクタ電流とトランジスタ（１５）のコレクタ電流との
差電流が発生する。よって、ステレオコンポジット信号
及びスイッチング信号に応じて、それぞれのトランジス
タが動作することにより、出力端子（１６）に同期検波
出力信号が発生する。このように二重平衡型差動増幅器
を用いるこるとにより、ＩＣ化することが容易なステレ
オ状態検出回路を提供できる。

【０００６】

【発明が解決しようとする課題】しかしながら、同期検
波回路（２）において、差動対を構成するトランジスタ
の特性のバラツキに起因する直流オフセット電圧が発生
するので、前記直流オフセット電圧によってトリガ回路
（４）のオン・オフ動作が誤動作するという問題が生じ
ていた。例えば、トリガ回路（４）のオン電圧及びオフ
電圧を１０ｍＶ及び５ｍＶに設定し、６ｍＶの直流オフ
セット電圧を生じたとすれば、ステレオ放送により同期
検波回路（２）が検波動作することにより出力信号が発
生し、トリガ回路（４）の入力電圧が１０ｍＶ以上とな
ったとき、トリガ回路（４）から出力信号が発生する。
その後、ステレオ放送からモノラル放送になると、同期
検波回路（２）は検波動作を停止し、その出力電圧は直
流オフセット電圧分の６ｍＶになる。前記出力電圧は５
ｍＶのオフ電圧より低くならないので、トリガ回路
（４）から出力信号が発生し続ける。その為、モノラル
放送時でも、表示素子（６）は誤って点灯し、ステレオ
デコーダ（７）は誤ってデコード動作していた。

【０００７】また、図２の回路をＩＣ化した場合には、
誤動作するステレオ検出回路は使用できず、そのチップ
はエラーチップになるので、歩留まりの向上の障害とな
っていた。そこで、従来では、歩留まりの向上のため
に、トリガ回路（４）のオン電圧、オフ電圧を直流オフ
セット電圧の悪影響がでないレベルにまで高くしてい
た。しかし、トリガ回路（４）のオン電圧を高くするこ
とにより、ステレオ検出感度が悪化していた。

【０００８】

【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、利得が第１状態に設定される入力
段回路と、該入力段回路の出力信号が所定レベル以上で
あると、トリガを発生するトリガ回路と、該トリガ回路
に応じて、前記入力段回路の利得を第２状態に設定変更
する利得変更回路と、から成ることを特徴とする。

【０００９】また、前記入力段回路は、第１入力信号及
びその反転信号が印加される第１差動対と、第２入力信
号及びその反転信号が印加される第２及び第３差動対
と、を備えたことを特徴とする。さらに、前記利得変更
回路は、共通エミッタが前記第２及び第３差動対の共通
エミッタにそれぞれ接続され、ベースに第２入力信号及
びその反転信号が印加される第４及び第５差動対と、前
記トリガ回路の出力信号に応じて第１入力信号及びその
反転信号を遮断する遮断回路とから成ることを特徴とす
る。

【００１０】またさらに、前記第２及び第３差動対を構
成するトランジスタのエミッタ面積と、前記第４及び第
５差動対を構成するトランジスタのエミッタ面積との比
を１：Ｋに設定したことを特徴とする。さらにまた、前
記第１入力信号をＦＭステレオコンポジット信号とし、
前記第２入力信号を副搬送波信号に同期したスイッチン
グ信号として印加し、前記トリガ回路の出力端にステレ
オ状態を示す出力信号が発生することが特徴とする。

【００１１】

【作用】本発明に依れば、初期状態において、第１乃至
第５差動対はオンしており、第１及び第２入力信号が印
加され、同期検波される。第２乃至第５差動対の出力信
号はトリガ回路に印加され、第２乃至第５差動対の出力
信号レベルに応じてトリガが発生する。前記トリガによ
り、遮断回路は第２入力信号及びその反転信号を遮断
し、第１乃至第３差動対のみが動作する。これにより、
第２及び第３差動対の出力信号レベルは高くなる。よっ
て、第１及び第２入力信号レベルの変動によるトリガ回
路の誤動作を防止できる。

【００１２】

【実施例】図１は本発明の一実施例を示す図であり、
（１６）及び（１７）は第４差動対を構成し、共通エミ
ッタがトランジスタ（１０）及び（１２）の共通エミッ
タに接続されるトランジスタ、（１８）及び（１９）は
第５差動対を構成し、共通エミッタがトランジスタ（１
１）及び（１３）の共通エミッタに接続されるトランジ
スタ、（２０）は出力端子（１６）からの出力信号が印
加されるＬＰＦ（ローパスフィルタ）、（２１）及び
（２２）はトリガ回路となる第６差動対を構成するトラ
ンジスタ、（２３）及び（２４）は第６差動対の出力負
荷になる電流ミラー回路を構成するトランジスタ、（２
５ａ）及び（２５ｂ）は第６差動対の出力信号が印加さ
れる第１出力段トランジスタ、（２６ａ）及び（２６
ｂ）は第６差動対の出力信号が印加される第２出力段ト
ランジスタ、（２７ａ）及び（２７ｂ）は第１出力段ト
ランジスタ（２５ｂ）の出力信号に応じてオン・オフさ
れるアンド回路である。尚、図２の従来例と同一の素子
については図２の従来例と同一の符号を付し、説明を省
略する。また、トランジスタ（８）及び（９）は第１差
動対を構成すると共に、トランジスタ（１０）及び（１
２）は第２差動対を、トランジスタ（１１）及び（１
３）は第３差動対を構成する。

【００１３】図１において、入力信号であるステレオコ
ンポジット信号は入力端子（１）を介してトランジスタ
（８）及び（９）のベースに印加されると共に、ＰＬＬ
回路（３）に印加される。尚、トランジスタ（９）のベ
ースにはステレオコンポジット信号の反転信号が印加さ
れる。ＰＬＬ回路（３）において、ステレオコンポジッ
ト信号中の副搬送波信号に同期したスイッチング信号が
再生される。一方、初期状態において、出力段トランジ
スタ（２５ａ）からの出力信号は「Ｈ」レベルとなり、
アンド回路（２７ａ）及び（２７ｂ）はオンしている。
その為、ＰＬＬ回路（３）からのスイッチング信号は、
トランジスタ（１０）乃至（１３）のベースに印加され
ると共に、トランジスタ（１６）乃至（１９）のベース
にもアンド回路（２７ａ）及び（２７ｂ）を介して印加
される。尚、トランジスタ（１２）、（１３）、（１
７）及び（１８）のベースにはスイッチング信号の反転
信号が印加される。

【００１４】モノラル放送時、コンポジット信号中にパ
イロット信号が存在しないので、トランジスタ（８）乃
至（１３）及びトランジスタ（１６）乃至（１９）によ
り構成される同期検波回路は同期検波せず、出力端子
（１６）から出力信号は発生しない。よって、トランジ
スタ（２１）及び（２２）のベースには定電圧源（２
８）からの同一バイアスが印加され、トランジスタ（２
１）及び（２２）のコレクタ電流は同一となる。これに
より、トランジスタ（２４）のコレクタ電流とトランジ
スタ（２１）のコレクタ電流は同一となり、出力段トラ
ンジスタ（２５ａ）及び（２６ａ）のベースに入力電流
は供給されず、出力段トランジスタ（２５ａ）及び（２
６ａ）はオフする。その為、出力段トランジスタ（２５
ｂ）のコレクタ端から「Ｈ」レベルの出力信号が発生
し、アンド回路（２７ａ）及び（２７ｂ）はオン状態を
維持する。また、出力段トランジスタ（２６ｂ）のコレ
クタ端から発生する「Ｈ」レベルの出力回路は出力端子
（３２）を介して後段のステレオ表示回路及びステレオ
デコーダに印加される。

【００１５】また、ステレオ放送時、ＰＬＬ回路（３）
からスイッチング信号が発生し、トランジスタ（８）乃
至（１３）及びトランジスタ（１６）乃至（１９）から
成る同期検波回路は同期検波動作する。ステレオコンポ
ジット信号に応じて発生するトランジスタ（８）のコレ
クタ電流とトランジスタ（９）のコレクタ電流とは、そ
れぞれトランジスタ（１０）、（１２）、（１６）及び
（１７）の共通エミッタと、トランジスタ（１１）、
（１３）、（１８）及び（１９）の共通エミッタとに供
給される。さらに、トランジスタ（１０）乃至（１９）
のコレクタ電流はスイッチング信号に応じて発生し、ト
ランジスタ（１０）、（１３）、（１７）及び（１９）
の加算コレクタ電流はトランジスタ（１４）に供給さ
れ、トランジスタ（１４）と電流ミラー回路を構成する
トランジスタ（１５）のコレクタに発生する。その為、
出力端子（１６）から、トランジスタ（１１）、（１
２）、（１６）及び（１８）の加算コレクタ電流とトラ
ンジスタ（１５）のコレクタ電流との差電流が発生す
る。よって、ステレオコンポジット信号及びスイッチン
グ信号に応じて、それぞれのトランジスタが動作するこ
とにより、出力端子（１６）に同期検波出力信号が発生
する。

【００１６】ここで、同期検波出力信号について説明す
る。但し、説明を簡単にするためトランジスタ（１
０）、（１１）、（１６）及び（１９）がオンしている
場合を説明する。定電流源（２９）の出力電流を２Ｉす
ると、トランジスタ（８）及び（９）のコレクタ電流
は、それぞれ（Ｉ＋ｉ）、（Ｉ−ｉ）になる。但し、ｉ
は、ステレオコンポジット信号に応じたトランジスタ
（８）及び（９）のコレクタ電流の変化分である。ま
た、トランジスタ（１０）乃至（１３）のエミッタ面積
とトランジスタ（１６）乃至（１９）のエミッタ面積と
の比を１：Ｋとすれば、トランジスタ（１０）のコレク
タ電流Ｉ１は、

【００１７】

【数１】

【００１８】となり、トランジスタ（１６）のコレクタ
電流Ｉ２は、

【００１９】

【数２】

【００２０】となる。また、トランジスタ（１１）のコ
レクタ電流Ｉ３は、

【００２１】

【数３】

【００２２】となり、トランジスタ（１９）のコレクタ
電流Ｉ４は、

【００２３】

【数４】

【００２４】となる。その為、出力端子（１６）の出力
電流Ｉｏ１は、トランジスタ（１０）及び（１９）の加
算コレクタ電流の反転電流とトランジスタ（１１）及び
（１６）の加算コレクタ電流との差電流だから、

【００２５】

【数５】

【００２６】となる。逆に、トランジスタ（１２）、
（１３）、（１７）及び（１８）がオンしている場合、
出力端子（１６）の出力電流Ｉｏ１’は、

【００２７】

【数６】

【００２８】となり、変化電流２ｉの（１−Ｋ）／（１
＋Ｋ）倍となる。その後、出力端子（１６）の出力信号
は、ＬＰＦ（２０）で平滑された後、トランジスタ（２
１）のベースに印加される。差動接続されたトランジス
タ（２１）及び（２２）において、トランジスタ（２
３）及び（２４）のエミッタ抵抗（３０）及び（３１）
の値Ｒ１及びＲ２はＲ１＞Ｒ２の関係を有し、トランジ
スタ（２１）のベースに印加される入力信号が存在しな
いとき、トランジスタ（２４）のコレクタ電流がトラン
ジスタ（２１）のコレクタ電流より大となり、出力段ト
ランジスタ（２５ａ）はオフしている。その後、トラン
ジスタ（２１）のベースへの入力信号が増大し、トラン
ジスタ（２１）のコレクタ電流がトランジスタ（２４）
のコレクタ電流より大になる時点で、出力段トランジス
タ（２５ａ）及び（２６ａ）がオンする。よって、トラ
ンジスタ（２３）及び（２４）のエミッタ抵抗（３０）
及び（３１）の比を任意に設定することにより、トリガ
回路のオンレベルまたはオフレベルを任意に設定でき
る。

【００２９】そして、出力段トランジスタ（２５ａ）が
オンすると、出力段トランジスタ（２５ｂ）もオンし、
トランジスタ（２５ｂ）のコレクタ端から「Ｌ」レベル
の出力信号が発生する。同様に、出力段トランジスタ
（２６ａ）及び（２６ｂ）がオンし、「Ｌ」レベルの出
力信号が出力端子（３２）に発生する。その後、アンド
回路（２７ａ）及び（２７ｂ）はオフし、スイッチング
信号は遮断される。その為、トランジスタ（１６）乃至
（１９）は動作せず、トランジスタ（８）乃至（１３）
により同期検波が行われ、出力端子（１６）から同期検
波出力信号が発生する。る。尚、その同期検波の動作に
ついては従来例と同一なので、動作説明は省略する。

【００３０】ここで、動作検波出力信号について説明す
る。但し、説明を簡単にするため、トランジスタ（１
０）及び（１１）がオンする場合を説明する。また、先
に述べた如く、トランジスタ（８）及び（９）のコレク
タ電流はそれぞれ（Ｉ＋ｉ）、（Ｉ−ｉ）とし、トラン
ジスタ（１０）乃至（１３）のエミッタ面積を１とす
る。よって、トランジスタ（１０）のコレクタ電流Ｉ５
は、

【００３１】

【数７】

【００３２】となり、トランジスタ（１１）のコレクタ
電流Ｉ６は、

【００３３】

【数８】

【００３４】となる。その為、出力端子（１６）の出力
電流Ｉｏ２は、トランジスタ（１０）及び（１９）の加
算コレクタ電流の反転電流とトランジスタ（１１）及び
（１６）の加算コレクタ電流との差電流だから、

【００３５】

【数９】

【００３６】となる。逆に、トランジスタ（１２）及び
（１３）がオンしている場合、出力端子（１６）の出力
電流Ｉｏ２’は、

【００３７】

【数１０】

【００３８】となる。よって、アンド回路（２７ａ）及
び（２７ｂ）がオフすることにより、出力端子（１６）
の出力信号は（１＋Ｋ）／（１−Ｋ）倍され、同期検波
回路のゲインが大きくなったことになる。その為、トリ
ガ回路の入力信号レベルが高くなり、入力端子（１）か
ら見たトリガ回路のオフレベルは小さくなる。よって、
ステレオコンポジット信号のレベルが変動しても、出力
段トランジスタ（２５ａ）及び（２６ａ）がオフすると
いう誤動作を防止できる。

【００３９】その後、モノラル放送に戻り、副搬送波信
号がＰＬＬ回路（３）で再生されなくなると、出力端子
（１６）から出力信号が発生しなくなり、トランジスタ
（２１）及び（２２）のベース電圧が同一になる。その
為、出力段トランジスタ（２５ａ）及び（２６ａ）はオ
フし、出力段トランジスタ（２５ｂ）及び（２６ｂ）か
らの出力信号は「Ｌ」レベルになる。

【００４０】ところで、トランジスタ（２１）及び（２
２）から成るトリガ回路のオンレベル及びオフレベルを
１０ｍＶ、出力端子（１６）から発生する直流オフセッ
ト電圧を６ｍＶ、（１＋Ｋ）／（１−Ｋ）＝１．５とす
ると、入力端子（１）のステレオコンポジット信号に応
じて、トリガ回路の入力電圧（前記直流オフセット電圧
を含む）が１０ｍＶになると、トリガ回路から出力信号
が発生し、出力端子（１６）の出力電流は１．５倍され
る。その為、トリガ回路の入力電圧は、１２ｍＶに変化
する。そして、ステレオコンポジット信号中にパイロッ
ト信号が存在しなくなると、トリガ回路の入力電圧は直
流オフセット電圧のみとなり、トリガ回路のオフ電圧よ
り低くなるので、トリガ回路はオフする。このような、
ヒステリシス回路の入出力特性を図４に示す。初期状態
では、入力信号と出力信号との関係は直線（ａ）の如く
なり、出力信号レベルが１０ｍＶより大きくなると、入
力信号と出力信号との関係は直線（ｂ）の如くなる。逆
に、入力信号と出力信号との関係が直線（ｂ）の如くな
るとき、出力信号レベルが１０ｍＶより低くなると、入
力信号と出力信号との関係は直線（ａ）の如くなる。よ
って、ヒステリシス回路のオン・オフレベルを１つにす
ることができる。

【００４１】

【発明の効果】以上述べた如く、本発明によれば、単
に、入力段回路の利得を調整することによってヒステリ
シス特性を得ることができるので、オン・オフレベル程
度のオフセットが含まれる入力信号に対して誤動作を防
止することができ、また、ＩＣ化に好適なヒステリシス
回路を提供することができる。また、トリガ回路の出力
信号により入力段回路の利得を制御するので、基準レベ
ルが１つの回路を構成することができる。また、初期状
態では第１乃至第５差動対が動作し、その後、トリガ回
路から発生する出力信号が発生に応じて、第１乃至第３
差動対だけが動作するので、トリガ回路のオフ電圧が見
かけ上低くなり、入力信号の変動によるトリガ回路の誤
動作を防止できる。また、第４及び第５差動対の動作状
態に係わらず、トリガ回路のオン・オフレベルは一定で
あるので、トリガ回路の動作を確実にオフできる。従っ
て、オフセットによるオン・オフレベル付近でのステレ
オ状態からモノラル状態への誤検出が無くなり、ステレ
オ表示素子の誤点灯及びステレオデコーダの誤動作を防
止できる。また、差動対に差動対を付加する構成にして
いるので、簡単な構成で利得を制御することができる。

【００４２】さらに、トリガ回路のオン・オフレベルが
直流オフセット電圧と独立してトリガ回路のオンレベ
ルを設定することができる。従って、ＩＣ化した場合、
歩留まりの向上とステレオ検出感度の向上と両立するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】従来例を示す回路図である。

【図３】本発明を説明するための特性図である。

【符号の説明】

１ 入力端子 ３ ＰＬＬ回路 ２０ ＬＰＦ ２７ａ、２７ｂ アンド回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】利得が第１状態に設定される入力段回路
   と、 該入力段回路の出力信号が所定レベル以上であると、ト
   リガを発生するトリガ回路と、 該トリガ回路に応じて、前記入力段回路の利得を第２状
   態に設定変更する利得変更回路と、 から成ることを特徴とするヒステリシス回路。
2. 【請求項２】前記入力段回路は、第１入力信号及びその
   反転信号が印加される第１差動対と、 第２入力信号及びその反転信号が印加される第２及び第
   ３差動対と、 を備えたことを特徴とする請求項１記載のヒステリシス
   回路。
3. 【請求項３】前記利得変更回路は、 共通エミッタが前記第２及び第３差動対の共通エミッタ
   にそれぞれ接続され、ベースに第２入力信号及びその反
   転信号が印加される第４及び第５差動対と、 前記トリガ回路の出力信号に応じて第１入力信号及びそ
   の反転信号を遮断する遮断回路とから成ることを特徴と
   する請求項２記載のヒステリシス回路。
4. 【請求項４】前記第２及び第３差動対を構成するトラン
   ジスタのエミッタ面積と、前記第４及び第５差動対を構
   成するトランジスタのエミッタ面積との比を１：Ｋに設
   定したことを特徴とする請求項３記載のヒステリシス回
   路。
5. 【請求項５】前記第１入力信号をＦＭステレオコンポジ
   ット信号とし、 前記第２入力信号を副搬送波信号に同期したスイッチン
   グ信号として印加し、 前記トリガ回路の出力端にステレオ状態を示す出力信号
   が発生することが特徴とする請求項２記載のヒステリシ
   ス回路。