JPH0991987A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0991987A JPH0991987A JP7248200A JP24820095A JPH0991987A JP H0991987 A JPH0991987 A JP H0991987A JP 7248200 A JP7248200 A JP 7248200A JP 24820095 A JP24820095 A JP 24820095A JP H0991987 A JPH0991987 A JP H0991987A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- pulse
- complementary
- circuit
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000010615 ring circuit Methods 0.000 claims description 20
- 238000013016 damping Methods 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 一対の相補サンプルパルスを用いたダイオー
ドリング構成のスイッチング回路によるサンプルホール
ド回路において、相補サンプルパルスの非対称性を改善
し、スイッチングノイズによるＳ／Ｎの劣化を抑止す
る。 【解決手段】 一対の相補パルスｂ，ｃを、コンデンサ
１２，１３を夫々介してパルストランス１４の一次側へ
入力する。このとき、パルストランス１４の一次側中点
をアースしておくことで、電流誘導効果により、一次側
の入力端から中点への電流の流れが互いにキャンセルす
る様に流れ、２つのパルスの非対称な期間が対称になる
様に平滑化される。よって、この対称な相補パルスによ
ってダイオードリング１７をオンオフ制御すれば、スイ
ッチングノイズは排除される。
ドリング構成のスイッチング回路によるサンプルホール
ド回路において、相補サンプルパルスの非対称性を改善
し、スイッチングノイズによるＳ／Ｎの劣化を抑止す
る。 【解決手段】 一対の相補パルスｂ，ｃを、コンデンサ
１２，１３を夫々介してパルストランス１４の一次側へ
入力する。このとき、パルストランス１４の一次側中点
をアースしておくことで、電流誘導効果により、一次側
の入力端から中点への電流の流れが互いにキャンセルす
る様に流れ、２つのパルスの非対称な期間が対称になる
様に平滑化される。よって、この対称な相補パルスによ
ってダイオードリング１７をオンオフ制御すれば、スイ
ッチングノイズは排除される。
Description
【０００１】
【発明の属する技術分野】本発明はサンプルホールド回
路に関し、特にブリッジ接続された４個のダイオード
が、ブリッジの対向する２接続点間のバイアス電圧によ
り同時にオンオフするように設けられたダイオードリン
グ回路を使用したサンプルホールド回路に関するもので
ある。
路に関し、特にブリッジ接続された４個のダイオード
が、ブリッジの対向する２接続点間のバイアス電圧によ
り同時にオンオフするように設けられたダイオードリン
グ回路を使用したサンプルホールド回路に関するもので
ある。
【０００２】
【従来の技術】電荷結合素子（ＣＣＤ）は、高画質化を
図るために多画素化が進んでおり、特にハイビジョン等
の高精度テレビジョン方式では、２００万画素のＣＣＤ
が開発されている。この様なＣＣＤの多画素化に従って
ＣＣＤの駆動クロックパルスのクロックレートは増加
し、また単位画素当りのフォトダイオードの面積は減少
するために、１画素当りの感度は減少傾向にある。
図るために多画素化が進んでおり、特にハイビジョン等
の高精度テレビジョン方式では、２００万画素のＣＣＤ
が開発されている。この様なＣＣＤの多画素化に従って
ＣＣＤの駆動クロックパルスのクロックレートは増加
し、また単位画素当りのフォトダイオードの面積は減少
するために、１画素当りの感度は減少傾向にある。
【０００３】この様な傾向にあるＣＣＤの出力信号を扱
う信号処理回路、特にサンプルホールド回路において
は、高速化と同時に低雑音化が求められている。
う信号処理回路、特にサンプルホールド回路において
は、高速化と同時に低雑音化が求められている。
【０００４】高速化に対応した従来のサンプルホールド
の例を図４に示す。図４において、サンプリングされる
べきアナログ映像信号ａ（ＶＩＤＥＯ ＩＮ）はバッフ
ァ１９を介してダイオードリング回路１７へ入力され
る。このダイオードリング回路１７は４個のダイオード
によるブリッジ接続構成であり、このブリッジの対向す
る２接続点のα，β間の印加バイアスにより同時にオ
ン、若しくはオフされる様な極性に、これ等ダイオード
は接続されている。
の例を図４に示す。図４において、サンプリングされる
べきアナログ映像信号ａ（ＶＩＤＥＯ ＩＮ）はバッフ
ァ１９を介してダイオードリング回路１７へ入力され
る。このダイオードリング回路１７は４個のダイオード
によるブリッジ接続構成であり、このブリッジの対向す
る２接続点のα，β間の印加バイアスにより同時にオ
ン、若しくはオフされる様な極性に、これ等ダイオード
は接続されている。
【０００５】バッファ１９を介した映像信号はこのダイ
オードリング回路の対向２接続点δ，γの一方の点δへ
印加され、他方の点γから導出されるようになってい
る。この点γとアースとの間にはホールドコンデンサ１
８が設けられており、このホールドコンデンサ１８のホ
ールド出力がバッファ２０を介してサンプルホールド出
力 となって外部へ導出され、次段の信号処理回路へ供
給される。
オードリング回路の対向２接続点δ，γの一方の点δへ
印加され、他方の点γから導出されるようになってい
る。この点γとアースとの間にはホールドコンデンサ１
８が設けられており、このホールドコンデンサ１８のホ
ールド出力がバッファ２０を介してサンプルホールド出
力 となって外部へ導出され、次段の信号処理回路へ供
給される。
【０００６】一方、サンプリング周期を有するクロック
パルスＣＬＫが微分パルス発生器１０へ入力されてお
り、この微分パルス発生４器１０において、クロックパ
ルスＣＬＫに同期し一定パルス幅の微分パルスが生成さ
れる。この微分パルスのパルス幅がサンプリング幅を決
定するものであり、その周期がサンプリング周期を決定
するものである。
パルスＣＬＫが微分パルス発生器１０へ入力されてお
り、この微分パルス発生４器１０において、クロックパ
ルスＣＬＫに同期し一定パルス幅の微分パルスが生成さ
れる。この微分パルスのパルス幅がサンプリング幅を決
定するものであり、その周期がサンプリング周期を決定
するものである。
【０００７】この微分パルスは相補パルス発生回路１１
へ入力されて互いに相補的な正負極性の一対のサンプル
パルスｂ，ｃに変換される。この相補パルス発生回路１
１は２入力排他的ノアゲート１１１，１１２からなって
おり、排他的ノアゲート１１１は正電源Ｖccと微分パル
スとを２入力とし、排他的ノアゲート１１２はアースと
微分パルスとを２入力としている。
へ入力されて互いに相補的な正負極性の一対のサンプル
パルスｂ，ｃに変換される。この相補パルス発生回路１
１は２入力排他的ノアゲート１１１，１１２からなって
おり、排他的ノアゲート１１１は正電源Ｖccと微分パル
スとを２入力とし、排他的ノアゲート１１２はアースと
微分パルスとを２入力としている。
【０００８】これ等正負極性の一対のサンプルパルス
ｂ，ｃが夫々ダイオード３０，３１を介して、ダイオー
ドリング回路１７の対向２接続点α，βへ夫々供給さ
れ、ダイオードリング回路１７のオンオフ制御が可能と
なっている。
ｂ，ｃが夫々ダイオード３０，３１を介して、ダイオー
ドリング回路１７の対向２接続点α，βへ夫々供給さ
れ、ダイオードリング回路１７のオンオフ制御が可能と
なっている。
【０００９】尚、電流源３２，３３はダイオードリング
回路１７の各ダイオードのバイアス電流となるものであ
る。
回路１７の各ダイオードのバイアス電流となるものであ
る。
【００１０】図４（ａ）〜（ｄ）は図３の回路の各部信
号ａ〜ｄ波形例を示しており、一部拡大波形（（ｂ）〜
（ｄ））をも併記している。
号ａ〜ｄ波形例を示しており、一部拡大波形（（ｂ）〜
（ｄ））をも併記している。
【００１１】サンプルパルスｃがハイレベルでかつサン
プルパレスｂがローレベルのときには、ダイオードリン
グ回路１７の全ダイオードがオンとなるので、このダイ
オードリング回路１７には電流源３２から電流が供給さ
れ、電流源１７へ掃き出される状態になる。従って、ダ
イオードリング回路１７の入力点δと出力点γとの電位
は等しくなり、スイッチとしてはオン状態となる。
プルパレスｂがローレベルのときには、ダイオードリン
グ回路１７の全ダイオードがオンとなるので、このダイ
オードリング回路１７には電流源３２から電流が供給さ
れ、電流源１７へ掃き出される状態になる。従って、ダ
イオードリング回路１７の入力点δと出力点γとの電位
は等しくなり、スイッチとしてはオン状態となる。
【００１２】次に、サンプルパルスｃがローレベルでか
つサンプルパルスｂがハイレベルのときには、電流源３
２、３３の各電流はダイオード３１，３０を介して流れ
る状態となり、スイッチとしてはオフ状態となる。
つサンプルパルスｂがハイレベルのときには、電流源３
２、３３の各電流はダイオード３１，３０を介して流れ
る状態となり、スイッチとしてはオフ状態となる。
【００１３】以上の動作から明らかな如く、相補的なサ
ンプルパルスｂ，ｃが印加されたときにのみダイオード
リング回路１７はオンとなってサンプリング状態とな
り、その他の期間はホールド状態となる。
ンプルパルスｂ，ｃが印加されたときにのみダイオード
リング回路１７はオンとなってサンプリング状態とな
り、その他の期間はホールド状態となる。
【００１４】
【発明が解決しようとする課題】上述の回路において、
一対の相補パルスｂ、ｃの対称性が、図５の拡大図（下
側の（ｂ）〜（ｄ）参照）の如く完全でなく、時間的に
ずれが生ずると、電流源３２，３３での電流が供給され
るタイミングと、電流が吸い込まれるタイミングとにず
れが生じる。その結果、サンプルホールド出力ｄには、
図５（ｄ）に示す如く、スイッチングノイズＮswとして
現れることになる。
一対の相補パルスｂ、ｃの対称性が、図５の拡大図（下
側の（ｂ）〜（ｄ）参照）の如く完全でなく、時間的に
ずれが生ずると、電流源３２，３３での電流が供給され
るタイミングと、電流が吸い込まれるタイミングとにず
れが生じる。その結果、サンプルホールド出力ｄには、
図５（ｄ）に示す如く、スイッチングノイズＮswとして
現れることになる。
【００１５】本発明の目的は、この様な一対の相補パル
スｂ，ｃの非対称性に起因するスイッチングノイズをな
くすことが可能なサンプルホールド回路を提供すること
である。
スｂ，ｃの非対称性に起因するスイッチングノイズをな
くすことが可能なサンプルホールド回路を提供すること
である。
【００１６】
【課題を解決するための手段】本発明によるサンプルホ
ールド回路は、ブリッジ接続された４個のダイオード
が、ブリッジの対向する２接続点間のバイアス電圧によ
り同時にオン若しくはオフするように設けられたダイオ
ードリング回路と、このダイオードリング回路の前記２
接続点間に所定周期の互いに相補的な一対のサンプルパ
ルスを供給するサンプルパルス供給手段と、前記ダイオ
ードリングの他の対向する２接続点の一方に接続された
ホールドコンデンサと含み前記他の対向する２接続点の
他方から供給されたアナログ信号を前記ホールトコンデ
ンサによりサンプルホールドして出力するよう構成され
たサンプルホールド回路であって、前記サンプルパルス
供給手段は、相補的な一対のパルスが一次側の端子間に
印加されこの一次側の中点が接地されたトランスを有
し、このトランスの二次側出力を前記対向する２接続点
間のバイアスパルスとすることを特徴とする。
ールド回路は、ブリッジ接続された４個のダイオード
が、ブリッジの対向する２接続点間のバイアス電圧によ
り同時にオン若しくはオフするように設けられたダイオ
ードリング回路と、このダイオードリング回路の前記２
接続点間に所定周期の互いに相補的な一対のサンプルパ
ルスを供給するサンプルパルス供給手段と、前記ダイオ
ードリングの他の対向する２接続点の一方に接続された
ホールドコンデンサと含み前記他の対向する２接続点の
他方から供給されたアナログ信号を前記ホールトコンデ
ンサによりサンプルホールドして出力するよう構成され
たサンプルホールド回路であって、前記サンプルパルス
供給手段は、相補的な一対のパルスが一次側の端子間に
印加されこの一次側の中点が接地されたトランスを有
し、このトランスの二次側出力を前記対向する２接続点
間のバイアスパルスとすることを特徴とする。
【００１７】
【発明の実施の形態】本発明の作用について述べる。本
発明においては、一対の相補サンプルパルスの非対称性
をなくすために、一次側の中点を接地したパルストラン
スの一次側へサンプルパルスを供給する構成とする。パ
ルストランスの一次側の中点をアースとすることによ
り、インダクタの自己誘導作用により、一次側の端子間
に印加された一対の相補サンプルパルスの非対称性を防
ぐことができ、対称性の大幅な改善が可能となる。
発明においては、一対の相補サンプルパルスの非対称性
をなくすために、一次側の中点を接地したパルストラン
スの一次側へサンプルパルスを供給する構成とする。パ
ルストランスの一次側の中点をアースとすることによ
り、インダクタの自己誘導作用により、一次側の端子間
に印加された一対の相補サンプルパルスの非対称性を防
ぐことができ、対称性の大幅な改善が可能となる。
【００１８】以下に本発明の実施例について図面を参照
して説明する。
して説明する。
【００１９】図１は本発明の実施例の回路図であり、図
４と同等構成要素は同一符号にて示している。図１にお
いて、図４と異なる部分につき述べると、相補パルス発
生回路１１からの一対の相補パルスｂ，ｃはコンデンサ
１２，１３を夫々介してパルストランス１４の一次側端
子へ供給される。
４と同等構成要素は同一符号にて示している。図１にお
いて、図４と異なる部分につき述べると、相補パルス発
生回路１１からの一対の相補パルスｂ，ｃはコンデンサ
１２，１３を夫々介してパルストランス１４の一次側端
子へ供給される。
【００２０】このパルストランス１４の一次側の中点は
アースされており、このトランス１４の二次側出力間に
はリンギンク防止用のダンピング抵抗１５が接続されて
いる。そして、この二次側の両端から対称性が大幅に改
善された一対の相補サンプルパルスｄ，ｅが夫々生成さ
れる。
アースされており、このトランス１４の二次側出力間に
はリンギンク防止用のダンピング抵抗１５が接続されて
いる。そして、この二次側の両端から対称性が大幅に改
善された一対の相補サンプルパルスｄ，ｅが夫々生成さ
れる。
【００２１】この一対の相補サンプルパルスｄ及びｅ
は、抵抗２１とコンデンサ２３との並列回路及び抵抗２
２とコンデンサ２４との並列回路を夫々介して、ダイオ
ードリング回路１７の互いに対向する接続点α，βへ夫
々入力される。
は、抵抗２１とコンデンサ２３との並列回路及び抵抗２
２とコンデンサ２４との並列回路を夫々介して、ダイオ
ードリング回路１７の互いに対向する接続点α，βへ夫
々入力される。
【００２２】尚、他の構成については、図４のそれと同
一であるために、その説明は省略する。
一であるために、その説明は省略する。
【００２３】ここで、図１の微分パルス発生器１０の一
例を図２を参照して説明する。図２（Ａ）はその具体例
回路図であり、一般に知られているデジタル微分回路と
なっており、（Ｂ）は（Ａ）の各部信号波形図である。
例を図２を参照して説明する。図２（Ａ）はその具体例
回路図であり、一般に知られているデジタル微分回路と
なっており、（Ｂ）は（Ａ）の各部信号波形図である。
【００２４】サンプリング周期ＴのクロックパルスＣＬ
Ｋはナンドゲード１０１にて反転されて反転パルス
となり、遅延回路１０２において時間τだけ遅延され
る。この遅延パルスはナンドゲード１０３の一入力と
なっており、クロックパルスＣＬＫとナンド演算処理
される。
Ｋはナンドゲード１０１にて反転されて反転パルス
となり、遅延回路１０２において時間τだけ遅延され
る。この遅延パルスはナンドゲード１０３の一入力と
なっており、クロックパルスＣＬＫとナンド演算処理
される。
【００２５】ナンド出力がインバータ１０４にて反転
されて正極性のパルスとなり、サンプリング幅ｔを有
するパルス（図１の微分パルス発生器の出力）となって
出力される。
されて正極性のパルスとなり、サンプリング幅ｔを有
するパルス（図１の微分パルス発生器の出力）となって
出力される。
【００２６】図３（ａ）〜（ｆ）は図１の回路の各部信
号ａ〜ｆの波形を夫々対応して示しており、一部拡大波
形（（ｂ）〜（ｆ））をも併記している。尚、ａはアナ
ログ映像入力信号、ｂ，ｃは一対の相補パルス、ｄ，ｅ
は一対の相補サンプルパルス、ｆはサンプルホールド出
力である。
号ａ〜ｆの波形を夫々対応して示しており、一部拡大波
形（（ｂ）〜（ｆ））をも併記している。尚、ａはアナ
ログ映像入力信号、ｂ，ｃは一対の相補パルス、ｄ，ｅ
は一対の相補サンプルパルス、ｆはサンプルホールド出
力である。
【００２７】サンプリング周期ＴのクロックパルスＣＬ
Ｋは微分パルス発生器１０において、当該周期Ｔでかつ
サンプリング幅ｔを有するパルスとされて相補パルス発
生回路１１へ入力され、一対の相補パルスｂ，ｃに変換
される。
Ｋは微分パルス発生器１０において、当該周期Ｔでかつ
サンプリング幅ｔを有するパルスとされて相補パルス発
生回路１１へ入力され、一対の相補パルスｂ，ｃに変換
される。
【００２８】このとき、相補パルス発生回路１１におけ
る排他的ノアゲート１１１，１１２の立上り特性と立下
り特性の応答性の違い等により、一対の相補パルスｂ，
ｃは完全な理想的な相補パルスとはならず、時間的にず
れた非対称なパルス波形となる（図３の下側の拡大波形
（ｂ），（ｃ）参照）。
る排他的ノアゲート１１１，１１２の立上り特性と立下
り特性の応答性の違い等により、一対の相補パルスｂ，
ｃは完全な理想的な相補パルスとはならず、時間的にず
れた非対称なパルス波形となる（図３の下側の拡大波形
（ｂ），（ｃ）参照）。
【００２９】ところが、本発明の実施例においては、こ
の一対の相補パルスｂ，ｃが、夫々コンデンサ１２，１
３を介して、中点がアースされたパルストランスの一次
側に印加されているために、一次側インダクタの電磁誘
導効果によって、一次側の入力端から中点への電流の流
れが互いにキャンセルする様に流れることになり、よっ
てその二次側にはほぼ対称な相補サンプルパルスｄ，ｅ
が発生されることになる。
の一対の相補パルスｂ，ｃが、夫々コンデンサ１２，１
３を介して、中点がアースされたパルストランスの一次
側に印加されているために、一次側インダクタの電磁誘
導効果によって、一次側の入力端から中点への電流の流
れが互いにキャンセルする様に流れることになり、よっ
てその二次側にはほぼ対称な相補サンプルパルスｄ，ｅ
が発生されることになる。
【００３０】これ等一対の対称な相補サンプルパルス
ｄ，ｅはコンデンサ２３、２４を介してダイオードリン
グ回路１７の接続点α，βへ夫々印加される。サンプル
パルスｅがハイレベル、サンプルパルスｄがローレベル
のとき、ダイオードリング回路１７の全ダイオードは順
バイアスとなり、よってスイッチオンの状態となる。こ
の状態がサンプリング状態である。
ｄ，ｅはコンデンサ２３、２４を介してダイオードリン
グ回路１７の接続点α，βへ夫々印加される。サンプル
パルスｅがハイレベル、サンプルパルスｄがローレベル
のとき、ダイオードリング回路１７の全ダイオードは順
バイアスとなり、よってスイッチオンの状態となる。こ
の状態がサンプリング状態である。
【００３１】これに対し、サンプルパルスｄがハイレベ
ル、サンプルパルスｅがローレベルのときには、全ダイ
オードは逆バイアスとなり、スイッチオフの状態とな
る。この状態がホールド状態である。この状態において
は、コンデンサ２３、２４に夫々充電された電荷が抵抗
２１、２２により放電されることになる。
ル、サンプルパルスｅがローレベルのときには、全ダイ
オードは逆バイアスとなり、スイッチオフの状態とな
る。この状態がホールド状態である。この状態において
は、コンデンサ２３、２４に夫々充電された電荷が抵抗
２１、２２により放電されることになる。
【００３２】以上の一連の動作により、アナログ映像信
号ａはサンプルクロックの周波数で、ホールドコンデン
サ１８にサンプルホールドされる。尚、サンプリング幅
ｔは、図２の遅延回路１０２の遅延時τにより所望に選
定可能である。
号ａはサンプルクロックの周波数で、ホールドコンデン
サ１８にサンプルホールドされる。尚、サンプリング幅
ｔは、図２の遅延回路１０２の遅延時τにより所望に選
定可能である。
【００３３】
【発明の効果】叙上の如く、本発明によれば、相補サン
プルパルスの非対象性を、一次側中点が接続されたパル
ストランスによりほぼなくすことができるので、ダイオ
ードリング回路のスイッチング時の過渡応答時にこのダ
イオードリング回路に供給される電流と排出される電流
とのアンバランスにより生ずるスイッチングノイズが大
幅に抑圧されて、低雑音化が達成されＳ／Ｎ特性が良好
になるという効果がある。
プルパルスの非対象性を、一次側中点が接続されたパル
ストランスによりほぼなくすことができるので、ダイオ
ードリング回路のスイッチング時の過渡応答時にこのダ
イオードリング回路に供給される電流と排出される電流
とのアンバランスにより生ずるスイッチングノイズが大
幅に抑圧されて、低雑音化が達成されＳ／Ｎ特性が良好
になるという効果がある。
【図１】本発明の実施例の回路図である。
【図２】（Ａ）は図１の回路の微分パルス発生器の回路
例を示す図、（Ｂ）はその動作を示す各部波形図であ
る。
例を示す図、（Ｂ）はその動作を示す各部波形図であ
る。
【図３】図１の回路の各部信号波形図である。
【図４】従来のサンプルホールド回路の例を示す図であ
る。
る。
【図５】図４の回路の各部信号波形図である。
１１ 相補パルス発生回路 １２ 微分パルス発生器 １２，１３，２３，２４ コンデンサ １４ パルストランス １５，２１，２２ 抵抗 １７ ダイオードリング回路 １８ ホールドコンデンサ １９，２０ バッファ
Claims (3)
- 【請求項１】 ブリッジ接続された４個のダイオード
が、ブリッジの対向する２接続点間のバイアス電圧によ
り同時にオン若しくはオフするように設けられたダイオ
ードリング回路と、このダイオードリング回路の前記２
接続点間に所定周期の互いに相補的な一対のサンプルパ
ルスを供給するサンプルパルス供給手段と、前記ダイオ
ードリングの他の対向する２接続点の一方に接続された
ホールドコンデンサと含み前記他の対向する２接続点の
他方から供給されたアナログ信号を前記ホールトコンデ
ンサによりサンプルホールドして出力するよう構成され
たサンプルホールド回路であって、前記サンプルパルス
供給手段は、相補的な一対のパルスが一次側の端子間に
印加されこの一次側の中点が接地されたトランスを有
し、このトランスの二次側出力を前記対向する２接続点
間のバイアスパルスとすることを特徴とするサンプルホ
ールド回路。 - 【請求項２】 前記トランスの二次側の端子間にはダン
ピング抵抗が接続されていることを特徴とする請求項１
記載のサンプルホールド回路。 - 【請求項３】 前記トランスの二次側の各端子と前記対
向する２接続点との間には、コンデンサと抵抗との並列
回路が夫々設けられていることを特徴とする請求項１ま
たは２記載のサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248200A JPH0991987A (ja) | 1995-09-27 | 1995-09-27 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248200A JPH0991987A (ja) | 1995-09-27 | 1995-09-27 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0991987A true JPH0991987A (ja) | 1997-04-04 |
Family
ID=17174691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7248200A Pending JPH0991987A (ja) | 1995-09-27 | 1995-09-27 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0991987A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001353145A (ja) * | 2000-06-13 | 2001-12-25 | Aloka Co Ltd | 受信回路及びそれを備えた超音波診断装置 |
| US8216745B2 (en) | 2007-11-01 | 2012-07-10 | Ulvac Coating Corporation | Half-tone mask, half-tone mask blank and method for manufacturing half-tone mask |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534352A (en) * | 1978-08-31 | 1980-03-10 | Tdk Corp | Sample hold circuit |
| JPS6029008A (ja) * | 1983-03-26 | 1985-02-14 | Pioneer Electronic Corp | パルス増幅回路 |
| JPH06327049A (ja) * | 1993-05-17 | 1994-11-25 | Honda Motor Co Ltd | 車両用データ伝送システム |
-
1995
- 1995-09-27 JP JP7248200A patent/JPH0991987A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534352A (en) * | 1978-08-31 | 1980-03-10 | Tdk Corp | Sample hold circuit |
| JPS6029008A (ja) * | 1983-03-26 | 1985-02-14 | Pioneer Electronic Corp | パルス増幅回路 |
| JPH06327049A (ja) * | 1993-05-17 | 1994-11-25 | Honda Motor Co Ltd | 車両用データ伝送システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001353145A (ja) * | 2000-06-13 | 2001-12-25 | Aloka Co Ltd | 受信回路及びそれを備えた超音波診断装置 |
| US8216745B2 (en) | 2007-11-01 | 2012-07-10 | Ulvac Coating Corporation | Half-tone mask, half-tone mask blank and method for manufacturing half-tone mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1576047A (en) | Television receiver equipped for simultaneously showing several programs | |
| JPH09511633A (ja) | パルスカウントｆｍ復調器を具える受信機、及びパルスカウントｆｍ復調器 | |
| JPH0239720A (ja) | 可変遅延回路 | |
| EP0565983B1 (en) | Circuit providing equalized duty cycle output | |
| KR100373466B1 (ko) | D/a변환기 | |
| JPH0991987A (ja) | サンプルホールド回路 | |
| EP0130384A1 (en) | A two phase voltage signal generating circuit | |
| US5237422A (en) | High speed clock driving circuitry for interline transfer ccd imagers | |
| US4839653A (en) | High-speed voltage-to-frequency converter | |
| JPH1066376A (ja) | ３相ブラシレスモータの駆動回路 | |
| JPH0547010B2 (ja) | ||
| JP3457460B2 (ja) | 直流消磁回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| EP1353500B1 (en) | Image sensor | |
| JP2517279B2 (ja) | シンクチツプクランプ回路 | |
| US4876464A (en) | Sampled data circuit | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPH01135185A (ja) | バーストゲートパルス発生回路 | |
| JPH10148806A (ja) | 液晶駆動回路 | |
| SU1413700A1 (ru) | Генератор | |
| JP2514486B2 (ja) | イメ−ジセンサ | |
| JPH0525226B2 (ja) | ||
| EP0763932A2 (en) | Charge transfer device | |
| JPH041384B2 (ja) | ||
| JPS6010500A (ja) | Ｃｃｄセンサ出力のノイズ防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980929 |