JPH02148915A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH02148915A JPH02148915A JP63302080A JP30208088A JPH02148915A JP H02148915 A JPH02148915 A JP H02148915A JP 63302080 A JP63302080 A JP 63302080A JP 30208088 A JP30208088 A JP 30208088A JP H02148915 A JPH02148915 A JP H02148915A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- phase
- signal
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、可変の分周回路と増幅回路を有し。
発振周波数を変化させることができる位相同期発振回路
に関するものである。
に関するものである。
従来この種の回路として第２図に示すようなものがあっ
た。この図は特公昭６２−４１１４０１号公報に示され
たもので、第２図において、（りは位相比較回路、（２
）は低域通過フィルタ、（３）は電圧制御発振回路、（
４）は１／Ｎ分周回路である。
た。この図は特公昭６２−４１１４０１号公報に示され
たもので、第２図において、（りは位相比較回路、（２
）は低域通過フィルタ、（３）は電圧制御発振回路、（
４）は１／Ｎ分周回路である。
次に第２因の動作について駅間する。位相比較回路（１
）は入力信号（５）と１／Ｎ分周回路（４）を通って帰
還される帰還信号（６）との位相差を検出し、この差に
応じた出力電圧（）１を発生する。この出力電圧（７）
の低周波成分だけを低域通過フィルタ（２）で取シ出し
、電圧制御発振回路（３）の制御電圧（８）とする。
）は入力信号（５）と１／Ｎ分周回路（４）を通って帰
還される帰還信号（６）との位相差を検出し、この差に
応じた出力電圧（）１を発生する。この出力電圧（７）
の低周波成分だけを低域通過フィルタ（２）で取シ出し
、電圧制御発振回路（３）の制御電圧（８）とする。
電圧制御発振回路（３）は、制御電圧（８１に対応した
周波数の出力信号（９）を出力し、信号（９）は１／Ｎ
分周回路（４）を通して位相比較回路（１）に帰還され
る。
周波数の出力信号（９）を出力し、信号（９）は１／Ｎ
分周回路（４）を通して位相比較回路（１）に帰還され
る。
制御電圧（８）は入力信号（５）の周波数と、出力信号
（９１を１／Ｎ分周した信号（６）の周波数との差が小
さくなるように電圧制御発振回路（３）を制御する。従
って、入力信号（５）に同期し、その周波数の８倍の周
波数を持つ出力信号（９）を得ることができる。
（９１を１／Ｎ分周した信号（６）の周波数との差が小
さくなるように電圧制御発振回路（３）を制御する。従
って、入力信号（５）に同期し、その周波数の８倍の周
波数を持つ出力信号（９）を得ることができる。
従来の分周回路を用いた位相同期発振回路は以上のよう
に構成されているので２分周回路のＮを変えて位相同期
発振回路の発振周波数を変化させると、Ｎによってルー
プ利得が変化するため１位相同期発損回路の応答性が変
動してしまうという問題点があった。
に構成されているので２分周回路のＮを変えて位相同期
発振回路の発振周波数を変化させると、Ｎによってルー
プ利得が変化するため１位相同期発損回路の応答性が変
動してしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので１分周回路のＮを動かして発振周波数を切換え
ても、一定の応答性を持つ位相同期発振回路を得ること
を目的とする。
たもので１分周回路のＮを動かして発振周波数を切換え
ても、一定の応答性を持つ位相同期発振回路を得ること
を目的とする。
この発明に係る位相同期発振回路は、電圧制御発振回路
の前に、利得が可変の増幅回路を付加し。
の前に、利得が可変の増幅回路を付加し。
位相同期発振回路の発振周波数を切換えても、−定の応
答性を保持するように、増幅回路の利得を制御するよう
にしたものである。
答性を保持するように、増幅回路の利得を制御するよう
にしたものである。
この発明における位相同期発振回路は、付加された増幅
回路が１分周回路の分周比に応じて、電圧制御発振回路
の制御電圧を増幅することによシ。
回路が１分周回路の分周比に応じて、電圧制御発振回路
の制御電圧を増幅することによシ。
分周比の変化によって位相同期発振回路の特性が大きく
変動するのを防ぎ１発振周波数を変化させても位相同期
発振回路の応答性が最適値に保たれるように働く。
変動するのを防ぎ１発振周波数を変化させても位相同期
発振回路の応答性が最適値に保たれるように働く。
以下この発明の一実施例を図について説明する〇第１図
において、（１）は位相比較回路、（２）は低域通過フ
ィルタ、ａｌｌは増幅回路、（３）は電圧制御発振回路
、（４）は１／Ｎ分周回路である。
において、（１）は位相比較回路、（２）は低域通過フ
ィルタ、ａｌｌは増幅回路、（３）は電圧制御発振回路
、（４）は１／Ｎ分周回路である。
第１図において位相比較回路＋１）は、入力信号（５）
と１／Ｎ分周回路（４）を通って帰還される帰還信号（
６）との位相差に応じた出力電圧（））を発生する。こ
の出力電圧（７）の低周波成分だけを低域通過フィルタ
（２）で取シ出し、フィルタの通過信号ａメを増幅回路
α・で増幅して、電圧制御発振回路（３）の制御電圧（
８１とする。電圧制御発振回路（３）は、制御電圧（８
１に比例した周波数の出力信号（９）を出力し、この信
号（９）を１／Ｎ分周回路（４）で分周し１位相比較回
路（１）に帰還する。これらの動作によって、入力信号
（５）に同期し、８倍の周波数を持つ出力信号（９）を
取シ出すことができる。
と１／Ｎ分周回路（４）を通って帰還される帰還信号（
６）との位相差に応じた出力電圧（））を発生する。こ
の出力電圧（７）の低周波成分だけを低域通過フィルタ
（２）で取シ出し、フィルタの通過信号ａメを増幅回路
α・で増幅して、電圧制御発振回路（３）の制御電圧（
８１とする。電圧制御発振回路（３）は、制御電圧（８
１に比例した周波数の出力信号（９）を出力し、この信
号（９）を１／Ｎ分周回路（４）で分周し１位相比較回
路（１）に帰還する。これらの動作によって、入力信号
（５）に同期し、８倍の周波数を持つ出力信号（９）を
取シ出すことができる。
増幅回路ａ・の増幅率と、１／Ｎ分周回路（４）の分周
比は制御信号ａ３によって決定される。信号（１２によ
ってＮの値を決めてやることによって、増幅回路α・は
ＡＮ倍の増幅を行ｕｎ、１／Ｍ分周回路（４）は１／Ｎ
の分周を行う。このように１分周回路（４）のＮの変動
による影響を打ち消すように、増幅回路−の利得を制御
することによシ０位相同期発振回路の発振周波数を変化
させても、応答性を一定に保つことが可能となる・ ここで１位相比較回路（１）の利得係数をＫｐ、電圧制
御発振回路（３）の利得係数をＸＶ 、低域通過フィル
タフ２１の伝達関数をＩＰ （ｓ）とする。増幅回路ａ
・の利得をＡで固定にすると９位相同期発振回路のルー
プ伝達関数は。
比は制御信号ａ３によって決定される。信号（１２によ
ってＮの値を決めてやることによって、増幅回路α・は
ＡＮ倍の増幅を行ｕｎ、１／Ｍ分周回路（４）は１／Ｎ
の分周を行う。このように１分周回路（４）のＮの変動
による影響を打ち消すように、増幅回路−の利得を制御
することによシ０位相同期発振回路の発振周波数を変化
させても、応答性を一定に保つことが可能となる・ ここで１位相比較回路（１）の利得係数をＫｐ、電圧制
御発振回路（３）の利得係数をＸＶ 、低域通過フィル
タフ２１の伝達関数をＩＰ （ｓ）とする。増幅回路ａ
・の利得をＡで固定にすると９位相同期発振回路のルー
プ伝達関数は。
Ｎ
とな）１発振周波数を変えるとＮによってループ利得は
変化する。これに対して、増幅回路α・の利得をＮＡに
制御すると、ループ伝達関数は。
変化する。これに対して、増幅回路α・の利得をＮＡに
制御すると、ループ伝達関数は。
となシ０発振周波数を変えても、ループ利得は一定とな
ることがわかる。
ることがわかる。
なお、上記実施例では２発振回路を電圧によシ制御する
場合について説明したが、電流１周波数によシ制御する
場合であってもよい。また、光信号、電波信号など電気
信号以外の信号であってもよい。
場合について説明したが、電流１周波数によシ制御する
場合であってもよい。また、光信号、電波信号など電気
信号以外の信号であってもよい。
また、上記実施例では、低域通過フィルタがある場合を
示したが１位相比較回路からの出力電圧にノイズが少な
く、十分使用に耐えられる信号を出力するならば、低域
通過フィルタは省略してもよい。
示したが１位相比較回路からの出力電圧にノイズが少な
く、十分使用に耐えられる信号を出力するならば、低域
通過フィルタは省略してもよい。
以上のように、この発明によれば１位相同期発振回路中
の増幅回路が１分周回路の分周比の変化による位相同期
発振回路の応答性の変化を打ち消すように増幅を行うよ
うに制御されるので１位相同期発振回路の発振周波数を
切換えても、一定の応答性を得られる効果がある。
の増幅回路が１分周回路の分周比の変化による位相同期
発振回路の応答性の変化を打ち消すように増幅を行うよ
うに制御されるので１位相同期発振回路の発振周波数を
切換えても、一定の応答性を得られる効果がある。
第１図はこの発明の一実施例による位相同期発振回路の
ブロック図、第２図は従来の位相同期発振回路のブロッ
ク図である。図において＋１１は位相比較回路、（２）
は低域通過フィルタ、（３）は電圧制御発振回路、（４
）は１／Ｎ分周回路、 ｆｉｌは増幅回路。 （５）は入力信号、（６）は帰還信号、イア１は出力電
圧、１８）は制御電圧、（９）は出力信号、ａυは通過
信号、αりは増幅回路の利得と分周回路の分周比を決定
する制御信号。 なお１図中、同一符号は同一、又は相当部分を示す。 書（自発）
ブロック図、第２図は従来の位相同期発振回路のブロッ
ク図である。図において＋１１は位相比較回路、（２）
は低域通過フィルタ、（３）は電圧制御発振回路、（４
）は１／Ｎ分周回路、 ｆｉｌは増幅回路。 （５）は入力信号、（６）は帰還信号、イア１は出力電
圧、１８）は制御電圧、（９）は出力信号、ａυは通過
信号、αりは増幅回路の利得と分周回路の分周比を決定
する制御信号。 なお１図中、同一符号は同一、又は相当部分を示す。 書（自発）
Claims (1)
- 【特許請求の範囲】 （ａ）入力信号と自分自身からの帰還信号を入力し両者
の位相を比較しその位相差に対応した制御信号を出力す
る位相比較回路と、 （ｂ）この制御信号を入力しこの制御信号に対応した周
波数をもつ出力信号を出力する発振回路と、 （ｃ）この出力信号を所定の値で分周し、上記（ａ）の
位相比較回路に入力する帰還信号を出力する分周回路と を有する位相同期発振回路において、以下の要素を備え
たことを特徴とする位相同期発振回路 （ｄ）制御信号を増幅する増幅回路、 （ｅ）分周回路の分周に用いられる所定の値を変化させ
たとき、発振回路からの出力信号の利得を一定に保つよ
うに増幅回路の利得を変化させる手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302080A JPH02148915A (ja) | 1988-11-29 | 1988-11-29 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302080A JPH02148915A (ja) | 1988-11-29 | 1988-11-29 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148915A true JPH02148915A (ja) | 1990-06-07 |
Family
ID=17904682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302080A Pending JPH02148915A (ja) | 1988-11-29 | 1988-11-29 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148915A (ja) |
-
1988
- 1988-11-29 JP JP63302080A patent/JPH02148915A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258529A (ja) | 周波数シンセサイザ | |
| US4856085A (en) | FM receiver with improved adjacent-channel rejection | |
| US5329250A (en) | Double phase locked loop circuit | |
| JPH0993045A (ja) | 位相周波数検出回路 | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| US20040036540A1 (en) | Controlling an oscillator or a phase-delay device in a phase-control circuit | |
| JPS58131820A (ja) | 位相同期回路 | |
| JP3179390B2 (ja) | クロック系切り替え時のｐｌｌ同期方式 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPH0470010A (ja) | Ｐｌｏ回路 | |
| JPH0379888B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JP4417533B2 (ja) | Ｔｖ受信機用中間周波数回路 | |
| JPH0546089Y2 (ja) | ||
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPS6199416A (ja) | クロツク同期回路 | |
| JPH0964733A (ja) | 周波数シンセサイザ | |
| JPH06303131A (ja) | Ｐｌｌ回路 | |
| JPH04165717A (ja) | 位相同期ループ回路 | |
| JPH04100412A (ja) | 位相同期ループ回路 | |
| JPS63123225A (ja) | 位相同期発振器 |