JPS63123225A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS63123225A JPS63123225A JP61269270A JP26927086A JPS63123225A JP S63123225 A JPS63123225 A JP S63123225A JP 61269270 A JP61269270 A JP 61269270A JP 26927086 A JP26927086 A JP 26927086A JP S63123225 A JPS63123225 A JP S63123225A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- clock signal
- phase comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は位相同期発振器に係り、特に入出力間の位相差
をなくした位相同期発掘器に関する。
をなくした位相同期発掘器に関する。
[従来の技術]
外部から与えられた入力クロック信号に周波数同期した
出力クロック信号を得るため、入力クロック信号と自装
置からの出力クロック信号との位相差を検出し、これに
応じて自装置内の電圧制御発掘器を制御する位相同期発
振器がある。また、入力クロック信号と出力クロック信
号との位相差、すなわち定常位相誤差を抑圧するため、
位相差信号を積分した信号を発生する副ループを設け、
通常の制御信号とこの副ループの出力信号を加算した信
号で電圧制御発振器を制御する位相同期発振器も知られ
ている。
出力クロック信号を得るため、入力クロック信号と自装
置からの出力クロック信号との位相差を検出し、これに
応じて自装置内の電圧制御発掘器を制御する位相同期発
振器がある。また、入力クロック信号と出力クロック信
号との位相差、すなわち定常位相誤差を抑圧するため、
位相差信号を積分した信号を発生する副ループを設け、
通常の制御信号とこの副ループの出力信号を加算した信
号で電圧制御発振器を制御する位相同期発振器も知られ
ている。
[解決すべき問題点コ
上述した従来の位相同期発振器は、基本形においては定
常位相誤差により入力クロックと出力クロックとの間に
位相差が生じ、副ループを付加した改良形においても安
定点近傍の位相比較器出力すなわち積分器入力電圧が極
めて小さくなるため実際に実現できる発振器では定常位
相誤差を十分に抑圧できないという欠点がある。
常位相誤差により入力クロックと出力クロックとの間に
位相差が生じ、副ループを付加した改良形においても安
定点近傍の位相比較器出力すなわち積分器入力電圧が極
めて小さくなるため実際に実現できる発振器では定常位
相誤差を十分に抑圧できないという欠点がある。
[問題点の解決手段]
本発明の位相同期発振器は、上記事情に鑑みてなされた
もので、入力クロック信号と出力クロック信号の位相差
に比例した電圧を発生する鋸歯状特性の第1の位相比較
器と、入力クロック信号と出力クロック信号の位相差に
反比例した電圧を発生する逆側歯状特性の第2の位相比
較器と、前記第1の位相比較器出力と前記第2の位相比
較器出力の位相を互いに逆相にするための位相反転回路
と、前記第2の位相比較器出力を積分する積分器と、こ
の積分器の出力と前記第1の位相比較器出力を加算した
信号で周波数制御される電圧制御発振器とを有すること
を特徴とする。
もので、入力クロック信号と出力クロック信号の位相差
に比例した電圧を発生する鋸歯状特性の第1の位相比較
器と、入力クロック信号と出力クロック信号の位相差に
反比例した電圧を発生する逆側歯状特性の第2の位相比
較器と、前記第1の位相比較器出力と前記第2の位相比
較器出力の位相を互いに逆相にするための位相反転回路
と、前記第2の位相比較器出力を積分する積分器と、こ
の積分器の出力と前記第1の位相比較器出力を加算した
信号で周波数制御される電圧制御発振器とを有すること
を特徴とする。
[実施例]
以下、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の位相同期発振器の一実施例のブロック
図、第2図はその動作を説明するための位相比較器の特
性図である。
図、第2図はその動作を説明するための位相比較器の特
性図である。
第1図において、10はクロック信号入力端子であり、
80はクロック信号出力端子である。クロック信号入力
端子10に入力された人力クロック信号は第1の位相比
較器20及び第2の位相比較器30へ供給される。又、
クロック信号出力端子80に出力される出力クロック信
号は第1の位相比較器20及び位相反転回路40へ供給
される。この位相反転回路40は出力クロック信号の位
相を反転して第2の位相比較器30へ供給する。
80はクロック信号出力端子である。クロック信号入力
端子10に入力された人力クロック信号は第1の位相比
較器20及び第2の位相比較器30へ供給される。又、
クロック信号出力端子80に出力される出力クロック信
号は第1の位相比較器20及び位相反転回路40へ供給
される。この位相反転回路40は出力クロック信号の位
相を反転して第2の位相比較器30へ供給する。
第1の位相比較器20は、クロック信号入力端子10か
らの入力クロック信号とクロック信号出力端子70から
の出力クロック信号との間の位相を比較し、その位相差
に比例した第2図(イ)に示すような鋸歯状特性の電圧
を発生する。第2の位相比較器30は入力クロック信号
と出力クロック信号の位相差に反比例した逆側歯状特性
の電圧を発生する。この場合、出力クロック信号が位相
反転回路40によって反転されているので、第2の位相
比較器30の出力は、不連続点の位置が第1の位相比較
器とπ(rad)異なる第2図(11)に示すごとき特
性を有する。
らの入力クロック信号とクロック信号出力端子70から
の出力クロック信号との間の位相を比較し、その位相差
に比例した第2図(イ)に示すような鋸歯状特性の電圧
を発生する。第2の位相比較器30は入力クロック信号
と出力クロック信号の位相差に反比例した逆側歯状特性
の電圧を発生する。この場合、出力クロック信号が位相
反転回路40によって反転されているので、第2の位相
比較器30の出力は、不連続点の位置が第1の位相比較
器とπ(rad)異なる第2図(11)に示すごとき特
性を有する。
第1の位相比較器20の出力は加算器60へ供給され、
又、第2の位相比較器30の出力は積分器50へ供給さ
れる。積分器50は、第2の位相比較器30の出力を積
分して加算器60へ供給する。加算器60は第1の位相
比較器20の出力と積分器50の出力とを加算して電圧
制御発振器70へ供給する。電圧制御発振器7oは加算
器60から供給される電圧に応じた周波数のクロック信
号を発生し、クロック信号出力端子8oへ供給する。
又、第2の位相比較器30の出力は積分器50へ供給さ
れる。積分器50は、第2の位相比較器30の出力を積
分して加算器60へ供給する。加算器60は第1の位相
比較器20の出力と積分器50の出力とを加算して電圧
制御発振器70へ供給する。電圧制御発振器7oは加算
器60から供給される電圧に応じた周波数のクロック信
号を発生し、クロック信号出力端子8oへ供給する。
以上の構成において、クロック信号入力端子10に入力
された入力クロック信号は第1及び第2の位相比較器2
0.30へ供給する。一方、クロック信号出力端子80
に出力されたクロック信号は第1の位相比較器20へ供
給され、及び、位相反転回路40によって位相が反転さ
れて第2の位相比較器30へ供給される。第1及び第2
の位相比較器20.30では、各々入力される2種のク
ロック信号の位相が比較され、位相差に比例した鋸歯状
特性及び逆側歯状特性の電圧信号が出力される。
された入力クロック信号は第1及び第2の位相比較器2
0.30へ供給する。一方、クロック信号出力端子80
に出力されたクロック信号は第1の位相比較器20へ供
給され、及び、位相反転回路40によって位相が反転さ
れて第2の位相比較器30へ供給される。第1及び第2
の位相比較器20.30では、各々入力される2種のク
ロック信号の位相が比較され、位相差に比例した鋸歯状
特性及び逆側歯状特性の電圧信号が出力される。
次いで、加算器60において第2の位相比較器30の出
力を積分器50で積分した信号が、第1の位相比較器の
出力に加算され、電圧制御発振器70へ供給され、電圧
制御発振器70の発振周波数が制御される。これによっ
て引込み直後は人力クロック信号の周波数と電圧制御発
振器70の自走周波数との差に応じた入出力位相差を持
って周波数が同期した状態となり、その位相差に応じた
第2の位相比較器30の出力電圧を積分器50で積分し
て入出方間位相差を修正するので最終的には人出方間位
相も零に同期した状態で安定する。
力を積分器50で積分した信号が、第1の位相比較器の
出力に加算され、電圧制御発振器70へ供給され、電圧
制御発振器70の発振周波数が制御される。これによっ
て引込み直後は人力クロック信号の周波数と電圧制御発
振器70の自走周波数との差に応じた入出力位相差を持
って周波数が同期した状態となり、その位相差に応じた
第2の位相比較器30の出力電圧を積分器50で積分し
て入出方間位相差を修正するので最終的には人出方間位
相も零に同期した状態で安定する。
このように、本発明の位相同期発振器では第2図に示す
ごとく安定点付近で第2の位相比較器30の出力が最大
となるため人出方間位相差を実用上十分な精度で零にす
ることができる。
ごとく安定点付近で第2の位相比較器30の出力が最大
となるため人出方間位相差を実用上十分な精度で零にす
ることができる。
なお、本発明の説明に用いた第1図の実施例においては
、位相反転回路40を出力クロック側に設けた例を示し
たが、人力クロック側に設けても本発明を実施できるこ
とは明白である。
、位相反転回路40を出力クロック側に設けた例を示し
たが、人力クロック側に設けても本発明を実施できるこ
とは明白である。
[発明の効果]
以上説明したように本発明によれば、入力クロック信号
と出力クロック信号の位相差に比例した電圧を発生する
鋸歯状特性の第1の位相比較器と、人力クロック信号と
出力クロック信号の位相差に反比例した電圧を発生する
逆鋸南状特性の第2の位相比較器と、前記第1の位相比
較器出力と前記第2の位相比較器出力の位相を互いに逆
相にするための位相反転回路と、前記第2の位相比較器
出力を精分する積分器と、この積分器の出力と前記第1
の位相比較器出力を加算した信号で周波数制御される電
圧制御発振器とを有することにより、入出方間位相差を
なくした位相同期発振器を実現できる効果がある。
と出力クロック信号の位相差に比例した電圧を発生する
鋸歯状特性の第1の位相比較器と、人力クロック信号と
出力クロック信号の位相差に反比例した電圧を発生する
逆鋸南状特性の第2の位相比較器と、前記第1の位相比
較器出力と前記第2の位相比較器出力の位相を互いに逆
相にするための位相反転回路と、前記第2の位相比較器
出力を精分する積分器と、この積分器の出力と前記第1
の位相比較器出力を加算した信号で周波数制御される電
圧制御発振器とを有することにより、入出方間位相差を
なくした位相同期発振器を実現できる効果がある。
第1図は本発明の位相同期発振器の一実施例の構成図、
第2図(イ)及び(0)は各々第1図における第1の位
相比較器20および第2の位相比較器30の特性図であ
る。 10:クロック信号入力端子 20:第1の位相比較器 30:第2の位相比較器 40:位相反転回路 50:積分器 60:加算器 70:電圧制御発振器 80:クロック信号出力端子
第2図(イ)及び(0)は各々第1図における第1の位
相比較器20および第2の位相比較器30の特性図であ
る。 10:クロック信号入力端子 20:第1の位相比較器 30:第2の位相比較器 40:位相反転回路 50:積分器 60:加算器 70:電圧制御発振器 80:クロック信号出力端子
Claims (1)
- 入力クロック信号と出力クロック信号の位相差に比例し
た電圧を発生する鋸歯状特性の第1の位相比較器と、入
力クロック信号と出力クロック信号の位相差に反比例し
た電圧を発生する逆鋸歯状特性の第2の位相比較器と、
前記第1の位相比較器出力と前記第2の位相比較器出力
の位相を互いに逆相にするための位相反転回路と、前記
第2の位相比較器出力を積分する積分器と、この積分器
の出力と前記第1の位相比較器出力を加算した信号で周
波数制御される電圧制御発振器とを有する位相同期発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269270A JPS63123225A (ja) | 1986-11-12 | 1986-11-12 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269270A JPS63123225A (ja) | 1986-11-12 | 1986-11-12 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63123225A true JPS63123225A (ja) | 1988-05-27 |
Family
ID=17470014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269270A Pending JPS63123225A (ja) | 1986-11-12 | 1986-11-12 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63123225A (ja) |
-
1986
- 1986-11-12 JP JP61269270A patent/JPS63123225A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPH0993045A (ja) | 位相周波数検出回路 | |
| JP2610171B2 (ja) | 位相同期回路 | |
| JPS63123225A (ja) | 位相同期発振器 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH0583027B2 (ja) | ||
| JPH02171026A (ja) | アナログpll回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| KR100195280B1 (ko) | 소자의 변화에 무관한 위상 변환 장치 | |
| JPH0846512A (ja) | 位相同期ループ回路 | |
| JPH077328A (ja) | Fm復調回路 | |
| JPS6350165A (ja) | 水平偏向回路 | |
| JPS63312724A (ja) | 周波数シンセサイザ | |
| JPH01165226A (ja) | 位相同期発振器 | |
| JPS60240215A (ja) | クロツク同期回路 | |
| JPS59189728A (ja) | 位相同期ル−プ | |
| JPS59140726A (ja) | 周波数シンセサイザ | |
| JPH02148915A (ja) | 位相同期発振回路 | |
| JPH03145820A (ja) | Pll回路 | |
| JPH07226679A (ja) | 位相同期発振回路 | |
| JPH02206916A (ja) | 位相同期用クロツク切替型位相同期発振回路 | |
| JPH0362605A (ja) | 周波数変調回路 |