JPH1010199A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 発生する階調電圧の高精度電圧検査及び機能
検査を行うことが可能なＩＣ試験装置を実現する。 【解決手段】 被試験対象からの被検査電圧の高精度電
圧検査及び機能検査を行うＩＣ試験装置において、上限
値電圧，下限値電圧若しくは期待値が記憶された共有記
憶回路と、機能検査電圧が設定されるレジスタ回路と、
共有記憶回路若しくはレジスタ回路の出力に基づき上限
値電圧，下限値電圧若しくは機能検査電圧を発生させる
Ｄ／Ａ変換器と、被検査電圧と上限値電圧，下限値電圧
若しくは機能検査電圧とを比較する比較器と、この比較
器の出力と期待値を比較するディジタル・コンパレータ
と、比較器若しくはディジタル・コンパレータの出力が
記憶される記憶回路と、共有記憶回路及びレジスタ回路
の出力の切り換えと記憶回路への入力の切り換えを行う
検査切換手段とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多階調電圧を発生
するＬＣＤドライバＩＣ等のＩＣ試験装置に関し、特に
発生する階調電圧の高精度電圧検査及び機能検査を行う
ことが可能なＩＣ試験装置に関する。

【０００２】

【従来の技術】ＬＣＤドライバＩＣはＬＣＤに多階調表
示をさせるために各ピン毎に多階調電圧を発生させる。
このため、ＬＣＤドライバＩＣの試験に際しては各多階
調電圧が上下限値電圧以内になっているかそれぞれ検査
（以下、高精度電圧検査と呼ぶ。）する必要がある。

【０００３】図２はこのような従来のＩＣ試験装置の一
例を示す構成ブロック図である。図２において１及び２
は比較器、３及び４はＤ／Ａ変換器、５及び６は比較電
圧値記憶回路、７は記憶回路、１００は被検査電圧、１
０１及び１０２はアドレス制御信号である。

【０００４】被検査電圧１００は比較器１の非反転入力
端子及び比較器２の反転入力端子に入力される。アドレ
ス制御信号１０１及び１０２は比較電圧値記憶回路５及
び６にそれぞれ入力される。

【０００５】比較電圧値記憶回路５及び６の出力はＤ／
Ａ変換器３及び４に接続され、Ｄ／Ａ変換器３及び４の
出力は比較器１の反転入力端子及び比較器２の非反転入
力端子に接続される。また、比較器１及び２の出力は記
憶回路７にそれぞれ接続される。

【０００６】ここで、図２に示す従来例の動作を図３を
用いて説明する。図３は被検査電圧１００とＤ／Ａ変換
器３及び４の出力信号である上下限値電圧の変化を説明
するタイミング図であり、図３中”イ”は被検査電圧１
００、図３中”ロ”及び”ハ”は上限値電圧及び下限値
電圧をそれぞれ示している。

【０００７】比較電圧値記憶回路５及び６には、予め被
試験対象であるＬＣＤドライバＩＣ等のような多階調電
圧を発生するＩＣに対応する多階調の上下限値電圧が制
御回路等（図示せず。）から設定されている。

【０００８】アドレス制御信号１０１及び１０２は被検
査電圧１００の階調の変化に合わせて比較電圧値記憶回
路５及び６のアドレスをインクリメントして、Ｄ／Ａ変
換器３及び４から出力される上下限値電圧を変化させ
る。

【０００９】すなわち、図３中”ロ”及び”ハ”に示す
上限値電圧及び下限値電圧が図３中”ニ”、”ホ”及
び”ヘ”等に示すタイミングで被検査電圧１００の階調
変化に連動して変化する。

【００１０】ここで、ＬＣＤドライバＩＣの出力等であ
る被検査電圧１００は比較器１及び２に入力され、Ｄ／
Ａ変換器３及び４から出力される図３に示すような上下
限値電圧と比較され記憶回路７に記憶される。

【００１１】例えば、Ｄ／Ａ変換器３及び４から出力さ
れる電圧信号である上下限値電圧の範囲内に入っていれ
ば”０”、範囲外であれば”１”が記憶回路７に記憶さ
れる。従って、記憶回路７の記憶データが全て”０”で
あれば良品、１つでも”１”があれば不良品ということ
になる。

【００１２】この結果、被検査電圧１００の階調の変化
に合わせて比較電圧値記憶回路５及び６のアドレスをイ
ンクリメントすることによりリアルタイムで上下限値電
圧の設定がなされ、同時に被試験対象の良否を判定する
ことができる。従って、高速試験をすることが可能にな
る。

【００１３】

【発明が解決しようとする課題】しかし、図２に示すよ
うな従来例では発生する階調電圧の良否は判定できるも
のの期待値を用いた機能検査を行うことはできず、機能
検査を行う場合は他のＩＣ試験装置を用いなければなら
ないと言った問題点があった。従って本発明が解決しよ
うとする課題は、発生する階調電圧の高精度電圧検査及
び機能検査を行うことが可能なＩＣ試験装置を実現する
ことにある。

【００１４】

【課題を解決するための手段】このような課題を達成す
るために、本発明の第１では、被試験対象からの被検査
電圧の高精度電圧検査及び機能検査を行うＩＣ試験装置
において、前記上限値電圧，下限値電圧若しくは期待値
が記憶された共有記憶回路と、機能検査電圧が設定され
るレジスタ回路と、前記共有記憶回路若しくはレジスタ
回路の出力に基づき前記上限値電圧，下限値電圧若しく
は機能検査電圧を発生させるＤ／Ａ変換器と、前記被検
査電圧と前記上限値電圧，下限値電圧若しくは機能検査
電圧とを比較する比較器と、この比較器の出力と前記期
待値を比較するディジタル・コンパレータと、前記比較
器若しくは前記ディジタル・コンパレータの出力が記憶
される記憶回路と、前記共有記憶回路及びレジスタ回路
の出力の切り換えと前記記憶回路への入力の切り換えを
行う検査切換手段とを備えたことを特徴とするものであ
る。

【００１５】このような課題を達成するために、本発明
の第２では、本発明の第１において前記被検査電圧の変
化に同期してアドレスがインクリメントされ、予め記憶
されている複数の前記上限値電圧若しくは下限値電圧を
出力する前記共有記憶回路を備えたことを特徴とするも
のである。

【００１６】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係るＩＣ試験装置の一実施例
を示す構成ブロック図である。

【００１７】図１において１〜４及び１００は図２と同
一符号を付してあり、８及び９はレジスタ回路、１０及
び１１は共有記憶回路、１２，１３，１４，１５，１
６，１７，２０及び２１はスイッチ回路、１８及び１９
はディジタル・コンパレータ、２２は記憶回路である。
また、１２〜１７，２０及び２１は検査切換手段５０を
構成している。

【００１８】被検査電圧１００は比較器１の非反転入力
端子及び比較器２の反転入力端子に入力される。レジス
タ８及び９の出力はスイッチ回路１２及び１３の入力端
子に接続される。

【００１９】スイッチ回路１２の出力端子はＤ／Ａ変換
器３の入力端子及びスイッチ回路１４の一方の出力端子
に接続され、スイッチ回路１４の入力端子には共有記憶
回路１０の出力が接続される。

【００２０】スイッチ回路１４の他方の出力端子はディ
ジタル・コンパレータ１８の一方の入力端子に接続され
る。また、Ｄ／Ａ変換器３の出力は比較器１の反転入力
端子に接続される。

【００２１】スイッチ回路１３の出力端子はＤ／Ａ変換
器４の入力端子及びスイッチ回路１５の一方の出力端子
に接続され、スイッチ回路１５の入力端子には共有記憶
回路１１の出力が接続される。

【００２２】スイッチ回路１５の他方の出力端子はディ
ジタル・コンパレータ１９の一方の入力端子に接続され
る。また、Ｄ／Ａ変換器４の出力は比較器２の非反転入
力端子に接続される。

【００２３】比較器１及び２の出力はスイッチ回路１６
及び１７の入力端子にそれぞれ接続され、スイッチ回路
１６及び１７の一方の出力端子はディジタル・コンパレ
ータ１８及び１９の他方の入力端子にそれぞれ接続され
る。

【００２４】スイッチ回路１６及び１７の他方の出力端
子はスイッチ回路２０及び２１の一方の入力端子に接続
され、ディジタル比較器１８及び１９の出力はスイッチ
回路２０及び２１の他方の入力端子にそれぞれ接続され
る。また、スイッチ回路２０及び２１の出力端子はそれ
ぞれ記憶回路２２に接続される。

【００２５】ここで、図１に示す実施例の動作を説明す
る。また、図１中”Ａ”及び”Ｂ”の部分の動作は同一
であるので簡単のために図１中”Ａ”に示す部分に関し
てのみ説明する。

【００２６】第１に、従来例のように発生した階調電圧
の良否を判定する高精度電圧検査の場合、制御回路等
（図示せず。）はスイッチ回路１４を図１中”ロ”側に
接続し、スイッチ回路１６及び２０を図１中”ニ”及
び”ヘ”側に接続する。また、スイッチ回路１２は”Ｏ
ＦＦ”にする。

【００２７】共有記憶回路１０には、予め被試験対象で
あるＬＣＤドライバＩＣ等のような多階調電圧を発生す
るＩＣに対応する多階調の上限値電圧が制御回路等（図
示せず。）から設定されている。そして、制御回路等
（図示せず。）は被検査電圧１００の階調の変化に合わ
せて共有記憶回路１０のアドレスをインクリメントす
る。

【００２８】共有記憶回路１０から順次出力される上限
値電圧はスイッチ回路１４を介してＤ／Ａ変換器３に設
定され、Ｄ／Ａ変換器３から出力される上限値電圧が順
次変化して行く。

【００２９】ここで、ＬＣＤドライバＩＣの出力等であ
る被検査電圧１００は比較器１に入力され、Ｄ／Ａ変換
器３から出力される上限値電圧と比較され、その結果が
記憶回路２２に記憶される。

【００３０】この結果、図２に示す従来例と同様に、被
検査電圧１００の階調の変化に合わせて共有記憶回路１
０のアドレスをインクリメントすることによりリアルタ
イムで上限値電圧の設定がなされ、同時に被試験対象の
良否を高速に判定することができる。また、下限値電圧
に関しても同様の動作をすることができる。

【００３１】第２に機能検査を行う場合、制御回路等
（図示せず。）はスイッチ回路１４を図１中”イ”側に
接続し、スイッチ回路１６及び２０を図１中”ハ”及
び”ホ”側に接続する。また、スイッチ回路１２は”Ｏ
Ｎ”にする。

【００３２】共有記憶回路１０には、予め被試験対象で
あるＬＣＤドライバＩＣ等のＩＣの期待値が制御回路等
（図示せず。）から設定され、レジスタ回路８には比較
器１及び２で構成されるウィンドウ・コンパレータのウ
ィンドウ幅が機能検査電圧として設定される。

【００３３】レジスタ回路８からの出力データはスイッ
チ回路１２を介してＤ／Ａ変換器３に設定される。

【００３４】ここで、ＬＣＤドライバＩＣの出力等であ
る被検査電圧１００は比較器１に入力され、Ｄ／Ａ変換
器３から出力される機能検査電圧と比較され、その結果
がさらにディジタル・コンパレータ１８に入力される。

【００３５】ディジタル・コンパレータ１８ではスイッ
チ回路１４を介して共有記憶回路１０から供給されてく
る期待値とスイッチ回路１６を介して供給される比較器
１の出力を比較し、期待値と一致するか否かを判定す
る。この判定結果はスイッチ回路２０を介して記憶回路
２２に入力され記憶される。

【００３６】すなわち、共有記憶回路１０に格納された
期待値を用いて、比較器１の出力値との一致／不一致を
判定することにより、機能検査を行うことができる。

【００３７】例えば、被検査ＩＣ(図示せず。）の出力
である被検査電圧１００がハイレベル若しくはローレベ
ルを正常に出力しているかを確認する場合を考える。

【００３８】この場合、レジスタ酢ｔら回路８にはハイ
レベルに相当する”２．４Ｖ”が、レジスタ回路９には
ローレベルに相当する”０．８Ｖ”がそれぞれ設定され
る。また、スイッチ回路１２及び１３は”ＯＮ”なので
Ｄ／Ａ変換器３及び４からは”２．４Ｖ”及び”０．８
Ｖ”が出力される。

【００３９】被検査電圧１００がハイレベルになるよう
に前記被検査ＩＣ（図示せず。）を設定し、共有記憶回
路１０及び１１には”１”及び”０”の期待値を設定し
ておく。

【００４０】もし、被検査電圧１００がハイレベルであ
れば、電圧値が”２．４Ｖ”以上であるので、比較器１
の出力は”１”になる。同様に比較器２の出力は”０”
になる。

【００４１】また、被検査電圧１００が正常でない場
合、例えば、”１．５Ｖ”であるとすると比較器１及び
２の出力は”０”及び”０”となる。

【００４２】従って、ディジタル・コンパレータ１８及
び１９は比較器１及び２の出力値と共有記憶回路１０及
び１１から供給される期待値を比較して、双方が一致す
れば良品、一方でも不一致であれば不良品としてその情
報を記憶回路２２に記憶する。

【００４３】この結果、共有記憶回路１０に階調電圧検
査用の上限値電圧と期待値とを記憶させておき、検査目
的に応じて共有記憶回路１０の出力をＤ／Ａ変換器３若
しくはディジタル・コンパレータ１８に切り換えること
により、高精度電圧検査及び機能検査の両方を行うこと
が可能になる。

【００４４】なお、高精度電圧検査から機能検査若しく
は機能検査から高精度電圧検査の切り換え時に制御回路
等（図示せず。）により共有記憶回路１０及び１１の内
容を全面的に書き換えても、両者のデータを両方とも共
有記憶回路１０及び１１に格納しておいてもどちらでも
良い。

【００４５】また、機能検査時にはＤ／Ａ変換器３及び
４の出力はリアルタイムに変化させる必要はなく、出力
される電圧精度も必要ないので、制御回路等（図示せ
ず。）からソフトウェアによりレジスタ回路８及び９の
内容を書き換える構成で良い。

【００４６】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。共有記憶回路に
階調電圧検査用の上下限値電圧と期待値とを記憶させて
おき、検査目的に応じて共有記憶回路の出力をＤ／Ａ変
換器若しくはディジタル・コンパレータに切り換えるこ
とにより、発生する階調電圧の高精度電圧検査及び機能
検査を行うことが可能なＩＣ試験装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係るＩＣ試験装置の一実施例を示す構
成ブロック図である。

【図２】従来のＩＣ試験装置の一例を示す構成ブロック
図である。

【図３】被検査電圧と上下限値電圧の変化を説明するタ
イミング図である。

【符号の説明】

１，２ 比較器 ３，４ Ｄ／Ａ変換器 ５，６ 比較電圧値記憶回路 ７，２２ 記憶回路 ８、９ レジスタ回路 １０，１１ 共有記憶回路 １２，１３，１４，１５，１６，１７，２０，２１ ス
イッチ回路 １８，１９ ディジタル・コンパレータ ５０ 検査切換手段 １００ 被検査電圧 １０１，１０２ アドレス制御信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】被試験対象からの被検査電圧の高精度電圧
   検査及び機能検査を行うＩＣ試験装置において、 前記上限値電圧，下限値電圧若しくは期待値が記憶され
   た共有記憶回路と、 機能検査電圧が設定されるレジスタ回路と、 前記共有記憶回路若しくはレジスタ回路の出力に基づき
   前記上限値電圧，下限値電圧若しくは機能検査電圧を発
   生させるＤ／Ａ変換器と、 前記被検査電圧と前記上限値電圧，下限値電圧若しくは
   機能検査電圧とを比較する比較器と、 この比較器の出力と前記期待値を比較するディジタル・
   コンパレータと、 前記比較器若しくは前記ディジタル・コンパレータの出
   力が記憶される記憶回路と、 前記共有記憶回路及びレジスタ回路の出力の切り換えと
   前記記憶回路への入力の切り換えを行う検査切換手段と
   を備えたことを特徴とするＩＣ試験装置。
2. 【請求項２】前記被検査電圧の変化に同期してアドレス
   がインクリメントされ、予め記憶されている複数の前記
   上限値電圧若しくは下限値電圧を出力する前記共有記憶
   回路を備えたことを特徴とする特許請求の範囲請求項１
   記載のＩＣ試験装置。