JPH1010570A - アクティブマトリクス液晶表示パネル - Google Patents
アクティブマトリクス液晶表示パネルInfo
- Publication number
- JPH1010570A JPH1010570A JP16174296A JP16174296A JPH1010570A JP H1010570 A JPH1010570 A JP H1010570A JP 16174296 A JP16174296 A JP 16174296A JP 16174296 A JP16174296 A JP 16174296A JP H1010570 A JPH1010570 A JP H1010570A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- signal line
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 239000011159 matrix material Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】走査線や信号線と対向電極バスラインを近接し
て設けても短絡することがない構成とすることにより、
液晶表示パネルの画素の開口率を大きくする。 【解決手段】透明絶縁性基板と対向基板との間に液晶層
が挟持され、透明絶縁性基板上には、主面を格子状に区
分する、相互に交差する複数の走査線３および信号線４
が設けられ、各格子には、走査線３と信号線４の交点近
傍に設けられた薄膜トランジスタと、これに接続された
画素電極７と、画素電極７に対向して設けられた対向電
極１４と、が配設されて画素が構成され、これら電極間
に電圧を印加することによって発生する液晶層にほぼ平
行な電界によって表示が制御される。対向電極に電位供
給を行うバスラインを、走査線３および信号線４とは異
なる層に形成し、走査線３または信号線４に近接して設
ける。
て設けても短絡することがない構成とすることにより、
液晶表示パネルの画素の開口率を大きくする。 【解決手段】透明絶縁性基板と対向基板との間に液晶層
が挟持され、透明絶縁性基板上には、主面を格子状に区
分する、相互に交差する複数の走査線３および信号線４
が設けられ、各格子には、走査線３と信号線４の交点近
傍に設けられた薄膜トランジスタと、これに接続された
画素電極７と、画素電極７に対向して設けられた対向電
極１４と、が配設されて画素が構成され、これら電極間
に電圧を印加することによって発生する液晶層にほぼ平
行な電界によって表示が制御される。対向電極に電位供
給を行うバスラインを、走査線３および信号線４とは異
なる層に形成し、走査線３または信号線４に近接して設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜電界効果型ト
ランジスタおよび電極を持つ透明絶縁性基板で液晶を挟
んだ構造のアクティブマトリクス液晶パネルに関する。
ランジスタおよび電極を持つ透明絶縁性基板で液晶を挟
んだ構造のアクティブマトリクス液晶パネルに関する。
【０００２】
【従来の技術】薄膜電界効果型トランジスタ（以下、Ｔ
ＦＴと記す）を画素のスイッチング素子として用いるア
クティブマトリクス液晶パネル（以下、ＡＭＬＣＤと記
す）は高品位の画質を有し、携帯型コンピュータの表示
デバイスや投射型表示デバイスのライトバルブなどに幅
広く応用されている。
ＦＴと記す）を画素のスイッチング素子として用いるア
クティブマトリクス液晶パネル（以下、ＡＭＬＣＤと記
す）は高品位の画質を有し、携帯型コンピュータの表示
デバイスや投射型表示デバイスのライトバルブなどに幅
広く応用されている。
【０００３】ＡＭＬＣＤは、一般に走査線・信号線およ
びその交差点近傍に配した薄膜トランジスタに接続した
画素電極を設けた構造のＴＦＴ基板と、対向基板との間
に液晶を挟み、制御した画像電極と対向電極の間に電圧
を印加することにより、対応する画素における光の透過
光量を制御する。
びその交差点近傍に配した薄膜トランジスタに接続した
画素電極を設けた構造のＴＦＴ基板と、対向基板との間
に液晶を挟み、制御した画像電極と対向電極の間に電圧
を印加することにより、対応する画素における光の透過
光量を制御する。
【０００４】このＡＭＬＣＤでは、単純マトリクス型の
液晶表示装置に比べて、液晶を挟む電極間の電位を制御
し易く、コントラストや視野角に優れた、高品位の表示
が得られる点に最大の特徴がある。
液晶表示装置に比べて、液晶を挟む電極間の電位を制御
し易く、コントラストや視野角に優れた、高品位の表示
が得られる点に最大の特徴がある。
【０００５】近年、視野角特性をさらに向上させるため
に、いわゆるインプレインスイッチングモードと呼ばれ
る表示方法が提案されている（アジアディスプレイ’９
６参照）。これは、各画素でＴＦＴに櫛歯形状の画素電
極を形成し、同じ面内同様な櫛歯形状を有する対向電極
を形成し、これら電極間に電圧を印加して、液晶層面内
に平行な電界を形成することにより、液晶のダイレクタ
の向きを変化させ、これによって透過光量を制御するも
のである。
に、いわゆるインプレインスイッチングモードと呼ばれ
る表示方法が提案されている（アジアディスプレイ’９
６参照）。これは、各画素でＴＦＴに櫛歯形状の画素電
極を形成し、同じ面内同様な櫛歯形状を有する対向電極
を形成し、これら電極間に電圧を印加して、液晶層面内
に平行な電界を形成することにより、液晶のダイレクタ
の向きを変化させ、これによって透過光量を制御するも
のである。
【０００６】このモードでは、ダイレクタが液晶層面内
にほぼ平行な向きにのみ動くので、ＴＮモードの場合の
ように、ダイレクタが液晶層面内からはずれて立ち上が
り、ダイレクタの方向から見込んだときと、液晶層法線
方向から見込んだときとで、透過光量と印加電圧の関係
が大きく異なってしまうといった問題は発生せず、非常
に広い視角から見て、ほぼ同様な画像を得ることができ
る。
にほぼ平行な向きにのみ動くので、ＴＮモードの場合の
ように、ダイレクタが液晶層面内からはずれて立ち上が
り、ダイレクタの方向から見込んだときと、液晶層法線
方向から見込んだときとで、透過光量と印加電圧の関係
が大きく異なってしまうといった問題は発生せず、非常
に広い視角から見て、ほぼ同様な画像を得ることができ
る。
【０００７】図５は従来のアクティブマトリクス液晶表
示パネルの１画素の構成を示す平面図で、図６（ａ）は
図５のＡ−Ａ’断面図、図６（ｂ）は図５のＢ−Ｂ’断
面図である。
示パネルの１画素の構成を示す平面図で、図６（ａ）は
図５のＡ−Ａ’断面図、図６（ｂ）は図５のＢ−Ｂ’断
面図である。
【０００８】図５および図６において、１０１はガラス
基板などからなる第１の透明絶縁性基板で、その主面上
には複数の走査線１０３と複数の信号線１０４とが相互
に交差され、主面が格子状に区画されている。各格子に
は、走査線１０３と信号線１０４の交点近傍に配置され
る画素ＴＦＴと、この画素ＴＦＴで駆動される画素電極
１０７と、から構成される１組のアクティブ画素エレメ
ントがそれぞれ配置されている。
基板などからなる第１の透明絶縁性基板で、その主面上
には複数の走査線１０３と複数の信号線１０４とが相互
に交差され、主面が格子状に区画されている。各格子に
は、走査線１０３と信号線１０４の交点近傍に配置され
る画素ＴＦＴと、この画素ＴＦＴで駆動される画素電極
１０７と、から構成される１組のアクティブ画素エレメ
ントがそれぞれ配置されている。
【０００９】画素ＴＦＴは、第１の透明絶縁性基板１０
１上に走査線１０３と一体で形成されたゲート電極１０
２が形成され、このゲート電極１０２上にゲート絶縁膜
１１５を介して島状非晶質シリコン１０９からなるチャ
ネル部が設けられ、この島状非晶質シリコン９上に、信
号線１０４と一体で形成されたドレイン電極１１１およ
び画素電極１０７と一体で形成されたソース電極１１７
が設けられており、さらに画素全体を覆うように保護絶
縁膜１１３が設けられた構成となっている（図６（ａ）
参照）。
１上に走査線１０３と一体で形成されたゲート電極１０
２が形成され、このゲート電極１０２上にゲート絶縁膜
１１５を介して島状非晶質シリコン１０９からなるチャ
ネル部が設けられ、この島状非晶質シリコン９上に、信
号線１０４と一体で形成されたドレイン電極１１１およ
び画素電極１０７と一体で形成されたソース電極１１７
が設けられており、さらに画素全体を覆うように保護絶
縁膜１１３が設けられた構成となっている（図６（ａ）
参照）。
【００１０】画素電極１０７と信号線１０４は同層に形
成され、画素電極１０７と対向する対向電極１１４は走
査線１０３およびゲート電極１０２と同層に形成されて
いる（図６（ｂ）参照）。この対向電極１１４は走査線
１０３と平行に形成された対向電極バスライン１０５と
一体に形成されており、該バスラインより電位の供給が
なされる。これら画素電極１０７および対向電極１１４
は櫛歯状に形成されており、両電極間において発生す
る、液晶層に平行な電界によりインプレインスイッチン
グを実現する。
成され、画素電極１０７と対向する対向電極１１４は走
査線１０３およびゲート電極１０２と同層に形成されて
いる（図６（ｂ）参照）。この対向電極１１４は走査線
１０３と平行に形成された対向電極バスライン１０５と
一体に形成されており、該バスラインより電位の供給が
なされる。これら画素電極１０７および対向電極１１４
は櫛歯状に形成されており、両電極間において発生す
る、液晶層に平行な電界によりインプレインスイッチン
グを実現する。
【００１１】
【発明が解決しようとする課題】上述したアクティブマ
トリクス液晶表示パネルでは、インプレインスイッチン
グモード構造により非常に視野角の広い、良好な表示が
得られるものの、以下に述べるような問題がある。
トリクス液晶表示パネルでは、インプレインスイッチン
グモード構造により非常に視野角の広い、良好な表示が
得られるものの、以下に述べるような問題がある。
【００１２】上述の図６に示したような、対向電極に電
位を与える対向電極バスラインが走査線と同層に形成さ
れる従来の構造では、走査線に対して対向電極バスライ
ンをあまり近付けた配置（近接配置）とすると、走査線
および対向電極バスラインのパターニング時の不良によ
りこれらの間に短絡が発生する恐れがある。このため、
走査線に対して対向電極バスラインを近接配置できず、
開口率（１画素分の繰り返しパターン内に占める、画素
電極と対向電極との間に形成される有効表示領域の割
合）を大きくとることができなかった。
位を与える対向電極バスラインが走査線と同層に形成さ
れる従来の構造では、走査線に対して対向電極バスライ
ンをあまり近付けた配置（近接配置）とすると、走査線
および対向電極バスラインのパターニング時の不良によ
りこれらの間に短絡が発生する恐れがある。このため、
走査線に対して対向電極バスラインを近接配置できず、
開口率（１画素分の繰り返しパターン内に占める、画素
電極と対向電極との間に形成される有効表示領域の割
合）を大きくとることができなかった。
【００１３】さらに、バックライトの迷光がチャネル部
に入射し、液晶層の不純物がＴＦＴに作用してオフ電流
が増大し、表示不良を引き起こすといったことも考えら
れることから、表示信頼性の高いものとはいえなかっ
た。
に入射し、液晶層の不純物がＴＦＴに作用してオフ電流
が増大し、表示不良を引き起こすといったことも考えら
れることから、表示信頼性の高いものとはいえなかっ
た。
【００１４】本発明の目的は、上記各問題を解決し、走
査線または信号線と対向電極バスラインとを近接して設
けても短絡することのない、開口率の大きな、表示信頼
性の高いアクティブマトリクス液晶表示パネルを提供す
ることにある。
査線または信号線と対向電極バスラインとを近接して設
けても短絡することのない、開口率の大きな、表示信頼
性の高いアクティブマトリクス液晶表示パネルを提供す
ることにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第１の透明絶縁性基板とこれに対向して
設けられた第２の透明絶縁性基板との間に液晶層が挟持
され、前記第１の透明絶縁性基板上には、該基板の主面
を格子状に区分する、相互に交差する複数の走査線およ
び信号線が設けられ、前記各格子には、前記走査線と信
号線の各交点近傍に設けられた薄膜トランジスタと、前
記薄膜トランジスタに接続された画素電極と、前記画素
電極に対向して設けられた対向電極と、が配設されて画
素が構成され、前記画素電極と前記対向電極との間に電
圧を印加することによって発生する前記液晶層にほぼ平
行な電界によって表示が制御される液晶表示パネルにお
いて、前記対向電極に電位供給を行うバスラインが、前
記走査線および信号線とは異なる層に形成され、前記走
査線または前記信号線に対して近接して設けられたこと
を特徴とする。
め、本発明は、第１の透明絶縁性基板とこれに対向して
設けられた第２の透明絶縁性基板との間に液晶層が挟持
され、前記第１の透明絶縁性基板上には、該基板の主面
を格子状に区分する、相互に交差する複数の走査線およ
び信号線が設けられ、前記各格子には、前記走査線と信
号線の各交点近傍に設けられた薄膜トランジスタと、前
記薄膜トランジスタに接続された画素電極と、前記画素
電極に対向して設けられた対向電極と、が配設されて画
素が構成され、前記画素電極と前記対向電極との間に電
圧を印加することによって発生する前記液晶層にほぼ平
行な電界によって表示が制御される液晶表示パネルにお
いて、前記対向電極に電位供給を行うバスラインが、前
記走査線および信号線とは異なる層に形成され、前記走
査線または前記信号線に対して近接して設けられたこと
を特徴とする。
【００１６】上記の場合、前記薄膜トランジスタのゲー
ト電極が、前記薄膜トランジスタのチャネル部を構成す
る薄膜半導体層の上下に絶縁膜を介して形成された第１
および第２の金属層よりなり、前記第１および第２の金
属層は前記信号線とは異なる層に形成され、前記第１の
金属層と前記走査線とが同層で形成され、前記第２の金
属層と前記バスラインとが同層で形成され、前記信号線
と前記薄膜トランジスタのソース・ドレイン電極および
画素電極とが同層で形成され構成としてもよい。
ト電極が、前記薄膜トランジスタのチャネル部を構成す
る薄膜半導体層の上下に絶縁膜を介して形成された第１
および第２の金属層よりなり、前記第１および第２の金
属層は前記信号線とは異なる層に形成され、前記第１の
金属層と前記走査線とが同層で形成され、前記第２の金
属層と前記バスラインとが同層で形成され、前記信号線
と前記薄膜トランジスタのソース・ドレイン電極および
画素電極とが同層で形成され構成としてもよい。
【００１７】さらに、前記バスラインが、前記信号線と
信号線の長手方向に延在した重なりを有するような構成
としてもよい。
信号線の長手方向に延在した重なりを有するような構成
としてもよい。
【００１８】上記の通りの本発明によれば、走査線、信
号線、およびバスラインがそれぞれ別層で形成され、こ
れらを近接配置可能に構成されているので、例えばバス
ラインを信号線に近接配置して、開口率を大きくするこ
とができる。
号線、およびバスラインがそれぞれ別層で形成され、こ
れらを近接配置可能に構成されているので、例えばバス
ラインを信号線に近接配置して、開口率を大きくするこ
とができる。
【００１９】薄膜トランジスタのゲート電極が薄膜トラ
ンジスタのチャネル部を構成する薄膜半導体層の上下に
絶縁膜を介して形成された第１および第２の金属層より
構成されたものにおいては、バックライトの迷光が第１
および第２の金属層により遮られるので、従来のように
迷光がチャネル部に入射して表示不良を引き起こすとい
ったことは生じない。
ンジスタのチャネル部を構成する薄膜半導体層の上下に
絶縁膜を介して形成された第１および第２の金属層より
構成されたものにおいては、バックライトの迷光が第１
および第２の金属層により遮られるので、従来のように
迷光がチャネル部に入射して表示不良を引き起こすとい
ったことは生じない。
【００２０】バスラインが、信号線と信号線の長手方向
に延在した重なりを有するものにおいては、その重なり
が形成されたことにより、信号線と画素電極との間の容
量結合を抑制し、画素電極を信号線に近付けることがで
きるため、さらに開口率を大きくできる。
に延在した重なりを有するものにおいては、その重なり
が形成されたことにより、信号線と画素電極との間の容
量結合を抑制し、画素電極を信号線に近付けることがで
きるため、さらに開口率を大きくできる。
【００２１】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００２２】図１は本発明の一実施例のアクティブマト
リクス液晶表示パネルの１画素の構成を示す平面図、図
２（ａ）は図１のＡ−Ａ’断面図、図２（ｂ）は図１の
Ｂ−Ｂ’断面図である。
リクス液晶表示パネルの１画素の構成を示す平面図、図
２（ａ）は図１のＡ−Ａ’断面図、図２（ｂ）は図１の
Ｂ−Ｂ’断面図である。
【００２３】図１および図２において、１はガラス基板
などからなる第１の透明基板で、その主面上には複数の
走査線３と複数の信号線４とが相互に交差され、主面が
格子状に区画されている。各格子内には、走査線３と信
号線４の交点近傍に配置される画素ＴＦＴと、この画素
ＴＦＴで駆動される画素電極７と、から構成される１組
のアクティブ画素エレメントがそれぞれ配置されてい
る。
などからなる第１の透明基板で、その主面上には複数の
走査線３と複数の信号線４とが相互に交差され、主面が
格子状に区画されている。各格子内には、走査線３と信
号線４の交点近傍に配置される画素ＴＦＴと、この画素
ＴＦＴで駆動される画素電極７と、から構成される１組
のアクティブ画素エレメントがそれぞれ配置されてい
る。
【００２４】画素ＴＦＴは、下側ゲート電極２と、この
下側ゲート電極２上に第３のゲート絶縁膜１５を介して
設けられた島状非晶質シリコン９からなるチャネル部
と、その上部に一体で形成された第１のゲート絶縁膜１
２と、画素全体を覆うように形成された第２のゲート絶
縁膜１３と、この第２のゲート絶縁膜１３上に設けられ
た走査線３と一体で形成された上側ゲート電極１６と、
島状非晶質シリコン９と第３のゲート絶縁膜１５との間
に信号線４と一体で形成されたドレイン電極１１と、画
素電極７と一体で形成されたソース電極１７とからな
る。
下側ゲート電極２上に第３のゲート絶縁膜１５を介して
設けられた島状非晶質シリコン９からなるチャネル部
と、その上部に一体で形成された第１のゲート絶縁膜１
２と、画素全体を覆うように形成された第２のゲート絶
縁膜１３と、この第２のゲート絶縁膜１３上に設けられ
た走査線３と一体で形成された上側ゲート電極１６と、
島状非晶質シリコン９と第３のゲート絶縁膜１５との間
に信号線４と一体で形成されたドレイン電極１１と、画
素電極７と一体で形成されたソース電極１７とからな
る。
【００２５】下側ゲート電極２と走査線３とは、コンタ
クトホール６を介して電気的に接続されている。対向電
極１４は、下側ゲート電極２と同層で形成され、走査線
３と平行に形成された対向電極バスライン５により電位
が供給されている。
クトホール６を介して電気的に接続されている。対向電
極１４は、下側ゲート電極２と同層で形成され、走査線
３と平行に形成された対向電極バスライン５により電位
が供給されている。
【００２６】画素電極７および対向電極１４は櫛歯状に
形成されており、両電極間において発生する、液晶層に
平行な電界によりインプレインスイッチングを実現す
る。また、画素電極７および対向電極１４は、一部が第
２のゲート絶縁膜１３を介して重なりを形成しており、
この重なり部分により蓄積容量８が形成される（図１お
よび図２（ｂ）参照）。さらに、対向電極１４と信号線
４とは、信号線の長手方向に沿って重なりを有する（図
１および図２（ｂ）参照）。この重なりが形成されたこ
とにより、信号線４と画素電極７との間の容量結合が抑
制され、画素電極７を信号線４に近付けることができ
る。
形成されており、両電極間において発生する、液晶層に
平行な電界によりインプレインスイッチングを実現す
る。また、画素電極７および対向電極１４は、一部が第
２のゲート絶縁膜１３を介して重なりを形成しており、
この重なり部分により蓄積容量８が形成される（図１お
よび図２（ｂ）参照）。さらに、対向電極１４と信号線
４とは、信号線の長手方向に沿って重なりを有する（図
１および図２（ｂ）参照）。この重なりが形成されたこ
とにより、信号線４と画素電極７との間の容量結合が抑
制され、画素電極７を信号線４に近付けることができ
る。
【００２７】以下に、上記構造を作製するプロセスを図
３を参照して説明する。図３は上述したＡＭＬＣＤの製
造工程を説明するための図で、（ａ）〜（ｃ）は各工程
段階を示す平面図である。
３を参照して説明する。図３は上述したＡＭＬＣＤの製
造工程を説明するための図で、（ａ）〜（ｃ）は各工程
段階を示す平面図である。
【００２８】まず、透明絶縁基板１上に、スパッタ法で
クロム膜を１５０ｎｍ堆積して、これを下側ゲート電極
２、対向電極１４、対向電極バスライン５のそれぞれの
形状にパターニングし、図３（ａ）に示す構造を得る。
クロム膜を１５０ｎｍ堆積して、これを下側ゲート電極
２、対向電極１４、対向電極バスライン５のそれぞれの
形状にパターニングし、図３（ａ）に示す構造を得る。
【００２９】下側ゲート電極２、対向電極１４、対向電
極バスライン５が形成されると、次いで、全面に第３の
ゲート絶縁膜１５として、４００ｎｍの酸化シリコン膜
を常圧ＣＶＤ法により堆積する。この上に、スパッタ法
によりクロム膜を１５０ｎｍ、プラズマＣＶＤ法により
ｎ型非晶質シリコン層をごく薄く堆積し、これらを端面
がテーパ形状になるようにドライエッチングし、信号線
４、画素電極７、ドレイン電極１１、ソース電極１７の
それぞれの形状にパターニングし、図３（ｂ）に示す構
造を得る。
極バスライン５が形成されると、次いで、全面に第３の
ゲート絶縁膜１５として、４００ｎｍの酸化シリコン膜
を常圧ＣＶＤ法により堆積する。この上に、スパッタ法
によりクロム膜を１５０ｎｍ、プラズマＣＶＤ法により
ｎ型非晶質シリコン層をごく薄く堆積し、これらを端面
がテーパ形状になるようにドライエッチングし、信号線
４、画素電極７、ドレイン電極１１、ソース電極１７の
それぞれの形状にパターニングし、図３（ｂ）に示す構
造を得る。
【００３０】信号線４、画素電極７、ドレイン電極１
１、ソース電極１７が形成されると、さらにその上にプ
ラズマＣＶＤ法で非晶質シリコン膜を５０ｎｍ、第１の
ゲート酸化膜１２となる非晶質窒化シリコン膜を５０ｎ
ｍ連続的に堆積し、これを島状の非晶質シリコン９の形
状にパターニングする。このとき、信号線４および薄膜
トランジスタのソース電極１７・ドレイン電極１１およ
び画素電極７状に形成されているｎ型非晶質シリコンの
うち、島状非晶質シリコン９のパターンでない部分も同
時に除去される。しかる後に、第２のゲート絶縁膜１３
として３００ｎｍの窒化シリコン膜を堆積する。ここ
で、第２のゲート絶縁膜１３および第３のゲート絶縁膜
１５を貫いてコンタクトホール６を形成した後、スパッ
タ法により１５０ｎｍのクロム膜を堆積し、走査線３お
よび上側ゲート電極１６の形状にパターニングし、図３
（ｃ）に示す構造を得る。
１、ソース電極１７が形成されると、さらにその上にプ
ラズマＣＶＤ法で非晶質シリコン膜を５０ｎｍ、第１の
ゲート酸化膜１２となる非晶質窒化シリコン膜を５０ｎ
ｍ連続的に堆積し、これを島状の非晶質シリコン９の形
状にパターニングする。このとき、信号線４および薄膜
トランジスタのソース電極１７・ドレイン電極１１およ
び画素電極７状に形成されているｎ型非晶質シリコンの
うち、島状非晶質シリコン９のパターンでない部分も同
時に除去される。しかる後に、第２のゲート絶縁膜１３
として３００ｎｍの窒化シリコン膜を堆積する。ここ
で、第２のゲート絶縁膜１３および第３のゲート絶縁膜
１５を貫いてコンタクトホール６を形成した後、スパッ
タ法により１５０ｎｍのクロム膜を堆積し、走査線３お
よび上側ゲート電極１６の形状にパターニングし、図３
（ｃ）に示す構造を得る。
【００３１】上述の方法では、信号線４となるクロム膜
を形成した後に、ｎ型非晶質シリコン膜を形成し、これ
を一括してパターン形成した後、非晶質シリコン膜・窒
化シリコン膜を形成したが、クロム膜を形成後に、これ
をパターン形成し、プラズマＣＶＤで非晶質シリコン膜
を形成する前に、ＰＨ3を含むガス雰囲気中でプラズマ
放電を行うことにより、クロム膜上に選択的にリンをデ
ポされることによっても、同様な構造を得ることができ
る。
を形成した後に、ｎ型非晶質シリコン膜を形成し、これ
を一括してパターン形成した後、非晶質シリコン膜・窒
化シリコン膜を形成したが、クロム膜を形成後に、これ
をパターン形成し、プラズマＣＶＤで非晶質シリコン膜
を形成する前に、ＰＨ3を含むガス雰囲気中でプラズマ
放電を行うことにより、クロム膜上に選択的にリンをデ
ポされることによっても、同様な構造を得ることができ
る。
【００３２】以上のようにしてＴＦＴアレイを形成した
透明絶縁性基板１を用いて、通常の液晶セル組み立てを
行い、アクティブマトリクス液晶表示パネルを得る。こ
のようにして得られたアクティブマトリクス液晶表示パ
ネルでは、高性能で耐光性が高く、液晶中の不純物の影
響にも強いデュアルゲート構造のＴＦＴアレイを、露光
回数が５回という少ない工程で形成できる。しかも、走
査線、信号線、および対向電極バスラインがそれぞれ別
の金属層で形成されるので、信号線間の短絡に伴う線欠
損を防止することができ、製造工程における歩留りが向
上する。
透明絶縁性基板１を用いて、通常の液晶セル組み立てを
行い、アクティブマトリクス液晶表示パネルを得る。こ
のようにして得られたアクティブマトリクス液晶表示パ
ネルでは、高性能で耐光性が高く、液晶中の不純物の影
響にも強いデュアルゲート構造のＴＦＴアレイを、露光
回数が５回という少ない工程で形成できる。しかも、走
査線、信号線、および対向電極バスラインがそれぞれ別
の金属層で形成されるので、信号線間の短絡に伴う線欠
損を防止することができ、製造工程における歩留りが向
上する。
【００３３】なお、本実施例では、ドレイン電極１１お
よびソース電極１７は、非晶質シリコン膜９の下側に配
されているが、図４で示すように非晶質シリコン膜９の
上側に配することも可能である。
よびソース電極１７は、非晶質シリコン膜９の下側に配
されているが、図４で示すように非晶質シリコン膜９の
上側に配することも可能である。
【００３４】この場合は、第３のゲート絶縁膜１５とし
て、非晶質窒化シリコン膜を４００ｎｍ堆積した後、連
続して非晶質シリコン膜９およびｎ型非晶質シリコン層
１０を堆積し、しかる後に、これらを島状にパターニン
グする。さらに、信号線４と同層でドレイン電極１１お
よびソース電極１７を形成し、この上に保護絶縁膜１８
として窒化シリコン膜を３００ｎｍ堆積し、コンタクト
ホールを形成後、この上に走査線３と一体で上側ゲート
電極１６を形成する。
て、非晶質窒化シリコン膜を４００ｎｍ堆積した後、連
続して非晶質シリコン膜９およびｎ型非晶質シリコン層
１０を堆積し、しかる後に、これらを島状にパターニン
グする。さらに、信号線４と同層でドレイン電極１１お
よびソース電極１７を形成し、この上に保護絶縁膜１８
として窒化シリコン膜を３００ｎｍ堆積し、コンタクト
ホールを形成後、この上に走査線３と一体で上側ゲート
電極１６を形成する。
【００３５】以上の説明では、下側ゲート電極２と対向
電極１４および対向電極バスライン５を同層で形成し、
上側電極１６と走査線３とを同層で形成しているが、下
側ゲート電極２と走査線３とを同層で形成し、上側ゲー
ト電極１６と対向電極１４および対向電極バスライン５
を同層で形成することも可能である。
電極１４および対向電極バスライン５を同層で形成し、
上側電極１６と走査線３とを同層で形成しているが、下
側ゲート電極２と走査線３とを同層で形成し、上側ゲー
ト電極１６と対向電極１４および対向電極バスライン５
を同層で形成することも可能である。
【００３６】
【発明の効果】以上説明したように構成される本発明に
よれば、走査線および信号線に対してバスラインを近接
配置できるので、開口率の大きなアクティブマトリクス
液晶表示パネルを提供することができるという効果があ
る。
よれば、走査線および信号線に対してバスラインを近接
配置できるので、開口率の大きなアクティブマトリクス
液晶表示パネルを提供することができるという効果があ
る。
【００３７】また、バックライトの迷光が第１および第
２の金属層により遮られ、従来のように迷光がチャネル
部に入射して表示不良を引き起こすといったことは生じ
ないので、表示信頼性が向上するという効果がる。
２の金属層により遮られ、従来のように迷光がチャネル
部に入射して表示不良を引き起こすといったことは生じ
ないので、表示信頼性が向上するという効果がる。
【００３８】さらに、バスラインが、信号線と信号線の
長手方向に延在した重なりを有するものにおいては、画
素電極を信号線に近付けることができるので、さらに開
口率を大きなものとすることができるという効果があ
る。
長手方向に延在した重なりを有するものにおいては、画
素電極を信号線に近付けることができるので、さらに開
口率を大きなものとすることができるという効果があ
る。
【図１】本発明の一実施例のアクティブマトリクス液晶
表示パネルの１画素の構成を示す平面図である。
表示パネルの１画素の構成を示す平面図である。
【図２】（ａ）は図１のＡ−Ａ’断面図、（ｂ）は図１
のＢ−Ｂ’断面図である。
のＢ−Ｂ’断面図である。
【図３】図１に示すアクティブマトリクス液晶表示パネ
ルの製造工程を説明するための図で、（ａ）〜（ｃ）は
各工程段階を示す平面図である。
ルの製造工程を説明するための図で、（ａ）〜（ｃ）は
各工程段階を示す平面図である。
【図４】本発明の他の実施例のＴＦＴ部分の断面図であ
る。
る。
【図５】従来のアクティブマトリクス液晶表示パネルの
１画素の構成を示す平面図である。
１画素の構成を示す平面図である。
【図６】（ａ）は図５のＡ−Ａ’断面図、（ｂ）は図５
のＢ−Ｂ’断面図である。
のＢ−Ｂ’断面図である。
１ 透明絶縁性基板 ２ 下側ゲート電極 ３ 走査線 ４ 信号線 ５ 対向電極バスライン ６， コンタクトホール ７ 画素電極 ８ 蓄積容量 ９ 島状非晶質シリコン １０ ｎ型非晶質シリコン １１ ドレイン電極 １２ 第１のゲート絶縁膜 １３ 第２のゲート絶縁膜 １４ 対向電極 １５ 第３のゲート絶縁膜 １６ 上側ゲート電極 １７ 対向電極 １８ 保護絶縁膜
Claims (3)
- 【請求項１】 第１の透明絶縁性基板とこれに対向して
設けられた第２の透明絶縁性基板との間に液晶層が挟持
され、前記第１の透明絶縁性基板上には、該基板の主面
を格子状に区分する、相互に交差する複数の走査線およ
び信号線が設けられ、前記各格子には、前記走査線と信
号線の各交点近傍に設けられた薄膜トランジスタと、前
記薄膜トランジスタに接続された画素電極と、前記画素
電極に対向して設けられた対向電極と、が配設されて画
素が構成され、前記画素電極と前記対向電極との間に電
圧を印加することによって発生する前記液晶層にほぼ平
行な電界によって表示が制御される液晶表示パネルにお
いて、 前記対向電極に電位供給を行うバスラインが、前記走査
線および信号線とは異なる層に形成され、前記走査線ま
たは前記信号線に近接して設けられたことを特徴とする
アクティブマトリクス液晶表示パネル。 - 【請求項２】 請求項１に記載のアクティブマトリクス
液晶表示パネルにおいて、 前記薄膜トランジスタのゲート電極が、前記薄膜トラン
ジスタのチャネル部を構成する薄膜半導体層の上下に絶
縁膜を介して形成された第１および第２の金属層よりな
り、 前記第１および第２の金属層は前記信号線とは異なる層
に形成され、前記第１の金属層と前記走査線とが同層で
形成され、前記第２の金属層と前記バスラインとが同層
で形成され、前記信号線と前記薄膜トランジスタのソー
ス・ドレイン電極および画素電極とが同層で形成された
ことを特徴とするアクティブマトリクス液晶表示パネ
ル。 - 【請求項３】 請求項１または請求項２に記載のアクテ
ィブマトリクス液晶表示パネルにおいて、 前記バスラインが、前記信号線と信号線の長手方向に延
在した重なりを有することを特徴とするアクティブマト
リクス液晶表示パネル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16174296A JP2776376B2 (ja) | 1996-06-21 | 1996-06-21 | アクティブマトリクス液晶表示パネル |
| US08/878,533 US6028653A (en) | 1996-06-21 | 1997-06-19 | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor |
| KR1019970026363A KR100266189B1 (ko) | 1996-06-21 | 1997-06-21 | 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16174296A JP2776376B2 (ja) | 1996-06-21 | 1996-06-21 | アクティブマトリクス液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1010570A true JPH1010570A (ja) | 1998-01-16 |
| JP2776376B2 JP2776376B2 (ja) | 1998-07-16 |
Family
ID=15741029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16174296A Expired - Lifetime JP2776376B2 (ja) | 1996-06-21 | 1996-06-21 | アクティブマトリクス液晶表示パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6028653A (ja) |
| JP (1) | JP2776376B2 (ja) |
| KR (1) | KR100266189B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396555B1 (en) | 1998-07-24 | 2002-05-28 | Nec Corporation | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel |
| JP2007249100A (ja) * | 2006-03-20 | 2007-09-27 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 |
| CN100476557C (zh) | 2006-06-21 | 2009-04-08 | 乐金显示有限公司 | 液晶板、具有该液晶板的液晶显示装置及其驱动方法 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| US6972818B1 (en) * | 1997-05-19 | 2005-12-06 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| JP3479696B2 (ja) * | 1997-12-08 | 2003-12-15 | ビオイ−ハイディス テクノロジー カンパニー リミテッド | 液晶表示装置 |
| KR100293808B1 (ko) * | 1997-12-17 | 2001-10-24 | 박종섭 | 색띰방지용액정표시장치 |
| JP4364332B2 (ja) | 1998-06-23 | 2009-11-18 | シャープ株式会社 | 液晶表示装置 |
| US6642984B1 (en) * | 1998-12-08 | 2003-11-04 | Fujitsu Display Technologies Corporation | Liquid crystal display apparatus having wide transparent electrode and stripe electrodes |
| KR100736114B1 (ko) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100620322B1 (ko) | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
| US6784965B2 (en) * | 2000-11-14 | 2004-08-31 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device and manufacturing method thereof |
| KR100730495B1 (ko) | 2000-12-15 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100386458B1 (ko) | 2000-12-20 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| US7161997B2 (en) * | 2000-12-26 | 2007-01-09 | Intel Corporation | Programmable baseband module |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| KR20020055785A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
| KR100748442B1 (ko) * | 2001-02-26 | 2007-08-10 | 엘지.필립스 엘시디 주식회사 | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 |
| KR100744955B1 (ko) | 2001-05-21 | 2007-08-02 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100802444B1 (ko) | 2001-06-29 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판을 제작하기 위한건식식각장비 내 하부전극 가공방법 |
| KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| KR100829785B1 (ko) | 2001-12-11 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR100835974B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100835971B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100835975B1 (ko) * | 2001-12-28 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20030057175A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 웨이퍼의 후면 세정장치 |
| US7015999B2 (en) * | 2001-12-28 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating an array substrate for IPS mode liquid crystal display device |
| KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| US6839111B2 (en) * | 2001-12-28 | 2005-01-04 | Lg.Philips Lcd Co., Ltd. | Array substrate for IPS mode liquid crystal display device |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100819369B1 (ko) | 2001-12-31 | 2008-04-04 | 엘지.필립스 엘시디 주식회사 | 노광용 척 |
| US6876420B2 (en) * | 2002-06-25 | 2005-04-05 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| US6970223B2 (en) * | 2002-08-17 | 2005-11-29 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD device and method for fabricating the same |
| KR100870665B1 (ko) | 2002-08-21 | 2008-11-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
| KR100928917B1 (ko) * | 2002-09-26 | 2009-11-30 | 엘지디스플레이 주식회사 | 액정 패널의 제전방법 및 이를 이용한 횡전계방식 액정패널의 제조방법 |
| KR100895016B1 (ko) * | 2002-10-04 | 2009-04-30 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100860523B1 (ko) * | 2002-10-11 | 2008-09-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| US7050131B2 (en) * | 2002-10-17 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same |
| KR100539833B1 (ko) * | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100892087B1 (ko) * | 2002-10-28 | 2009-04-06 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20040038355A (ko) * | 2002-10-31 | 2004-05-08 | 엘지.필립스 엘시디 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100895017B1 (ko) | 2002-12-10 | 2009-04-30 | 엘지디스플레이 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100876405B1 (ko) * | 2002-12-23 | 2008-12-31 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| KR100887668B1 (ko) * | 2002-12-30 | 2009-03-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100911420B1 (ko) * | 2002-12-31 | 2009-08-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100919199B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
| KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100936959B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100930916B1 (ko) * | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| KR100949491B1 (ko) * | 2003-06-13 | 2010-03-24 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 |
| KR100978254B1 (ko) * | 2003-06-30 | 2010-08-26 | 엘지디스플레이 주식회사 | 4화소구조 횡전계모드 액정표시소자 |
| KR20050024166A (ko) * | 2003-09-05 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 |
| KR101001520B1 (ko) * | 2003-10-09 | 2010-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
| KR100560402B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20050058058A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100982122B1 (ko) * | 2003-12-30 | 2010-09-14 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| KR100640218B1 (ko) * | 2004-05-31 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 원형전극 횡전계방식 액정표시소자 |
| KR101242032B1 (ko) * | 2006-06-30 | 2013-03-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101439268B1 (ko) * | 2008-02-22 | 2014-09-12 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판 |
| CN101872770B (zh) * | 2009-04-27 | 2014-02-05 | 上海天马微电子有限公司 | 像素单元、共面转换型液晶显示装置及制造方法 |
| JP5236812B2 (ja) * | 2009-09-11 | 2013-07-17 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス型表示装置 |
| JP5845035B2 (ja) * | 2011-09-28 | 2016-01-20 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9323112B2 (en) * | 2011-10-12 | 2016-04-26 | Japan Display Inc. | Liquid crystal display and electronic apparatus having electrodes with openings therein |
| JP6369801B2 (ja) * | 2014-07-24 | 2018-08-08 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 液晶表示装置 |
| CN104317119B (zh) * | 2014-11-05 | 2017-09-08 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及阵列基板的制作方法 |
| JP2019113656A (ja) * | 2017-12-22 | 2019-07-11 | シャープ株式会社 | 液晶パネル |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736058A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | アクティブマトリックス型液晶表示装置 |
| JPH07128683A (ja) * | 1993-11-04 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスター集積装置 |
| JPH07209662A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | 液晶表示器および液晶表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2881868B2 (ja) * | 1989-12-04 | 1999-04-12 | 日本電気株式会社 | 薄膜トランジスタ液晶ディスプレイの製造方法 |
| JPH04174417A (ja) * | 1990-11-07 | 1992-06-22 | Sharp Corp | カラー液晶表示装置 |
| JP2613979B2 (ja) * | 1991-02-20 | 1997-05-28 | シャープ株式会社 | アクティブマトリクス表示装置 |
| DE69333323T2 (de) * | 1992-09-18 | 2004-09-16 | Hitachi, Ltd. | Flüssigkristall-Anzeigevorrichtung |
| US5668650A (en) * | 1993-09-06 | 1997-09-16 | Casio Computer Co., Ltd. | Thin film transistor panel having an extended source electrode |
| US5694188A (en) * | 1994-09-17 | 1997-12-02 | Kabushiki Kaisha Toshiba | Reflection type liquid crystal display device having comb-shaped wall electrode |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| KR0158260B1 (ko) * | 1995-11-25 | 1998-12-15 | 구자홍 | 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법 |
| JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
-
1996
- 1996-06-21 JP JP16174296A patent/JP2776376B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-19 US US08/878,533 patent/US6028653A/en not_active Expired - Lifetime
- 1997-06-21 KR KR1019970026363A patent/KR100266189B1/ko not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736058A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | アクティブマトリックス型液晶表示装置 |
| JPH07128683A (ja) * | 1993-11-04 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスター集積装置 |
| JPH07209662A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | 液晶表示器および液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396555B1 (en) | 1998-07-24 | 2002-05-28 | Nec Corporation | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel |
| JP2007249100A (ja) * | 2006-03-20 | 2007-09-27 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 |
| CN100476557C (zh) | 2006-06-21 | 2009-04-08 | 乐金显示有限公司 | 液晶板、具有该液晶板的液晶显示装置及其驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6028653A (en) | 2000-02-22 |
| KR100266189B1 (ko) | 2000-09-15 |
| JP2776376B2 (ja) | 1998-07-16 |
| KR980004297A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US6812975B2 (en) | Active matrix type display | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JP3307144B2 (ja) | 表示装置 | |
| JP2008129600A (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JPH10228035A (ja) | 液晶表示装置及びその製造方法 | |
| US8817214B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US9711622B2 (en) | Manufacturing method of display apparatus | |
| KR100257244B1 (ko) | 액정표시장치 | |
| JP2006189830A (ja) | 液晶表示装置およびその製造方法 | |
| US7233380B2 (en) | Array substrate for use in in-plane switching mode liquid crystal display device and method of fabricating the same | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH09120081A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPH0586870B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |