JPH1011386A - メモリデータ転送装置及びその転送方法 - Google Patents

Abstract

(57)【要約】 【課題】ダイレクトメモリアクセスコントローラにより
メモリ２及びメモリ３の間でデータ転送を実行するダイ
レクトメモリアクセス転送方式と呼ばれる方式で、従来
の連続的なアドレスブロックのデータ転送だけでなく、
不連続なアドレスのデータ転送を実現させる。 【解決手段】アドレスバス８とデータバス７の間にゲー
ト回路９と、ダイレクトメモリアクセスコントローラ４
とメモリ３の間に、ダイレクトメモリアクセスコントロ
ーラ４からのアドレスを取り込み、そのアドレスに相対
するデータをメモリ３のアドレスとして接続でき、中央
処理装置１からはデータがデータとして接続されるよう
な変換メモリ５を追加し、ゲートを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイレクトメモリ
アクセス転送方式と呼ばれる方式を採用している装置全
般に関する。

【０００２】

【従来の技術】図２に示すような、従来のダイレクトメ
モリアクセス転送方式と呼ばれる方式での装置の構成
は、通常時データの転送，加工を実行している中央処理
装置１，データの保存をする為のメモリ２及びメモリ
３，そのメモリ２及びメモリ３の間でデータ転送を実施
する際に中央処理装置１の代わりにデータ転送を実行さ
せるダイレクトメモリアクセスコントローラ４，データ
の通り道としてのデータバス７，そのデータバス７上の
データの送り先（アドレス）を示す為のアドレスバス８
より構成された装置となっていた。

【０００３】この構成で、メモリ２及びメモリ３の間で
データ転送を実施する際には図３に示すように、メモリ
２の転送先頭アドレスｉ，メモリ３の転送先頭アドレス
ｊ、及び転送データ数ｎという情報だけでメモリ２とメ
モリ３間のデータ転送を実行させるダイレクトメモリア
クセスコントローラ４は、連続したアドレスのデータ転
送しか出来なかった。

【０００４】したがって、不連続なアドレスのデータ転
送を実施する際には、ダイレクトメモリアクセスコント
ローラ４を使用せずに中央処理装置１自身がデータの転
送を実行しなければならず、中央処理装置１の負担を軽
減させるというダイレクトメモリアクセスコントローラ
４のメリットが活かせなかった。

【０００５】

【発明が解決しようとする課題】このように、従来のダ
イレクトメモリアクセス転送方式と呼ばれる方式ではダ
イレクトメモリアクセスコントローラ４の制約により、
連続したアドレスのデータ転送しか出来なかった。

【０００６】そこで本発明では、中央処理装置１を介さ
ずに、ダイレクトメモリアクセスコントローラ４が不連
続なアドレスのデータ転送を実行出来るようにする。

【０００７】

【課題を解決するための手段】図１のように、図２の構
成に、アドレスバス８とデータバス７の間にゲート回路
９とそのゲート回路９の入り／切りを制御する制御回路
６を設け、ダイレクトメモリアクセスコントローラ４と
メモリ３の間に、ダイレクトメモリアクセスコントロー
ラ４からのアドレスをアドレスとして取り込み、そのア
ドレスに相対するデータをメモリ３のアドレスとして接
続でき、且つ中央処理装置１からはデータがデータとし
て接続されるような変換メモリ５を設けた構成とする。

【０００８】予め中央処理装置１よりメモリ２のアドレ
スに相対するメモリ３のアドレスをデータとして変換メ
モリ５に保存させておくことにより、変換メモリ５のデ
ータがメモリ３のアドレスとなり、メモリ３に対して不
連続なアドレスのデータ転送が可能となる。

【０００９】

【発明の実施の形態】本発明の１実施例を図３に示す。

【００１０】本実施例の示す装置は、通常時データの転
送，加工を実行している中央処理装置１，データの保存
をする為のメモリ２及びメモリ３，そのメモリ２及びメ
モリ３の間でデータ転送を実施する際に中央処理装置１
の代わりにデータ転送を実行させるダイレクトメモリア
クセスコントローラ４，ダイレクトメモリアクセスコン
トローラ４からのアドレスをアドレスとして取り込み、
そのアドレスに相対するデータをメモリ３のアドレスと
して接続でき、且つ、中央処理装置１からはデータがデ
ータとして接続されるような変換メモリ５，前述の各デ
バイス間でアドレスバス８とデータバス７の接続を切換
えるためのゲート１ ９ａ，ゲート２９ｂ，ゲート３
９ｃ，そのゲート１〜３ ９ａ〜ｃの入り／切りを制御
する為の制御回路６より構成され、各デバイス間のアド
レスとデータの接続は、アドレスバス８として、中央処
理装置１のアドレス端子，メモリ２のアドレス端子，メ
モリ３のアドレス端子，ゲート１ ９ａ，ゲート２ ９
ｂ，制御回路６が接続され、データバス７としては、中
央処理装置１のデータ端子，メモリ２のデータ端子，メ
モリ３のデータ端子，ゲート３ ９ｃが接続されてい
る。またゲート１９ａのもう片方は、ダイレクトメモリ
アクセスコントローラ４のアドレス端子及び変換メモリ
のアドレス端子に、ゲート２ ９ｂのもう片方とゲート
３ ９ｃのもう片方は変換メモリ５のデータ端子に接続
し、制御回路６からゲート１〜３９ａ〜ｃの入り／切り
を切り換えるための制御線がゲート１〜３ ９ａ〜ｃに
接続されている。

【００１１】この装置で、各デバイス間のアドレスとデ
ータの接続を切換るゲート１〜３９ａ〜ｃの入り／切り
の論理を表１に示す様な制御回路６とすることにより、
予め中央処理装置１が変換メモリ５に対してメモリ２と
の相対アドレスをメモリ３のアドレスデータとして書き
込むことで、ダイレクトメモリアクセスコントローラ４
から出されたメモリ３へのアドレスは、変換メモリ５の
アドレスとして取り込まれ、そのアドレスに対応した変
換メモリ５内のデータがメモリ３のアドレスとして接続
される為、ダイレクトメモリアクセスコントローラ４か
ら出されたデータはメモリ３に対して不連続なアドレス
として、データとアドレスが衝突すること無くデータ転
送を実現できる。

【００１２】

【表１】

【００１３】尚、図３の下側に本構成により並び換え
（４ワード）を実施したときの各メモリの内容を示して
おく。

【００１４】

【発明の効果】本発明によれば、変換メモリ５とゲート
回路９を設けたことにより、従来の連続的なアドレスブ
ロックのデータ転送だけでなく、不連続的なアドレスの
データ転送を実現できる。

【図面の簡単な説明】

【図１】本発明の基本例を表すブロック図。

【図２】従来技術のブロック図。

【図３】本発明の１実施例を表すブロック図。

【符号の説明】

１…中央処理装置、２，３…メモリ、４…ダイレクトメ
モリアクセスコントローラ、５…変換メモリ、６…制御
回路、７…データバス、８…アドレスバス、９…ゲート
回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 利晴 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 杉山 武志 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 大曽根 正 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内

Claims (3)

【特許請求の範囲】
1. 【請求項１】メモリデータの転送，加工を実行する中央
   処理装置と、データの保存をする第一メモリ及び第二メ
   モリと、前記第一メモリと前記第二メモリ間のデータ転
   送を実行させるダイレクトメモリアクセスコントローラ
   と、中央処理装置，前記第一メモリ，前記第二メモリ，
   前記ダイレクトメモリアクセスコントローラの間でデー
   タの通り道としてのデータバスと、データの送り先を示
   すアドレスバスより構成されるメモリデータ転送装置に
   おいて、前記データバス及びアドレスバスと前記第一メ
   モリ，前記第二メモリ，前記ダイレクトメモリアクセス
   コントローラの間にゲート回路と、前記ゲート回路の入
   り／切りを制御する回路を設け、前記ダイレクトメモリ
   アクセスコントローラと前記第二メモリの間に変換メモ
   リを設けたことを特徴とするメモリデータ転送装置。
2. 【請求項２】請求項１において、予め前記中央処理装置
   より第一メモリのアドレスに相対する第二メモリの連続
   したアドレスを任意の順序に変換したアドレスとして前
   記変換メモリに保存し、前記変換メモリのデータを前記
   第二メモリのアドレスとして使用するメモリデータの転
   送方法。
3. 【請求項３】請求項１において、前記第一メモリと前記
   第二メモリ間のデータ転送の際、前記第二メモリの転送
   アドレスを直接指定する代わりに、前記変換メモリを指
   定するようにゲート回路を切り換え制御するメモリデー
   タの転送方法。