JPH10135266A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10135266A JPH10135266A JP8285676A JP28567696A JPH10135266A JP H10135266 A JPH10135266 A JP H10135266A JP 8285676 A JP8285676 A JP 8285676A JP 28567696 A JP28567696 A JP 28567696A JP H10135266 A JPH10135266 A JP H10135266A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit pattern
- back surface
- manufacturing
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板への実装位置の確認精度を向上させるこ
とのできる半導体装置及びその製造方法を提供する。 【解決手段】 表面に回路パターン３が形成された半導
体装置１０において、表面の回路パターン３の所定部分
の位置に対して相対位置を明確にした目印部４を裏面に
形成した。目印部４は、両面マスクアライナーを用い、
マスキングし、酸化膜２や窒化膜５をエッチングした
り、シリコン１自体を異方性エッチングすることによ
り、半導体装置１０の裏面側に形成する。
とのできる半導体装置及びその製造方法を提供する。 【解決手段】 表面に回路パターン３が形成された半導
体装置１０において、表面の回路パターン３の所定部分
の位置に対して相対位置を明確にした目印部４を裏面に
形成した。目印部４は、両面マスクアライナーを用い、
マスキングし、酸化膜２や窒化膜５をエッチングした
り、シリコン１自体を異方性エッチングすることによ
り、半導体装置１０の裏面側に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に回路パター
ンが形成された半導体装置及びその製造方法に関するも
のである。
ンが形成された半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】従来、表面に回路パターンが形成された
半導体装置を基板に実装する場合、図６に示すように、
半導体装置１０の裏面には、表面に形成された回路パタ
ーンに対応した目印がなく、半導体装置１０の表面の回
路パターンと基板２０との相対位置がわからないので、
半導体装置１０を基板２０に実装した後に、正しく実装
されているか否かを確認しようとすると、半導体装置１
０の端面から基板２０の所定位置に形成された目印部２
１までの距離ｄ１を利用して、半導体装置１０の基板２
０への実装位置を確認するようにしていた。
半導体装置を基板に実装する場合、図６に示すように、
半導体装置１０の裏面には、表面に形成された回路パタ
ーンに対応した目印がなく、半導体装置１０の表面の回
路パターンと基板２０との相対位置がわからないので、
半導体装置１０を基板２０に実装した後に、正しく実装
されているか否かを確認しようとすると、半導体装置１
０の端面から基板２０の所定位置に形成された目印部２
１までの距離ｄ１を利用して、半導体装置１０の基板２
０への実装位置を確認するようにしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような半導体装置を用いた基板への実装方法にあって
は、半導体装置１０は、シリコンウエハーをダイシング
することにより個片に切り出されるが、その切断の位置
精度は、５〜２０μｍ程度の誤差を含んでいるので、半
導体装置１０の端面からの距離ｄ１により半導体装置１
０の基板２０への実装位置を確認すると、実装位置に前
記誤差が含まれてしまうことになるという問題があっ
た。
ような半導体装置を用いた基板への実装方法にあって
は、半導体装置１０は、シリコンウエハーをダイシング
することにより個片に切り出されるが、その切断の位置
精度は、５〜２０μｍ程度の誤差を含んでいるので、半
導体装置１０の端面からの距離ｄ１により半導体装置１
０の基板２０への実装位置を確認すると、実装位置に前
記誤差が含まれてしまうことになるという問題があっ
た。
【０００４】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、基板への実装位置の確
認精度を向上させることのできる半導体装置及びその製
造方法を提供することにある。
あり、その目的とするところは、基板への実装位置の確
認精度を向上させることのできる半導体装置及びその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
表面に回路パターンが形成された半導体装置において、
表面の回路パターンの所定部分の位置に対して相対位置
を明確にした目印部を裏面に形成したことを特徴とする
半導体装置。
表面に回路パターンが形成された半導体装置において、
表面の回路パターンの所定部分の位置に対して相対位置
を明確にした目印部を裏面に形成したことを特徴とする
半導体装置。
【０００６】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法において、リコンウエハーの両面に
酸化膜を形成した後、表面に回路パターンを形成し、そ
の後、両面マスクアライナーにより表面の回路パターン
との相対位置を確保しながらマスキングして、前記酸化
膜をエッチングすることにより、シリコンウエハーの裏
面に目印部を形成するようにしたことを特徴とするもの
である。
導体装置の製造方法において、リコンウエハーの両面に
酸化膜を形成した後、表面に回路パターンを形成し、そ
の後、両面マスクアライナーにより表面の回路パターン
との相対位置を確保しながらマスキングして、前記酸化
膜をエッチングすることにより、シリコンウエハーの裏
面に目印部を形成するようにしたことを特徴とするもの
である。
【０００７】請求項３記載の発明は、請求項１記載の半
導体装置の製造方法において、表面に回路パターンが形
成されたシリコンウエハーの裏面に酸化膜又は窒化膜を
形成し、その後、両面マスクアライナーにより表面の回
路パターンとの相対位置を確保しながらマスキングし
て、前記酸化膜又は窒化膜をエッチングすることによ
り、シリコンウエハーの裏面に目印部を形成するように
したことを特徴とする請求項１記載の半導体装置の製造
方法。
導体装置の製造方法において、表面に回路パターンが形
成されたシリコンウエハーの裏面に酸化膜又は窒化膜を
形成し、その後、両面マスクアライナーにより表面の回
路パターンとの相対位置を確保しながらマスキングし
て、前記酸化膜又は窒化膜をエッチングすることによ
り、シリコンウエハーの裏面に目印部を形成するように
したことを特徴とする請求項１記載の半導体装置の製造
方法。
【０００８】請求項４記載の発明は、請求項１記載の半
導体装置の製造方法において、表面に回路パターンが形
成されたシリコンウエハーの裏面に、両面マスクアライ
ナーにより表面の回路パターンとの相対位置を確保しな
がらマスキングして、異方性エッチングで溝を形成する
ことにより、シリコンウエハーの裏面に目印部を形成す
るようにしたことを特徴とするものである。
導体装置の製造方法において、表面に回路パターンが形
成されたシリコンウエハーの裏面に、両面マスクアライ
ナーにより表面の回路パターンとの相対位置を確保しな
がらマスキングして、異方性エッチングで溝を形成する
ことにより、シリコンウエハーの裏面に目印部を形成す
るようにしたことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体装置を示すものであり、（ａ）は断
面を示す模式図であり、（ｂ）は裏面から見た状態を示
す模式図である。本実施形態では、シリコン１の表面側
に酸化膜２を介して回路パターン３が形成され、シリコ
ン１の裏面側には酸化膜からなる目印部４が形成されて
いる。目印部４が形成される位置は、シリコン１の表面
側に形成された回路パターン３に対して相対的な位置関
係が確保されるようになっている。つまり、目印部４は
回路パターン３の所定部分から一定の距離の位置に形成
され、この距離は、シリコンウエハーをダイシングする
ことにより個片に切り出された時にも変化しないのであ
る。
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体装置を示すものであり、（ａ）は断
面を示す模式図であり、（ｂ）は裏面から見た状態を示
す模式図である。本実施形態では、シリコン１の表面側
に酸化膜２を介して回路パターン３が形成され、シリコ
ン１の裏面側には酸化膜からなる目印部４が形成されて
いる。目印部４が形成される位置は、シリコン１の表面
側に形成された回路パターン３に対して相対的な位置関
係が確保されるようになっている。つまり、目印部４は
回路パターン３の所定部分から一定の距離の位置に形成
され、この距離は、シリコンウエハーをダイシングする
ことにより個片に切り出された時にも変化しないのであ
る。
【００１０】本実施形態の半導体装置１０を基板２０に
実装する場合には、半導体装置１０の回路パターン３が
形成された表面側を基板２０に当接させるようにして実
装する。従って、図２に示すように、半導体装置１０の
回路パターン３が形成されていない裏面側に形成された
目印部４と基板２０の実装面側に形成された位置を示す
目印部２１との距離ｄ２を確認することにより、目印部
４は回路パターン３の所定位置に対して、一定の距離を
おいた位置に形成されているので、半導体装置１０が基
板２０に正しく実装されたか否かが判断できるのであ
る。
実装する場合には、半導体装置１０の回路パターン３が
形成された表面側を基板２０に当接させるようにして実
装する。従って、図２に示すように、半導体装置１０の
回路パターン３が形成されていない裏面側に形成された
目印部４と基板２０の実装面側に形成された位置を示す
目印部２１との距離ｄ２を確認することにより、目印部
４は回路パターン３の所定位置に対して、一定の距離を
おいた位置に形成されているので、半導体装置１０が基
板２０に正しく実装されたか否かが判断できるのであ
る。
【００１１】次に、本発明の半導体装置１０の製造方法
を説明する。図３は、本発明の半導体装置１０の製造方
法の一実施形態を示す製造工程図である。本発明の製造
方法は、シリコンウエハー１の両面に酸化膜２を形成し
た後、表面側の酸化膜２に回路パターン３を形成する。
その後、両面マスクアライナー（図示せず）を用いて表
面側の回路パターン３の位置との相対位置を確保してマ
スキングをした上で、シリコンウエハー１の裏面側をエ
ッチングすることにより、酸化膜からなる目印部４を形
成するのである。
を説明する。図３は、本発明の半導体装置１０の製造方
法の一実施形態を示す製造工程図である。本発明の製造
方法は、シリコンウエハー１の両面に酸化膜２を形成し
た後、表面側の酸化膜２に回路パターン３を形成する。
その後、両面マスクアライナー（図示せず）を用いて表
面側の回路パターン３の位置との相対位置を確保してマ
スキングをした上で、シリコンウエハー１の裏面側をエ
ッチングすることにより、酸化膜からなる目印部４を形
成するのである。
【００１２】図４は、本発明の半導体装置１０の製造方
法の他の実施形態を示す製造工程図である。本発明の製
造方法は、表面側に酸化膜２を介して回路パターン３が
形成されたシリコンウエハー１の裏面に、酸化膜あるい
は窒化膜等の保護膜５を形成し、その後、両面マスクア
ライナー（図示せず）を用いて表面側の回路パターン３
の位置との相対位置を確保してマスキングをした上で、
シリコンウエハー１の裏面側をエッチングすることによ
り、酸化膜あるいは窒化膜からなる目印部４を形成する
のである。
法の他の実施形態を示す製造工程図である。本発明の製
造方法は、表面側に酸化膜２を介して回路パターン３が
形成されたシリコンウエハー１の裏面に、酸化膜あるい
は窒化膜等の保護膜５を形成し、その後、両面マスクア
ライナー（図示せず）を用いて表面側の回路パターン３
の位置との相対位置を確保してマスキングをした上で、
シリコンウエハー１の裏面側をエッチングすることによ
り、酸化膜あるいは窒化膜からなる目印部４を形成する
のである。
【００１３】図５は、本発明の半導体装置１０の製造方
法の他の実施形態を示す製造工程図である。本発明の製
造方法は、表面側に酸化膜２を介して回路パターン３が
形成されたシリコンウエハー１の裏面に、両面マスクア
ライナー（図示せず）を用いて表面側の回路パターン３
の位置との相対位置を確保してマスキングをした上で、
シリコンウエハー１の裏面側のシリコンを異方性エッチ
ングすることにより、溝部からなる目印部４を形成する
のである。
法の他の実施形態を示す製造工程図である。本発明の製
造方法は、表面側に酸化膜２を介して回路パターン３が
形成されたシリコンウエハー１の裏面に、両面マスクア
ライナー（図示せず）を用いて表面側の回路パターン３
の位置との相対位置を確保してマスキングをした上で、
シリコンウエハー１の裏面側のシリコンを異方性エッチ
ングすることにより、溝部からなる目印部４を形成する
のである。
【００１４】以上の半導体装置１０の製造方法によれ
ば、両面マスクアライナーを用いることにより、半導体
装置１０の裏面側に、回路パターン３との相対距離が一
定の位置に目印部４を形成することができるのである。
ば、両面マスクアライナーを用いることにより、半導体
装置１０の裏面側に、回路パターン３との相対距離が一
定の位置に目印部４を形成することができるのである。
【００１５】
【発明の効果】以上のように、請求項１の発明によれ
ば、表面に回路パターンが形成された半導体装置におい
て、表面の回路パターンの所定部分の位置に対して相対
位置を明確にした目印部を裏面に形成したので、基板に
実装した際に、実装位置の確認精度を向上させることの
できる半導体装置が提供できた。
ば、表面に回路パターンが形成された半導体装置におい
て、表面の回路パターンの所定部分の位置に対して相対
位置を明確にした目印部を裏面に形成したので、基板に
実装した際に、実装位置の確認精度を向上させることの
できる半導体装置が提供できた。
【００１６】請求項２乃至請求項４記載の発明によれ
ば、両面マスクアライナーを用いることにより、半導体
装置の裏面において、表面の回路パターンの所定部分の
位置に対して相対距離が一定の位置に、酸化膜や窒化膜
あるいは溝の形成により、目印部を形成することができ
るのである。
ば、両面マスクアライナーを用いることにより、半導体
装置の裏面において、表面の回路パターンの所定部分の
位置に対して相対距離が一定の位置に、酸化膜や窒化膜
あるいは溝の形成により、目印部を形成することができ
るのである。
【図１】本発明の一実施形態に係る半導体装置を示す模
式図である。
式図である。
【図２】同上の半導体装置を基板に実装した状態を示す
模式図である。
模式図である。
【図３】本発明の半導体装置の製造方法の一実施形態を
示す製造工程図である。
示す製造工程図である。
【図４】本発明の半導体装置の製造方法の他の実施形態
を示す製造工程図である。
を示す製造工程図である。
【図５】本発明の半導体装置の製造方法の他の実施形態
を示す製造工程図である。
を示す製造工程図である。
【図６】従来例に係る半導体装置を基板に実装した状態
を示す模式図である。
を示す模式図である。
１ シリコン ２ 酸化膜 ３ 回路パターン ４ 目印部 ５ 保護膜 １０ 半導体装置 ２０ 基板 ２１ 目印部
Claims (4)
- 【請求項１】 表面に回路パターンが形成された半導体
装置において、表面の回路パターンの所定部分の位置に
対して相対位置を明確にした目印部を裏面に形成したこ
とを特徴とする半導体装置。 - 【請求項２】 シリコンウエハーの両面に酸化膜を形成
した後、表面に回路パターンを形成し、その後、両面マ
スクアライナーにより表面の回路パターンとの相対位置
を確保しながらマスキングして、前記酸化膜をエッチン
グすることにより、シリコンウエハーの裏面に目印部を
形成するようにしたことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 表面に回路パターンが形成されたシリコ
ンウエハーの裏面に酸化膜又は窒化膜を形成し、その
後、両面マスクアライナーにより表面の回路パターンと
の相対位置を確保しながらマスキングして、前記酸化膜
又は窒化膜をエッチングすることにより、シリコンウエ
ハーの裏面に目印部を形成するようにしたことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】 表面に回路パターンが形成されたシリコ
ンウエハーの裏面に、両面マスクアライナーにより表面
の回路パターンとの相対位置を確保しながらマスキング
して、異方性エッチングで溝を形成することにより、シ
リコンウエハーの裏面に目印部を形成するようにしたこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28567696A JP3239777B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28567696A JP3239777B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135266A true JPH10135266A (ja) | 1998-05-22 |
| JP3239777B2 JP3239777B2 (ja) | 2001-12-17 |
Family
ID=17694617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28567696A Expired - Fee Related JP3239777B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239777B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244585A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | プリント配線板 |
-
1996
- 1996-10-28 JP JP28567696A patent/JP3239777B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244585A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3239777B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290852B1 (ko) | 에칭 방법 | |
| JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
| US6811853B1 (en) | Single mask lithographic process for patterning multiple types of surface features | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| EP0174986B1 (en) | Process for forming and locating buried layers | |
| US6632575B1 (en) | Precision fiducial | |
| JPH1074728A (ja) | 単結晶部品及びその製造方法 | |
| JP3239777B2 (ja) | 半導体装置の製造方法 | |
| JPH065483A (ja) | 半導体結晶基板の位置合わせ方法 | |
| JPS5944827A (ja) | 半導体装置の製造方法 | |
| JPS6324617A (ja) | ウエハの両面露光法 | |
| JPH10223505A (ja) | ホトリソグラフィ用マスクアライメントマークの形成方法 | |
| JPH05335197A (ja) | 半導体結晶基板の位置合わせ方法と合わせマーク形状 | |
| JPH0245911A (ja) | Ｘ線露光マスクとその製造方法 | |
| JPH0548928B2 (ja) | ||
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH1154607A (ja) | 半導体装置の製造方法 | |
| JP4023983B2 (ja) | パターン寸法検査方法及び画像認識補助パターン | |
| JPH0636978A (ja) | 半導体装置の製造方法 | |
| JPH09236615A (ja) | 力学量センサ、及び、力学量センサの製造方法 | |
| JP2001196281A (ja) | マーキングが施された流通用半導体ウエハ | |
| JPS59165421A (ja) | 半導体装置の位置合わせマ−ク | |
| JPH1154764A (ja) | 半導体センサの切断方法 | |
| JPS6347331B2 (ja) | ||
| JP2609632B2 (ja) | ＧａＡｓ集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| LAPS | Cancellation because of no payment of annual fees |