JPS6341020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6341020A JPS6341020A JP61185544A JP18554486A JPS6341020A JP S6341020 A JPS6341020 A JP S6341020A JP 61185544 A JP61185544 A JP 61185544A JP 18554486 A JP18554486 A JP 18554486A JP S6341020 A JPS6341020 A JP S6341020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- positioning
- metallic layer
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に露光領域の
位置合せに基板に設けた目合せマークを利用する半導体
装置の製造方法に関する。
位置合せに基板に設けた目合せマークを利用する半導体
装置の製造方法に関する。
従来、半導体装置の製造において、半導体基板上の金属
層に配線形成用のマスクパターンを形成する場合、予め
半導体基板上に目合せマークを設けておき、それを金属
層に対する露光領域の位置合せの目印に用いていた。
層に配線形成用のマスクパターンを形成する場合、予め
半導体基板上に目合せマークを設けておき、それを金属
層に対する露光領域の位置合せの目印に用いていた。
この方法をより具体的に述べると、まず多結晶シリコン
酸化膜からなる目合せマークを設けた半導体基板上に絶
縁膜を被着し、次にホトレジスト膜をその金属層に被着
し、しかる後金属層の上より目合せマークを探し、それ
を露光領−域の案内として自動露光を行い、現像して金
属層表面に所定のパターンを有するホトレジストのマス
クを形成する。以下通常の作業が実施され、半導体装置
が製造される。なお、前記目合せマークはゲーＩ−電極
（図示省略）を形成するとき同時に設けられる。
酸化膜からなる目合せマークを設けた半導体基板上に絶
縁膜を被着し、次にホトレジスト膜をその金属層に被着
し、しかる後金属層の上より目合せマークを探し、それ
を露光領−域の案内として自動露光を行い、現像して金
属層表面に所定のパターンを有するホトレジストのマス
クを形成する。以下通常の作業が実施され、半導体装置
が製造される。なお、前記目合せマークはゲーＩ−電極
（図示省略）を形成するとき同時に設けられる。
かかる従来の製造方法によれば、配線用の金属膜が目合
せマークを被覆した状態で位置合せを行っているので目
合せマークを検知する怒度が低下し、目合せ精度が低下
する。特に、微細化された目合せ幅の小さくなった半導
体装置では、この精度の低下が製造上の大きな問題とな
る。
せマークを被覆した状態で位置合せを行っているので目
合せマークを検知する怒度が低下し、目合せ精度が低下
する。特に、微細化された目合せ幅の小さくなった半導
体装置では、この精度の低下が製造上の大きな問題とな
る。
本発明の目的は、目合せマークの検出精度を改善する半
導体装置の製造方法を提供することにある。
導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板に目合せ
マークを形成する工程と、前記目合せマークを含む半導
体基板上に絶縁膜を被着する工程と、前記絶縁膜上に配
線用の金属層を堆積する工程と、第１のホトレジスト膜
を用いる選択エツチング法により前記目合せマーク上に
ある前記金属層を選択的に除去する工程と、前記目合せ
マークと前記配線用の金属層とを含む全面に第２のホト
レジスト膜を被着し、前記目合せマークを露光領域の位
置合せに用いて露光し現像して前記第２のホトレジスト
膜の配線用パターンを形成する露光現像工程とを含んで
構成される。
マークを形成する工程と、前記目合せマークを含む半導
体基板上に絶縁膜を被着する工程と、前記絶縁膜上に配
線用の金属層を堆積する工程と、第１のホトレジスト膜
を用いる選択エツチング法により前記目合せマーク上に
ある前記金属層を選択的に除去する工程と、前記目合せ
マークと前記配線用の金属層とを含む全面に第２のホト
レジスト膜を被着し、前記目合せマークを露光領域の位
置合せに用いて露光し現像して前記第２のホトレジスト
膜の配線用パターンを形成する露光現像工程とを含んで
構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ＞に示すように、半導体基板１に多結
晶シリコン酸化膜からなる目合せマーク２をゲート電極
の形成と同時に被着する。半導体基板上に絶縁膜３を被
着する。絶縁ｌｌｌ３の上に配線用の金属層４を堆積し
、この金属層４の上に第１のホトレジスト膜５を被着す
る。
晶シリコン酸化膜からなる目合せマーク２をゲート電極
の形成と同時に被着する。半導体基板上に絶縁膜３を被
着する。絶縁ｌｌｌ３の上に配線用の金属層４を堆積し
、この金属層４の上に第１のホトレジスト膜５を被着す
る。
次に、第１図（ｂ）に示すように、目合せマーク２の上
にある第１のホトレジスト膜５を選択的に除去するよう
に露光、現像する。この第１のホトレジスト膜５をマス
クとして露出している金属層４をエツチング除去する。
にある第１のホトレジスト膜５を選択的に除去するよう
に露光、現像する。この第１のホトレジスト膜５をマス
クとして露出している金属層４をエツチング除去する。
次に、第１図（ｃ）に示すように、目合せマーク２の上
の絶縁膜３を除去して目合せマーク２を露出させ、次に
第１のホトレジスト膜５の残りを除去する。目合せマー
ク２の上の絶縁膜３を除去することは、目合せ精度が向
上するという効果がある。
の絶縁膜３を除去して目合せマーク２を露出させ、次に
第１のホトレジスト膜５の残りを除去する。目合せマー
ク２の上の絶縁膜３を除去することは、目合せ精度が向
上するという効果がある。
次に、第１図（ｄ）に示すように、絶縁膜３と、配線用
の金属層４とを含む全面に第２のホトレジスト膜を被着
する。次に、目合せマークを半導体基板上の露光領域の
位置合せに用いて露光、現像し、金属層４の上に配線形
成用のマスクパターンを形成する。
の金属層４とを含む全面に第２のホトレジスト膜を被着
する。次に、目合せマークを半導体基板上の露光領域の
位置合せに用いて露光、現像し、金属層４の上に配線形
成用のマスクパターンを形成する。
このように、目合せマーク２の上の金属層４を通常のホ
トレジスト技術を用いてエツチング除去することにより
、従来のような目ずれの問題は解消される。なお、目合
せマーク２が半導体基板１上にある場合は上述のとおり
金属層４の下の絶縁膜３を除去すればよく、また目合せ
マーク２が絶縁膜３上にある場合は除去せずにそのまま
とする。
トレジスト技術を用いてエツチング除去することにより
、従来のような目ずれの問題は解消される。なお、目合
せマーク２が半導体基板１上にある場合は上述のとおり
金属層４の下の絶縁膜３を除去すればよく、また目合せ
マーク２が絶縁膜３上にある場合は除去せずにそのまま
とする。
以上説明したよに、本発明は、配線用の金属層の加工工
程ｌの一つであるマスクパターンの位置合せを自動的に
行うに際し、目合せマーク上の金属層を除去して露光機
の検出恣度を向上させることにより、より精度の高い半
導体装置を製造することができる効果がある。
程ｌの一つであるマスクパターンの位置合せを自動的に
行うに際し、目合せマーク上の金属層を除去して露光機
の検出恣度を向上させることにより、より精度の高い半
導体装置を製造することができる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・目合せマー
ク、３・・・・−・絶縁膜、４・・・・・・金属層、５
・・・・・・第１のホトレジスト膜、６・・・・・・第
２のホトレジスト膜。
めの工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・目合せマー
ク、３・・・・−・絶縁膜、４・・・・・・金属層、５
・・・・・・第１のホトレジスト膜、６・・・・・・第
２のホトレジスト膜。
Claims (1)
- 半導体基板に目合せマークを形成する工程と、前記目
合せマークを含む半導体基板上に絶縁膜を被着する工程
と、前記絶縁膜上に配線用の金属層を堆積する工程と、
第１のホトレジスト膜を用いる選択エッチング法により
前記目合せマーク上にある前記金属層を選択的に除去す
る工程と、前記目合せマークと前記配線用の金属層とを
含む全面に第２のホトレジスト膜を被着し、前記目合せ
マークを露光領域の位置合せに用いて露光し現像して前
記第２のホトレジスト膜の配線用パターンを形成する露
光現像工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185544A JPS6341020A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185544A JPS6341020A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341020A true JPS6341020A (ja) | 1988-02-22 |
Family
ID=16172660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185544A Pending JPS6341020A (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461110A (ja) * | 1990-06-22 | 1992-02-27 | Canon Sales Co Inc | 文字パターンの視認性向上方法 |
| US5100834A (en) * | 1990-03-20 | 1992-03-31 | Fujitsu Limited | Method of planarizing metal layer |
-
1986
- 1986-08-06 JP JP61185544A patent/JPS6341020A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100834A (en) * | 1990-03-20 | 1992-03-31 | Fujitsu Limited | Method of planarizing metal layer |
| JPH0461110A (ja) * | 1990-06-22 | 1992-02-27 | Canon Sales Co Inc | 文字パターンの視認性向上方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140387A (en) | Semiconductor device in which gate region is precisely aligned with source and drain regions | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| US3582330A (en) | Method and apparatus for making semiconductor devices | |
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JPS5963728A (ja) | 半導体装置の製造方法 | |
| JPS61187343A (ja) | 半導体基板 | |
| KR100257525B1 (ko) | 트랜지스터 형성방법 | |
| JPS62229923A (ja) | 半導体チツプにマ−クを形成する方法 | |
| JPS59231815A (ja) | 半導体装置の製造方法 | |
| JPH021106A (ja) | パターン形成方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| JPH0738371B2 (ja) | 位置検出用マークの形成方法 | |
| JPH0294623A (ja) | 半導体装置の製造方法 | |
| JPH0677173A (ja) | 半導体装置の製造方法 | |
| JPH01103834A (ja) | 半導体装置の製造方法 | |
| JPH04334011A (ja) | 露光目合せパターン形成方法 | |
| KR20000018993A (ko) | 반도체 리소그래피 공정의 오버레이 측정키 장치및 측정 방법 | |
| JPH04164313A (ja) | 半導体装置の製造方法 | |
| JPS616865A (ja) | 半導体集積回路の製造方法 |