JPH10135357A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPH10135357A JPH10135357A JP8284776A JP28477696A JPH10135357A JP H10135357 A JPH10135357 A JP H10135357A JP 8284776 A JP8284776 A JP 8284776A JP 28477696 A JP28477696 A JP 28477696A JP H10135357 A JPH10135357 A JP H10135357A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- silicon
- insulating film
- gate
- energy level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 フローティングゲートが多結晶シリコンから
なる半導体不揮発性記憶装置では、電荷の漏洩や不純物
の侵入を防ぐために、ゲート絶縁膜を厚くして高電圧で
動作をさせる必要があるので、低電圧で動作させること
ができない。 【解決手段】 半導体不揮発性記憶装置のフローティン
グゲートをシリコンよりも伝導帯エネルギーレベルの低
い材料で形成したものである。例えば、多結晶ゲルマニ
ウムまたはシリコンとゲルマニウムとの混晶でフローテ
ィングゲートを形成したものである。
なる半導体不揮発性記憶装置では、電荷の漏洩や不純物
の侵入を防ぐために、ゲート絶縁膜を厚くして高電圧で
動作をさせる必要があるので、低電圧で動作させること
ができない。 【解決手段】 半導体不揮発性記憶装置のフローティン
グゲートをシリコンよりも伝導帯エネルギーレベルの低
い材料で形成したものである。例えば、多結晶ゲルマニ
ウムまたはシリコンとゲルマニウムとの混晶でフローテ
ィングゲートを形成したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置に関するものである。
憶装置に関するものである。
【０００２】
【従来の技術】通常、半導体不揮発性記憶装置は、半導
体基板上にゲート絶縁膜を介して形成されているフロー
ティングゲートと、前記フローティングゲート上に絶縁
膜を介して形成されているコントロールゲートを備えて
いる。そして、フローティングゲートは多結晶シリコン
で形成されていることが通例である。
体基板上にゲート絶縁膜を介して形成されているフロー
ティングゲートと、前記フローティングゲート上に絶縁
膜を介して形成されているコントロールゲートを備えて
いる。そして、フローティングゲートは多結晶シリコン
で形成されていることが通例である。
【０００３】かかる半導体不揮発性記憶装置の書き込み
は、トンネル現象によって電子がゲート絶縁膜を貫通さ
せられてフローティングゲートに注入させられることに
より、フローティングゲートに電荷を蓄積させて行う。
また消去はフローティングゲートに蓄積された電荷を、
逆向きのトンネル現象を起こさせることにより、放出さ
せて行う。
は、トンネル現象によって電子がゲート絶縁膜を貫通さ
せられてフローティングゲートに注入させられることに
より、フローティングゲートに電荷を蓄積させて行う。
また消去はフローティングゲートに蓄積された電荷を、
逆向きのトンネル現象を起こさせることにより、放出さ
せて行う。
【０００４】このように電荷の蓄積および放出が情報記
憶の手段であり、半導体不揮発性記憶装置の記憶性能
は、フローティングゲートに電子が注入されて電荷が蓄
積されている状態の正確さに依存している。
憶の手段であり、半導体不揮発性記憶装置の記憶性能
は、フローティングゲートに電子が注入されて電荷が蓄
積されている状態の正確さに依存している。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
不揮発性記憶装置のフローティングゲートは多結晶シリ
コンで形成されているので、フローティングゲートとゲ
ート絶縁膜との伝導帯エネルギーレベルの差が小さい。
そのため、フローティングゲートとゲート絶縁膜との間
で、電荷および不純物の授受が容易となっている。そこ
でゲート絶縁膜は電荷の漏洩や不純物の侵入を防ぐだけ
の厚みを必要とする。一方、フローティングゲートに電
子を注入するためには、上記ゲート絶縁膜の厚みを貫通
するだけの電圧が必要になる。
不揮発性記憶装置のフローティングゲートは多結晶シリ
コンで形成されているので、フローティングゲートとゲ
ート絶縁膜との伝導帯エネルギーレベルの差が小さい。
そのため、フローティングゲートとゲート絶縁膜との間
で、電荷および不純物の授受が容易となっている。そこ
でゲート絶縁膜は電荷の漏洩や不純物の侵入を防ぐだけ
の厚みを必要とする。一方、フローティングゲートに電
子を注入するためには、上記ゲート絶縁膜の厚みを貫通
するだけの電圧が必要になる。
【０００６】また、低電圧動作を行うために、電荷をフ
ローティングゲートに迅速かつ正確に蓄積および放出す
ることが要求される。そのため低電圧で注入される電荷
がゲート絶縁膜を貫通してフローティングゲートに到達
するには、より薄いゲート絶縁膜が必要になる。しか
し、ゲート絶縁膜を薄くすれば、フローティングゲート
からの電荷の漏洩および外部からフローティングゲート
への不純物の侵入が生じ易くなる。
ローティングゲートに迅速かつ正確に蓄積および放出す
ることが要求される。そのため低電圧で注入される電荷
がゲート絶縁膜を貫通してフローティングゲートに到達
するには、より薄いゲート絶縁膜が必要になる。しか
し、ゲート絶縁膜を薄くすれば、フローティングゲート
からの電荷の漏洩および外部からフローティングゲート
への不純物の侵入が生じ易くなる。
【０００７】上記のように、電子がフローティングゲー
トへ容易に到達すること、そしてフローティングゲート
から電荷の損失が抑止されること、という相反する事象
が要求されている。しかし、多結晶シリコンとゲート絶
縁膜との伝導帯エネルギーレベルの差が小さいために、
多結晶シリコンで形成されているフローティングゲート
は蓄積された電荷を捕捉する能力が低い。このように、
情報記憶媒体としてのフローティングゲートを多結晶シ
リコンで形成したのでは、長期間にわたり情報を正確に
記憶することが困難である。
トへ容易に到達すること、そしてフローティングゲート
から電荷の損失が抑止されること、という相反する事象
が要求されている。しかし、多結晶シリコンとゲート絶
縁膜との伝導帯エネルギーレベルの差が小さいために、
多結晶シリコンで形成されているフローティングゲート
は蓄積された電荷を捕捉する能力が低い。このように、
情報記憶媒体としてのフローティングゲートを多結晶シ
リコンで形成したのでは、長期間にわたり情報を正確に
記憶することが困難である。
【０００８】
【課題を解決するための手段】本発明は、上記の課題を
解決するためになされた半導体不揮発性記憶装置であ
る。
解決するためになされた半導体不揮発性記憶装置であ
る。
【０００９】すなわち、半導体基板上にゲート絶縁膜を
介して形成されているフローティングゲートを備えたも
のであって、フローティングゲートをシリコンよりも伝
導帯のエネルギーレベルの低い材料で形成したものであ
る。
介して形成されているフローティングゲートを備えたも
のであって、フローティングゲートをシリコンよりも伝
導帯のエネルギーレベルの低い材料で形成したものであ
る。
【００１０】上記半導体不揮発性記憶装置では、シリコ
ンよりも伝導帯のエネルギーレベルの低い材料でフロー
ティングゲートを形成することから、フローティングゲ
ートの伝導帯のエネルギーレベルはシリコン（多結晶シ
リコンも含む）で形成されたフローティングゲートより
も低くなる。従って、従来と同様の電荷を蓄積させるに
あたってゲート絶縁膜のエネルギー障壁は従来のものよ
りも小さくて良い。そのためゲート絶縁膜の膜厚は従来
のものよりも薄膜化できる。薄膜化することによりトン
ネル現象が生じやすくなるから、低電圧でも動作され
る。すなわち、書き込みや読み込みが低電圧でなされ
る。
ンよりも伝導帯のエネルギーレベルの低い材料でフロー
ティングゲートを形成することから、フローティングゲ
ートの伝導帯のエネルギーレベルはシリコン（多結晶シ
リコンも含む）で形成されたフローティングゲートより
も低くなる。従って、従来と同様の電荷を蓄積させるに
あたってゲート絶縁膜のエネルギー障壁は従来のものよ
りも小さくて良い。そのためゲート絶縁膜の膜厚は従来
のものよりも薄膜化できる。薄膜化することによりトン
ネル現象が生じやすくなるから、低電圧でも動作され
る。すなわち、書き込みや読み込みが低電圧でなされ
る。
【００１１】一方、ゲート絶縁膜を薄くしても、フロー
ティングゲートのエネルギーレベルとゲート絶縁膜のエ
ネルギーレベルとの障壁の差が、従来と同様なだけ確保
されているため安定して電荷が蓄積される。また、不純
物の侵入も防止される。したがって、フローティングゲ
ートを多結晶シリコンで形成するときと比較し、ゲート
絶縁膜を薄くしても情報の記憶性能の低下をきたさな
い。
ティングゲートのエネルギーレベルとゲート絶縁膜のエ
ネルギーレベルとの障壁の差が、従来と同様なだけ確保
されているため安定して電荷が蓄積される。また、不純
物の侵入も防止される。したがって、フローティングゲ
ートを多結晶シリコンで形成するときと比較し、ゲート
絶縁膜を薄くしても情報の記憶性能の低下をきたさな
い。
【００１２】
【発明の実施の形態】本発明の実施形態の一例を図１に
よって説明する。図１に示すように、半導体基板１１上
には絶縁膜１２（以下、第１ゲート絶縁膜と呼ぶ）を介
してフローティングゲート１３が形成されている。この
フローティングゲート１３上には第２ゲート絶縁膜１４
を介してコントロールゲート１５が形成されている。以
下、半導体基板１１上に形成されている、第１ゲート絶
縁膜１２からコントロールゲート１５までの積層構造を
ゲート１６と呼ぶ。
よって説明する。図１に示すように、半導体基板１１上
には絶縁膜１２（以下、第１ゲート絶縁膜と呼ぶ）を介
してフローティングゲート１３が形成されている。この
フローティングゲート１３上には第２ゲート絶縁膜１４
を介してコントロールゲート１５が形成されている。以
下、半導体基板１１上に形成されている、第１ゲート絶
縁膜１２からコントロールゲート１５までの積層構造を
ゲート１６と呼ぶ。
【００１３】上記半導体基板１１は、例えばｐ型不純物
が注入されている単結晶シリコンからなる。上記ｐ型不
純物には、例えばホウ素が用いられ、１０16［ａｔｏｍ
ｓ／ｃｍ3 ］程度の濃度で注入されている。上記第１ゲ
ート絶縁膜１２は、例えばゲート長が６００ｎｍで厚さ
が３ｎｍ〜６ｎｍの酸化シリコンで形成されている。ま
た、第２ゲート絶縁膜１４は、例えばゲート長が６００
ｎｍで厚さが５ｎｍの酸化シリコンで形成されている。
さらにフローティングゲート１３は、伝導帯のエネルギ
ーレベルがシリコンよりも低い材料で形成されていて、
例えばゲート長が６００ｎｍで厚さが５０ｎｍに形成さ
れている。上記コントロールゲート１５は例えばゲート
長が６００ｎｍで厚さが１００ｎｍの多結晶シリコンで
形成されている。
が注入されている単結晶シリコンからなる。上記ｐ型不
純物には、例えばホウ素が用いられ、１０16［ａｔｏｍ
ｓ／ｃｍ3 ］程度の濃度で注入されている。上記第１ゲ
ート絶縁膜１２は、例えばゲート長が６００ｎｍで厚さ
が３ｎｍ〜６ｎｍの酸化シリコンで形成されている。ま
た、第２ゲート絶縁膜１４は、例えばゲート長が６００
ｎｍで厚さが５ｎｍの酸化シリコンで形成されている。
さらにフローティングゲート１３は、伝導帯のエネルギ
ーレベルがシリコンよりも低い材料で形成されていて、
例えばゲート長が６００ｎｍで厚さが５０ｎｍに形成さ
れている。上記コントロールゲート１５は例えばゲート
長が６００ｎｍで厚さが１００ｎｍの多結晶シリコンで
形成されている。
【００１４】そして多結晶シリコンより伝導帯のエネル
ギーレベルが低い材料には、多結晶ゲルマニウムおよび
シリコンとゲルマニウムとの混晶がある。ちなみに真空
の伝導帯のエネルギーレベルである０ｅＶを基準にする
と、シリコンの伝導帯のエネルギーレベルは−４．０５
ｅＶである。一方、ゲルマニウムの伝導帯のエネルギー
レベルは−４．１ｅＶである。そしてまた酸化シリコン
の伝導帯のエネルギーレベルは−０．９ｅＶである。
ギーレベルが低い材料には、多結晶ゲルマニウムおよび
シリコンとゲルマニウムとの混晶がある。ちなみに真空
の伝導帯のエネルギーレベルである０ｅＶを基準にする
と、シリコンの伝導帯のエネルギーレベルは−４．０５
ｅＶである。一方、ゲルマニウムの伝導帯のエネルギー
レベルは−４．１ｅＶである。そしてまた酸化シリコン
の伝導帯のエネルギーレベルは−０．９ｅＶである。
【００１５】この他、シリコンよりも伝導帯のエネルギ
ーレベルの低い材料は多々ある。以下に主な材料とその
伝導帯のエネルギーレベルを示す。ガリウムヒ素（Ｇａ
Ａｓ）は−４．０７ｅＶ、ガリウムリン（ＧａＰ）は−
４．３ｅＶ、インジウムリン（ＩｎＰ）は−４．４ｅ
Ｖ、インジウムヒ素（ＩｎＡｓ）は−４．５４ｅＶ、イ
ンジウムアンチモン（ＩｎＳｂ）は−４．５９ｅＶ、カ
ドミウム硫黄（ＣｄＳ）は−４．７９ｅＶ、カドミウム
セレン（ＣｄＳｅ）は−４．９５ｅＶ、カドミウムテル
ル（ＣｄＴｅ）は−４．２８ｅＶである。
ーレベルの低い材料は多々ある。以下に主な材料とその
伝導帯のエネルギーレベルを示す。ガリウムヒ素（Ｇａ
Ａｓ）は−４．０７ｅＶ、ガリウムリン（ＧａＰ）は−
４．３ｅＶ、インジウムリン（ＩｎＰ）は−４．４ｅ
Ｖ、インジウムヒ素（ＩｎＡｓ）は−４．５４ｅＶ、イ
ンジウムアンチモン（ＩｎＳｂ）は−４．５９ｅＶ、カ
ドミウム硫黄（ＣｄＳ）は−４．７９ｅＶ、カドミウム
セレン（ＣｄＳｅ）は−４．９５ｅＶ、カドミウムテル
ル（ＣｄＴｅ）は−４．２８ｅＶである。
【００１６】またこの半導体不揮発性記憶装置１は、ゲ
ート長方向においてゲート１６の両側でかつ半導体基板
１１の上層に、拡散層１７、１８が形成されている。上
記拡散層１７、１８はｎ型不純物である例えばヒ素を半
導体基板１１の表面から１００ｎｍの深さまで拡散して
なるもので、ヒ素の濃度は、例えばピーク濃度で１０ 21
［ａｔｏｍｓ／ｃｍ3 ］である。上記拡散層１７、１８
の一方側、例えば拡散層１７はソースとして機能し、他
方の拡散層１８はドレインとして機能する。上記のよう
に半導体不揮発性記憶装置１は構成されている。
ート長方向においてゲート１６の両側でかつ半導体基板
１１の上層に、拡散層１７、１８が形成されている。上
記拡散層１７、１８はｎ型不純物である例えばヒ素を半
導体基板１１の表面から１００ｎｍの深さまで拡散して
なるもので、ヒ素の濃度は、例えばピーク濃度で１０ 21
［ａｔｏｍｓ／ｃｍ3 ］である。上記拡散層１７、１８
の一方側、例えば拡散層１７はソースとして機能し、他
方の拡散層１８はドレインとして機能する。上記のよう
に半導体不揮発性記憶装置１は構成されている。
【００１７】次に、上記フローティングゲート１３とし
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるゲルマニウムでフローティングゲートを形成した
ものを以下に説明する。ゲルマニウムはシリコンより
０．０５ｅＶほど伝導帯のエネルギーレベルが低い。こ
のことから多結晶ゲルマニウムで形成されたフローティ
ングゲート１３が、多結晶シリコンで形成されたときと
同等の電荷量を蓄積するには、第１ゲート絶縁膜１２の
エネルギー障壁は小さくても良い。同容量の電荷を蓄積
するのに必要なエネルギー障壁が小さいため、第１ゲー
ト絶縁膜１２の膜厚を従来の８ｎｍ〜１０ｎｍから３ｎ
ｍ〜６ｎｍ程度に薄膜化できる。
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるゲルマニウムでフローティングゲートを形成した
ものを以下に説明する。ゲルマニウムはシリコンより
０．０５ｅＶほど伝導帯のエネルギーレベルが低い。こ
のことから多結晶ゲルマニウムで形成されたフローティ
ングゲート１３が、多結晶シリコンで形成されたときと
同等の電荷量を蓄積するには、第１ゲート絶縁膜１２の
エネルギー障壁は小さくても良い。同容量の電荷を蓄積
するのに必要なエネルギー障壁が小さいため、第１ゲー
ト絶縁膜１２の膜厚を従来の８ｎｍ〜１０ｎｍから３ｎ
ｍ〜６ｎｍ程度に薄膜化できる。
【００１８】すなわち第１ゲート絶縁膜１２が薄くなる
ことにより、トンネル現象によって電子が第１ゲート絶
縁膜１２を貫通しフローティングゲート１３に到達し易
くなる。そのため、低電圧動作が可能となる。しかも低
エネルギーレベルで電荷を保存することが可能であるた
め、電荷を安定した状態で保存できる。
ことにより、トンネル現象によって電子が第１ゲート絶
縁膜１２を貫通しフローティングゲート１３に到達し易
くなる。そのため、低電圧動作が可能となる。しかも低
エネルギーレベルで電荷を保存することが可能であるた
め、電荷を安定した状態で保存できる。
【００１９】また、上記フローティングゲート１３とし
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるシリコンとゲルマニウムとの混晶でフローティン
グゲートを形成したものを以下に説明する。シリコンと
ゲルマニウムとの混晶はゲルマニウムを１０ａｔｏｍｓ
％〜４０ａｔｏｍｓ％程度含むものであり、それをフロ
ーティングゲート１３に用いた。ゲルマニウムはシリコ
ンより０．０５ｅｖほど伝導帯のエネルギーレベルが低
く、シリコンとゲルマニウムとの混晶の伝導帯エネルギ
ーレベル値は、ゲルマニウム含有量の増加に従い一次関
数的に下降する。しかも混晶中のゲルマニウム含有量に
よって伝導帯のエネルギーレベルは変動するので、限ら
れた範囲ではあるが、伝導帯のエネルギーレベルを制御
できる。なお、ゲルマニウムの含有量が１０ａｔｏｍｓ
％よりも少ない場合には、伝導帯のエネルギーレベルを
多結晶シリコンよりも十分に低下させることができな
い。一方、ゲルマニウムの含有量が４０ａｔｏｍｓ％よ
りも多い場合には、安定な混晶を形成することが困難に
なる。
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるシリコンとゲルマニウムとの混晶でフローティン
グゲートを形成したものを以下に説明する。シリコンと
ゲルマニウムとの混晶はゲルマニウムを１０ａｔｏｍｓ
％〜４０ａｔｏｍｓ％程度含むものであり、それをフロ
ーティングゲート１３に用いた。ゲルマニウムはシリコ
ンより０．０５ｅｖほど伝導帯のエネルギーレベルが低
く、シリコンとゲルマニウムとの混晶の伝導帯エネルギ
ーレベル値は、ゲルマニウム含有量の増加に従い一次関
数的に下降する。しかも混晶中のゲルマニウム含有量に
よって伝導帯のエネルギーレベルは変動するので、限ら
れた範囲ではあるが、伝導帯のエネルギーレベルを制御
できる。なお、ゲルマニウムの含有量が１０ａｔｏｍｓ
％よりも少ない場合には、伝導帯のエネルギーレベルを
多結晶シリコンよりも十分に低下させることができな
い。一方、ゲルマニウムの含有量が４０ａｔｏｍｓ％よ
りも多い場合には、安定な混晶を形成することが困難に
なる。
【００２０】このことから、シリコンとゲルマニウムと
の混晶で形成されたフローティングゲート１３が多結晶
シリコンで形成されたときと同等の電荷量を蓄積するに
は、第１ゲート絶縁膜１２のエネルギー障壁は小さくて
も良い。そのエネルギー障壁の大きさは、混晶のゲルマ
ニウム含有量にともなって一次関数的に小さくなる。こ
のため、限られた範囲で第１ゲート絶縁膜１２の膜厚を
制御でき、第１ゲート絶縁膜１２の膜厚を従来の８ｎｍ
〜１０ｎｍよりも薄膜化できる。
の混晶で形成されたフローティングゲート１３が多結晶
シリコンで形成されたときと同等の電荷量を蓄積するに
は、第１ゲート絶縁膜１２のエネルギー障壁は小さくて
も良い。そのエネルギー障壁の大きさは、混晶のゲルマ
ニウム含有量にともなって一次関数的に小さくなる。こ
のため、限られた範囲で第１ゲート絶縁膜１２の膜厚を
制御でき、第１ゲート絶縁膜１２の膜厚を従来の８ｎｍ
〜１０ｎｍよりも薄膜化できる。
【００２１】このように、第１ゲート絶縁膜１２が薄く
なることにより、トンネル現象によって 電子が第１ゲ
ート絶縁膜１２を貫通しフローティングゲート１３に到
達し易くなる。そのため、低電圧動作が可能になり、従
来５Ｖの電源電圧を用いていたが３．３Ｖの電源電圧を
用いることが可能となる（但し昇圧回路を用いてい
る）。しかも低エネルギーレベルで電荷を保存すること
が可能になり、電荷を安定した状態で保存できる。
なることにより、トンネル現象によって 電子が第１ゲ
ート絶縁膜１２を貫通しフローティングゲート１３に到
達し易くなる。そのため、低電圧動作が可能になり、従
来５Ｖの電源電圧を用いていたが３．３Ｖの電源電圧を
用いることが可能となる（但し昇圧回路を用いてい
る）。しかも低エネルギーレベルで電荷を保存すること
が可能になり、電荷を安定した状態で保存できる。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
フローティングゲートをシリコンよりも伝導帯のエネル
ギーレベルの低い材料で形成したので、従来と同様に安
定的な動作を維持した上で、ゲート絶縁膜の薄膜化が可
能になる。よって低電圧動作を行うことが可能になる。
フローティングゲートをシリコンよりも伝導帯のエネル
ギーレベルの低い材料で形成したので、従来と同様に安
定的な動作を維持した上で、ゲート絶縁膜の薄膜化が可
能になる。よって低電圧動作を行うことが可能になる。
【図１】本発明の半導体不揮発性記憶装置の概略構成断
面図である。
面図である。
１１ 半導体基板 １２ ゲート絶縁膜 １３ フ
ローティングゲート
ローティングゲート
Claims (3)
- 【請求項１】 半導体基板上にゲート絶縁膜を介して形
成されているフローティングゲートを備えた半導体不揮
発性記憶装置において、 前記フローティングゲートはシリコンよりも伝導帯のエ
ネルギーレベルの低い材料で形成されていることを特徴
とする半導体不揮発性記憶装置。 - 【請求項２】 請求項１に記載の半導体不揮発性記憶装
置において、 前記シリコンよりも伝導帯のエネルギーレベルの低い材
料は、ゲルマニウムからなる、またはゲルマニウムを含
む材料からなることを特徴とする半導体不揮発性記憶装
置。 - 【請求項３】 請求項２に記載の半導体不揮発性記憶装
置において、前記ゲルマニウムを含む材料は、シリコン
とゲルマニウムとの混晶からなることを特徴とする半導
体不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284776A JPH10135357A (ja) | 1996-10-28 | 1996-10-28 | 半導体不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284776A JPH10135357A (ja) | 1996-10-28 | 1996-10-28 | 半導体不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135357A true JPH10135357A (ja) | 1998-05-22 |
Family
ID=17682874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8284776A Pending JPH10135357A (ja) | 1996-10-28 | 1996-10-28 | 半導体不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135357A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150680A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
| WO2001041199A1 (en) | 1999-12-03 | 2001-06-07 | Intel Corporation | Integrated memory cell and method of fabrication |
| JP2001168213A (ja) * | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| WO2002029902A1 (fr) * | 2000-10-03 | 2002-04-11 | Sony Corporation | Dispositif de stockage de semi-conducteur non volatil et son procede de production |
| JP2007288178A (ja) * | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7718483B2 (en) | 2005-04-08 | 2010-05-18 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory |
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7842992B2 (en) | 2006-03-31 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device having floating gate that includes two layers |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8227863B2 (en) | 2006-03-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| WO2015029270A1 (ja) * | 2013-08-28 | 2015-03-05 | 株式会社 東芝 | 半導体装置及びその製造方法 |
-
1996
- 1996-10-28 JP JP8284776A patent/JPH10135357A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195292B1 (en) | 1998-11-12 | 2001-02-27 | Fujitsu Limited | Semiconductor memory with floating gate type FET |
| JP2000150680A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
| WO2001041199A1 (en) | 1999-12-03 | 2001-06-07 | Intel Corporation | Integrated memory cell and method of fabrication |
| JP2001168213A (ja) * | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| US6518618B1 (en) | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| US6943071B2 (en) | 1999-12-03 | 2005-09-13 | Intel Corporation | Integrated memory cell and method of fabrication |
| WO2002029902A1 (fr) * | 2000-10-03 | 2002-04-11 | Sony Corporation | Dispositif de stockage de semi-conducteur non volatil et son procede de production |
| US7098504B2 (en) | 2000-10-03 | 2006-08-29 | Sony Corporation | Nonvolatile semiconductor storage device and production method therefor |
| US7485527B2 (en) | 2000-10-03 | 2009-02-03 | Sony Corporation | Nonvolatile semiconductor storage device and its manufacturing method |
| US7718483B2 (en) | 2005-04-08 | 2010-05-18 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory |
| EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US8338257B2 (en) | 2006-02-10 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| JP2007288178A (ja) * | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8227863B2 (en) | 2006-03-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7842992B2 (en) | 2006-03-31 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device having floating gate that includes two layers |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| WO2015029270A1 (ja) * | 2013-08-28 | 2015-03-05 | 株式会社 東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0614567B1 (en) | Nonvolatile random access memory device | |
| US7485513B2 (en) | One-device non-volatile random access memory cell | |
| KR830001453B1 (ko) | 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자 | |
| US7768062B2 (en) | Combined volatile and non-volatile memory device with graded composition insulator stack | |
| JPH10135357A (ja) | 半導体不揮発性記憶装置 | |
| EP0083387B1 (en) | Memory device | |
| GB1425985A (en) | Arrangements including semiconductor memory devices | |
| EP2737529B1 (en) | Memory cells and methods of storing information | |
| JPS5813031B2 (ja) | Ｍｏｓトランジスタ | |
| JP2000208649A (ja) | シリコン・オン・インシュレ―タ不揮発性ランダム・アクセス・メモリ・デバイス | |
| US4010482A (en) | Non-volatile schottky barrier diode memory cell | |
| US3922710A (en) | Semiconductor memory device | |
| EP0021777B1 (en) | Semiconductor non-volatile memory device | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| KR100833452B1 (ko) | 플래시 메모리 소자 및 그 소거 방법 | |
| US5401991A (en) | Optically eraseable nonvolatile semiconductor memory | |
| JP2556885B2 (ja) | 半導体装置 | |
| US4592130A (en) | Method of fabricating a CCD read only memory utilizing dual-level junction formation | |
| EP0420182B1 (en) | Nonvolatile memory cell and its manufacturing method | |
| JPS6349389B2 (ja) | ||
| Kuo et al. | Bias polarity dependent effects of P+ floating gate EEPROMs | |
| JPH06326323A (ja) | 不揮発性トンネルトランジスタおよびメモリ回路 | |
| JPS6335111B2 (ja) | ||
| JP3271671B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0235471B2 (ja) |