JPH10142630A - 液晶ディスプレイ装置及びその製造方法 - Google Patents
液晶ディスプレイ装置及びその製造方法Info
- Publication number
- JPH10142630A JPH10142630A JP8301445A JP30144596A JPH10142630A JP H10142630 A JPH10142630 A JP H10142630A JP 8301445 A JP8301445 A JP 8301445A JP 30144596 A JP30144596 A JP 30144596A JP H10142630 A JPH10142630 A JP H10142630A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- common wiring
- gate
- liquid crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴ−ＬＣＤでは、ゲート配線幅が広くな
り、開口率が低下して消費電力が増大するという問題が
あった。 【解決手段】 ガラス基板１上にゲート電極２と補助容
量用の共通配線１１とを同時に形成し、さらにこの上に
ゲート絶縁膜４を形成して、このゲート絶縁膜４を介し
てゲート電極２上にアモルファスシリコン５及びｎ+ ア
モルファスシリコン６を堆積し、このｎ+ アモルファス
シリコン６からソース領域及びドレイン領域を形成する
と共に、ゲート絶縁膜４を介して共通配線１１を覆うと
共に隣接するゲート電極２上に一部が重なるように画素
電極１２を設けて、ゲート電極２の幅を狭くしながら開
口率を高めている。
り、開口率が低下して消費電力が増大するという問題が
あった。 【解決手段】 ガラス基板１上にゲート電極２と補助容
量用の共通配線１１とを同時に形成し、さらにこの上に
ゲート絶縁膜４を形成して、このゲート絶縁膜４を介し
てゲート電極２上にアモルファスシリコン５及びｎ+ ア
モルファスシリコン６を堆積し、このｎ+ アモルファス
シリコン６からソース領域及びドレイン領域を形成する
と共に、ゲート絶縁膜４を介して共通配線１１を覆うと
共に隣接するゲート電極２上に一部が重なるように画素
電極１２を設けて、ゲート電極２の幅を狭くしながら開
口率を高めている。
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶ディスプレイ装置及びその製造方法に関
するものであり、その薄膜トランジスタに係わるもので
ある。
リクス型の液晶ディスプレイ装置及びその製造方法に関
するものであり、その薄膜トランジスタに係わるもので
ある。
【０００２】
【従来の技術】液晶を用いたディスプレイのスイッチン
グ素子として、アモルファスＳｉ半導体を用いた薄膜ト
ランジスタ（以下ＴＦＴと略す）を、ガラス等の絶縁性
基板上にマトリクス状に形成したアクティブマトリクス
表示素子が開発されている。このＴＦＴをスイッチング
素子とする液晶ディスプレイ（以下ＴＦＴ−ＬＣＤと略
す）では、ＴＦＴのゲート電極とソース及びドレイン電
極との重なりで発生する寄生容量（以下Ｃｇｄと略す）
及びチャネル容量（以下Ｃｃｈと略す）が大きい場合、
ゲート信号がオン状態からオフ状態に変化する際に、Ｃ
ｇｄとＣｃｈを介して電荷の流れ込みが発生し、液晶に
加わる電圧が大きく変化する。この電圧の変化は、液晶
の誘電率異方性に伴う容量変化によって変化する。この
ため、液晶にＤＣバイアスが加わってしまう。液晶は交
流駆動する必要があり、ＤＣバイアスが加わると劣化し
たり、フリッカや残像などの表示特性劣化の原因にもな
る。
グ素子として、アモルファスＳｉ半導体を用いた薄膜ト
ランジスタ（以下ＴＦＴと略す）を、ガラス等の絶縁性
基板上にマトリクス状に形成したアクティブマトリクス
表示素子が開発されている。このＴＦＴをスイッチング
素子とする液晶ディスプレイ（以下ＴＦＴ−ＬＣＤと略
す）では、ＴＦＴのゲート電極とソース及びドレイン電
極との重なりで発生する寄生容量（以下Ｃｇｄと略す）
及びチャネル容量（以下Ｃｃｈと略す）が大きい場合、
ゲート信号がオン状態からオフ状態に変化する際に、Ｃ
ｇｄとＣｃｈを介して電荷の流れ込みが発生し、液晶に
加わる電圧が大きく変化する。この電圧の変化は、液晶
の誘電率異方性に伴う容量変化によって変化する。この
ため、液晶にＤＣバイアスが加わってしまう。液晶は交
流駆動する必要があり、ＤＣバイアスが加わると劣化し
たり、フリッカや残像などの表示特性劣化の原因にもな
る。
【０００３】これを防止するために、負荷容量を液晶の
容量に並列に付加してＣｇｄ、Ｃｃｈの影響を小さくす
る必要がある。液晶容量に並列に負荷容量を付加する方
法として、これまでに共通配線を用いる方式（以下、Ｃ
Ｓ共通配線方式と呼ぶ）と、画素電極をその画素の１行
前のゲート配線と重ねる方式（以下、ＣＳオンゲート方
式と呼ぶ）がある。図１２は、例えば平成２年電子情報
通信学会技術報告会（ＥＩＤ９０−１３）で報告され
た、ＣＳオンゲート方式ＴＦＴ−ＬＣＤの１画素を示す
平面図、図１３はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１はガラス基板（図１２）、
２はガラス基板１上に形成されたゲート電極、４はゲー
ト電極２上を含めてガラス基板１上に形成されたゲート
絶縁膜（図１２）、５はゲート絶縁膜４を介してゲート
電極２上に形成されたアモルファスシリコン、６はアモ
ルファスシリコン５上に形成されたＰＨ3 をドープした
ｎ+ アモルファスシリコン（図１２）で、ソース・ドレ
イン領域を形成する。７はゲート絶縁膜４上に設けら
れ、一部が１行前のゲート電極２上に重なる画素電極、
８はゲート絶縁膜４上に設けられ、ｎ+ アモルファスシ
リコン６上に延在されたソース配線、９は画素電極７と
ｎ+ アモルファスシリコン６及びゲート絶縁膜４上にか
けて設けられたドレイン電極、１０はガラス基板１全面
に設けられた保護膜（図１２）である。
容量に並列に付加してＣｇｄ、Ｃｃｈの影響を小さくす
る必要がある。液晶容量に並列に負荷容量を付加する方
法として、これまでに共通配線を用いる方式（以下、Ｃ
Ｓ共通配線方式と呼ぶ）と、画素電極をその画素の１行
前のゲート配線と重ねる方式（以下、ＣＳオンゲート方
式と呼ぶ）がある。図１２は、例えば平成２年電子情報
通信学会技術報告会（ＥＩＤ９０−１３）で報告され
た、ＣＳオンゲート方式ＴＦＴ−ＬＣＤの１画素を示す
平面図、図１３はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１はガラス基板（図１２）、
２はガラス基板１上に形成されたゲート電極、４はゲー
ト電極２上を含めてガラス基板１上に形成されたゲート
絶縁膜（図１２）、５はゲート絶縁膜４を介してゲート
電極２上に形成されたアモルファスシリコン、６はアモ
ルファスシリコン５上に形成されたＰＨ3 をドープした
ｎ+ アモルファスシリコン（図１２）で、ソース・ドレ
イン領域を形成する。７はゲート絶縁膜４上に設けら
れ、一部が１行前のゲート電極２上に重なる画素電極、
８はゲート絶縁膜４上に設けられ、ｎ+ アモルファスシ
リコン６上に延在されたソース配線、９は画素電極７と
ｎ+ アモルファスシリコン６及びゲート絶縁膜４上にか
けて設けられたドレイン電極、１０はガラス基板１全面
に設けられた保護膜（図１２）である。
【０００４】次に、このような従来の液晶ディスプレイ
の製造方法について、図１３を用いて説明する。ガラス
基板１上にゲート電極２を形成する（図１３（Ａ））。
次にゲート絶縁膜４、アモルファスシリコン５、Ｐをド
ープしたｎ+ アモルファスシリコン６を連続堆積し、ア
モルファスシリコン５、Ｐをドープしたｎ+ アモルファ
スシリコン６を、必要な部分を残してエッチングにより
除去する（図１３（Ｂ））。次に、画素電極７を１行前
のゲート電極（ｎ−１番目）と重なるように形成する
（図１３（Ｃ））。次に、ソース配線８及びドレイン電
極９を形成し、その後、Ｐをドープしたｎ+ アモルファ
スシリコン６をＴＦＴのソース領域、ドレイン領域を形
成するために必要な部分を残して除去する（図１３
（Ｄ））。最後に、保護膜１０を形成する（図１３
（Ｅ））。
の製造方法について、図１３を用いて説明する。ガラス
基板１上にゲート電極２を形成する（図１３（Ａ））。
次にゲート絶縁膜４、アモルファスシリコン５、Ｐをド
ープしたｎ+ アモルファスシリコン６を連続堆積し、ア
モルファスシリコン５、Ｐをドープしたｎ+ アモルファ
スシリコン６を、必要な部分を残してエッチングにより
除去する（図１３（Ｂ））。次に、画素電極７を１行前
のゲート電極（ｎ−１番目）と重なるように形成する
（図１３（Ｃ））。次に、ソース配線８及びドレイン電
極９を形成し、その後、Ｐをドープしたｎ+ アモルファ
スシリコン６をＴＦＴのソース領域、ドレイン領域を形
成するために必要な部分を残して除去する（図１３
（Ｄ））。最後に、保護膜１０を形成する（図１３
（Ｅ））。
【０００５】また、図１４は同じ文献で報告されたＣＳ
共通配線方式ＴＦＴ−ＬＣＤの１画素を示す平面図、図
１５はその製造方法を示すＡ−Ａ´断面の断面図であ
る。図において、１〜１０は図１２、１３におけるもの
と同一のものである。１１は、隣接するゲート電極の間
に配置された共通配線で、画素電極７は、共通配線１１
を覆うように設けられている。次に、この製造方法を図
１５にしたがって説明する。ガラス基板１上にゲート電
極２と同時に共通配線１１を形成する（図１５
（Ａ））。次に、ゲート絶縁膜４、アモルファスシリコ
ン５、Ｐをドープしたｎ+ アモルファスシリコン６を連
続堆積し、アモルファスシリコン５、Ｐをドープしたｎ
+ アモルファスシリコン６を必要な部分を残してエッチ
ングにより除去する（図１５（Ｂ））。次に、画素電極
７を、共通配線１１を覆うように形成する（図１５
（Ｃ））。以下は、ＣＳオンゲート方式と同様の工程で
あるので省略する。
共通配線方式ＴＦＴ−ＬＣＤの１画素を示す平面図、図
１５はその製造方法を示すＡ−Ａ´断面の断面図であ
る。図において、１〜１０は図１２、１３におけるもの
と同一のものである。１１は、隣接するゲート電極の間
に配置された共通配線で、画素電極７は、共通配線１１
を覆うように設けられている。次に、この製造方法を図
１５にしたがって説明する。ガラス基板１上にゲート電
極２と同時に共通配線１１を形成する（図１５
（Ａ））。次に、ゲート絶縁膜４、アモルファスシリコ
ン５、Ｐをドープしたｎ+ アモルファスシリコン６を連
続堆積し、アモルファスシリコン５、Ｐをドープしたｎ
+ アモルファスシリコン６を必要な部分を残してエッチ
ングにより除去する（図１５（Ｂ））。次に、画素電極
７を、共通配線１１を覆うように形成する（図１５
（Ｃ））。以下は、ＣＳオンゲート方式と同様の工程で
あるので省略する。
【０００６】
【発明が解決しようとする課題】従来のＴＦＴ−ＬＣＤ
は以上のように構成されており、ＣＳオンゲート方式の
場合、画素電極７と１行前のゲート電極２を重ねて容量
を形成している。このため、ゲート電極２の負荷容量が
大きくなる。ゲート電極２は、画面の精細度がＶＧＡで
あれば、５０μｓｅｃ程度の信号を伝達すればよいが、
ＸＧＡになると、１０μｓｅｃ程度まで短くなる。した
がって、伝達される信号の遅延時間が数μｓｅｃ程度以
下が要求される。このため、ＣＳオンゲート方式では、
ゲート電極２の負荷容量が大きいので、ゲート信号の遅
延時間を短くするために、ゲート電極２の幅を広げる必
要があった。ゲート電極２は通常不透明な金属膜、例え
ば、Ｃｒ、Ａｌ、Ｔａ、Ｍｏあるいはこれらを積層、あ
るいは合金化した膜を使用するため、ゲート配線部は光
が通過しない。したがって、ＴＦＴ−ＬＣＤの開口率が
低下する。ＴＦＴ−ＬＣＤでは、開口率が大きいほど光
の利用効率が高く、消費電力の低減が可能である。すな
わち、ＣＳオンゲート方式では、ゲート配線幅が広くな
り、開口率が低下して消費電力が増大するという問題が
あった。
は以上のように構成されており、ＣＳオンゲート方式の
場合、画素電極７と１行前のゲート電極２を重ねて容量
を形成している。このため、ゲート電極２の負荷容量が
大きくなる。ゲート電極２は、画面の精細度がＶＧＡで
あれば、５０μｓｅｃ程度の信号を伝達すればよいが、
ＸＧＡになると、１０μｓｅｃ程度まで短くなる。した
がって、伝達される信号の遅延時間が数μｓｅｃ程度以
下が要求される。このため、ＣＳオンゲート方式では、
ゲート電極２の負荷容量が大きいので、ゲート信号の遅
延時間を短くするために、ゲート電極２の幅を広げる必
要があった。ゲート電極２は通常不透明な金属膜、例え
ば、Ｃｒ、Ａｌ、Ｔａ、Ｍｏあるいはこれらを積層、あ
るいは合金化した膜を使用するため、ゲート配線部は光
が通過しない。したがって、ＴＦＴ−ＬＣＤの開口率が
低下する。ＴＦＴ−ＬＣＤでは、開口率が大きいほど光
の利用効率が高く、消費電力の低減が可能である。すな
わち、ＣＳオンゲート方式では、ゲート配線幅が広くな
り、開口率が低下して消費電力が増大するという問題が
あった。
【０００７】一方、ＣＳ共通配線方式では、画素電極７
とゲート電極２を重ねていないため、ゲート電極２の負
荷容量が小さく、配線幅を細くすることができる。ま
た、共通配線１１に要求されるＣＳ信号の遅延時間は、
ゲート信号に要求される遅延時間に比べて長いために、
ＣＳ共通配線方式の場合のゲート配線幅と共通配線の幅
を足したものは、ＣＳオンゲート方式の場合のゲート配
線幅よりも狭くてよい。しかし、ＣＳ共通配線方式の場
合、画素電極７と１行前のゲート電極２に間隔をあけて
いた。この部分を通過する光は、この部分の液晶が画素
電極７による電界の影響を受けないため、制御されてい
ない。したがって、画素電極７では黒表示をしているに
もかかわらず、画素電極７と１行前のゲート電極２との
間隔から光が漏れる場合があった。
とゲート電極２を重ねていないため、ゲート電極２の負
荷容量が小さく、配線幅を細くすることができる。ま
た、共通配線１１に要求されるＣＳ信号の遅延時間は、
ゲート信号に要求される遅延時間に比べて長いために、
ＣＳ共通配線方式の場合のゲート配線幅と共通配線の幅
を足したものは、ＣＳオンゲート方式の場合のゲート配
線幅よりも狭くてよい。しかし、ＣＳ共通配線方式の場
合、画素電極７と１行前のゲート電極２に間隔をあけて
いた。この部分を通過する光は、この部分の液晶が画素
電極７による電界の影響を受けないため、制御されてい
ない。したがって、画素電極７では黒表示をしているに
もかかわらず、画素電極７と１行前のゲート電極２との
間隔から光が漏れる場合があった。
【０００８】これを防ぐためには、ＴＦＴを形成するガ
ラス基板１と対向して液晶を挟むカラーフィルタ（以下
ＣＦと呼ぶ）基板に、この部分から漏れてくる光を遮光
する膜（以下ブラックマスク（ＢＭ）と呼ぶ）を形成し
ておく必要があった。ＴＦＴを形成するガラス基板１と
ＣＦ基板を重ねあわせる場合の精度は、一般的に５μｍ
から１０μｍ程度であり、画素電極７と１行前のゲート
電極２との間隔からの漏れ光を完全に遮光するには、画
素電極７の端部から、更にこの重ねあわせ精度に相当す
る分だけ内側にＢＭを形成する必要があり、これによ
り、更に開口率が低下し、光の利用効率が低下するため
消費電力が増大するという問題があった。
ラス基板１と対向して液晶を挟むカラーフィルタ（以下
ＣＦと呼ぶ）基板に、この部分から漏れてくる光を遮光
する膜（以下ブラックマスク（ＢＭ）と呼ぶ）を形成し
ておく必要があった。ＴＦＴを形成するガラス基板１と
ＣＦ基板を重ねあわせる場合の精度は、一般的に５μｍ
から１０μｍ程度であり、画素電極７と１行前のゲート
電極２との間隔からの漏れ光を完全に遮光するには、画
素電極７の端部から、更にこの重ねあわせ精度に相当す
る分だけ内側にＢＭを形成する必要があり、これによ
り、更に開口率が低下し、光の利用効率が低下するため
消費電力が増大するという問題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、ゲート信号の遅延時間を短くしつ
つ、開口率を大きくして消費電力を低下させた液晶ディ
スプレイ装置を得ることを第一の目的とする。また、こ
のような液晶ディスプレイ装置の製造方法を得ることを
第二の目的とする。
めになされたもので、ゲート信号の遅延時間を短くしつ
つ、開口率を大きくして消費電力を低下させた液晶ディ
スプレイ装置を得ることを第一の目的とする。また、こ
のような液晶ディスプレイ装置の製造方法を得ることを
第二の目的とする。
【００１０】
【課題を解決するための手段】この発明に係わる液晶デ
ィスプレイ装置においては、絶縁性基板上に形成された
複数のゲート電極及び隣接するゲート電極間に配置され
た補助容量用の共通配線と、絶縁性基板上に形成された
ゲート絶縁膜を介してゲート電極の少なくとも一部を覆
うように形成された少なくとも一層の半導体材料膜と、
この半導体材料膜に形成されたソース領域及びドレイン
領域と、ゲート絶縁膜上に形成され、共通配線を覆うよ
うに形成された画素電極と、この画素電極に接続される
と共に隣接するゲート電極上に一部が重なるように形成
された容量用電極と、ソース領域及びドレイン領域上に
それぞれ設けられたソース電極及びドレイン電極を備え
たものである。
ィスプレイ装置においては、絶縁性基板上に形成された
複数のゲート電極及び隣接するゲート電極間に配置され
た補助容量用の共通配線と、絶縁性基板上に形成された
ゲート絶縁膜を介してゲート電極の少なくとも一部を覆
うように形成された少なくとも一層の半導体材料膜と、
この半導体材料膜に形成されたソース領域及びドレイン
領域と、ゲート絶縁膜上に形成され、共通配線を覆うよ
うに形成された画素電極と、この画素電極に接続される
と共に隣接するゲート電極上に一部が重なるように形成
された容量用電極と、ソース領域及びドレイン領域上に
それぞれ設けられたソース電極及びドレイン電極を備え
たものである。
【００１１】また、絶縁性基板上に形成された画素電極
及びこの画素電極に接続された容量用電極及び少なくと
も一層の半導体材料層と、この半導体材料層に形成され
たソース領域及びドレイン領域と、絶縁性基板上に形成
されたゲート絶縁膜と、このゲート絶縁膜を介して半導
体材料上に形成された複数のゲート電極及び隣接するゲ
ート電極間に配置された補助容量用の共通配線を備え、
共通配線は、ゲート絶縁膜を介して画素電極上に配置さ
れると共に、容量用電極はゲート絶縁膜を介して隣接す
るゲート電極に一部が重なるように形成されているもの
である。また、絶縁性基板上に形成されたソース領域及
びドレイン領域を有する半導体材料膜と、この半導体材
料膜の上面及び側面を覆うように形成されたゲート絶縁
膜と、このゲート絶縁膜上を含む絶縁性基板上に形成さ
れた複数のゲート電極と、絶縁性基板上に形成され、隣
接するゲート電極間に配置された補助容量用の共通配線
と、ゲート絶縁膜上及びゲート電極上及び共通配線上を
含む絶縁性基板上に形成された絶縁膜と、この絶縁膜上
に形成され、共通配線を覆うように形成された画素電極
と、絶縁膜上に形成され、画素電極に接続されると共に
隣接するゲート電極上に一部が重なるように形成された
容量用電極を備えたものである。さらに、容量用電極
は、画素電極を延在したものである。
及びこの画素電極に接続された容量用電極及び少なくと
も一層の半導体材料層と、この半導体材料層に形成され
たソース領域及びドレイン領域と、絶縁性基板上に形成
されたゲート絶縁膜と、このゲート絶縁膜を介して半導
体材料上に形成された複数のゲート電極及び隣接するゲ
ート電極間に配置された補助容量用の共通配線を備え、
共通配線は、ゲート絶縁膜を介して画素電極上に配置さ
れると共に、容量用電極はゲート絶縁膜を介して隣接す
るゲート電極に一部が重なるように形成されているもの
である。また、絶縁性基板上に形成されたソース領域及
びドレイン領域を有する半導体材料膜と、この半導体材
料膜の上面及び側面を覆うように形成されたゲート絶縁
膜と、このゲート絶縁膜上を含む絶縁性基板上に形成さ
れた複数のゲート電極と、絶縁性基板上に形成され、隣
接するゲート電極間に配置された補助容量用の共通配線
と、ゲート絶縁膜上及びゲート電極上及び共通配線上を
含む絶縁性基板上に形成された絶縁膜と、この絶縁膜上
に形成され、共通配線を覆うように形成された画素電極
と、絶縁膜上に形成され、画素電極に接続されると共に
隣接するゲート電極上に一部が重なるように形成された
容量用電極を備えたものである。さらに、容量用電極
は、画素電極を延在したものである。
【００１２】また、ゲート電極と共通配線とは、同じ材
料が用いられているものである。さらに、共通配線は、
透明材料を用いているものである。また、共通配線の透
明材料は、可視光に対して透過率が５０％以上でかつ比
抵抗が５００μΩ・ｃｍ以下の材料が用いられているも
のである。また、共通配線の透明材料は、酸化インジウ
ム錫、酸化錫、インジウムリンのいずれかであるもので
ある。加えて、共通配線に接して、共通配線を覆うよう
に透明電極が設けられているものである。
料が用いられているものである。さらに、共通配線は、
透明材料を用いているものである。また、共通配線の透
明材料は、可視光に対して透過率が５０％以上でかつ比
抵抗が５００μΩ・ｃｍ以下の材料が用いられているも
のである。また、共通配線の透明材料は、酸化インジウ
ム錫、酸化錫、インジウムリンのいずれかであるもので
ある。加えて、共通配線に接して、共通配線を覆うよう
に透明電極が設けられているものである。
【００１３】また、共通配線を覆う透明電極は、可視光
に対して透過率が５０％以上でかつ比抵抗が５００μΩ
・ｃｍ以下の材料が用いられているものである。また、
共通配線を覆う透明電極は、酸化インジウム錫、酸化
錫、インジウムリンのいずれかの材料を用いているもの
である。さらにまた、半導体材料膜は、非晶質シリコン
膜であるものである。また、半導体材料膜は、多結晶シ
リコン膜であるものである。
に対して透過率が５０％以上でかつ比抵抗が５００μΩ
・ｃｍ以下の材料が用いられているものである。また、
共通配線を覆う透明電極は、酸化インジウム錫、酸化
錫、インジウムリンのいずれかの材料を用いているもの
である。さらにまた、半導体材料膜は、非晶質シリコン
膜であるものである。また、半導体材料膜は、多結晶シ
リコン膜であるものである。
【００１４】また、この発明に係わる液晶ディスプレイ
装置の製造方法においては、絶縁性基板上に複数のゲー
ト電極を形成する第一の工程と、隣接するゲート電極間
に配置されるよう共通配線を形成する第二の工程と、ゲ
ート電極上及び共通配線上を含む絶縁性基板上にゲート
絶縁膜を形成する第三の工程と、少なくとも一層の半導
体材料膜を形成する第四の工程と、ゲート絶縁膜を介し
て共通配線を覆うと共に隣接するゲート電極に一部が重
なるように画素電極を形成する第五の工程と、半導体材
料膜をエッチングしてソース領域及びドレイン領域を形
成する第六の工程を含むものである。さらに、第一の工
程と第二の工程は、同時に行われるものである。また、
共通配線を覆うように透明電極を形成する第七の工程を
含み、第七の工程は、第二の工程の終了後、第三の工程
の前に行われるものである。
装置の製造方法においては、絶縁性基板上に複数のゲー
ト電極を形成する第一の工程と、隣接するゲート電極間
に配置されるよう共通配線を形成する第二の工程と、ゲ
ート電極上及び共通配線上を含む絶縁性基板上にゲート
絶縁膜を形成する第三の工程と、少なくとも一層の半導
体材料膜を形成する第四の工程と、ゲート絶縁膜を介し
て共通配線を覆うと共に隣接するゲート電極に一部が重
なるように画素電極を形成する第五の工程と、半導体材
料膜をエッチングしてソース領域及びドレイン領域を形
成する第六の工程を含むものである。さらに、第一の工
程と第二の工程は、同時に行われるものである。また、
共通配線を覆うように透明電極を形成する第七の工程を
含み、第七の工程は、第二の工程の終了後、第三の工程
の前に行われるものである。
【００１５】
実施の形態１．図１は、この発明の実施の形態１による
チャネルエッチング型逆スタガ構造のＴＦＴ−ＬＣＤを
示す平面図、図２はその製造方法を示すＡ−Ａ´断面の
断面図である。図において、１〜６、８〜１１は上記従
来装置と同一のものであり、その説明を省略する。１２
は画素電極であり、共通配線１１を覆うと共に、１行前
のゲート電極２上に一部が重なっている。
チャネルエッチング型逆スタガ構造のＴＦＴ−ＬＣＤを
示す平面図、図２はその製造方法を示すＡ−Ａ´断面の
断面図である。図において、１〜６、８〜１１は上記従
来装置と同一のものであり、その説明を省略する。１２
は画素電極であり、共通配線１１を覆うと共に、１行前
のゲート電極２上に一部が重なっている。
【００１６】以下、製造方法について、図２にしたがっ
て説明する。ガラス基板１上にゲート電極２と同時に共
通配線１１を形成する。ゲート電極２及び共通配線１１
は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれ
らの合金、あるいはこれらを積層した構造で、膜厚０．
１μｍから１．０μｍ程度で形成する（図２（Ａ））。
次に、ゲート絶縁膜４、アモルファスシリコン５、Ｐを
ドープしたｎ+ アモルファスシリコン６を連続堆積し、
アモルファスシリコン５、Ｐをドープしたアモルファス
シリコン６を、必要な部分を残してエッチングにより除
去する（図２（Ｂ））。次に、画素電極１２を共通配線
１１を覆うのみならず、１行前のゲート電極２（ｎ−１
番目）とも重なるように形成する（図２（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成し、その
後、Ｐをドープしたｎ+ アモルファスシリコン６をＴＦ
Ｔのソース領域、ドレイン領域を形成するために必要な
部分を残して除去する（図２（Ｄ））。最後に、保護膜
１０を形成する（図２（Ｅ））。
て説明する。ガラス基板１上にゲート電極２と同時に共
通配線１１を形成する。ゲート電極２及び共通配線１１
は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれ
らの合金、あるいはこれらを積層した構造で、膜厚０．
１μｍから１．０μｍ程度で形成する（図２（Ａ））。
次に、ゲート絶縁膜４、アモルファスシリコン５、Ｐを
ドープしたｎ+ アモルファスシリコン６を連続堆積し、
アモルファスシリコン５、Ｐをドープしたアモルファス
シリコン６を、必要な部分を残してエッチングにより除
去する（図２（Ｂ））。次に、画素電極１２を共通配線
１１を覆うのみならず、１行前のゲート電極２（ｎ−１
番目）とも重なるように形成する（図２（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成し、その
後、Ｐをドープしたｎ+ アモルファスシリコン６をＴＦ
Ｔのソース領域、ドレイン領域を形成するために必要な
部分を残して除去する（図２（Ｄ））。最後に、保護膜
１０を形成する（図２（Ｅ））。
【００１７】以上の工程により、実施の形態１による負
荷容量を共通配線１１で形成すると同時に、画素電極１
２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが形
成できる。実施の形態１では、共通配線１１が形成され
ているため、ＴＦＴ−ＬＣＤに必要な負荷容量は、ほと
んど共通配線１１と画素電極１２の重なり部分の容量で
形成できる。したがって、画素電極１２と１行前のゲー
ト電極２は、この部分からの漏れ光を遮光するだけでよ
く、少なくとも重なってさえいればよい。したがって画
素電極１２と１行前のゲート電極２の重なりは、非常に
小さくできるので、ゲート電極２の負荷容量はほとんど
増大しない。よって、ゲート電極の幅は、ＣＳ共通配線
方式の場合とほぼ同じとなり、ゲート電極幅が増加して
開口率が低下することがない。以上により、実施の形態
１のＴＦＴ−ＬＣＤは、ゲート配線の負荷容量を増大さ
せず、また、画素電極１２と１行前のゲート電極２との
間隔をなくすことができるので、開口率が高く、消費電
力の小さいＴＦＴ−ＬＣＤを得ることができる。また、
実施の形態１では、従来の製造プロセスを全く変更しな
いので、コストは変わらずに消費電力の小さいＴＦＴ−
ＬＣＤを得ることができる。また、ＴＦＴ構造として、
チャネルエッチング型逆スタガ構造のＴＦＴの作成例を
示したが、チャネル領域上に保護膜を形成するエッチン
グストッパ型逆スタガ構造ＴＦＴでも同様の効果があ
り、以下の実施の形態においても同じである。
荷容量を共通配線１１で形成すると同時に、画素電極１
２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが形
成できる。実施の形態１では、共通配線１１が形成され
ているため、ＴＦＴ−ＬＣＤに必要な負荷容量は、ほと
んど共通配線１１と画素電極１２の重なり部分の容量で
形成できる。したがって、画素電極１２と１行前のゲー
ト電極２は、この部分からの漏れ光を遮光するだけでよ
く、少なくとも重なってさえいればよい。したがって画
素電極１２と１行前のゲート電極２の重なりは、非常に
小さくできるので、ゲート電極２の負荷容量はほとんど
増大しない。よって、ゲート電極の幅は、ＣＳ共通配線
方式の場合とほぼ同じとなり、ゲート電極幅が増加して
開口率が低下することがない。以上により、実施の形態
１のＴＦＴ−ＬＣＤは、ゲート配線の負荷容量を増大さ
せず、また、画素電極１２と１行前のゲート電極２との
間隔をなくすことができるので、開口率が高く、消費電
力の小さいＴＦＴ−ＬＣＤを得ることができる。また、
実施の形態１では、従来の製造プロセスを全く変更しな
いので、コストは変わらずに消費電力の小さいＴＦＴ−
ＬＣＤを得ることができる。また、ＴＦＴ構造として、
チャネルエッチング型逆スタガ構造のＴＦＴの作成例を
示したが、チャネル領域上に保護膜を形成するエッチン
グストッパ型逆スタガ構造ＴＦＴでも同様の効果があ
り、以下の実施の形態においても同じである。
【００１８】実施の形態２．図３は、この発明の実施の
形態２によるＴＦＴ−ＬＣＤを示す平面図、図４はその
製造方法を示すＡ−Ａ´断面の断面図である。図におい
て、１〜６、８〜１０、１２は実施の形態１におけるも
のと同一であるので、その説明を省略する。１３は透明
材料で形成した共通配線である。以下、製造方法につい
て、図４にしたがって説明する。ガラス基板１上にゲー
ト電極２を形成する。ゲート電極２は不透明材料、例え
ばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれらの合金、あるいは
これらを積層した構造で、膜厚０．１μｍから１．０μ
ｍ程度で形成する（図４（Ａ））。次に、共通配線１３
を透明電極、例えばＩＴＯ（酸化インジウム錫）、酸化
錫、インジウムリンなどの可視光に対して透過率が５０
％以上となり、比抵抗が５００μΩ・ｃｍ以下の材料を
用いて形成する（図４（Ａ´））。以下の製造工程は、
実施の形態１と同様である。
形態２によるＴＦＴ−ＬＣＤを示す平面図、図４はその
製造方法を示すＡ−Ａ´断面の断面図である。図におい
て、１〜６、８〜１０、１２は実施の形態１におけるも
のと同一であるので、その説明を省略する。１３は透明
材料で形成した共通配線である。以下、製造方法につい
て、図４にしたがって説明する。ガラス基板１上にゲー
ト電極２を形成する。ゲート電極２は不透明材料、例え
ばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれらの合金、あるいは
これらを積層した構造で、膜厚０．１μｍから１．０μ
ｍ程度で形成する（図４（Ａ））。次に、共通配線１３
を透明電極、例えばＩＴＯ（酸化インジウム錫）、酸化
錫、インジウムリンなどの可視光に対して透過率が５０
％以上となり、比抵抗が５００μΩ・ｃｍ以下の材料を
用いて形成する（図４（Ａ´））。以下の製造工程は、
実施の形態１と同様である。
【００１９】以上の工程により、実施の形態２における
負荷容量を共通配線１３で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態２では、実施の形態１と同様の
形状に共通配線１３が形成されているため、ＴＦＴ−Ｌ
ＣＤに必要な負荷容量は、ほとんど共通配線１３と画素
電極１２の重なり部分の容量で形成できる。したがっ
て、画素電極１２と１行前のゲート電極２は、この部分
からの漏れ光を遮光するだけでよく、少なくとも重なっ
てさえいればよい。従って画素電極１２と１行前のゲー
ト電極２の重なりは非常に小さくできるので、ゲート配
線の負荷容量はほとんど増大しない。よって、ゲート電
極の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、
ゲート電極幅が増加して開口率が低下することがない。
更に実施の形態２では、共通配線に透明でかつ導電性の
ある材料を用いているため、共通配線部分での開口率低
下がなく、実施の形態１よりも高い開口率が得られる。
なお、実施の形態２では、ゲート電極２を形成した後
に、共通配線１３を形成したが、この順序が逆でも同様
の効果が得られる。
負荷容量を共通配線１３で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態２では、実施の形態１と同様の
形状に共通配線１３が形成されているため、ＴＦＴ−Ｌ
ＣＤに必要な負荷容量は、ほとんど共通配線１３と画素
電極１２の重なり部分の容量で形成できる。したがっ
て、画素電極１２と１行前のゲート電極２は、この部分
からの漏れ光を遮光するだけでよく、少なくとも重なっ
てさえいればよい。従って画素電極１２と１行前のゲー
ト電極２の重なりは非常に小さくできるので、ゲート配
線の負荷容量はほとんど増大しない。よって、ゲート電
極の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、
ゲート電極幅が増加して開口率が低下することがない。
更に実施の形態２では、共通配線に透明でかつ導電性の
ある材料を用いているため、共通配線部分での開口率低
下がなく、実施の形態１よりも高い開口率が得られる。
なお、実施の形態２では、ゲート電極２を形成した後
に、共通配線１３を形成したが、この順序が逆でも同様
の効果が得られる。
【００２０】実施の形態３．図５は、この発明の実施の
形態３によるＴＦＴ−ＬＣＤの平面図、図６はその製造
方法を示すＡ−Ａ´断面の断面図である。図において、
１〜６、８〜１０、１２は実施の形態１におけるものと
同一であり、その説明を省略する。１４は不透明材料を
用いた共通配線である。１５は共通配線１４を覆うよう
に形成された透明電極である。以下、製造方法について
図６にしたがって説明する。ガラス基板１上にゲート電
極２及び共通配線１４を形成する。ゲート電極２及び共
通配線１４は、不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、
Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗ
あるいはこれらの合金、あるいはこれらを積層した構造
で、膜厚０．１μｍから１．０μｍ程度で形成する（図
６（Ａ））。次に、共通配線１４を覆う形で透明電極１
５を、例えばＩＴＯ（酸化インジウム錫）、酸化錫、イ
ンジウムリンなどの可視光に対して透過率が５０％以上
となり、比抵抗が５００μΩ・ｃｍ以下の材料を用いて
形成する（図６（Ａ´））。以下の製造工程は実施の形
態１と同様である。
形態３によるＴＦＴ−ＬＣＤの平面図、図６はその製造
方法を示すＡ−Ａ´断面の断面図である。図において、
１〜６、８〜１０、１２は実施の形態１におけるものと
同一であり、その説明を省略する。１４は不透明材料を
用いた共通配線である。１５は共通配線１４を覆うよう
に形成された透明電極である。以下、製造方法について
図６にしたがって説明する。ガラス基板１上にゲート電
極２及び共通配線１４を形成する。ゲート電極２及び共
通配線１４は、不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、
Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗ
あるいはこれらの合金、あるいはこれらを積層した構造
で、膜厚０．１μｍから１．０μｍ程度で形成する（図
６（Ａ））。次に、共通配線１４を覆う形で透明電極１
５を、例えばＩＴＯ（酸化インジウム錫）、酸化錫、イ
ンジウムリンなどの可視光に対して透過率が５０％以上
となり、比抵抗が５００μΩ・ｃｍ以下の材料を用いて
形成する（図６（Ａ´））。以下の製造工程は実施の形
態１と同様である。
【００２１】以上の工程により、実施の形態３における
負荷容量を共通配線１４で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態３では、実施の形態１と同様
に、共通配線１４が形成されているため、ＴＦＴ−ＬＣ
Ｄに必要な負荷容量は、ほとんど共通配線１４と画素電
極１２の重なり部分の容量で形成できる。したがって、
画素電極１２と１行前のゲート電極２は、この部分から
の漏れ光を遮光するだけでよく、少なくとも重なってさ
えいればよい。従って、画素電極１２と１行前のゲート
電極２の重なりは非常に小さくできるので、ゲート配線
の負荷容量はほとんど増大しない。よってゲート電極２
の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、ゲ
ート電極幅が増加して開口率が低下することがない。更
に、共通配線１４と透明電極１５とを組み合わせること
により、共通配線１４に要求される抵抗値は、共通配線
１４で得られ、負荷容量として必要な面積は、透明電極
１５で形成でき、共通配線１４の幅を細くしながら、必
要な負荷容量値を確保できるため、開口率の向上が図ら
れる。
負荷容量を共通配線１４で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態３では、実施の形態１と同様
に、共通配線１４が形成されているため、ＴＦＴ−ＬＣ
Ｄに必要な負荷容量は、ほとんど共通配線１４と画素電
極１２の重なり部分の容量で形成できる。したがって、
画素電極１２と１行前のゲート電極２は、この部分から
の漏れ光を遮光するだけでよく、少なくとも重なってさ
えいればよい。従って、画素電極１２と１行前のゲート
電極２の重なりは非常に小さくできるので、ゲート配線
の負荷容量はほとんど増大しない。よってゲート電極２
の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、ゲ
ート電極幅が増加して開口率が低下することがない。更
に、共通配線１４と透明電極１５とを組み合わせること
により、共通配線１４に要求される抵抗値は、共通配線
１４で得られ、負荷容量として必要な面積は、透明電極
１５で形成でき、共通配線１４の幅を細くしながら、必
要な負荷容量値を確保できるため、開口率の向上が図ら
れる。
【００２２】実施の形態４．図７は、この発明の実施の
形態４によるＴＦＴ−ＬＣＤを示す平面図、図８はその
製造方法を示すＡ−Ａ′断面の断面図である。図におい
て、１〜６、８〜１２は実施の形態１におけるものと同
一のものであり、その説明を省略する。１６は共通配線
１１を覆うように形成され、ｎ−１番目のゲート電極と
は重なっていない画素電極である。１７は画素電極１６
と接続され、ｎ−１番目のゲート電極２と重なるように
形成された容量用電極である。
形態４によるＴＦＴ−ＬＣＤを示す平面図、図８はその
製造方法を示すＡ−Ａ′断面の断面図である。図におい
て、１〜６、８〜１２は実施の形態１におけるものと同
一のものであり、その説明を省略する。１６は共通配線
１１を覆うように形成され、ｎ−１番目のゲート電極と
は重なっていない画素電極である。１７は画素電極１６
と接続され、ｎ−１番目のゲート電極２と重なるように
形成された容量用電極である。
【００２３】以下、製造方法について図８にしたがって
説明する。図８（Ａ）、図８（Ｂ）の工程は、実施の形
態１と同様であり、その説明を割愛する。図８（Ａ）、
図８（Ｂ）の工程を行った後、画素電極１６を、共通配
線１１を覆うようにのみ形成する（図８（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成するが、こ
のとき、画素電極１６と接続し、ｎ−１番目のゲート電
極配線２と重なるように容量用電極１７を形成する。こ
れにより、ｎ−１番目のゲート電極２と画素電極１６と
の間に容量を形成する。以下の工程（図８（Ｄ））、
（図８（Ｅ））は実施の形態１と同様である。以上の工
程により、本発明による負荷容量を共通配線１１で形成
すると同時に、画素電極１６を１行前のゲート電極２と
重ねたＴＦＴ−ＬＣＤが形成でき、ゲート電極幅を増大
させる必要がない。
説明する。図８（Ａ）、図８（Ｂ）の工程は、実施の形
態１と同様であり、その説明を割愛する。図８（Ａ）、
図８（Ｂ）の工程を行った後、画素電極１６を、共通配
線１１を覆うようにのみ形成する（図８（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成するが、こ
のとき、画素電極１６と接続し、ｎ−１番目のゲート電
極配線２と重なるように容量用電極１７を形成する。こ
れにより、ｎ−１番目のゲート電極２と画素電極１６と
の間に容量を形成する。以下の工程（図８（Ｄ））、
（図８（Ｅ））は実施の形態１と同様である。以上の工
程により、本発明による負荷容量を共通配線１１で形成
すると同時に、画素電極１６を１行前のゲート電極２と
重ねたＴＦＴ−ＬＣＤが形成でき、ゲート電極幅を増大
させる必要がない。
【００２４】実施の形態５．図９、図１０は、この発明
の実施の形態５による正スタガ構造のＴＦＴ−ＬＣＤの
製造方法を示す断面図である。実施の形態５は、ゲート
電極２がソース・ドレイン領域６より上に形成されて、
上下逆転された構造のもので、実施の形態１と同様に共
通配線１１と画素電極１２が重なり、画素電極１２の一
部とｎ−１番目のゲート電極２が重なるように形成され
ている。図９は、ドレイン電極９と画素電極１２が接続
されている構造、図１０は、ドレイン電極が画素電極と
共用されて形成されている構造のものの製造方法を示し
ている。
の実施の形態５による正スタガ構造のＴＦＴ−ＬＣＤの
製造方法を示す断面図である。実施の形態５は、ゲート
電極２がソース・ドレイン領域６より上に形成されて、
上下逆転された構造のもので、実施の形態１と同様に共
通配線１１と画素電極１２が重なり、画素電極１２の一
部とｎ−１番目のゲート電極２が重なるように形成され
ている。図９は、ドレイン電極９と画素電極１２が接続
されている構造、図１０は、ドレイン電極が画素電極と
共用されて形成されている構造のものの製造方法を示し
ている。
【００２５】次に、図９のＴＦＴ−ＬＣＤの製造方法に
ついて説明する。ガラス基板１上に画素電極２を形成す
る（図９（Ａ））。次いで、ソース配線８及びドレイン
電極９をドレイン電極９の一部が画素電極１２に重なる
ように形成し、この上にｎ+ アモルファスシリコン６を
堆積して、所定の形状にしてソース・ドレイン領域を形
成する（図９（Ｂ））。次いで、ｎ+ アモルファスシリ
コン６上及びガラス基板１上にアモルファスシリコン５
を堆積する（図９（Ｃ））。次いで、ゲート絶縁膜４を
全面に形成した（図９（Ｄ））後、ゲート絶縁膜４を介
して画素電極１２上に共通配線１１を、またゲート電極
２をアモルファスシリコン５上及び画素電極１２と一部
が重なるように形成し、そして、保護膜１０を全面に形
成する（図９（Ｅ））。次に、図１０のＴＦＴ−ＬＣＤ
の製造方法について説明する。ガラス基板１上にソース
配線８を形成する（図１０（Ａ））。次いで、ガラス基
板１上に画素電極１２を形成し、この画素電極１２上及
びソース電極８上にｎ+ アモルファスシリコン６を堆積
して、所定の形状にしてソース・ドレイン領域を形成す
る（図１０（Ｂ））。以下図１０（Ｃ）〜（Ｅ）の工程
は、図９（Ｃ）〜（Ｅ）の工程と同じである。この構造
のＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果
がある。また、この実施の形態においても実施の形態２
〜４の構造にすることができるのは言うまでもない。
ついて説明する。ガラス基板１上に画素電極２を形成す
る（図９（Ａ））。次いで、ソース配線８及びドレイン
電極９をドレイン電極９の一部が画素電極１２に重なる
ように形成し、この上にｎ+ アモルファスシリコン６を
堆積して、所定の形状にしてソース・ドレイン領域を形
成する（図９（Ｂ））。次いで、ｎ+ アモルファスシリ
コン６上及びガラス基板１上にアモルファスシリコン５
を堆積する（図９（Ｃ））。次いで、ゲート絶縁膜４を
全面に形成した（図９（Ｄ））後、ゲート絶縁膜４を介
して画素電極１２上に共通配線１１を、またゲート電極
２をアモルファスシリコン５上及び画素電極１２と一部
が重なるように形成し、そして、保護膜１０を全面に形
成する（図９（Ｅ））。次に、図１０のＴＦＴ−ＬＣＤ
の製造方法について説明する。ガラス基板１上にソース
配線８を形成する（図１０（Ａ））。次いで、ガラス基
板１上に画素電極１２を形成し、この画素電極１２上及
びソース電極８上にｎ+ アモルファスシリコン６を堆積
して、所定の形状にしてソース・ドレイン領域を形成す
る（図１０（Ｂ））。以下図１０（Ｃ）〜（Ｅ）の工程
は、図９（Ｃ）〜（Ｅ）の工程と同じである。この構造
のＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果
がある。また、この実施の形態においても実施の形態２
〜４の構造にすることができるのは言うまでもない。
【００２６】実施の形態６．図１１は、この発明の実施
の形態６によるコプレナ型構造のＴＦＴ−ＬＣＤの製造
方法を示す断面図である。１９はソース・ドレイン領域
が一部に形成された多結晶シリコン、２０はゲート電極
２及び共通配線１１上を含む全面に堆積された絶縁膜で
ある。実施の形態６は、ゲート電極２をソース・ドレイ
ン領域上に形成し、かつ画素電極１２を、共通配線１１
を覆うと共にゲート電極２上に一部が重なるように形成
したものである。
の形態６によるコプレナ型構造のＴＦＴ−ＬＣＤの製造
方法を示す断面図である。１９はソース・ドレイン領域
が一部に形成された多結晶シリコン、２０はゲート電極
２及び共通配線１１上を含む全面に堆積された絶縁膜で
ある。実施の形態６は、ゲート電極２をソース・ドレイ
ン領域上に形成し、かつ画素電極１２を、共通配線１１
を覆うと共にゲート電極２上に一部が重なるように形成
したものである。
【００２７】次に、製造方法について、図１１により説
明する。ガラス基板１上に多結晶シリコン１９を堆積す
る（図１１（Ａ））。次に多結晶シリコン１９を熱酸化
してゲート絶縁膜４を形成する（図１１（Ｂ））。多結
晶シリコン１９上及びガラス基板１上にゲート電極２及
び共通配線１１を形成する（図１１（Ｃ））。全面に絶
縁膜２０を堆積した後、絶縁膜２０を介して共通配線１
１を覆うと共にゲート電極２に一部が重なるように画素
電極１２を形成する（図１１（Ｄ））。次いで、ソース
配線８及びドレイン電極９を形成した後、全面にわたっ
て保護膜１０を形成する（図１１（Ｅ））。この構造の
ＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果が
ある。また、この実施の形態においても実施の形態２〜
４の構造にすることができるのは言うまでもない。
明する。ガラス基板１上に多結晶シリコン１９を堆積す
る（図１１（Ａ））。次に多結晶シリコン１９を熱酸化
してゲート絶縁膜４を形成する（図１１（Ｂ））。多結
晶シリコン１９上及びガラス基板１上にゲート電極２及
び共通配線１１を形成する（図１１（Ｃ））。全面に絶
縁膜２０を堆積した後、絶縁膜２０を介して共通配線１
１を覆うと共にゲート電極２に一部が重なるように画素
電極１２を形成する（図１１（Ｄ））。次いで、ソース
配線８及びドレイン電極９を形成した後、全面にわたっ
て保護膜１０を形成する（図１１（Ｅ））。この構造の
ＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果が
ある。また、この実施の形態においても実施の形態２〜
４の構造にすることができるのは言うまでもない。
【００２８】以上の実施の形態１〜６におけるゲート絶
縁膜としては、ＳｉＮ、ＳｉＯ2 、酸化Ｔａ、酸化Ｔ
ｉ、酸化Ａｌ、酸化Ｃｒあるいはこれらを積層した膜の
いずれを用いてもよい。また、ＴＦＴを形成する半導体
材料としては、アモルファスシリコンだけでなく、多結
晶シリコン、Ｃｄ−Ｓｅでも同様である。
縁膜としては、ＳｉＮ、ＳｉＯ2 、酸化Ｔａ、酸化Ｔ
ｉ、酸化Ａｌ、酸化Ｃｒあるいはこれらを積層した膜の
いずれを用いてもよい。また、ＴＦＴを形成する半導体
材料としては、アモルファスシリコンだけでなく、多結
晶シリコン、Ｃｄ−Ｓｅでも同様である。
【００２９】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。絶縁性
基板上に形成された複数のゲート電極及び隣接するゲー
ト電極間に配置された補助容量用の共通配線と、絶縁性
基板上に形成されたゲート絶縁膜を介してゲート電極の
少なくとも一部を覆うように形成された少なくとも一層
の半導体材料膜と、この半導体材料膜に形成されたソー
ス領域及びドレイン領域と、ゲート絶縁膜上に形成さ
れ、共通配線を覆うように形成された画素電極と、この
画素電極に接続されると共に隣接するゲート電極上に一
部が重なるように形成された容量用電極と、ソース領域
及びドレイン領域上にそれぞれ設けられたソース電極及
びドレイン電極を備え、画素電極と共通配線との重なり
によって容量が得られるので、容量用電極と隣接するゲ
ート電極との重なりを小さくすることができ、このため
ゲート電極の負荷容量を増大させることなく、ゲート信
号の遅延時間を短くできる。さらに、容量用電極は、画
素電極を延在したものであるので、画素電極と隣接する
ゲート電極との間隔をなくすることができ、開口率が高
く、消費電力を小さいものにすることができる。
れているので、以下に示すような効果を奏する。絶縁性
基板上に形成された複数のゲート電極及び隣接するゲー
ト電極間に配置された補助容量用の共通配線と、絶縁性
基板上に形成されたゲート絶縁膜を介してゲート電極の
少なくとも一部を覆うように形成された少なくとも一層
の半導体材料膜と、この半導体材料膜に形成されたソー
ス領域及びドレイン領域と、ゲート絶縁膜上に形成さ
れ、共通配線を覆うように形成された画素電極と、この
画素電極に接続されると共に隣接するゲート電極上に一
部が重なるように形成された容量用電極と、ソース領域
及びドレイン領域上にそれぞれ設けられたソース電極及
びドレイン電極を備え、画素電極と共通配線との重なり
によって容量が得られるので、容量用電極と隣接するゲ
ート電極との重なりを小さくすることができ、このため
ゲート電極の負荷容量を増大させることなく、ゲート信
号の遅延時間を短くできる。さらに、容量用電極は、画
素電極を延在したものであるので、画素電極と隣接する
ゲート電極との間隔をなくすることができ、開口率が高
く、消費電力を小さいものにすることができる。
【００３０】さらに、共通配線に透明でかつ導電性のあ
る材料を用いているため、共通配線部分での開口率低下
がなく、より高い開口率が得られる。加えて、共通配線
に接して、共通配線を覆うように透明電極が設けられ、
共通配線と透明電極とを組み合わせることにより、共通
配線の幅を細くしながら、必要な負荷容量値を透明電極
で確保できるため、開口率の向上が図られる。
る材料を用いているため、共通配線部分での開口率低下
がなく、より高い開口率が得られる。加えて、共通配線
に接して、共通配線を覆うように透明電極が設けられ、
共通配線と透明電極とを組み合わせることにより、共通
配線の幅を細くしながら、必要な負荷容量値を透明電極
で確保できるため、開口率の向上が図られる。
【００３１】また、この発明に係わる液晶ディスプレイ
装置の製造方法においては、絶縁性基板上に複数のゲー
ト電極を形成する第一の工程と、隣接するゲート電極間
に配置されるよう共通配線を形成する第二の工程と、ゲ
ート電極及び共通配線上を含む絶縁性基板上にゲート絶
縁膜を形成する第三の工程と、少なくとも一層の半導体
材料膜を順次形成する第四の工程と、ゲート絶縁膜を介
して共通配線を覆うと共に隣接するゲート電極に一部が
重なるように画素電極を形成する第五の工程と、半導体
材料膜をエッチングしてソース領域及びドレイン領域を
形成する第六の工程を含むので、画素電極とゲート電極
との重なりを小さくすることができ、このためゲート電
極の負荷容量を増大させることなく、ゲート信号の遅延
時間を短くし、また、開口率が高く、消費電力を小さく
した液晶ディスプレイ装置とすることができる。また、
共通配線を覆うように透明電極を形成する第七の工程を
含み、第七の工程は、第二の工程の終了後、第三の工程
の前に行われるので、共通配線と透明電極とを組み合わ
せることにより、共通配線の幅を細くしながら、必要な
負荷容量値を透明電極で確保でき、開口率の向上が図ら
れる。
装置の製造方法においては、絶縁性基板上に複数のゲー
ト電極を形成する第一の工程と、隣接するゲート電極間
に配置されるよう共通配線を形成する第二の工程と、ゲ
ート電極及び共通配線上を含む絶縁性基板上にゲート絶
縁膜を形成する第三の工程と、少なくとも一層の半導体
材料膜を順次形成する第四の工程と、ゲート絶縁膜を介
して共通配線を覆うと共に隣接するゲート電極に一部が
重なるように画素電極を形成する第五の工程と、半導体
材料膜をエッチングしてソース領域及びドレイン領域を
形成する第六の工程を含むので、画素電極とゲート電極
との重なりを小さくすることができ、このためゲート電
極の負荷容量を増大させることなく、ゲート信号の遅延
時間を短くし、また、開口率が高く、消費電力を小さく
した液晶ディスプレイ装置とすることができる。また、
共通配線を覆うように透明電極を形成する第七の工程を
含み、第七の工程は、第二の工程の終了後、第三の工程
の前に行われるので、共通配線と透明電極とを組み合わ
せることにより、共通配線の幅を細くしながら、必要な
負荷容量値を透明電極で確保でき、開口率の向上が図ら
れる。
【図１】 この発明の実施の形態１によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図２】 この発明の実施の形態１によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図３】 この発明の実施の形態２によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図４】 この発明の実施の形態２によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図５】 この発明の実施の形態３によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図６】 この発明の実施の形態３によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図７】 この発明の実施の形態４によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図８】 この発明の実施の形態４によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図９】 この発明の実施の形態５によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図１０】 この発明の実施の形態５によるＴＦＴ−Ｌ
ＣＤの製造方法を示す断面図である。
ＣＤの製造方法を示す断面図である。
【図１１】 この発明の実施の形態６によるＴＦＴ−Ｌ
ＣＤの製造方法を示す断面図である。
ＣＤの製造方法を示す断面図である。
【図１２】 従来のＣＳオンゲート方式ＴＦＴ−ＬＣＤ
を示す平面図である。
を示す平面図である。
【図１３】 従来のＣＳオンゲート方式ＴＦＴ−ＬＣＤ
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１４】 従来のＣＳ共通配線方式ＴＦＴ−ＬＣＤを
示す平面図である。
示す平面図である。
【図１５】 従来のＣＳ共通配線方式ＴＦＴ−ＬＣＤの
製造方法を示す断面図である。
製造方法を示す断面図である。
１ ガラス基板、２ ゲート電極、４ ゲート絶縁膜、
５ アモルファスシリコン、６ ｎ+ アモルファスシリ
コン、１２，１６ 画素電極、８ ソース配線、９ ド
レイン電極、１０ 保護膜、１１，１３，１４ 共通配
線、１５ 透明電極、１７ 容量用電極
５ アモルファスシリコン、６ ｎ+ アモルファスシリ
コン、１２，１６ 画素電極、８ ソース配線、９ ド
レイン電極、１０ 保護膜、１１，１３，１４ 共通配
線、１５ 透明電極、１７ 容量用電極
Claims (16)
- 【請求項１】 絶縁性基板、この絶縁性基板上に形成さ
れた複数のゲート電極、上記絶縁性基板上に形成され、
隣接するゲート電極間に配置された補助容量用の共通配
線、上記ゲート電極上及び共通配線上を含む絶縁性基板
上に形成されたゲート絶縁膜、このゲート絶縁膜を介し
て上記ゲート電極の少なくとも一部を覆うように形成さ
れた少なくとも一層の半導体材料膜、この半導体材料膜
に形成されたソース領域及びドレイン領域、上記ゲート
絶縁膜上に形成され、上記共通配線を覆うように形成さ
れた画素電極、この画素電極に接続されると共にゲート
絶縁膜を介して隣接するゲート電極上に一部が重なるよ
うに形成された容量用電極、上記ソース領域及びドレイ
ン領域上にそれぞれ設けられたソース電極及びドレイン
電極を備えたことを特徴とする液晶ディスプレイ装置。 - 【請求項２】 絶縁性基板、この絶縁性基板上に形成さ
れた画素電極、この画素電極に接続された容量用電極、
上記絶縁性基板上に形成された少なくとも一層の半導体
材料膜、この半導体材料膜に形成されたソース領域及び
ドレイン領域、上記半導体材料膜上及び画素電極上及び
容量用電極上を含む絶縁性基板上に形成されたゲート絶
縁膜、上記半導体材料膜上を含むゲート絶縁膜上に形成
された複数のゲート電極、上記ゲート絶縁膜上に形成さ
れ、隣接するゲート電極間に配置された補助容量用の共
通配線を備え、上記共通配線は、ゲート絶縁膜を介して
上記画素電極上に配置されると共に、容量用電極は、ゲ
ート絶縁膜を介して隣接するゲート電極に一部が重なる
ように形成されていることを特徴とする液晶ディスプレ
イ装置。 - 【請求項３】 絶縁性基板、この絶縁性基板上に形成さ
れたソース領域及びドレイン領域を有する半導体材料
膜、この半導体材料膜の上面及び側面を覆うように形成
されたゲート絶縁膜、このゲート絶縁膜上を含む上記絶
縁性基板上に形成された複数のゲート電極、上記絶縁性
基板上に形成され、隣接するゲート電極間に配置された
補助容量用の共通配線、上記ゲート絶縁膜上及びゲート
電極上及び共通配線上を含む絶縁性基板上に形成された
絶縁膜、この絶縁膜上に形成され、上記共通配線を覆う
ように形成された画素電極、上記絶縁膜上に形成され、
上記画素電極に接続されると共に隣接するゲート電極上
に一部が重なるように形成された容量用電極を備えたこ
とを特徴とする液晶ディスプレイ装置。 - 【請求項４】 容量用電極は、画素電極を延在したもの
であることを特徴とする請求項１ないし請求項３のいず
れか一項記載の液晶ディスプレイ装置。 - 【請求項５】 ゲート電極と共通配線とは、同じ材料が
用いられていることを特徴とする請求項１ないし請求項
４のいずれか一項記載の液晶ディスプレイ装置。 - 【請求項６】 共通配線は、透明材料を用いていること
を特徴とする請求項１ないし請求項４のいずれか一項記
載の液晶ディスプレイ装置。 - 【請求項７】 共通配線の透明材料は、可視光に対して
透過率が５０％以上でかつ比抵抗が５００μΩ・ｃｍ以
下の材料が用いられていることを特徴とする請求項６記
載の液晶ディスプレイ装置。 - 【請求項８】 共通配線の透明材料は、酸化インジウム
錫、酸化錫、インジウムリンのいずれかであることを特
徴とする請求項６または請求項７記載の液晶ディスプレ
イ装置。 - 【請求項９】 共通配線に接して、共通配線を覆うよう
に透明電極が設けられていることを特徴とする請求項１
ないし請求項５のいずれか一項記載の液晶ディスプレイ
装置。 - 【請求項１０】 共通配線を覆う透明電極は、可視光に
対して透過率が５０％以上でかつ比抵抗が５００μΩ・
ｃｍ以下の材料が用いられていることを特徴とする請求
項９記載の液晶ディスプレイ装置。 - 【請求項１１】 共通配線を覆う透明電極は、酸化イン
ジウム錫、酸化錫、インジウムリンのいずれかの材料を
用いていることを特徴とする請求項９または請求項１０
記載の液晶ディスプレイ装置。 - 【請求項１２】 半導体材料膜は、非晶質シリコン膜で
あることを特徴とする請求項１ないし請求項１１のいず
れか一項記載の液晶ディスプレイ装置。 - 【請求項１３】 半導体材料膜は、多結晶シリコン膜で
あることを特徴とする請求項１ないし請求項１１のいず
れか一項記載の液晶ディスプレイ装置。 - 【請求項１４】 絶縁性基板上に複数のゲート電極を形
成する第一の工程、隣接するゲート電極間に配置される
よう共通配線を形成する第二の工程、ゲート電極上及び
共通配線上を含む絶縁性基板上にゲート絶縁膜を形成す
る第三の工程、少なくとも一層の半導体材料膜を形成す
る第四の工程、ゲート絶縁膜を介して共通配線を覆うと
共に隣接するゲート電極に一部が重なるように画素電極
を形成する第五の工程、半導体材料膜をエッチングして
ソース領域及びドレイン領域を形成する第六の工程を含
むことを特徴とする液晶ディスプレイ装置の製造方法。 - 【請求項１５】 第一の工程と第二の工程は、同時に行
われることを特徴とする請求項１４記載の液晶ディスプ
レイ装置の製造方法。 - 【請求項１６】 共通配線を覆うように透明電極を形成
する第七の工程を含み、第七の工程は、第二の工程の終
了後、第三の工程の前に行われることを特徴とする請求
項１４または請求項１５記載の液晶ディスプレイ装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144596A JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
| TW086104135A TW408244B (en) | 1996-11-13 | 1997-04-01 | Liquid crystal displaying apparatus and manufacturing method therefor |
| KR1019970018494A KR100264391B1 (ko) | 1996-11-13 | 1997-05-13 | 액정디스플레이장치 및 그 제조방법 |
| US08/865,071 US20010045995A1 (en) | 1996-11-13 | 1997-05-29 | Liquid crystal display and manufacturing method therfor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144596A JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142630A true JPH10142630A (ja) | 1998-05-29 |
| JP3279939B2 JP3279939B2 (ja) | 2002-04-30 |
Family
ID=17896985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144596A Expired - Lifetime JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010045995A1 (ja) |
| JP (1) | JP3279939B2 (ja) |
| KR (1) | KR100264391B1 (ja) |
| TW (1) | TW408244B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092377A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | 半導体装置及び表示装置 |
| JP2004133422A (ja) * | 2002-09-03 | 2004-04-30 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| KR100463869B1 (ko) * | 2001-12-28 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN1324389C (zh) * | 2003-03-12 | 2007-07-04 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
| KR100806891B1 (ko) * | 2001-07-10 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| WO2011040085A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| WO2013014885A1 (ja) * | 2011-07-25 | 2013-01-31 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル |
| CN108646489A (zh) * | 2018-06-06 | 2018-10-12 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示器及移动终端 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
| KR100646778B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시장치 |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| JP2001242477A (ja) * | 2000-03-01 | 2001-09-07 | Hitachi Ltd | 液晶表示装置 |
| US6624856B2 (en) * | 2000-07-07 | 2003-09-23 | Casio Computer Co., Ltd. | Liquid crystal display device having thin film transistors for reducing leak current |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG118117A1 (en) | 2001-02-28 | 2006-01-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100796749B1 (ko) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| KR100881358B1 (ko) * | 2001-12-28 | 2009-02-04 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| TWI277935B (en) * | 2004-01-06 | 2007-04-01 | Hannstar Display Corp | Pixel structure and exposure method thereof |
| US20100271564A1 (en) * | 2007-12-20 | 2010-10-28 | Yukinobu Nakata | Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate |
| KR101385744B1 (ko) | 2007-12-27 | 2014-04-17 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판 |
| KR101540341B1 (ko) * | 2008-10-17 | 2015-07-30 | 삼성전자주식회사 | 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법 |
| AU2010344521B2 (en) * | 2010-01-29 | 2013-10-10 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| KR102371386B1 (ko) * | 2015-11-27 | 2022-03-08 | 엘지디스플레이 주식회사 | 수평 전계형 액정 표시장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
| JPH05265036A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301059A (ja) * | 1993-03-04 | 1994-10-28 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07140489A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 液晶表示装置 |
-
1996
- 1996-11-13 JP JP30144596A patent/JP3279939B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-01 TW TW086104135A patent/TW408244B/zh not_active IP Right Cessation
- 1997-05-13 KR KR1019970018494A patent/KR100264391B1/ko not_active Expired - Lifetime
- 1997-05-29 US US08/865,071 patent/US20010045995A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
| JPH05265036A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301059A (ja) * | 1993-03-04 | 1994-10-28 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07140489A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 液晶表示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092377A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | 半導体装置及び表示装置 |
| KR100806891B1 (ko) * | 2001-07-10 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100463869B1 (ko) * | 2001-12-28 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2004133422A (ja) * | 2002-09-03 | 2004-04-30 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| US7652740B2 (en) | 2002-09-03 | 2010-01-26 | Lg Display Co., Ltd. | Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof |
| CN1324389C (zh) * | 2003-03-12 | 2007-07-04 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
| WO2011040085A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| US9551910B2 (en) | 2009-10-02 | 2017-01-24 | Unified Innovative Technology, Llc | Active matrix substrate and display device |
| WO2013014885A1 (ja) * | 2011-07-25 | 2013-01-31 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル |
| CN108646489A (zh) * | 2018-06-06 | 2018-10-12 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示器及移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100264391B1 (ko) | 2000-08-16 |
| KR19980041737A (ko) | 1998-08-17 |
| TW408244B (en) | 2000-10-11 |
| US20010045995A1 (en) | 2001-11-29 |
| JP3279939B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3279939B2 (ja) | 液晶ディスプレイ装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH1031235A (ja) | 液晶表示装置 | |
| TWI238278B (en) | Liquid crystal display device | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| JP4916461B2 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09258270A (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
| JP2009104108A (ja) | 液晶表示装置及び電子機器 | |
| JP4275038B2 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH10253988A (ja) | 液晶表示装置 | |
| US20060157705A1 (en) | Thin film transistor array panel | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JPH10133227A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JP3216640B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP3049022B2 (ja) | 液晶表示装置 | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH11212120A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |