JPH08320794A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH08320794A JPH08320794A JP7124894A JP12489495A JPH08320794A JP H08320794 A JPH08320794 A JP H08320794A JP 7124894 A JP7124894 A JP 7124894A JP 12489495 A JP12489495 A JP 12489495A JP H08320794 A JPH08320794 A JP H08320794A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- privileged
- nest
- signal
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】多重の特権割り込み処理機能をもつマイクロプ
ロセッサを提供する。 【構成】特権割り込みの処理プログラム実行中を示す特
権モード信号ＳＶＭＯＤＥを出力するＳＶＭＯＤＥ発生
回路９と、プログラム設定されたマスク信号Ｑおよび特
権モード信号ＳＶＭＯＤＥの論理積出力により割り込み
受け付けを禁止する割り込み禁止回路１４とを有するマ
イクロプロセッサ１において、マスク信号Ｑのプログラ
ム設定により特権割り込み処理中に受け付けられたユー
ザ割り込み処理中に更に多重の特権割り込み要求を受け
付け、この多重の特権割り込み処理から復帰するとき下
位レベルの特権割り込み処理に復帰しないネスト制御を
する割り込みネスト制御回路８と、特権割り込み処理の
最大ネストレベルを検出し割り込み受け付けを禁止する
信号を出力する最大ネストレベル検出回路１１とを備え
る。
ロセッサを提供する。 【構成】特権割り込みの処理プログラム実行中を示す特
権モード信号ＳＶＭＯＤＥを出力するＳＶＭＯＤＥ発生
回路９と、プログラム設定されたマスク信号Ｑおよび特
権モード信号ＳＶＭＯＤＥの論理積出力により割り込み
受け付けを禁止する割り込み禁止回路１４とを有するマ
イクロプロセッサ１において、マスク信号Ｑのプログラ
ム設定により特権割り込み処理中に受け付けられたユー
ザ割り込み処理中に更に多重の特権割り込み要求を受け
付け、この多重の特権割り込み処理から復帰するとき下
位レベルの特権割り込み処理に復帰しないネスト制御を
する割り込みネスト制御回路８と、特権割り込み処理の
最大ネストレベルを検出し割り込み受け付けを禁止する
信号を出力する最大ネストレベル検出回路１１とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
関し、特に特権割り込み処理機能を持つマイクロプロセ
ッサに関する。
関し、特に特権割り込み処理機能を持つマイクロプロセ
ッサに関する。
【０００２】
【従来の技術】従来、この種のマイクロプロセッサは、
たとえば、特開平１−１８４５４５号公報に示されるよ
うに、ユーザの作成した応用プログラムのデバッグを効
率よく行うエミュレーション装置などに用いられてい
る。
たとえば、特開平１−１８４５４５号公報に示されるよ
うに、ユーザの作成した応用プログラムのデバッグを効
率よく行うエミュレーション装置などに用いられてい
る。
【０００３】エミュレーション装置は、ユーザの作成し
た応用プログラムのデバッグを効率よく行うための装置
でユーザの応用システムと接続して応用プログラムを実
時間で実行（以後、この状態をユーザモードと呼ぶ）で
き、応用プログラム実行中に特権割り込み要求によりユ
ーザモードを中断（以後、この状態を特権モードと呼
ぶ）し、その時のメモリまたはレジスタの内容の表示ま
たは書き換え，暴走した応用プログラムの停止，等の特
権割り込み処理機能を持っている。
た応用プログラムのデバッグを効率よく行うための装置
でユーザの応用システムと接続して応用プログラムを実
時間で実行（以後、この状態をユーザモードと呼ぶ）で
き、応用プログラム実行中に特権割り込み要求によりユ
ーザモードを中断（以後、この状態を特権モードと呼
ぶ）し、その時のメモリまたはレジスタの内容の表示ま
たは書き換え，暴走した応用プログラムの停止，等の特
権割り込み処理機能を持っている。
【０００４】図１１は、従来のマイクロプロセッサを用
いたエミュレーション装置の一部分を示す部分構成図で
ある。
いたエミュレーション装置の一部分を示す部分構成図で
ある。
【０００５】図１１を参照すると、このエミュレーショ
ン装置は、特権割り込み要求信号ＳＶＩを入力し、特権
割り込み受付時からその復帰命令が実行されるまでの間
アクティブになる特権モード信号ＳＶＭＯＤＥを出力
し、この特権モード信号ＳＶＭＯＤＥの入力により全て
の割り込みを禁止する割り込み禁止回路１４を持つマイ
クロプロセッサ２４と、このマイクロプロセッサに特権
割り込み要求信号ＳＶＩを出力するブレーク回路２と、
モニタプログラムを格納するモニタメモリ３と、応用プ
ログラムを格納するユーザメモリ４とから構成される。
ン装置は、特権割り込み要求信号ＳＶＩを入力し、特権
割り込み受付時からその復帰命令が実行されるまでの間
アクティブになる特権モード信号ＳＶＭＯＤＥを出力
し、この特権モード信号ＳＶＭＯＤＥの入力により全て
の割り込みを禁止する割り込み禁止回路１４を持つマイ
クロプロセッサ２４と、このマイクロプロセッサに特権
割り込み要求信号ＳＶＩを出力するブレーク回路２と、
モニタプログラムを格納するモニタメモリ３と、応用プ
ログラムを格納するユーザメモリ４とから構成される。
【０００６】特権割り込み要求ＳＶＩは、応用プログラ
ム実行中のどの時点においても受け付けるための最優先
の割り込み要求であり、モニタプログラム実行のため、
特権モード中は全ての割り込み要求は禁止される。
ム実行中のどの時点においても受け付けるための最優先
の割り込み要求であり、モニタプログラム実行のため、
特権モード中は全ての割り込み要求は禁止される。
【０００７】また、図１２は、ＤＣモータを制御する応
用システムの一部分を示す部分構成図である。図１１の
エミュレーション対象のユーザシステム例として示す。
マイクロプロセッサ２４のポート出力がローパスフィル
タ１８の入力に接続され、ローパスフィルタ１８の出力
はＤＣモータ１９の電源電圧となっている。このシステ
ムではタイマーを用いて一定間隔で割り込み要求を発生
させ、その割り込み処理ルーチンでポートの出力を変化
させている。
用システムの一部分を示す部分構成図である。図１１の
エミュレーション対象のユーザシステム例として示す。
マイクロプロセッサ２４のポート出力がローパスフィル
タ１８の入力に接続され、ローパスフィルタ１８の出力
はＤＣモータ１９の電源電圧となっている。このシステ
ムではタイマーを用いて一定間隔で割り込み要求を発生
させ、その割り込み処理ルーチンでポートの出力を変化
させている。
【０００８】次に、図１１および１２を参照して、この
従来のマイクロプロセッサを用いたエミュレーション装
置の動作を具体的に説明する。
従来のマイクロプロセッサを用いたエミュレーション装
置の動作を具体的に説明する。
【０００９】応用プログラムはユーザメモリ４に格納さ
れており、ユーザモード中は特権モードを表すＳＶＭＯ
ＤＥ信号は“０”レベルであるため、ユーザメモリ４上
の応用プログラムが実行される。
れており、ユーザモード中は特権モードを表すＳＶＭＯ
ＤＥ信号は“０”レベルであるため、ユーザメモリ４上
の応用プログラムが実行される。
【００１０】応用プログラム実行中にユーザが設定した
条件の成立、または、外部からの要求により、ユーザモ
ードから特権モードに遷移させるためにブレーク回路２
より特権割り込み要求信号ＳＶＩが発生し、マイクロプ
ロセッサ２４に入力される。マイクロプロセッサ２４は
特権割り込みを受け付けると特権モード信号ＳＶＭＯＤ
Ｅを“１”レベルとする。これにより、モニタメモリ３
に格納されたモニタプログラムが実行され、特権モード
となる。また、マイクロプロセッサ２４内部の割り込み
禁止回路１４は入力であるＳＶＭＯＤＥ信号が“１”と
なったため割り込みの受け付けを禁止する。
条件の成立、または、外部からの要求により、ユーザモ
ードから特権モードに遷移させるためにブレーク回路２
より特権割り込み要求信号ＳＶＩが発生し、マイクロプ
ロセッサ２４に入力される。マイクロプロセッサ２４は
特権割り込みを受け付けると特権モード信号ＳＶＭＯＤ
Ｅを“１”レベルとする。これにより、モニタメモリ３
に格納されたモニタプログラムが実行され、特権モード
となる。また、マイクロプロセッサ２４内部の割り込み
禁止回路１４は入力であるＳＶＭＯＤＥ信号が“１”と
なったため割り込みの受け付けを禁止する。
【００１１】このとき、デバッグされる図１２の応用シ
ステムは、特権モード遷移後に割り込み禁止状態となる
ため、ポート出力を特権モード遷移直前の値に保持した
まま変化しなくなる。もし、特権モード遷移時にポート
出力が“１”であった場合、ローパスフィルタ１８の出
力は最大電圧となり、ＤＣモータ１９に最大電圧が加わ
ったままとなり、過電圧のためＤＣモータ１９のコイル
が焼き切れるという事も考えられ、重大な問題となって
いた。
ステムは、特権モード遷移後に割り込み禁止状態となる
ため、ポート出力を特権モード遷移直前の値に保持した
まま変化しなくなる。もし、特権モード遷移時にポート
出力が“１”であった場合、ローパスフィルタ１８の出
力は最大電圧となり、ＤＣモータ１９に最大電圧が加わ
ったままとなり、過電圧のためＤＣモータ１９のコイル
が焼き切れるという事も考えられ、重大な問題となって
いた。
【００１２】この特権モード中に割り込み禁止状態にな
るマイクロプロセッサの問題を解決するための一例が、
特開平１−１８４５４５号公報に示されている。
るマイクロプロセッサの問題を解決するための一例が、
特開平１−１８４５４５号公報に示されている。
【００１３】図１３は、同公報発明のマイクロプロセッ
サを用いたエミュレーション装置の部分構成図である。
マイクロプロセッサ２５は、割り込み禁止回路１４への
入力となる特権モード信号をマスクする回路２０と、特
権割り込み以外の割り込み（以後ユーザ割り込みと呼
ぶ）が発生し、そのユーザ割り込みの復帰命令の実行が
終了するまでの間、信号を出力する回路２３と、その信
号により特権モード信号をマスクする回路２１と、特権
モード中の割り込みを許可するモードにするか禁止する
モードにするかを設定するレジスタ１０を有している。
サを用いたエミュレーション装置の部分構成図である。
マイクロプロセッサ２５は、割り込み禁止回路１４への
入力となる特権モード信号をマスクする回路２０と、特
権割り込み以外の割り込み（以後ユーザ割り込みと呼
ぶ）が発生し、そのユーザ割り込みの復帰命令の実行が
終了するまでの間、信号を出力する回路２３と、その信
号により特権モード信号をマスクする回路２１と、特権
モード中の割り込みを許可するモードにするか禁止する
モードにするかを設定するレジスタ１０を有している。
【００１４】次に、図１３を参照して、動作を説明す
る。
る。
【００１５】レジスタ１０に“１”を設定すると、特権
モード中の割り込みを禁止するモードとなり、図１１に
示した従来のマイクロプロセッサ２４と同じ動作とな
る。
モード中の割り込みを禁止するモードとなり、図１１に
示した従来のマイクロプロセッサ２４と同じ動作とな
る。
【００１６】レジスタ１０に“０”を設定すると、特権
モード中の割り込みを許可するモードとなる。２入力Ａ
ＮＤゲート２０の入力の一方がレジスタ１０の出力Ｑで
“０”のため出力は“０”となり信号ＳＶＭＯＤＥの状
態に関わりなく割り込み禁止回路１４は割り込み許可状
態となる。
モード中の割り込みを許可するモードとなる。２入力Ａ
ＮＤゲート２０の入力の一方がレジスタ１０の出力Ｑで
“０”のため出力は“０”となり信号ＳＶＭＯＤＥの状
態に関わりなく割り込み禁止回路１４は割り込み許可状
態となる。
【００１７】ＲＳフリップフロップ２３は、レジスタ１
０の出力Ｑが“１”→“０”となって２入力ＯＲゲート
２２の出力が“０”となっても出力Ｑは“１”を保持し
ている。この状態で、特権割り込み要求ＳＶＩの入力の
より特権割り込みが受け付けられ信号ＳＶＭＯＤＥ０が
“１”となると２入力ＡＮＤゲート２１の出力ＳＶＭＯ
ＤＥも“１”となりモニタメモリ３のモニタプログラム
が実行される。
０の出力Ｑが“１”→“０”となって２入力ＯＲゲート
２２の出力が“０”となっても出力Ｑは“１”を保持し
ている。この状態で、特権割り込み要求ＳＶＩの入力の
より特権割り込みが受け付けられ信号ＳＶＭＯＤＥ０が
“１”となると２入力ＡＮＤゲート２１の出力ＳＶＭＯ
ＤＥも“１”となりモニタメモリ３のモニタプログラム
が実行される。
【００１８】ここでユーザ割り込み要求が発生すると、
その時点で実行中の命令が終了後、モニタプログラムは
中断され、ユーザ割り込み処理が始まり割り込み承認信
号ＩＮＴＡＫが出力される。この信号によりＲＳフリッ
プフロップ２３はリセットされ出力Ｑは“０”となり、
２入力ＡＮＤゲート２１の出力ＳＶＭＯＤＥは“０”と
なりユーザメモリ４の応用プログラムの割り込み処理ル
ーチンへ分岐する。割り込み処理ルーチン実行後割り込
みからの復帰命令を実行し、ユーザ割り込み復帰信号Ｒ
ＥＴＩを出力する。この信号によりＲＳフリップフロッ
プ２３の出力Ｑが“１”となり、信号ＳＶＭＯＤＥが
“１”となりモニタメモリ３のモニタプログラムの実行
が再開される。
その時点で実行中の命令が終了後、モニタプログラムは
中断され、ユーザ割り込み処理が始まり割り込み承認信
号ＩＮＴＡＫが出力される。この信号によりＲＳフリッ
プフロップ２３はリセットされ出力Ｑは“０”となり、
２入力ＡＮＤゲート２１の出力ＳＶＭＯＤＥは“０”と
なりユーザメモリ４の応用プログラムの割り込み処理ル
ーチンへ分岐する。割り込み処理ルーチン実行後割り込
みからの復帰命令を実行し、ユーザ割り込み復帰信号Ｒ
ＥＴＩを出力する。この信号によりＲＳフリップフロッ
プ２３の出力Ｑが“１”となり、信号ＳＶＭＯＤＥが
“１”となりモニタメモリ３のモニタプログラムの実行
が再開される。
【００１９】以上説明したように、レジスタ１０が
“０”に設定されていると特権モード中に割り込み要求
があった場合、割り込みが発生し、ユーザメモリ４上の
応用プログラムの割り込み処理ルーチンを実行すること
ができる。
“０”に設定されていると特権モード中に割り込み要求
があった場合、割り込みが発生し、ユーザメモリ４上の
応用プログラムの割り込み処理ルーチンを実行すること
ができる。
【００２０】
【発明が解決しようとする課題】この従来のマイクロプ
ロセッサを用いたエミュレーション装置では、装置制御
などをユーザ割り込み処理ルーチンで行っている応用シ
ステムのデバッグを行うと、特権モード中に割り込みが
全て禁止状態となるため、実時間での制御ができないと
いう課題があった。
ロセッサを用いたエミュレーション装置では、装置制御
などをユーザ割り込み処理ルーチンで行っている応用シ
ステムのデバッグを行うと、特権モード中に割り込みが
全て禁止状態となるため、実時間での制御ができないと
いう課題があった。
【００２１】また、特開平１−１８４５４５号公報に示
されるマイクロプロセッサを用いたエミュレーション装
置では、特権モード中に発生したユーザ割り込み処理ル
ーチンで応用プログラムが暴走したときにそれを解除す
るために最優先の特権割り込み要求を入力しても、特権
モードを表す信号が特権モード中に発生したユーザ割り
込み処理中もアクティブになっているため、特権モード
中に発生したユーザ割り込み処理中の特権割り込み要求
は受け付けられず、多重に特権モードに遷移できないと
いう課題があった。
されるマイクロプロセッサを用いたエミュレーション装
置では、特権モード中に発生したユーザ割り込み処理ル
ーチンで応用プログラムが暴走したときにそれを解除す
るために最優先の特権割り込み要求を入力しても、特権
モードを表す信号が特権モード中に発生したユーザ割り
込み処理中もアクティブになっているため、特権モード
中に発生したユーザ割り込み処理中の特権割り込み要求
は受け付けられず、多重に特権モードに遷移できないと
いう課題があった。
【００２２】したがって、本発明の目的は、多重の特権
割り込み処理機能をもつマイクロプロセッサを提供する
ことにある。
割り込み処理機能をもつマイクロプロセッサを提供する
ことにある。
【００２３】
【課題を解決するための手段】そのため、本発明による
マイクロプロセッサは、ユーザ割り込み処理を含む応用
プログラム実行中に特権割り込み要求を受け付ける割り
込み処理機能をもち、前記特権割り込みの処理プログラ
ム実行中を示す特権モード信号を出力する信号発生回路
と、プログラム設定されたマスク信号および前記特権モ
ード信号の論理出力により割り込み受け付けを禁止する
割り込み禁止回路とを有するマイクロプロセッサにおい
て、前記マスク信号のプログラム設定により前記特権割
り込み処理中に受け付けられた前記ユーザ割り込み処理
中に多重の特権割り込み要求を受け付け、この多重の特
権割り込み処理から復帰するとき下位レベルの特権割り
込み処理に復帰しないネスト制御をする割り込みネスト
制御回路と、前記特権割り込み処理の最大ネストレベル
を検出し前記論理出力と共に割り込み受け付けを禁止す
る信号を出力する最大ネストレベル検出回路とを備えて
いる。
マイクロプロセッサは、ユーザ割り込み処理を含む応用
プログラム実行中に特権割り込み要求を受け付ける割り
込み処理機能をもち、前記特権割り込みの処理プログラ
ム実行中を示す特権モード信号を出力する信号発生回路
と、プログラム設定されたマスク信号および前記特権モ
ード信号の論理出力により割り込み受け付けを禁止する
割り込み禁止回路とを有するマイクロプロセッサにおい
て、前記マスク信号のプログラム設定により前記特権割
り込み処理中に受け付けられた前記ユーザ割り込み処理
中に多重の特権割り込み要求を受け付け、この多重の特
権割り込み処理から復帰するとき下位レベルの特権割り
込み処理に復帰しないネスト制御をする割り込みネスト
制御回路と、前記特権割り込み処理の最大ネストレベル
を検出し前記論理出力と共に割り込み受け付けを禁止す
る信号を出力する最大ネストレベル検出回路とを備えて
いる。
【００２４】さらに、前記割り込みネスト制御回路は、
前記特権割り込み処理のネストレベルをカウントするカ
ウンタ回路と、前記特権割り込み処理中に受け付けられ
た前記ユーザ割り込み処理のネストレベルをカウントす
るカウンタ回路と、前記多重の特権割り込み処理から復
帰したことを示す信号を出力するフラグ回路とを有し、
前記最大ネスト検出回路は前記特権割り込み処理のネス
トレベルをカウントするカウンタ回路の出力を入力とし
ている。
前記特権割り込み処理のネストレベルをカウントするカ
ウンタ回路と、前記特権割り込み処理中に受け付けられ
た前記ユーザ割り込み処理のネストレベルをカウントす
るカウンタ回路と、前記多重の特権割り込み処理から復
帰したことを示す信号を出力するフラグ回路とを有し、
前記最大ネスト検出回路は前記特権割り込み処理のネス
トレベルをカウントするカウンタ回路の出力を入力とし
ている。
【００２５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２６】図１は、本発明のマイクロプロセッサの実
施例およびその応用例を示すブロック図である。
施例およびその応用例を示すブロック図である。
【００２７】図１を参照すると、エミュレーション装置
としては、本発明のマイクロプロセッサ１，ブレーク回
路２，モニタメモリ３，ユーザメモリ４とを有し、マイ
クロプロセッサ１以外は図１１の従来例と同じなので説
明を省略する。
としては、本発明のマイクロプロセッサ１，ブレーク回
路２，モニタメモリ３，ユーザメモリ４とを有し、マイ
クロプロセッサ１以外は図１１の従来例と同じなので説
明を省略する。
【００２８】本発明のマイクロプロセッサ１は、ＣＰＵ
コア５，ＳＶＩスタック６，ＩＮＴスタック７，割り込
みネスト制御回路８，ＳＶＭＯＤＥ発生回路９，レジス
タ１０，最大ネストレベル検出回路１１，２入力ＡＮＤ
ゲート１２，２入力ＯＲゲート１３，割り込み禁止回路
１４とから構成されている。これら各構成ブロックにつ
いて、より詳細な説明を続ける。
コア５，ＳＶＩスタック６，ＩＮＴスタック７，割り込
みネスト制御回路８，ＳＶＭＯＤＥ発生回路９，レジス
タ１０，最大ネストレベル検出回路１１，２入力ＡＮＤ
ゲート１２，２入力ＯＲゲート１３，割り込み禁止回路
１４とから構成されている。これら各構成ブロックにつ
いて、より詳細な説明を続ける。
【００２９】ＣＰＵコア５は、特権割り込み要求または
ユーザ割り込み要求により割り込みを受け付けると、特
権割り込み承認信号ＳＶＩＡＫまたはユーザ割り込み承
認信号ＩＮＴＡＫを１パルス出力し、復帰情報のプログ
ラムカウンタ（以後ＰＣと呼ぶ）とプログラムステータ
スワード（以後ＰＳＷと呼ぶ）の退避処理を行い割り込
み処理を開始し、特権割り込み復帰命令またはユーザ割
り込み復帰命令の実行により、特権割り込み復帰信号Ｒ
ＥＴＳまたはユーザ割り込み復帰信号ＲＥＴＩを１パル
ス出力し、ＰＣ／ＰＳＷの復帰処理を行い、特権モード
中は特権割り込み要求を受け付けない。
ユーザ割り込み要求により割り込みを受け付けると、特
権割り込み承認信号ＳＶＩＡＫまたはユーザ割り込み承
認信号ＩＮＴＡＫを１パルス出力し、復帰情報のプログ
ラムカウンタ（以後ＰＣと呼ぶ）とプログラムステータ
スワード（以後ＰＳＷと呼ぶ）の退避処理を行い割り込
み処理を開始し、特権割り込み復帰命令またはユーザ割
り込み復帰命令の実行により、特権割り込み復帰信号Ｒ
ＥＴＳまたはユーザ割り込み復帰信号ＲＥＴＩを１パル
ス出力し、ＰＣ／ＰＳＷの復帰処理を行い、特権モード
中は特権割り込み要求を受け付けない。
【００３０】ＳＶＩスタック６は、特権割り込み処理開
始時またはモニタプログラムの実行を中断させるユーザ
割り込み処理開始時にＰＣとＰＳＷが退避される。
始時またはモニタプログラムの実行を中断させるユーザ
割り込み処理開始時にＰＣとＰＳＷが退避される。
【００３１】ＩＮＴスタック７は、上述以外のユーザ割
り込み開始時にＰＣとＰＳＷが退避される。
り込み開始時にＰＣとＰＳＷが退避される。
【００３２】割り込みネスト制御回路８は、ＣＰＵコア
５から信号ＳＶＩＡＫ，ＲＥＴＳ，ＩＮＴＡＫ，ＲＥＴ
Ｉを入力し、特権割り込み処理のネストレベルおよび特
権モード以降のユーザ割り込み処理のネストレベルをカ
ウントし、特権割り込みＳＶＩネストカウンタ信号ＳＶ
ＮＣＮＴ［１：０］とユーザ割り込みＩＮＴネストカウ
ンタ信号ＩＮＴＣＮＴ［ｍ：０］とを出力すると共に、
多重の特権割り込み処理から復帰したことを示すＳＶＩ
ネストフラグ信号ＳＶＮＥＳＴを出力する。
５から信号ＳＶＩＡＫ，ＲＥＴＳ，ＩＮＴＡＫ，ＲＥＴ
Ｉを入力し、特権割り込み処理のネストレベルおよび特
権モード以降のユーザ割り込み処理のネストレベルをカ
ウントし、特権割り込みＳＶＩネストカウンタ信号ＳＶ
ＮＣＮＴ［１：０］とユーザ割り込みＩＮＴネストカウ
ンタ信号ＩＮＴＣＮＴ［ｍ：０］とを出力すると共に、
多重の特権割り込み処理から復帰したことを示すＳＶＩ
ネストフラグ信号ＳＶＮＥＳＴを出力する。
【００３３】ＳＶＭＯＤＥ発生回路９は、ＣＰＵコア５
から信号ＳＶＩＡＫ，ＲＥＴＳ，ＮＴＡＫ，ＲＥＴＩを
入力すると共に、割り込みネスト制御回路８から信号Ｓ
ＶＮＣＮＴ［１：０］，ＩＮＴＣＮＴ［ｍ：０］，ＳＶ
ＮＥＳＴを入力し、特権モード中にアクティブレベルに
なり、ユーザモード中及び特権モード以降のユーザ割り
込みによるユーザモード中にインアクティブレベルにな
る特権モード信号ＳＶＭＯＤＥを出力する。
から信号ＳＶＩＡＫ，ＲＥＴＳ，ＮＴＡＫ，ＲＥＴＩを
入力すると共に、割り込みネスト制御回路８から信号Ｓ
ＶＮＣＮＴ［１：０］，ＩＮＴＣＮＴ［ｍ：０］，ＳＶ
ＮＥＳＴを入力し、特権モード中にアクティブレベルに
なり、ユーザモード中及び特権モード以降のユーザ割り
込みによるユーザモード中にインアクティブレベルにな
る特権モード信号ＳＶＭＯＤＥを出力する。
【００３４】レジスタ１０は、特権モード中のユーザ割
り込み処理の許可または禁止を設定する。
り込み処理の許可または禁止を設定する。
【００３５】最大ネストレベル検出回路１１は、特権モ
ード中のユーザ割り込み処理を許可する場合でも割り込
みネスト制御回路８から入力される信号ＳＶＮＣＮＴ
［１：０］が最大のネストレベルになったこと検出して
特権モード中のユーザ割り込み処理を強制的に禁止する
ための信号を出力する。
ード中のユーザ割り込み処理を許可する場合でも割り込
みネスト制御回路８から入力される信号ＳＶＮＣＮＴ
［１：０］が最大のネストレベルになったこと検出して
特権モード中のユーザ割り込み処理を強制的に禁止する
ための信号を出力する。
【００３６】２入力ＡＮＤゲート１２は、ＳＶＭＯＤＥ
発生回路９から入力されるＳＶＭＯＤＥ信号をレジスタ
１０から出力される信号によりマスクまたは解除する。
発生回路９から入力されるＳＶＭＯＤＥ信号をレジスタ
１０から出力される信号によりマスクまたは解除する。
【００３７】２入力ＯＲゲート１３は、最大ネストレベ
ル検出回路１１からの信号と２入力ＡＮＤゲート１２か
らの信号を入力する。
ル検出回路１１からの信号と２入力ＡＮＤゲート１２か
らの信号を入力する。
【００３８】割り込み禁止回路１４は、２入力ＯＲゲー
ト１３からの入力信号により割り込み要求の禁止をす
る。
ト１３からの入力信号により割り込み要求の禁止をす
る。
【００３９】さらに、ＳＶＭＯＤＥ発生回路９，最大ネ
ストレベル検出回路１１，割り込みネスト制御回路８に
ついて、より詳細な回路図を参照して説明を続ける。
ストレベル検出回路１１，割り込みネスト制御回路８に
ついて、より詳細な回路図を参照して説明を続ける。
【００４０】図２は、図１のマイクロプロセッサのＳＶ
ＭＯＤＥ発生回路９を示す回路図である。
ＭＯＤＥ発生回路９を示す回路図である。
【００４１】ＳＶＭＯＤＥ発生回路９は、特権割り込み
承認信号ＳＶＩＡＫ＝“１”の入力、または、ユーザ割
り込み復帰信号ＲＥＴＩ＝“１”且つＩＮＴネストカウ
ンタ信号ＩＮＴＣＮＴ［ｍ：０］＝“１”且つＳＶＩネ
ストフラグ信号ＳＶＮＥＳＴ＝“０”且つＳＶＩネスト
カウンタ信号ＳＶＮＣＮＴ［１：０］＝“１”の入力
で、特権モード信号ＳＶＭＯＤＥをセット（“１”）
し、特権割り込み復帰信号ＲＥＴＳ＝“１”の入力、ま
たは、ユーザ割り込み承認信号ＩＮＴＡＫ＝“１”の入
力で、特権モード信号ＳＶＭＯＤＥをリセット
（“０”）する。
承認信号ＳＶＩＡＫ＝“１”の入力、または、ユーザ割
り込み復帰信号ＲＥＴＩ＝“１”且つＩＮＴネストカウ
ンタ信号ＩＮＴＣＮＴ［ｍ：０］＝“１”且つＳＶＩネ
ストフラグ信号ＳＶＮＥＳＴ＝“０”且つＳＶＩネスト
カウンタ信号ＳＶＮＣＮＴ［１：０］＝“１”の入力
で、特権モード信号ＳＶＭＯＤＥをセット（“１”）
し、特権割り込み復帰信号ＲＥＴＳ＝“１”の入力、ま
たは、ユーザ割り込み承認信号ＩＮＴＡＫ＝“１”の入
力で、特権モード信号ＳＶＭＯＤＥをリセット
（“０”）する。
【００４２】図３は、図１のマイクロプロセッサの最大
ネストレベル検出回路１１を示す回路図である。
ネストレベル検出回路１１を示す回路図である。
【００４３】最大ネストレベル検出回路１１は、本実施
例では特権割り込み処理の最大ネストレベルを“２”と
しているので、特権モード中のユーザ割り込みが許可さ
れている設定でも、入力されている特権割り込みＳＶＩ
ネストカウンタ信号ＳＶＮＣＮＴ［１：０］が“２”に
なると、それ以降の特権モード中のユーザ割り込み処理
の禁止を要求する信号ＩＮＴＤＩＳＡＢＬＥを出力す
る。
例では特権割り込み処理の最大ネストレベルを“２”と
しているので、特権モード中のユーザ割り込みが許可さ
れている設定でも、入力されている特権割り込みＳＶＩ
ネストカウンタ信号ＳＶＮＣＮＴ［１：０］が“２”に
なると、それ以降の特権モード中のユーザ割り込み処理
の禁止を要求する信号ＩＮＴＤＩＳＡＢＬＥを出力す
る。
【００４４】図４は、図１のマイクロプロセッサの割り
込みネスト制御回路８を示す回路図である。
込みネスト制御回路８を示す回路図である。
【００４５】割り込みネスト制御回路８は、特権割り込
み処理のネストレベルをカウントするＳＶＩネストカウ
ンタ１５と、特権モード以降に受け付けたユーザ割り込
み処理のネストレベルをカウントするＩＮＴネストカウ
ンタ１６と、多重の特権割り込み処理から復帰したこと
及び信号を出力するＳＶＩネストフラグ１７とから構成
される。
み処理のネストレベルをカウントするＳＶＩネストカウ
ンタ１５と、特権モード以降に受け付けたユーザ割り込
み処理のネストレベルをカウントするＩＮＴネストカウ
ンタ１６と、多重の特権割り込み処理から復帰したこと
及び信号を出力するＳＶＩネストフラグ１７とから構成
される。
【００４６】ＳＶＩネストカウンタ１５は、特権割り込
み承認信号ＳＶＩＡＫ＝“１”の入力でカウントアップ
（＋１）し、特権割り込み復帰信号ＲＥＴＳ＝“１”の
入力、または、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”且つＳＶＩネストフラグ信号ＳＶＮＥＳＴ＝
“１”且つＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“１”の入力でカウントダウン（−１）す
る。
み承認信号ＳＶＩＡＫ＝“１”の入力でカウントアップ
（＋１）し、特権割り込み復帰信号ＲＥＴＳ＝“１”の
入力、または、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”且つＳＶＩネストフラグ信号ＳＶＮＥＳＴ＝
“１”且つＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“１”の入力でカウントダウン（−１）す
る。
【００４７】ＩＮＴネストカウンタ１６は、最大でノン
マスカブル割り込みの数とマスカブル割り込みの数を加
算しただけの数をカウントできるだけのビット幅（ビッ
トｍ〜ビット０：ｍ≧０，正整数）を持つ。ユーザ割り
込み承認信号ＩＮＴＡＫ＝“１”の入力でカウントアッ
プ（＋１）し、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”の入力でカウントダウン（−１）し、特権割り込
み承認信号ＳＶＩＡＫ＝“１”且つＳＶＩネストカウン
タ信号ＳＶＮＣＮＴ［１：０］＝“０”の入力でカウン
トクリアする。
マスカブル割り込みの数とマスカブル割り込みの数を加
算しただけの数をカウントできるだけのビット幅（ビッ
トｍ〜ビット０：ｍ≧０，正整数）を持つ。ユーザ割り
込み承認信号ＩＮＴＡＫ＝“１”の入力でカウントアッ
プ（＋１）し、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”の入力でカウントダウン（−１）し、特権割り込
み承認信号ＳＶＩＡＫ＝“１”且つＳＶＩネストカウン
タ信号ＳＶＮＣＮＴ［１：０］＝“０”の入力でカウン
トクリアする。
【００４８】ＳＶＩネストフラグ１７において、本実施
例は、特権割り込み復帰信号ＲＥＴＳの代わりに、特権
割り込み処理の最大ネストレベルが“２”であることを
ＳＶＩネストフラグ１７のセット条件としている。した
がって、ＳＶＩネストフラグ１７は、ＳＶＩネストカウ
ンタ信号ＳＶＮＣＮＴ［１：０］＝“２”の入力でセッ
ト（“１”）され、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”且つＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“１”且つＳＶＩネストフラグ信号ＳＶＮ
ＥＳＴ＝“１”の入力でリセット（“０”）される。
例は、特権割り込み復帰信号ＲＥＴＳの代わりに、特権
割り込み処理の最大ネストレベルが“２”であることを
ＳＶＩネストフラグ１７のセット条件としている。した
がって、ＳＶＩネストフラグ１７は、ＳＶＩネストカウ
ンタ信号ＳＶＮＣＮＴ［１：０］＝“２”の入力でセッ
ト（“１”）され、ユーザ割り込み復帰信号ＲＥＴＩ＝
“１”且つＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“１”且つＳＶＩネストフラグ信号ＳＶＮ
ＥＳＴ＝“１”の入力でリセット（“０”）される。
【００４９】次に、図１〜４を参照して、本実施例のマ
イクロプロセッサ１の動作を説明する。
イクロプロセッサ１の動作を説明する。
【００５０】あらかじめ、本実施例のマイクロプロセッ
サ１のレジスタ１０には、マイクロプロセッサ１が特権
モード中のユーザ割り込み処理を禁止するモードにする
ときに“１”を、マイクロプロセッサ１が特権モード中
のユーザ割り込み処理を許可するモードにするときに
“０”を設定する。
サ１のレジスタ１０には、マイクロプロセッサ１が特権
モード中のユーザ割り込み処理を禁止するモードにする
ときに“１”を、マイクロプロセッサ１が特権モード中
のユーザ割り込み処理を許可するモードにするときに
“０”を設定する。
【００５１】まず、レジスタ１０に“１”を設定した場
合の動作について説明する。
合の動作について説明する。
【００５２】この設定ではレジスタ１０の出力Ｑが
“１”になるため、２入力ＡＮＤゲート１２において特
権モード信号ＳＶＭＯＤＥはマスクされないので、割り
込み禁止回路１４への入力は特権モード信号ＳＶＭＯＤ
Ｅと同じとなる。
“１”になるため、２入力ＡＮＤゲート１２において特
権モード信号ＳＶＭＯＤＥはマスクされないので、割り
込み禁止回路１４への入力は特権モード信号ＳＶＭＯＤ
Ｅと同じとなる。
【００５３】ユーザモード中は特権モード信号ＳＶＭＯ
ＤＥが“０”であるのでユーザメモリ４の応用プログラ
ムが実行される。ユーザモード中に特権割り込み要求Ｓ
ＶＩが発生し受け付けられると、特権割り込み承認信号
ＳＶＩＡＫが“１”になるため、特権モード信号ＳＶＭ
ＯＤＥは“１”になり、特権モードに遷移する。応用プ
ログラムのＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ１に
退避され、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ
［１：０］は“１”になり、ＳＶＩネストフラグ信号Ｓ
ＶＮＥＳＴおよびＩＮＴネストカウンタ信号ＩＮＴＣＮ
Ｔ［ｍ：０］は“０”になる。このとき、割り込み禁止
回路１４への入力は特権モード信号ＳＶＭＯＤＥと同じ
“１”になるため、特権モード中の全ての割り込みが禁
止される。
ＤＥが“０”であるのでユーザメモリ４の応用プログラ
ムが実行される。ユーザモード中に特権割り込み要求Ｓ
ＶＩが発生し受け付けられると、特権割り込み承認信号
ＳＶＩＡＫが“１”になるため、特権モード信号ＳＶＭ
ＯＤＥは“１”になり、特権モードに遷移する。応用プ
ログラムのＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ１に
退避され、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ
［１：０］は“１”になり、ＳＶＩネストフラグ信号Ｓ
ＶＮＥＳＴおよびＩＮＴネストカウンタ信号ＩＮＴＣＮ
Ｔ［ｍ：０］は“０”になる。このとき、割り込み禁止
回路１４への入力は特権モード信号ＳＶＭＯＤＥと同じ
“１”になるため、特権モード中の全ての割り込みが禁
止される。
【００５４】このときの処理の遷移を示す遷移図が図５
（Ａ）であり、処理の流れを示す流れ図が図６である。
（Ａ）であり、処理の流れを示す流れ図が図６である。
【００５５】特権モード中、モニタプログラムにおいて
特権割り込み復帰命令が実行されると、特権割り込み復
帰信号ＲＥＴＳが“１”になるため、特権モード信号Ｓ
ＶＭＯＤＥは“０”になり、ユーザモードに復帰する。
ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ１より復帰さ
れ、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ［１：０］
は“０”になる。このとき、割り込み禁止回路１４への
入力も“０”になるため、割り込みの禁止状態は解除さ
れる。
特権割り込み復帰命令が実行されると、特権割り込み復
帰信号ＲＥＴＳが“１”になるため、特権モード信号Ｓ
ＶＭＯＤＥは“０”になり、ユーザモードに復帰する。
ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ１より復帰さ
れ、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ［１：０］
は“０”になる。このとき、割り込み禁止回路１４への
入力も“０”になるため、割り込みの禁止状態は解除さ
れる。
【００５６】このときの処理の遷移を示す遷移図が図５
（Ａ）であり、処理の流れを示す流れ図が図７である。
（Ａ）であり、処理の流れを示す流れ図が図７である。
【００５７】以上説明したように、レジスタ１０に
“１”を設定した場合の動作は、特権モード中は割り込
み禁止状態となり、従来のマイクロプロセッサと同じ動
作となる。
“１”を設定した場合の動作は、特権モード中は割り込
み禁止状態となり、従来のマイクロプロセッサと同じ動
作となる。
【００５８】次に、レジスタ１０に“０”を設定した場
合の動作について説明する。
合の動作について説明する。
【００５９】この設定ではレジスタ１０の出力Ｑが
“０”になるため、２入力ＡＮＤゲート１２において特
権モード信号ＳＶＭＯＤＥはマスクされるので、特権モ
ード信号ＳＶＭＯＤＥの状態に関わらず割り込み禁止回
路１４への入力は最大ネストレベル検出回路１１の出力
と同じになる。
“０”になるため、２入力ＡＮＤゲート１２において特
権モード信号ＳＶＭＯＤＥはマスクされるので、特権モ
ード信号ＳＶＭＯＤＥの状態に関わらず割り込み禁止回
路１４への入力は最大ネストレベル検出回路１１の出力
と同じになる。
【００６０】まず、特権割り込み処理のネストが一重の
ときまでの動作について説明する。
ときまでの動作について説明する。
【００６１】ユーザモード中は特権モード信号ＳＶＭＯ
ＤＥが“０”であるのでユーザメモリ４の応用プログラ
ムが実行される。ユーザモード中に特権割り込み要求Ｓ
ＶＩが発生し受け付けられると、特権割り込み承認信号
ＳＶＩＡＫが“１”になるため、特権モード信号ＳＶＭ
ＯＤＥは“１”になり、特権モードに遷移する。ＰＣ／
ＰＳＷはＳＶＩスタック６のＳＶ１に退避され、ＳＶＩ
ネストカウンタ信号ＳＶＮＣＮＴ［１：０］は“１”、
ＳＶＩネストフラグ信号ＳＶＮＥＳＴは“０”、ＩＮＴ
ネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“０”に
なる。
ＤＥが“０”であるのでユーザメモリ４の応用プログラ
ムが実行される。ユーザモード中に特権割り込み要求Ｓ
ＶＩが発生し受け付けられると、特権割り込み承認信号
ＳＶＩＡＫが“１”になるため、特権モード信号ＳＶＭ
ＯＤＥは“１”になり、特権モードに遷移する。ＰＣ／
ＰＳＷはＳＶＩスタック６のＳＶ１に退避され、ＳＶＩ
ネストカウンタ信号ＳＶＮＣＮＴ［１：０］は“１”、
ＳＶＩネストフラグ信号ＳＶＮＥＳＴは“０”、ＩＮＴ
ネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“０”に
なる。
【００６２】ここで、ユーザ割り込み要求が発生し受け
付けられると、ユーザ割り込み承認信号ＩＮＴＡＫが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザモードに遷移する。モニタプログ
ラムのＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２に退避
され、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は“１”になる。
付けられると、ユーザ割り込み承認信号ＩＮＴＡＫが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザモードに遷移する。モニタプログ
ラムのＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２に退避
され、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は“１”になる。
【００６３】このユーザ割り込み処理ルーチンにおいて
ユーザ割り込み復帰命令が実行されると、ユーザ割り込
み復帰信号ＲＥＴＩが“１”になるため、特権モード信
号ＳＶＭＯＤＥは“１”になり、特権モードに復帰す
る。ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２より復帰
され、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は“０”になる。
ユーザ割り込み復帰命令が実行されると、ユーザ割り込
み復帰信号ＲＥＴＩが“１”になるため、特権モード信
号ＳＶＭＯＤＥは“１”になり、特権モードに復帰す
る。ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２より復帰
され、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は“０”になる。
【００６４】このときの処理の遷移を示す遷移図が図５
（Ｂ）であり、処理の流れを示す流れ図が図８，図９，
図１０である。
（Ｂ）であり、処理の流れを示す流れ図が図８，図９，
図１０である。
【００６５】また、このユーザ割り込み処理中にさらに
ユーザ割り込み要求が発生し受け付けられる場合には、
特権モード信号ＳＶＭＯＤＥは“０”のままであり、Ｐ
Ｃ／ＰＳＷはユーザモード中のユーザ割り込みであるた
め、ＩＮＴスタック７のＵＳＲ１に退避される。ＩＮＴ
ネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“２”に
なる。ユーザ割り込み復帰命令が実行される場合は、Ｐ
Ｃ／ＰＳＷはＩＮＴスタック７のＵＳＲ１より復帰さ
れ、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］
は“１”になる。
ユーザ割り込み要求が発生し受け付けられる場合には、
特権モード信号ＳＶＭＯＤＥは“０”のままであり、Ｐ
Ｃ／ＰＳＷはユーザモード中のユーザ割り込みであるた
め、ＩＮＴスタック７のＵＳＲ１に退避される。ＩＮＴ
ネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“２”に
なる。ユーザ割り込み復帰命令が実行される場合は、Ｐ
Ｃ／ＰＳＷはＩＮＴスタック７のＵＳＲ１より復帰さ
れ、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：０］
は“１”になる。
【００６６】この後、ユーザ割り込みが多重に割り込ん
だ場合、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は、ユーザ割り込みが受け付けられる毎にカウント
アップされ、ユーザ割り込み復帰命令の実行毎にカウン
トダウンされる。
だ場合、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ［ｍ：
０］は、ユーザ割り込みが受け付けられる毎にカウント
アップされ、ユーザ割り込み復帰命令の実行毎にカウン
トダウンされる。
【００６７】このときの処理の遷移を示す遷移図が図５
（Ｃ）であり、処理の流れを示す流れ図が図８，図９，
図１０である。
（Ｃ）であり、処理の流れを示す流れ図が図８，図９，
図１０である。
【００６８】ユーザ割り込み処理より復帰し、特権モー
ド中のモニタプログラムにおいて特権割り込み復帰命令
が実行されると、特権割り込み復帰信号ＲＥＴＳが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザモードに復帰する。ＰＣ／ＰＳＷ
はＳＶＩスタック６のＳＶ１より復帰され、ＳＶＩネス
トカウンタ信号ＳＶＮＣＮＴ［１：０］は“０”にな
る。
ド中のモニタプログラムにおいて特権割り込み復帰命令
が実行されると、特権割り込み復帰信号ＲＥＴＳが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザモードに復帰する。ＰＣ／ＰＳＷ
はＳＶＩスタック６のＳＶ１より復帰され、ＳＶＩネス
トカウンタ信号ＳＶＮＣＮＴ［１：０］は“０”にな
る。
【００６９】次に、特権割り込み処理のネストが多重に
なるときの動作について説明する。
なるときの動作について説明する。
【００７０】ユーザモード中に特権割り込み要求ＳＶＩ
が受け付けられ特権モードに遷移し、さらに特権モード
中にユーザ割り込み要求が受け付けられユーザモードに
遷移するところまでは、特権割り込み処理のネストが一
重のときと同じ動作である。このときさらにユーザモー
ド中にユーザ割り込みが受け付けられ、ユーザ割り込み
処理のネストが多重になった場合も同じ動作である。
が受け付けられ特権モードに遷移し、さらに特権モード
中にユーザ割り込み要求が受け付けられユーザモードに
遷移するところまでは、特権割り込み処理のネストが一
重のときと同じ動作である。このときさらにユーザモー
ド中にユーザ割り込みが受け付けられ、ユーザ割り込み
処理のネストが多重になった場合も同じ動作である。
【００７１】このときの状態は、図５（Ｃ）にあるよう
に、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ［１：０］
＝“１”、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“Ｎ”（多重により異なる）、ＳＶＩネス
トフラグ信号ＳＶＮＥＳＴ＝“０”である。また、ＳＶ
Ｉスタック６のＳＶ１には最初に特権割り込み処理が受
け付けられ中断した応用プログラムへの復帰時のＰＣ／
ＰＳＷが格納され、ＳＶ２には特権モード中にユーザ割
り込みが受け付けられ中断したモニタプログラムへの復
帰時のＰＣ／ＰＳＷが格納されている。
に、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ［１：０］
＝“１”、ＩＮＴネストカウンタ信号ＩＮＴＣＮＴ
［ｍ：０］＝“Ｎ”（多重により異なる）、ＳＶＩネス
トフラグ信号ＳＶＮＥＳＴ＝“０”である。また、ＳＶ
Ｉスタック６のＳＶ１には最初に特権割り込み処理が受
け付けられ中断した応用プログラムへの復帰時のＰＣ／
ＰＳＷが格納され、ＳＶ２には特権モード中にユーザ割
り込みが受け付けられ中断したモニタプログラムへの復
帰時のＰＣ／ＰＳＷが格納されている。
【００７２】このユーザ割り込み処理を実行しているユ
ーザモード中に特権割り込み要求ＳＶＩが発生すると受
け付けられる。特権割り込み承認信号ＳＶＩＡＫが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“１”になり、再び特権モードに遷移する。ＳＶＩネス
トカウンタ信号ＳＶＮＣＮＴ［１：０］は“２”にな
る。本実施例では、ＳＶＩの最大のネストレベルは
“２”としているので、最大ネストレベル検出回路の出
力も“１”となり割り込み禁止回路１４に入力されるた
め、この二重目の特権モード中はレジスタ１０の設定に
関わりなく全ての割り込みが禁止される。
ーザモード中に特権割り込み要求ＳＶＩが発生すると受
け付けられる。特権割り込み承認信号ＳＶＩＡＫが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“１”になり、再び特権モードに遷移する。ＳＶＩネス
トカウンタ信号ＳＶＮＣＮＴ［１：０］は“２”にな
る。本実施例では、ＳＶＩの最大のネストレベルは
“２”としているので、最大ネストレベル検出回路の出
力も“１”となり割り込み禁止回路１４に入力されるた
め、この二重目の特権モード中はレジスタ１０の設定に
関わりなく全ての割り込みが禁止される。
【００７３】この多重の特権割り込み処理のモニタプロ
グラムは、ユーザ割り込みにより中断した箇所からでは
なく、再び最初から実行されるので、中断した下位ネス
トレベル“１”の特権モードへ復帰する必要はない。よ
って、特権割り込み受け付け時のユーザ割り込みのＰＣ
／ＰＳＷは、回路数低減のため再びＳＶＩスタック６の
ＳＶ２に退避される。
グラムは、ユーザ割り込みにより中断した箇所からでは
なく、再び最初から実行されるので、中断した下位ネス
トレベル“１”の特権モードへ復帰する必要はない。よ
って、特権割り込み受け付け時のユーザ割り込みのＰＣ
／ＰＳＷは、回路数低減のため再びＳＶＩスタック６の
ＳＶ２に退避される。
【００７４】同時に、本実施例は、特権割り込み復帰信
号ＲＥＴＳの代わりに、ＳＶＩの最大のネストレベルが
“２”であることをＳＶＩネストフラグ１７のセット条
件としているため、多重の特権割り込み処理から復帰し
たこと及び特権モード以降に受け付けたユーザ割り込み
処理プログラムを実行中であることを示すＳＶＩネスト
フラグ信号ＳＶＮＥＳＴも“１”になる。
号ＲＥＴＳの代わりに、ＳＶＩの最大のネストレベルが
“２”であることをＳＶＩネストフラグ１７のセット条
件としているため、多重の特権割り込み処理から復帰し
たこと及び特権モード以降に受け付けたユーザ割り込み
処理プログラムを実行中であることを示すＳＶＩネスト
フラグ信号ＳＶＮＥＳＴも“１”になる。
【００７５】このときの処理の遷移を示す遷移図が図５
（Ｄ）であり、処理の流れを示す流れ図が図６である。
（Ｄ）であり、処理の流れを示す流れ図が図６である。
【００７６】このネストレベル“２”の特権モードでの
モニタプログラムの処理が終了し、特権割り込み復帰命
令が実行されると、特権割り込み復帰信号ＲＥＴＳが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザ割り込み処理のユーザモードに復
帰する。ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２より
復帰され、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ
［１：０］は“１”になる。最大ネストレベル検出回路
１１の出力は“０”となるため、割り込みの禁止状態が
解除される。
モニタプログラムの処理が終了し、特権割り込み復帰命
令が実行されると、特権割り込み復帰信号ＲＥＴＳが
“１”になるため、特権モード信号ＳＶＭＯＤＥは
“０”になり、ユーザ割り込み処理のユーザモードに復
帰する。ＰＣ／ＰＳＷはＳＶＩスタック６のＳＶ２より
復帰され、ＳＶＩネストカウンタ信号ＳＶＮＣＮＴ
［１：０］は“１”になる。最大ネストレベル検出回路
１１の出力は“０”となるため、割り込みの禁止状態が
解除される。
【００７７】このときの処理の遷移を示す遷移図が図５
（Ｄ）であり、処理の流れを示す流れ図が図７である。
（Ｄ）であり、処理の流れを示す流れ図が図７である。
【００７８】この後、ユーザ割り込み処理ルーチンでユ
ーザ割り込み復帰命令が実行される毎に、ＩＮＴネスト
カウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“Ｎ”→…→
“２”→“１”とカウントダウンされ、ＰＣ／ＰＳＷは
ＩＮＴスタック７から復帰される。
ーザ割り込み復帰命令が実行される毎に、ＩＮＴネスト
カウンタ信号ＩＮＴＣＮＴ［ｍ：０］は“Ｎ”→…→
“２”→“１”とカウントダウンされ、ＰＣ／ＰＳＷは
ＩＮＴスタック７から復帰される。
【００７９】引き続き、ネストレベル“１”のユーザ割
り込み処理ルーチンでユーザ割り込み復帰命令を実行す
ると、既にモニタプログラムの実行は終了しているの
で、このユーザ割り込みの受け付けにより中断したネス
トレベル“１”の特権モード中のモニタプログラムの実
行には復帰しない。ＳＶＩネストカウンタ信号ＳＶＮＣ
ＮＴ［１：０］＝“１”且つＳＶＩネストフラグ信号Ｓ
ＶＮＥＳＴ＝“１”且つＩＮＴネストカウンタ信号ＩＮ
ＴＣＮＴ［ｍ：０］＝“１”であるので、ＰＣ／ＰＳＷ
はＳＶＩスタック６のＳＶ１から復帰され、最初の特権
割り込みにより中断したユーザモードの応用プログラム
の実行に復帰する。ＳＶＩネストカウンタ信号ＳＶＮＣ
ＮＴ［１：０］は“０”、ＩＮＴネストカウンタ信号Ｉ
ＮＴＣＮＴ［ｍ：０］＝“０”である。
り込み処理ルーチンでユーザ割り込み復帰命令を実行す
ると、既にモニタプログラムの実行は終了しているの
で、このユーザ割り込みの受け付けにより中断したネス
トレベル“１”の特権モード中のモニタプログラムの実
行には復帰しない。ＳＶＩネストカウンタ信号ＳＶＮＣ
ＮＴ［１：０］＝“１”且つＳＶＩネストフラグ信号Ｓ
ＶＮＥＳＴ＝“１”且つＩＮＴネストカウンタ信号ＩＮ
ＴＣＮＴ［ｍ：０］＝“１”であるので、ＰＣ／ＰＳＷ
はＳＶＩスタック６のＳＶ１から復帰され、最初の特権
割り込みにより中断したユーザモードの応用プログラム
の実行に復帰する。ＳＶＩネストカウンタ信号ＳＶＮＣ
ＮＴ［１：０］は“０”、ＩＮＴネストカウンタ信号Ｉ
ＮＴＣＮＴ［ｍ：０］＝“０”である。
【００８０】このときの処理の遷移を示す遷移図が図５
（Ｄ）であり、処理の流れを示す流れ図が図１０であ
る。
（Ｄ）であり、処理の流れを示す流れ図が図１０であ
る。
【００８１】このモードにおいて、特権モード中に発生
したユーザ割り込み処理ルーチンまたはそれ以降に多重
に発生するユーザ割り込み処理ルーチンのデバッグや、
このユーザ割り込み処理ルーチン実行中に暴走した場合
の解除等の処理を実行することができる。
したユーザ割り込み処理ルーチンまたはそれ以降に多重
に発生するユーザ割り込み処理ルーチンのデバッグや、
このユーザ割り込み処理ルーチン実行中に暴走した場合
の解除等の処理を実行することができる。
【００８２】以上説明したように、レジスタ１０に
“０”を設定した場合、特権モード中でも割り込み許可
状態となり、特権モード中にユーザ割り込み要求があっ
た場合でも割り込みを受け付け、応用プログラム上の割
り込み処理ルーチンを実行でき、さらに、その割り込み
処理ルーチンにおいても特権割り込み要求により特権割
り込みを受け付けることができる。また、特権割り込み
処理やユーザ割り込み処理が多重に割り込んだ場合で
も、正確に復帰処理が実行できる。
“０”を設定した場合、特権モード中でも割り込み許可
状態となり、特権モード中にユーザ割り込み要求があっ
た場合でも割り込みを受け付け、応用プログラム上の割
り込み処理ルーチンを実行でき、さらに、その割り込み
処理ルーチンにおいても特権割り込み要求により特権割
り込みを受け付けることができる。また、特権割り込み
処理やユーザ割り込み処理が多重に割り込んだ場合で
も、正確に復帰処理が実行できる。
【００８３】なお、図１により、本発明によるマイクロ
プロセッサの特権割り込み処理の最大のネストレベルが
“２”である場合の実施例について説明したが、特権割
り込み処理の最大のネストレベルを“２”以上のレベル
に拡張して実施することは容易である。
プロセッサの特権割り込み処理の最大のネストレベルが
“２”である場合の実施例について説明したが、特権割
り込み処理の最大のネストレベルを“２”以上のレベル
に拡張して実施することは容易である。
【００８４】
【発明の効果】以上説明したように、本発明によるマイ
クロプロセッサは、特権割り込み処理のネストレベルを
カウントするカウンタ回路と、特権割り込み処理中に受
け付けたユーザ割り込み処理のネストレベルをカウント
するカウンタ回路と、多重の特権割り込み処理から復帰
したこと及び特権モード以降に受け付けたユーザ割り込
み処理プログラムを実行中であることを示す信号を出力
するフラグ回路と、特権割り込みのネストが最大レベル
まで達したことを示す信号を出力する最大ネスト検出回
路とを備えているため、特権割り込み処理中に受け付け
たユーザ割り込み要求の処理ルーチン実行中に、さらに
多重の特権割り込み処理を実行できる、且つ、特権割り
込み処理および特権割り込み処理中に受け付けたユーザ
割り込み処理から正確に復帰できる。
クロプロセッサは、特権割り込み処理のネストレベルを
カウントするカウンタ回路と、特権割り込み処理中に受
け付けたユーザ割り込み処理のネストレベルをカウント
するカウンタ回路と、多重の特権割り込み処理から復帰
したこと及び特権モード以降に受け付けたユーザ割り込
み処理プログラムを実行中であることを示す信号を出力
するフラグ回路と、特権割り込みのネストが最大レベル
まで達したことを示す信号を出力する最大ネスト検出回
路とを備えているため、特権割り込み処理中に受け付け
たユーザ割り込み要求の処理ルーチン実行中に、さらに
多重の特権割り込み処理を実行できる、且つ、特権割り
込み処理および特権割り込み処理中に受け付けたユーザ
割り込み処理から正確に復帰できる。
【００８５】また、本発明によるマイクロプロセッサを
用いたエミュレーション装置において、特権割り込み処
理のモニタプログラム実行中にユーザ割り込み要求を受
け付け、応用プログラムの割り込み処理ルーチンを実時
間で実行できるという効果がある。
用いたエミュレーション装置において、特権割り込み処
理のモニタプログラム実行中にユーザ割り込み要求を受
け付け、応用プログラムの割り込み処理ルーチンを実時
間で実行できるという効果がある。
【図１】本発明のマイクロプロセッサの実施例およびそ
の応用例を示すブロック図である。
の応用例を示すブロック図である。
【図２】図１のマイクロプロセッサのＳＶＭＯＤＥ発生
回路を示す回路図である。
回路を示す回路図である。
【図３】図１のマイクロプロセッサの最大ネストレベル
検出回路を示す回路図である。
検出回路を示す回路図である。
【図４】図１のマイクロプロセッサの割り込みネスト制
御回路を示す回路図である。
御回路を示す回路図である。
【図５】図１のマイクロプロセッサにおける割り込みの
ネスト処理の遷移を示す遷移図である。
ネスト処理の遷移を示す遷移図である。
【図６】図１のマイクロプロセッサにおける特権割り込
み処理の流れを示す流れ図である。
み処理の流れを示す流れ図である。
【図７】図１のマイクロプロセッサにおける特権割り込
みからの復帰処理の流れを示す流れ図である。
みからの復帰処理の流れを示す流れ図である。
【図８】図１のマイクロプロセッサにおけるノンマスカ
ブル割り込み処理の流れを示す流れ図である。
ブル割り込み処理の流れを示す流れ図である。
【図９】図１のマイクロプロセッサにおけるマスカブル
割り込み処理の流れを示す流れ図である。
割り込み処理の流れを示す流れ図である。
【図１０】図１のマイクロプロセッサにおける割り込み
からの復帰処理の流れを示す流れ図である。
からの復帰処理の流れを示す流れ図である。
【図１１】従来のマイクロプロセッサの例１およびその
応用例を示すブロック図である。
応用例を示すブロック図である。
【図１２】図１１のマイクロプロセッサの応用例の１部
分を示すブロック図である。
分を示すブロック図である。
【図１３】従来のマイクロプロセッサの例２およびその
応用例を示すブロック図である。
応用例を示すブロック図である。
１，２４，２５ マイクロプロセッサ ２ ブレーク回路 ３ モニタメモリ ４ ユーザメモリ ５ ＣＰＵコア ６ ＳＶＩスタック ７ ＩＮＴスタック ８ 割り込みネスト制御回路 ９ ＳＶＭＯＤＥ発生回路 １０ レジスタ １１ 最大ネスト検出回路 １２，２０，２１ ２入力ＡＮＤゲート １３，２２ ２入力ＯＲゲート １４ 割り込み禁止回路 １５ ＳＶＩネストカウンタ １６ ＩＮＴネストカウンタ １７ ＳＶＩネストフラグ １８ ローパスフィルタ １９ ＤＣモータ ２３ ＳＲ−フリップフロップ
Claims (2)
- 【請求項１】 ユーザ割り込み処理を含む応用プログラ
ム実行中に特権割り込み要求を受け付ける割り込み処理
機能をもち、前記特権割り込みの処理プログラム実行中
を示す特権モード信号を出力する信号発生回路と、プロ
グラム設定されたマスク信号および前記特権モード信号
の論理出力により割り込み受け付けを禁止する割り込み
禁止回路とを有するマイクロプロセッサにおいて、 前記マスク信号のプログラム設定により前記特権割り込
み処理中に受け付けられた前記ユーザ割り込み処理中に
多重の特権割り込み要求を受け付け、この多重の特権割
り込み処理から復帰するとき下位レベルの特権割り込み
処理に復帰しないネスト制御をする割り込みネスト制御
回路と、前記特権割り込み処理の最大ネストレベルを検
出し前記論理出力と共に割り込み受け付けを禁止する信
号を出力する最大ネストレベル検出回路とを備えること
を特徴とするマイクロプロセッサ。 - 【請求項２】 前記割り込みネスト制御回路は、前記特
権割り込み処理のネストレベルをカウントするカウンタ
回路と、前記特権割り込み処理中に受け付けられた前記
ユーザ割り込み処理のネストレベルをカウントするカウ
ンタ回路と、前記多重の特権割り込み処理から復帰した
ことを示す信号を出力するフラグ回路とを有し、前記最
大ネスト検出回路は前記特権割り込み処理のネストレベ
ルをカウントするカウンタ回路の出力を入力とする論理
回路である請求項１記載のマイクロプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124894A JP2625402B2 (ja) | 1995-05-24 | 1995-05-24 | マイクロプロセッサ |
| US08/653,486 US5701494A (en) | 1995-05-24 | 1996-05-24 | Microprocessor with multiple supervisor interrupt processing function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124894A JP2625402B2 (ja) | 1995-05-24 | 1995-05-24 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320794A true JPH08320794A (ja) | 1996-12-03 |
| JP2625402B2 JP2625402B2 (ja) | 1997-07-02 |
Family
ID=14896744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124894A Expired - Fee Related JP2625402B2 (ja) | 1995-05-24 | 1995-05-24 | マイクロプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5701494A (ja) |
| JP (1) | JP2625402B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11272828A (ja) * | 1998-02-06 | 1999-10-08 | Koninkl Philips Electronics Nv | 集積回路を有するチップカ―ド |
| JP2001125804A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 割り込み処理制御装置および方法 |
| JP2008176637A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | 情報処理装置 |
| JP2017527902A (ja) * | 2014-09-26 | 2017-09-21 | インテル・コーポレーション | 例外からの復帰時のマスク不可割り込みの早期有効化の回避 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889973A (en) * | 1995-03-31 | 1999-03-30 | Motorola, Inc. | Method and apparatus for selectively controlling interrupt latency in a data processing system |
| US5909582A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Microcomputer having user mode interrupt function and supervisor mode interrupt function |
| JPH10260849A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 情報処理装置および割り込み制御方法 |
| US6038633A (en) * | 1997-08-15 | 2000-03-14 | Compaq Computer Corporation | System and method for providing a dual interrupt mechanism to designate the occurrence and termination of an event |
| US5987559A (en) * | 1998-02-02 | 1999-11-16 | Texas Instruments Incorporated | Data processor with protected non-maskable interrupt |
| US6681280B1 (en) | 1998-10-29 | 2004-01-20 | Fujitsu Limited | Interrupt control apparatus and method separately holding respective operation information of a processor preceding a normal or a break interrupt |
| US6370607B1 (en) * | 1999-04-13 | 2002-04-09 | Advanced Micro Devices, Inc. | Automatic disabling of interrupts upon entry into interrupt service routine |
| US7035984B2 (en) * | 2001-12-31 | 2006-04-25 | Intel Corporation | Memory arbiter with grace and ceiling periods and intelligent page gathering logic |
| FR2884628A1 (fr) * | 2005-04-18 | 2006-10-20 | St Microelectronics Sa | Procede de traitement d'interruptions non securisees par un processeur operant dans le mode securise, processeur associe. |
| JP5508903B2 (ja) * | 2010-03-05 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 情報処理装置、半導体集積回路装置および異常検出方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727480A (en) * | 1984-07-09 | 1988-02-23 | Wang Laboratories, Inc. | Emulation of a data processing system |
| JPS6418545A (en) * | 1987-07-14 | 1989-01-23 | Honda Motor Co Ltd | Method for forging gear |
| US5222215A (en) * | 1991-08-29 | 1993-06-22 | International Business Machines Corporation | Cpu expansive gradation of i/o interruption subclass recognition |
| US5438677A (en) * | 1992-08-17 | 1995-08-01 | Intel Corporation | Mutual exclusion for computer system |
| US5530874A (en) * | 1993-02-02 | 1996-06-25 | 3Com Corporation | Network adapter with an indication signal mask and an interrupt signal mask |
-
1995
- 1995-05-24 JP JP7124894A patent/JP2625402B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-24 US US08/653,486 patent/US5701494A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11272828A (ja) * | 1998-02-06 | 1999-10-08 | Koninkl Philips Electronics Nv | 集積回路を有するチップカ―ド |
| JP2001125804A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 割り込み処理制御装置および方法 |
| JP2008176637A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | 情報処理装置 |
| JP2017527902A (ja) * | 2014-09-26 | 2017-09-21 | インテル・コーポレーション | 例外からの復帰時のマスク不可割り込みの早期有効化の回避 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5701494A (en) | 1997-12-23 |
| JP2625402B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625402B2 (ja) | マイクロプロセッサ | |
| EP2668578B1 (en) | Controlling generation of debug exceptions | |
| US5530597A (en) | Apparatus and method for disabling interrupt masks in processors or the like | |
| JPWO2011046217A1 (ja) | マイクロコンピュータ及びその動作方法 | |
| JP4343795B2 (ja) | データ処理装置および方法 | |
| US5909582A (en) | Microcomputer having user mode interrupt function and supervisor mode interrupt function | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JP2877138B2 (ja) | ソフトウェアディバグ用マイクロコンピュータ | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH01184545A (ja) | マイクロプロセッサ | |
| JPH08153018A (ja) | 半導体システム | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JP3129227B2 (ja) | マイクロプロセッサ | |
| JPH02121045A (ja) | アクセスプロテクト機能を有するマイクロプロセッサ | |
| JPH01217511A (ja) | 割込み回路 | |
| JPH1173371A (ja) | レジスタのプロテクト回路 | |
| JPH0226245B2 (ja) | ||
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 | |
| JPS63146137A (ja) | プログラム実行暴走防止装置 | |
| JPH0991210A (ja) | マイクロコンピュータ及びモータ駆動装置 | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JPH02310629A (ja) | 割り込み制御装置、共用資源排他方法およびアセンブラプログラム処理方法 | |
| JPH04270441A (ja) | データ処理装置 | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPH04323740A (ja) | Ｗｄｔ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |