JPH10163445A - 半導体装置の測定方法および半導体装置の製造方法 - Google Patents
半導体装置の測定方法および半導体装置の製造方法Info
- Publication number
- JPH10163445A JPH10163445A JP8320035A JP32003596A JPH10163445A JP H10163445 A JPH10163445 A JP H10163445A JP 8320035 A JP8320035 A JP 8320035A JP 32003596 A JP32003596 A JP 32003596A JP H10163445 A JPH10163445 A JP H10163445A
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- storage electrode
- silicon
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
- Y10S977/852—Manufacture, treatment, or detection of nanostructure with scanning probe for detection of specific nanostructure sample or nanostructure-related property
- Y10S977/854—Semiconductor sample
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
(57)【要約】
【課題】 表面が凹凸形状に形成された電荷蓄積電極
を、歩留まりよく形成することができないという問題点
があった。 【解決手段】 表面を凹凸形状に形成した電荷蓄積電極
２２の上面に誘電体膜２３および対向電極２４を順次積
層しキャパシタ２５を形成する場合、電荷蓄積電極２２
の凹凸形状を形成した後に、原子間力顕微鏡にて電荷蓄
積電極２２のキャパシタ２５の有効面積となる面積を測
定する。
を、歩留まりよく形成することができないという問題点
があった。 【解決手段】 表面を凹凸形状に形成した電荷蓄積電極
２２の上面に誘電体膜２３および対向電極２４を順次積
層しキャパシタ２５を形成する場合、電荷蓄積電極２２
の凹凸形状を形成した後に、原子間力顕微鏡にて電荷蓄
積電極２２のキャパシタ２５の有効面積となる面積を測
定する。
Description
【０００１】
【発明の属する技術分野】この発明は、キャパシタの電
荷蓄積電極の上部表面上を、凹凸形状にて製造する場合
の製造方法を管理する半導体装置の測定方法および半導
体装置の製造方法に関するものである。
荷蓄積電極の上部表面上を、凹凸形状にて製造する場合
の製造方法を管理する半導体装置の測定方法および半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の一つに、ＭＯＳトランジス
タとＭＯＳキャパシタとでメモリセルが構成されるダイ
ナミックラム（以下、ＤＲＡＭと略記する）がある。こ
のようなＤＲＡＭにおいては、ＭＯＳキャパシタに電荷
が蓄積されているか、いないかにより情報の記憶がおこ
なわれる。また、ＭＯＳトランジスタを通してビットラ
インにＭＯＳキャパシタの電荷を放出し、その電位変化
を検出する方法により情報の判読が行われる。
タとＭＯＳキャパシタとでメモリセルが構成されるダイ
ナミックラム（以下、ＤＲＡＭと略記する）がある。こ
のようなＤＲＡＭにおいては、ＭＯＳキャパシタに電荷
が蓄積されているか、いないかにより情報の記憶がおこ
なわれる。また、ＭＯＳトランジスタを通してビットラ
インにＭＯＳキャパシタの電荷を放出し、その電位変化
を検出する方法により情報の判読が行われる。
【０００３】図９は従来の半導体装置のＤＲＡＭのキャ
パシタを示す断面図である。図において、１はシリコン
基板、２はこのシリコン基板１上に形成されたゲート酸
化膜、３はこのゲート酸化膜２上に形成されたゲート電
極で、多結晶シリコン膜４及び高融点金属シリサイド膜
５が順次積層して成る。６はゲート電極３の側壁に形成
された、ＬＤＤ構造作成用のシリコン酸化膜から成るサ
イドウォールである。
パシタを示す断面図である。図において、１はシリコン
基板、２はこのシリコン基板１上に形成されたゲート酸
化膜、３はこのゲート酸化膜２上に形成されたゲート電
極で、多結晶シリコン膜４及び高融点金属シリサイド膜
５が順次積層して成る。６はゲート電極３の側壁に形成
された、ＬＤＤ構造作成用のシリコン酸化膜から成るサ
イドウォールである。
【０００４】７はシリコン基板１中にイオン注入等で形
成されたＭＯＳトランジスタ用のソース、ドレイン領
域、８はゲート電極３間でソース、ドレイン領域７と電
気的に接続されたビットラインで、多結晶シリコン膜９
及び高融点金属シリサイド膜１０が順次積層して成る。
１１はビットライン８を覆うように形成されたシリコン
酸化膜、１２はこのシリコン酸化膜１１にシリコン基板
１に至るまで開口されたコンタクトホールである。
成されたＭＯＳトランジスタ用のソース、ドレイン領
域、８はゲート電極３間でソース、ドレイン領域７と電
気的に接続されたビットラインで、多結晶シリコン膜９
及び高融点金属シリサイド膜１０が順次積層して成る。
１１はビットライン８を覆うように形成されたシリコン
酸化膜、１２はこのシリコン酸化膜１１にシリコン基板
１に至るまで開口されたコンタクトホールである。
【０００５】１３はコンタクトホール１２を埋め込むよ
うに形成された電荷蓄積電極で、ソース、ドレイン領域
７と電気的に接続される。１４はこの電荷蓄積電極１３
上に積層された誘電体膜で、例えばシリコン窒化膜及び
シリコン酸化膜が順次積層されて成る。１５は誘電体膜
１４上に積層された対向電極、１６は電荷蓄積電極１
３、誘電体膜１４及び対向電極１５にて成るＤＲＡＭの
キャパシタである。
うに形成された電荷蓄積電極で、ソース、ドレイン領域
７と電気的に接続される。１４はこの電荷蓄積電極１３
上に積層された誘電体膜で、例えばシリコン窒化膜及び
シリコン酸化膜が順次積層されて成る。１５は誘電体膜
１４上に積層された対向電極、１６は電荷蓄積電極１
３、誘電体膜１４及び対向電極１５にて成るＤＲＡＭの
キャパシタである。
【０００６】最近、半導体技術の進歩により、ＤＲＡＭ
の高集積化が急速に行われている。ＤＲＡＭを高集積化
するにおいて、一番大きな問題は、メモリーセルの面積
を小さくしながらキャパシタの容量を確保し、ＭＯＳキ
ャパシタに蓄積される電荷の保持時間を確保することで
ある。この目的を達するため、最近凹凸形状の表面を持
つキャパシタの電極を形成し、この凹凸形状により電極
表面積を増大させ、キャパシタの容量を増大させる技術
が示されている。
の高集積化が急速に行われている。ＤＲＡＭを高集積化
するにおいて、一番大きな問題は、メモリーセルの面積
を小さくしながらキャパシタの容量を確保し、ＭＯＳキ
ャパシタに蓄積される電荷の保持時間を確保することで
ある。この目的を達するため、最近凹凸形状の表面を持
つキャパシタの電極を形成し、この凹凸形状により電極
表面積を増大させ、キャパシタの容量を増大させる技術
が示されている。
【０００７】図１０はこのような凹凸形状の表面を有す
るキャパシタの構成を示す断面図である。図において、
上記従来の場合と同様の部分は同一符号を付して説明省
略する。１７は表面に凹凸形状を有する電荷蓄積電極
で、例えば多結晶シリコンにて形成されている。１８は
この電荷蓄積電極１７上に積層された誘電体膜で、例え
ばシリコン窒化膜及びシリコン酸化膜が順次積層されて
成る。１９は誘電体膜１８上に積層された対向電極、２
０は電荷蓄積電極１７、誘電体膜１８及び対向電極１９
にて成るＤＲＡＭのキャパシタである。
るキャパシタの構成を示す断面図である。図において、
上記従来の場合と同様の部分は同一符号を付して説明省
略する。１７は表面に凹凸形状を有する電荷蓄積電極
で、例えば多結晶シリコンにて形成されている。１８は
この電荷蓄積電極１７上に積層された誘電体膜で、例え
ばシリコン窒化膜及びシリコン酸化膜が順次積層されて
成る。１９は誘電体膜１８上に積層された対向電極、２
０は電荷蓄積電極１７、誘電体膜１８及び対向電極１９
にて成るＤＲＡＭのキャパシタである。
【０００８】上記示したように電荷蓄積電極１７の表面
を凹凸形状に形成することにより、キャパシタ２０の有
効面積を増大させ、キャパシタ２０の容量を増大する。
そして、ＤＲＡＭを完成させ、電気的にキャパシタ２０
の容量を測定し、その測定値が設定値と同一か否かを判
断し、製品が良品か不良品かを見極めて出荷していた。
一般的に、ＤＲＡＭを製造する場合、このキャパシタ２
０を形成した後、最終的な製品となるまでには、１ヶ月
くらいの製造日数を必要としている。
を凹凸形状に形成することにより、キャパシタ２０の有
効面積を増大させ、キャパシタ２０の容量を増大する。
そして、ＤＲＡＭを完成させ、電気的にキャパシタ２０
の容量を測定し、その測定値が設定値と同一か否かを判
断し、製品が良品か不良品かを見極めて出荷していた。
一般的に、ＤＲＡＭを製造する場合、このキャパシタ２
０を形成した後、最終的な製品となるまでには、１ヶ月
くらいの製造日数を必要としている。
【０００９】以下、従来の電荷蓄積電極１７の表面の凹
凸形状の製造方法について、図１１を用いて説明する。
まず、コンタクトホール１２を埋め込むようにリン等を
ドープしたアモルファス状態のシリコンを積層しパター
ニングし、下地電荷蓄積電極１７ａを形成する（図１１
（ａ））。次に、例えばＳｉ2Ｈ2ガスを用いたＣＶＤ法
にてシリコン結晶核２１を全面に形成する（図１１
（ｂ））。
凸形状の製造方法について、図１１を用いて説明する。
まず、コンタクトホール１２を埋め込むようにリン等を
ドープしたアモルファス状態のシリコンを積層しパター
ニングし、下地電荷蓄積電極１７ａを形成する（図１１
（ａ））。次に、例えばＳｉ2Ｈ2ガスを用いたＣＶＤ法
にてシリコン結晶核２１を全面に形成する（図１１
（ｂ））。
【００１０】次に、熱処理を行い、下地電荷蓄積電極１
７ａ上のシリコン結晶核２１を核として、アモルファス
状態のシリコンを結晶化させて成長させ、表面が凹凸形
状となる電荷蓄積電極１７を形成する。この際、シリコ
ン酸化膜１１とシリコン結晶核２１とが反応することは
なく、シリコン酸化膜１１上のシリコン結晶核２１はそ
のままの状態で残存する（図１１（ｃ））。
７ａ上のシリコン結晶核２１を核として、アモルファス
状態のシリコンを結晶化させて成長させ、表面が凹凸形
状となる電荷蓄積電極１７を形成する。この際、シリコ
ン酸化膜１１とシリコン結晶核２１とが反応することは
なく、シリコン酸化膜１１上のシリコン結晶核２１はそ
のままの状態で残存する（図１１（ｃ））。
【００１１】このシリコン結晶核２１自体は完全な絶縁
体でないため、このまま残存させると電荷蓄積電極１７
間を電気的にショートさせる危険性がある。よって、例
えば塩素系ガスプラズマを用いたドライエッチング法に
て、全面のエッチバックを行い、シリコン酸化膜１１上
に形成された余分なシリコン結晶核２１を除去する（図
１１（ｄ））。このように、電荷蓄積電極１７の表面を
凹凸形状に形成するためのプロセスは、３つのステップ
が必要となる複雑なプロセスであり、多くのプロセスパ
ラメータが関係するコントロールの難しいプロセスであ
る。
体でないため、このまま残存させると電荷蓄積電極１７
間を電気的にショートさせる危険性がある。よって、例
えば塩素系ガスプラズマを用いたドライエッチング法に
て、全面のエッチバックを行い、シリコン酸化膜１１上
に形成された余分なシリコン結晶核２１を除去する（図
１１（ｄ））。このように、電荷蓄積電極１７の表面を
凹凸形状に形成するためのプロセスは、３つのステップ
が必要となる複雑なプロセスであり、多くのプロセスパ
ラメータが関係するコントロールの難しいプロセスであ
る。
【００１２】
【発明が解決しようとする課題】従来、このようにして
キャパシタ２０の容量を増大しており、キャパシタ２０
の容量値は、キャパシタ２０の凹凸形状具合（有効面積
増大率）に直結している。よって、有効面積増大率は電
荷の保持時間を決定する重要なパラメータとなる。この
ことから、有効面積増大率が設計値よりはずれている
と、製品の不良に直結する。しかしながら、上記でも示
したように、電荷蓄積電極１７の表面の凹凸形状のプロ
セスは複雑でプロセス管理は非常に困難である。
キャパシタ２０の容量を増大しており、キャパシタ２０
の容量値は、キャパシタ２０の凹凸形状具合（有効面積
増大率）に直結している。よって、有効面積増大率は電
荷の保持時間を決定する重要なパラメータとなる。この
ことから、有効面積増大率が設計値よりはずれている
と、製品の不良に直結する。しかしながら、上記でも示
したように、電荷蓄積電極１７の表面の凹凸形状のプロ
セスは複雑でプロセス管理は非常に困難である。
【００１３】また、従来の半導体装置の測定方法および
半導体装置の製造方法は以上のように行われキャパシタ
２０の容量値の確認を、最終的な製品となった後、電気
的に行っている。よって、不良が発生すると、例えば、
最終的な製品からキャパシタ形成中の製品までの、例え
ば１ヶ月間分が不良となり、多大な損失につながるとい
う問題点があった。
半導体装置の製造方法は以上のように行われキャパシタ
２０の容量値の確認を、最終的な製品となった後、電気
的に行っている。よって、不良が発生すると、例えば、
最終的な製品からキャパシタ形成中の製品までの、例え
ば１ヶ月間分が不良となり、多大な損失につながるとい
う問題点があった。
【００１４】また、凹凸形状の電荷蓄積電極１７を形成
した後のシリコン結晶核２１の、エッチバックによる除
去も、条件の多い複雑な工程であるため、制御よく行わ
なければシリコン結晶核２１が残留し、電荷蓄積電極１
７間の電気的ショートを発生させるという問題点があっ
た。
した後のシリコン結晶核２１の、エッチバックによる除
去も、条件の多い複雑な工程であるため、制御よく行わ
なければシリコン結晶核２１が残留し、電荷蓄積電極１
７間の電気的ショートを発生させるという問題点があっ
た。
【００１５】この発明は上記のような問題点を解決する
ためになされたもので、半導体装置の測定方法のバラつ
きを低減し、歩留まりを向上することのできる半導体装
置の測定方法および半導体装置の製造方法を提供するこ
とを目的とする。
ためになされたもので、半導体装置の測定方法のバラつ
きを低減し、歩留まりを向上することのできる半導体装
置の測定方法および半導体装置の製造方法を提供するこ
とを目的とする。
【００１６】
【課題を解決するための手段】この発明に係る請求項１
における半導体装置の測定方法は、表面を凹凸形状に形
成した電荷蓄積電極の上面に誘電体膜および対向電極を
順次積層しキャパシタを形成する場合、電荷蓄積電極の
凹凸形状を形成した後に、原子間力顕微鏡にて電荷蓄積
電極のキャパシタの有効面積となる面積を測定するもの
である。
における半導体装置の測定方法は、表面を凹凸形状に形
成した電荷蓄積電極の上面に誘電体膜および対向電極を
順次積層しキャパシタを形成する場合、電荷蓄積電極の
凹凸形状を形成した後に、原子間力顕微鏡にて電荷蓄積
電極のキャパシタの有効面積となる面積を測定するもの
である。
【００１７】また、この発明に係る請求項２の半導体装
置の測定方法は、請求項１において、原子間力顕微鏡の
測定針の角度を、２０度ないし５０度としたものであ
る。
置の測定方法は、請求項１において、原子間力顕微鏡の
測定針の角度を、２０度ないし５０度としたものであ
る。
【００１８】また、この発明に係る請求項３の半導体装
置の測定方法は、請求項１または請求項２において、電
荷蓄積電極と同時に形成した、表面が凹凸形状にて形成
されたダミー電荷蓄積電極を被測定物とするものであ
る。
置の測定方法は、請求項１または請求項２において、電
荷蓄積電極と同時に形成した、表面が凹凸形状にて形成
されたダミー電荷蓄積電極を被測定物とするものであ
る。
【００１９】また、この発明に係る請求項４の半導体装
置の製造方法は、請求項１ないし請求項３のいずれかの
半導体装置の測定方法にて測定された電荷蓄積電極の有
効面積の測定値が、キャパシタの容量値のあらかじめ設
定された設定範囲内か否かを判断し、設定範囲外ならば
異常と判断し、電荷蓄積電極の凹凸形状形成工程の形成
条件を修正するものである。
置の製造方法は、請求項１ないし請求項３のいずれかの
半導体装置の測定方法にて測定された電荷蓄積電極の有
効面積の測定値が、キャパシタの容量値のあらかじめ設
定された設定範囲内か否かを判断し、設定範囲外ならば
異常と判断し、電荷蓄積電極の凹凸形状形成工程の形成
条件を修正するものである。
【００２０】また、この発明に係る請求項５の半導体装
置の製造方法は、請求項４に記載の半導体装置の製造方
法の表面が凹凸形状に形成された電荷蓄積電極の形成
を、シリコン酸化膜上にアモルファス状態のシリコンを
積層しパターニングして下地電荷蓄積電極を形成し、シ
リコン酸化膜および下地電荷蓄積電極上全面にシリコン
結晶核を形成し、熱処理を行い下地電荷蓄積電極のアモ
ルファス状態のシリコンとシリコン結晶核とを結晶化さ
せて行うものである。
置の製造方法は、請求項４に記載の半導体装置の製造方
法の表面が凹凸形状に形成された電荷蓄積電極の形成
を、シリコン酸化膜上にアモルファス状態のシリコンを
積層しパターニングして下地電荷蓄積電極を形成し、シ
リコン酸化膜および下地電荷蓄積電極上全面にシリコン
結晶核を形成し、熱処理を行い下地電荷蓄積電極のアモ
ルファス状態のシリコンとシリコン結晶核とを結晶化さ
せて行うものである。
【００２１】また、この発明に係る請求項６の半導体装
置の製造方法は、シリコン酸化膜上にアモルファス状態
のシリコンを積層しパターニングして下地電荷蓄積電極
を形成し、シリコン酸化膜および下地電荷蓄積電極上全
面にシリコン結晶核を形成し、熱処理を行い下地電荷蓄
積電極のアモルファス状態のシリコンとシリコン結晶核
とを結晶化させて表面が凹凸形状に形成された電荷蓄積
電極を形成し、シリコン酸化膜上のシリコン結晶核の高
さを原子間力顕微鏡にて測定し、この測定値に応じてシ
リコン結晶核のエッチバックを行うものである。
置の製造方法は、シリコン酸化膜上にアモルファス状態
のシリコンを積層しパターニングして下地電荷蓄積電極
を形成し、シリコン酸化膜および下地電荷蓄積電極上全
面にシリコン結晶核を形成し、熱処理を行い下地電荷蓄
積電極のアモルファス状態のシリコンとシリコン結晶核
とを結晶化させて表面が凹凸形状に形成された電荷蓄積
電極を形成し、シリコン酸化膜上のシリコン結晶核の高
さを原子間力顕微鏡にて測定し、この測定値に応じてシ
リコン結晶核のエッチバックを行うものである。
【００２２】また、この発明に係る請求項７の半導体装
置の製造方法は、シリコン酸化膜上にアモルファス状態
のシリコンを積層しパターニングして下地電荷蓄積電極
を形成し、シリコン酸化膜および下地電荷蓄積電極上全
面にシリコン結晶核を形成し、熱処理を行い下地電荷蓄
積電極のアモルファス状態のシリコンとシリコン結晶核
とを結晶化させ表面が凹凸形状に形成された電荷蓄積電
極を形成し、エッチバックによりシリコン酸化膜上のシ
リコン結晶核の除去を行い、シリコン酸化膜上に残留し
ているシリコン結晶核の高さを原子間力顕微鏡にて測定
し、この測定値が所望の値より大きければ異常と判断
し、エッチバック工程の条件を修正するものである。
置の製造方法は、シリコン酸化膜上にアモルファス状態
のシリコンを積層しパターニングして下地電荷蓄積電極
を形成し、シリコン酸化膜および下地電荷蓄積電極上全
面にシリコン結晶核を形成し、熱処理を行い下地電荷蓄
積電極のアモルファス状態のシリコンとシリコン結晶核
とを結晶化させ表面が凹凸形状に形成された電荷蓄積電
極を形成し、エッチバックによりシリコン酸化膜上のシ
リコン結晶核の除去を行い、シリコン酸化膜上に残留し
ているシリコン結晶核の高さを原子間力顕微鏡にて測定
し、この測定値が所望の値より大きければ異常と判断
し、エッチバック工程の条件を修正するものである。
【００２３】
実施の形態１．以下、この発明の実施の形態を図につい
て説明する。図１はこの発明の実施の形態１における半
導体装置の構成を示す断面図である。図において、従来
の場合と同様の部分は同一符号を付して説明を省略す
る。２２は表面に凹凸形状を有する電荷蓄積電極で、例
えば多結晶シリコンにて形成されている。２３はこの電
荷蓄積電極２２上に積層された誘電体膜で、例えばシリ
コン窒化膜及びシリコン酸化膜が順次積層されて成る。
２４は誘電体膜２３上に積層された対向電極、２５は電
荷蓄積電極２２、誘電体膜２３及び対向電極２４にて成
るＤＲＡＭのキャパシタである。
て説明する。図１はこの発明の実施の形態１における半
導体装置の構成を示す断面図である。図において、従来
の場合と同様の部分は同一符号を付して説明を省略す
る。２２は表面に凹凸形状を有する電荷蓄積電極で、例
えば多結晶シリコンにて形成されている。２３はこの電
荷蓄積電極２２上に積層された誘電体膜で、例えばシリ
コン窒化膜及びシリコン酸化膜が順次積層されて成る。
２４は誘電体膜２３上に積層された対向電極、２５は電
荷蓄積電極２２、誘電体膜２３及び対向電極２４にて成
るＤＲＡＭのキャパシタである。
【００２４】以下、この発明の実施の形態１について、
図２ないし図８を用いて説明する。まず、従来の場合と
同様にコンタクトホール１２を埋め込むようにリン等を
ドープしたアモルファス状態のシリコンを積層しパター
ニングし、下地電荷蓄積電極２２ａを形成する（図２
（ａ）及び図３スッテプＳ１）。次に、例えばＳｉ2Ｈ2
ガスを用いたＣＶＤ法にてシリコン結晶核２６を全面に
形成する（図２（ｂ）及び図３ステップＳ２）。
図２ないし図８を用いて説明する。まず、従来の場合と
同様にコンタクトホール１２を埋め込むようにリン等を
ドープしたアモルファス状態のシリコンを積層しパター
ニングし、下地電荷蓄積電極２２ａを形成する（図２
（ａ）及び図３スッテプＳ１）。次に、例えばＳｉ2Ｈ2
ガスを用いたＣＶＤ法にてシリコン結晶核２６を全面に
形成する（図２（ｂ）及び図３ステップＳ２）。
【００２５】次に、熱処理を行い、下地電荷蓄積電極２
２ａ上のシリコン結晶核２６を核としてアモルファス状
態のシリコンを結晶化させて成長させ、表面が凹凸形状
となる電荷蓄積電極２２を形成する。この際、シリコン
酸化膜１１とシリコン結晶核２６とが反応することはな
く、シリコン酸化膜１１上のシリコン結晶核２６はその
ままの状態で残存する（図２（ｃ）及び図３ステップＳ
２）。
２ａ上のシリコン結晶核２６を核としてアモルファス状
態のシリコンを結晶化させて成長させ、表面が凹凸形状
となる電荷蓄積電極２２を形成する。この際、シリコン
酸化膜１１とシリコン結晶核２６とが反応することはな
く、シリコン酸化膜１１上のシリコン結晶核２６はその
ままの状態で残存する（図２（ｃ）及び図３ステップＳ
２）。
【００２６】そして、原子間力顕微鏡（atomic forcc m
icroscope ：以下、ＡＦＭと略記する）を用いて、電荷
蓄積電極２２の表面の一定距離を走査し、実際の表面積
を測定する。測定方法は、図４に示すように、まず、Ａ
ＦＭの測定針２７を電荷蓄積電極２２上の約５ｎｍの距
離まで接近させる。そして、この段階で測定針２７と電
荷蓄積電極２２との間に発生する原子間力を検知する。
icroscope ：以下、ＡＦＭと略記する）を用いて、電荷
蓄積電極２２の表面の一定距離を走査し、実際の表面積
を測定する。測定方法は、図４に示すように、まず、Ａ
ＦＭの測定針２７を電荷蓄積電極２２上の約５ｎｍの距
離まで接近させる。そして、この段階で測定針２７と電
荷蓄積電極２２との間に発生する原子間力を検知する。
【００２７】原子間力は電荷蓄積電極２２と測定針２７
との距離に依存する。よって、この原子間力が一定にな
るように測定針２７を図中のＹ方向駆動系をサーボしな
がら、図中のＸ方向に移動させる。すると、電荷蓄積電
極２２の表面の凹凸形状に沿って、非接触に測定針２７
を図中の点線にて示すように走査することができる。
との距離に依存する。よって、この原子間力が一定にな
るように測定針２７を図中のＹ方向駆動系をサーボしな
がら、図中のＸ方向に移動させる。すると、電荷蓄積電
極２２の表面の凹凸形状に沿って、非接触に測定針２７
を図中の点線にて示すように走査することができる。
【００２８】この時、測定針２７のＸ方向及びＹ方向の
駆動系のサーボ信号を処理することにより、測定針２７
が実際に移動した距離をもとめる。そして、この距離を
測定開始点から終了点までの直線距離で割れば、電荷蓄
積電極２２の表面積が測定され面積増加率が算出され
る。さらに正確な測定を行うためには、例えば一定面積
内をある一定間隔あけて複数に分割し、この複数に分割
された箇所の測定を繰り返し行い、これら測定値の平均
値を求めるようにすればよい。
駆動系のサーボ信号を処理することにより、測定針２７
が実際に移動した距離をもとめる。そして、この距離を
測定開始点から終了点までの直線距離で割れば、電荷蓄
積電極２２の表面積が測定され面積増加率が算出され
る。さらに正確な測定を行うためには、例えば一定面積
内をある一定間隔あけて複数に分割し、この複数に分割
された箇所の測定を繰り返し行い、これら測定値の平均
値を求めるようにすればよい。
【００２９】この方法としては、例えば、２ミクロンの
正方形を１２８分割程度にて測定する例が考えられる。
この場合、実際の電荷蓄積電極２２の大きさは微細化さ
れており、１ミクロン以下である。よって、この測定
は、電荷蓄積電極２２と同時に形成された、ダミー電荷
蓄積電極を２ミクロン程度の大きさに形成しておき、こ
れを測定に利用する方法が考えられる。
正方形を１２８分割程度にて測定する例が考えられる。
この場合、実際の電荷蓄積電極２２の大きさは微細化さ
れており、１ミクロン以下である。よって、この測定
は、電荷蓄積電極２２と同時に形成された、ダミー電荷
蓄積電極を２ミクロン程度の大きさに形成しておき、こ
れを測定に利用する方法が考えられる。
【００３０】そして、上記のように検出された面積増加
率が設計値の範囲内であれば、次工程へ、また、範囲外
であれば異常として検出して、製造をストップし、シリ
コン結晶核２６の形成及び熱処理の工程にフィードバッ
クし、これら各工程のチェックを行う（図３ステップＳ
３）。
率が設計値の範囲内であれば、次工程へ、また、範囲外
であれば異常として検出して、製造をストップし、シリ
コン結晶核２６の形成及び熱処理の工程にフィードバッ
クし、これら各工程のチェックを行う（図３ステップＳ
３）。
【００３１】上記のようにＡＦＭを用いる場合、一般に
測定針２７は先端の角度が小さいほど、ＡＦＭ測定系の
空間分解能が向上するということは、過去多くの研究報
告がなされており、自明のことである。このため、ここ
でも測定針２７の先端角度を鋭くする方が有利であると
考えた。しかし、実際にはこの角度を鋭くしすぎるとＡ
ＦＭで測定した電荷蓄積電極の面積増大率と、実際のＤ
ＲＡＭのキャパシタで電気的に測定した容量値より求め
られる容量増大率とが一致しなくなるという現象がみら
れた。
測定針２７は先端の角度が小さいほど、ＡＦＭ測定系の
空間分解能が向上するということは、過去多くの研究報
告がなされており、自明のことである。このため、ここ
でも測定針２７の先端角度を鋭くする方が有利であると
考えた。しかし、実際にはこの角度を鋭くしすぎるとＡ
ＦＭで測定した電荷蓄積電極の面積増大率と、実際のＤ
ＲＡＭのキャパシタで電気的に測定した容量値より求め
られる容量増大率とが一致しなくなるという現象がみら
れた。
【００３２】このことについて、以下検証してみる。図
５に示すように実際の電荷蓄積電極２２の凹凸形状は均
一でなく、矢印１及び矢印２にて示すような非常に狭い
谷間部分が数多く存在する。そして、この上部に例えば
８０オングストローム程度の厚みの誘電体膜２３および
対向電極２４を順次形成することとなるが、谷間部分は
誘電体膜２３にて埋め込まれてしまい、この部分はキャ
パシタとして有効に機能しないことが判る。
５に示すように実際の電荷蓄積電極２２の凹凸形状は均
一でなく、矢印１及び矢印２にて示すような非常に狭い
谷間部分が数多く存在する。そして、この上部に例えば
８０オングストローム程度の厚みの誘電体膜２３および
対向電極２４を順次形成することとなるが、谷間部分は
誘電体膜２３にて埋め込まれてしまい、この部分はキャ
パシタとして有効に機能しないことが判る。
【００３３】この有効に機能しない谷間の部分を、面積
増大箇所としてＡＦＭにて検出すると、上記した、面積
増大率と容量増大率とが一致しないという現象が生じる
と考えられる。図６（ａ）に示したように、先端角度の
小さい測定針２８にて測定すると、電荷蓄積電極２２の
谷間部分も測定し、図６（ｂ）に示したように、先端角
度の大きい測定針２９にて測定すると、電荷蓄積電極２
２の谷間部分は測定せず、誘電体膜２３の上面、すなわ
ちキャパシタとしての有効面積に該当する面積のみを測
定することができる。
増大箇所としてＡＦＭにて検出すると、上記した、面積
増大率と容量増大率とが一致しないという現象が生じる
と考えられる。図６（ａ）に示したように、先端角度の
小さい測定針２８にて測定すると、電荷蓄積電極２２の
谷間部分も測定し、図６（ｂ）に示したように、先端角
度の大きい測定針２９にて測定すると、電荷蓄積電極２
２の谷間部分は測定せず、誘電体膜２３の上面、すなわ
ちキャパシタとしての有効面積に該当する面積のみを測
定することができる。
【００３４】上記のことより、このＡＦＭの測定では、
測定針の先端角度が重要なパラメータであることを見い
出した。そこで、測定針の角度を様々設定し、電荷蓄積
電極２２の面積増大率と、実際のＤＲＡＭのキャパシタ
で電気的に測定した容量増大率とを比較してみた。
測定針の先端角度が重要なパラメータであることを見い
出した。そこで、測定針の角度を様々設定し、電荷蓄積
電極２２の面積増大率と、実際のＤＲＡＭのキャパシタ
で電気的に測定した容量増大率とを比較してみた。
【００３５】電荷蓄積電極２２の凹凸形状の異なる５種
類のサンプルを準備し、測定針の先端角度を１５°、３
０°、４０°の３種類の測定針を準備し、測定した。す
ると、図７に示すような結果が得られた。図から明らか
なように、測定針の先端角度が３０°、４０°の場合に
は、ＡＦＭの測定面積増大率と、実際のキャパシタの容
量増加率とは多少の誤差はあるものの比例関係を保って
いる。（尚、ＡＦＭ測定の空間分解能は測定針の先端角
度が大きくなると減少するため、先端角度の大きい４０
°の測定結果は３０°の測定結果より比例係数が小さく
なっている）。
類のサンプルを準備し、測定針の先端角度を１５°、３
０°、４０°の３種類の測定針を準備し、測定した。す
ると、図７に示すような結果が得られた。図から明らか
なように、測定針の先端角度が３０°、４０°の場合に
は、ＡＦＭの測定面積増大率と、実際のキャパシタの容
量増加率とは多少の誤差はあるものの比例関係を保って
いる。（尚、ＡＦＭ測定の空間分解能は測定針の先端角
度が大きくなると減少するため、先端角度の大きい４０
°の測定結果は３０°の測定結果より比例係数が小さく
なっている）。
【００３６】しかし、先端角度が１５°の場合の両者の
関係は比例関係にならず、非常にバラつきの大きい測定
結果が得られた。これら実験結果とＡＦＭの特性とから
考えあわせると、ＡＦＭ測定針の先端角度の２０度ない
し５０度の範囲が適当であると考えられる。これら何れ
かの角度の測定針のＡＦＭにて電荷蓄積電極２２の上面
を測定することにより、キャパシタ２５の有効面積に相
当する面積を、測定することができることが検証され
た。
関係は比例関係にならず、非常にバラつきの大きい測定
結果が得られた。これら実験結果とＡＦＭの特性とから
考えあわせると、ＡＦＭ測定針の先端角度の２０度ない
し５０度の範囲が適当であると考えられる。これら何れ
かの角度の測定針のＡＦＭにて電荷蓄積電極２２の上面
を測定することにより、キャパシタ２５の有効面積に相
当する面積を、測定することができることが検証され
た。
【００３７】次に、上記従来の場合と同様の理由によ
り、シリコン結晶核２６を除去する必要がある。まず、
図８に示すようにシリコン酸化膜１１上をＡＦＭの測定
針３０にて測定し、シリコン結晶核２６の高さを検出す
る（図３ステップＳ４）。この際に用いるＡＦＭは上記
で用いたものと異なり、測定針３０の角度はＡＦＭの測
定系の空間分解能を向上させるために、小さいものを用
いる方がよい。
り、シリコン結晶核２６を除去する必要がある。まず、
図８に示すようにシリコン酸化膜１１上をＡＦＭの測定
針３０にて測定し、シリコン結晶核２６の高さを検出す
る（図３ステップＳ４）。この際に用いるＡＦＭは上記
で用いたものと異なり、測定針３０の角度はＡＦＭの測
定系の空間分解能を向上させるために、小さいものを用
いる方がよい。
【００３８】次に、この検出値に応じて、例えば塩素系
ガスプラズマを用いたドライエッチング法にて、全面の
エッチバックを行い、シリコン酸化膜１１上に形成され
た余分なシリコン結晶核２６を除去する（図２（ｄ）お
よび図３のステップＳ５）。次に、シリコン酸化膜１１
上を再びＡＦＭにて測定し、残留しているシリコン結晶
核の高さを検出し、その値が所望値より大きいか否かを
判断する（図３ステップＳ６）。そして、所望値より大
きいと異常として検出して、製造をストップし、異常と
して検出し、エッチバック工程にフィードバックし、こ
の工程のチェックを行う。また、小さいと判断される
と、次工程へ進む。
ガスプラズマを用いたドライエッチング法にて、全面の
エッチバックを行い、シリコン酸化膜１１上に形成され
た余分なシリコン結晶核２６を除去する（図２（ｄ）お
よび図３のステップＳ５）。次に、シリコン酸化膜１１
上を再びＡＦＭにて測定し、残留しているシリコン結晶
核の高さを検出し、その値が所望値より大きいか否かを
判断する（図３ステップＳ６）。そして、所望値より大
きいと異常として検出して、製造をストップし、異常と
して検出し、エッチバック工程にフィードバックし、こ
の工程のチェックを行う。また、小さいと判断される
と、次工程へ進む。
【００３９】上記のように行われた実施の形態１の半導
体装置の測定方法および半導体装置の製造方法によれ
ば、キャパシタ２５の有効面積となる面積を電荷蓄積電
極２２を形成した後、すぐに検出し、キャパシタ２５の
容量値の設定範囲内か否かを判断することができる。ま
た、シリコン結晶核２６の除去も精度よく、また、確実
に検出し行うことができるため、半導体装置の製造方法
のバラつきが低減し、歩留まりの向上することができ
る。
体装置の測定方法および半導体装置の製造方法によれ
ば、キャパシタ２５の有効面積となる面積を電荷蓄積電
極２２を形成した後、すぐに検出し、キャパシタ２５の
容量値の設定範囲内か否かを判断することができる。ま
た、シリコン結晶核２６の除去も精度よく、また、確実
に検出し行うことができるため、半導体装置の製造方法
のバラつきが低減し、歩留まりの向上することができ
る。
【００４０】尚、上記実施の形態１では電荷蓄積電極２
２の凹凸形状を形成する方法の一例を記載したが、この
方法に限られることはなく、他の方法にて形成された場
合にも、上記実施の形態１と同様に電荷蓄積電極２２の
凹凸形状をＡＦＭにて測定すればよく、同様の効果を奏
することができる。
２の凹凸形状を形成する方法の一例を記載したが、この
方法に限られることはなく、他の方法にて形成された場
合にも、上記実施の形態１と同様に電荷蓄積電極２２の
凹凸形状をＡＦＭにて測定すればよく、同様の効果を奏
することができる。
【００４１】
【発明の効果】以上のように、この発明の請求項１によ
れば、表面を凹凸形状に形成した電荷蓄積電極の上面に
誘電体膜および対向電極を順次積層しキャパシタを形成
する場合、電荷蓄積電極の凹凸形状を形成した後に、原
子間力顕微鏡にて電荷蓄積電極のキャパシタの有効面積
となる面積を測定するので、キャパシタの有効面積とな
る面積を、電荷蓄積電極の凹凸形状形成後に測定するこ
とのできる半導体装置の測定方法を提供することが可能
である。
れば、表面を凹凸形状に形成した電荷蓄積電極の上面に
誘電体膜および対向電極を順次積層しキャパシタを形成
する場合、電荷蓄積電極の凹凸形状を形成した後に、原
子間力顕微鏡にて電荷蓄積電極のキャパシタの有効面積
となる面積を測定するので、キャパシタの有効面積とな
る面積を、電荷蓄積電極の凹凸形状形成後に測定するこ
とのできる半導体装置の測定方法を提供することが可能
である。
【００４２】また、この発明の請求項２によれば、請求
項１において、原子間力顕微鏡の測定針の角度を、２０
度ないし５０度としたので、電荷蓄積電極の上のキャパ
シタの有効面積となる面積を、的確に測定することので
きる半導体装置の測定方法を提供することが可能であ
る。
項１において、原子間力顕微鏡の測定針の角度を、２０
度ないし５０度としたので、電荷蓄積電極の上のキャパ
シタの有効面積となる面積を、的確に測定することので
きる半導体装置の測定方法を提供することが可能であ
る。
【００４３】また、この発明の請求項３によれば、請求
項１または請求項２において、電荷蓄積電極と同時に形
成した、表面が凹凸形状にて形成されたダミー電荷蓄積
電極を被測定物とするので、電荷蓄積電極の上のキャパ
シタの有効面積となる面積を、的確に測定することので
きる半導体装置の測定方法を提供することが可能であ
る。
項１または請求項２において、電荷蓄積電極と同時に形
成した、表面が凹凸形状にて形成されたダミー電荷蓄積
電極を被測定物とするので、電荷蓄積電極の上のキャパ
シタの有効面積となる面積を、的確に測定することので
きる半導体装置の測定方法を提供することが可能であ
る。
【００４４】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかの半導体装置の測定方法
にて測定された電荷蓄積電極の有効面積の測定値が、キ
ャパシタの容量値のあらかじめ設定された設定範囲内か
否かを判断し、設定範囲外ならば異常と判断し、電荷蓄
積電極の凹凸形状形成工程の形成条件を修正するので、
電荷蓄積電極の凹凸形状を形成した時点で凹凸形状工程
の正常か否かを判断することができる半導体装置の製造
方法を提供することができる。
項１ないし請求項３のいずれかの半導体装置の測定方法
にて測定された電荷蓄積電極の有効面積の測定値が、キ
ャパシタの容量値のあらかじめ設定された設定範囲内か
否かを判断し、設定範囲外ならば異常と判断し、電荷蓄
積電極の凹凸形状形成工程の形成条件を修正するので、
電荷蓄積電極の凹凸形状を形成した時点で凹凸形状工程
の正常か否かを判断することができる半導体装置の製造
方法を提供することができる。
【００４５】また、この発明の請求項５によれば、請求
項４に記載の半導体装置の製造方法の表面が凹凸形状に
形成された電荷蓄積電極の形成を、シリコン酸化膜上に
アモルファス状態のシリコンを積層しパターニングして
下地電荷蓄積電極を形成し、シリコン酸化膜および下地
電荷蓄積電極上全面にシリコン結晶核を形成し、熱処理
を行い下地電荷蓄積電極のアモルファス状態のシリコン
とシリコン結晶核とを結晶化させて行うので、電荷蓄積
電極の凹凸形状を確実に形成することのできる半導体装
置の製造方法を提供することができる。
項４に記載の半導体装置の製造方法の表面が凹凸形状に
形成された電荷蓄積電極の形成を、シリコン酸化膜上に
アモルファス状態のシリコンを積層しパターニングして
下地電荷蓄積電極を形成し、シリコン酸化膜および下地
電荷蓄積電極上全面にシリコン結晶核を形成し、熱処理
を行い下地電荷蓄積電極のアモルファス状態のシリコン
とシリコン結晶核とを結晶化させて行うので、電荷蓄積
電極の凹凸形状を確実に形成することのできる半導体装
置の製造方法を提供することができる。
【００４６】また、この発明の請求項６によれば、シリ
コン酸化膜上にアモルファス状態のシリコンを積層しパ
ターニングして下地電荷蓄積電極を形成し、シリコン酸
化膜および下地電荷蓄積電極上全面にシリコン結晶核を
形成し、熱処理を行い下地電荷蓄積電極のアモルファス
状態のシリコンとシリコン結晶核とを結晶化させて表面
が凹凸形状に形成された電荷蓄積電極を形成し、シリコ
ン酸化膜上のシリコン結晶核の高さを原子間力顕微鏡に
て測定し、この測定値に応じてシリコン結晶核のエッチ
バックを行うので、シリコン結晶核の除去のエッチバッ
クの条件を確実に設定することのできる半導体装置の製
造方法を提供することができる。
コン酸化膜上にアモルファス状態のシリコンを積層しパ
ターニングして下地電荷蓄積電極を形成し、シリコン酸
化膜および下地電荷蓄積電極上全面にシリコン結晶核を
形成し、熱処理を行い下地電荷蓄積電極のアモルファス
状態のシリコンとシリコン結晶核とを結晶化させて表面
が凹凸形状に形成された電荷蓄積電極を形成し、シリコ
ン酸化膜上のシリコン結晶核の高さを原子間力顕微鏡に
て測定し、この測定値に応じてシリコン結晶核のエッチ
バックを行うので、シリコン結晶核の除去のエッチバッ
クの条件を確実に設定することのできる半導体装置の製
造方法を提供することができる。
【００４７】また、この発明の請求項７によれば、シリ
コン酸化膜上にアモルファス状態のシリコンを積層しパ
ターニングして下地電荷蓄積電極を形成し、シリコン酸
化膜および下地電荷蓄積電極上全面にシリコン結晶核を
形成し、熱処理を行い下地電荷蓄積電極のアモルファス
状態のシリコンとシリコン結晶核とを結晶化させ表面が
凹凸形状に形成された電荷蓄積電極を形成し、エッチバ
ックによりシリコン酸化膜上のシリコン結晶核の除去を
行い、シリコン酸化膜上に残留しているシリコン結晶核
の高さを原子間力顕微鏡にて測定し、この測定値が所望
の値より大きければ異常と判断し、エッチバック工程の
条件を修正するので、シリコン結晶核の除去後、エッチ
バックの工程が正常か否かを判断することができる半導
体装置の製造方法を提供することができる。
コン酸化膜上にアモルファス状態のシリコンを積層しパ
ターニングして下地電荷蓄積電極を形成し、シリコン酸
化膜および下地電荷蓄積電極上全面にシリコン結晶核を
形成し、熱処理を行い下地電荷蓄積電極のアモルファス
状態のシリコンとシリコン結晶核とを結晶化させ表面が
凹凸形状に形成された電荷蓄積電極を形成し、エッチバ
ックによりシリコン酸化膜上のシリコン結晶核の除去を
行い、シリコン酸化膜上に残留しているシリコン結晶核
の高さを原子間力顕微鏡にて測定し、この測定値が所望
の値より大きければ異常と判断し、エッチバック工程の
条件を修正するので、シリコン結晶核の除去後、エッチ
バックの工程が正常か否かを判断することができる半導
体装置の製造方法を提供することができる。
【図１】 この発明の実施の形態１による半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図２】 図１に示した半導体装置の製造方法の一部を
示す断面図である。
示す断面図である。
【図３】 図２に示した半導体装置の製造方法のフロー
チャートを示す図である。
チャートを示す図である。
【図４】 この発明の実施の形態１によるＡＦＭの測定
方法を示す図である。
方法を示す図である。
【図５】 図１に示した半導体装置のキャパシタの一部
拡大断面図である。
拡大断面図である。
【図６】 この発明の実施の形態１によるＡＦＭの測定
針の先端角度の差における測定方法を示す図である。
針の先端角度の差における測定方法を示す図である。
【図７】 この発明の実施の形態１におけるＡＦＭの測
定針の先端角度を変化させたときの、ＡＦＭ測定面積増
大率と実際のキャパシタ容量増加率との関係を示す図で
ある。
定針の先端角度を変化させたときの、ＡＦＭ測定面積増
大率と実際のキャパシタ容量増加率との関係を示す図で
ある。
【図８】 この発明の実施の形態１によるＡＦＭの測定
方法を示す図である。
方法を示す図である。
【図９】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図１０】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図１１】 図１０に示した半導体装置の製造方法の一
部を示す断面図である。
部を示す断面図である。
２２ 電荷蓄積電極、２２ａ 下地電荷蓄積電極、２３
誘電体膜、２４ 対向電極、２５ キャパシタ、２６
シリコン結晶核、２７，２８，２９，３０ 測定針。
誘電体膜、２４ 対向電極、２５ キャパシタ、２６
シリコン結晶核、２７，２８，２９，３０ 測定針。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 27/04 Ｃ 27/04 21/822
Claims (7)
- 【請求項１】 表面を凹凸形状に形成した電荷蓄積電極
の上面に誘電体膜および対向電極を順次積層しキャパシ
タを形成する場合、上記電荷蓄積電極の凹凸形状を形成
した後に、原子間力顕微鏡にて上記電荷蓄積電極の上記
キャパシタの有効面積となる面積を測定することを特徴
とする半導体装置の測定方法。 - 【請求項２】 原子間力顕微鏡の測定針の角度を、２０
度ないし５０度としたことを特徴とする請求項１記載の
半導体装置の測定方法。 - 【請求項３】 電荷蓄積電極と同時に形成した、表面が
凹凸形状にて形成されたダミー電荷蓄積電極を被測定物
とすることを特徴とする請求項１または請求項２記載の
半導体装置の測定方法。 - 【請求項４】 請求項１ないし請求項３のいずれかの半
導体装置の測定方法にて測定された電荷蓄積電極の有効
面積の測定値が、キャパシタの容量値のあらかじめ設定
された設定範囲内か否かを判断し、上記設定範囲外なら
ば異常と判断し、上記電荷蓄積電極の凹凸形状形成工程
の形成条件を修正することを特徴とする半導体装置の製
造方法。 - 【請求項５】 請求項４に記載の半導体装置の製造方法
の表面が凹凸形状に形成された電荷蓄積電極の形成を、
シリコン酸化膜上にアモルファス状態のシリコンを積層
しパターニングして下地電荷蓄積電極を形成し、上記シ
リコン酸化膜および上記下地電荷蓄積電極上全面にシリ
コン結晶核を形成し、熱処理を行い上記下地電荷蓄積電
極のアモルファス状態のシリコンと上記シリコン結晶核
とを結晶化させて行うことを特徴とする半導体装置の製
造方法。 - 【請求項６】 シリコン酸化膜上にアモルファス状態の
シリコンを積層しパターニングして下地電荷蓄積電極を
形成し、上記シリコン酸化膜および上記下地電荷蓄積電
極上全面にシリコン結晶核を形成し、熱処理を行い上記
下地電荷蓄積電極のアモルファス状態のシリコンと上記
シリコン結晶核とを結晶化させて表面が凹凸形状に形成
された電荷蓄積電極を形成し、上記シリコン酸化膜上の
上記シリコン結晶核の高さを原子間力顕微鏡にて測定
し、この測定値に応じて上記シリコン結晶核のエッチバ
ックを行うことを特徴とする半導体装置の製造方法。 - 【請求項７】 シリコン酸化膜上にアモルファス状態の
シリコンを積層しパターニングして下地電荷蓄積電極を
形成し、上記シリコン酸化膜および上記下地電荷蓄積電
極上全面にシリコン結晶核を形成し、熱処理を行い上記
下地電荷蓄積電極のアモルファス状態のシリコンと上記
シリコン結晶核とを結晶化させ表面が凹凸形状に形成さ
れた電荷蓄積電極を形成し、エッチバックにより上記シ
リコン酸化膜上の上記シリコン結晶核の除去を行い、上
記シリコン酸化膜上に残留している上記シリコン結晶核
の高さを原子間力顕微鏡にて測定し、この測定値が所望
の値より大きければ異常と判断し、上記エッチバック工
程の条件を修正することを特徴とする半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320035A JPH10163445A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の測定方法および半導体装置の製造方法 |
| US08/862,646 US5846870A (en) | 1996-11-29 | 1997-05-23 | Method of measuring a semiconductor device and a method of making a semiconductor device |
| DE19723264A DE19723264A1 (de) | 1996-11-29 | 1997-06-03 | Verfahren des Messens einer Halbleitereinrichtung und ein Herstellungsverfahren einer Halbleitereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320035A JPH10163445A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の測定方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163445A true JPH10163445A (ja) | 1998-06-19 |
Family
ID=18117027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8320035A Pending JPH10163445A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の測定方法および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5846870A (ja) |
| JP (1) | JPH10163445A (ja) |
| DE (1) | DE19723264A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018963B2 (en) | 2011-09-09 | 2015-04-28 | Azbil Corporation | Environment sensor |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW401598B (en) * | 1997-11-27 | 2000-08-11 | United Microelectronics Corp | The manufacture method of hemispherical grain silicon (HSG-Si) |
| DE19921847C2 (de) * | 1999-05-11 | 2002-08-01 | Bosch Gmbh Robert | Strukturkörper mit stochastischer Oberflächenstrukturierung und kapazitiver Sensor mit einem derartigen Strukturkörper |
| US6250143B1 (en) * | 1999-07-16 | 2001-06-26 | Agere Systems Guardian Corp. | Method of mapping a surface using a probe for stylus nanoprofilometry having a non-circular cross-section |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04207066A (ja) * | 1990-11-30 | 1992-07-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR920018987A (ko) * | 1991-03-23 | 1992-10-22 | 김광호 | 캐패시터의 제조방법 |
-
1996
- 1996-11-29 JP JP8320035A patent/JPH10163445A/ja active Pending
-
1997
- 1997-05-23 US US08/862,646 patent/US5846870A/en not_active Expired - Fee Related
- 1997-06-03 DE DE19723264A patent/DE19723264A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018963B2 (en) | 2011-09-09 | 2015-04-28 | Azbil Corporation | Environment sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5846870A (en) | 1998-12-08 |
| DE19723264A1 (de) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812901B2 (ja) | 半導体装置の製造方法 | |
| US5100822A (en) | Semiconductor integrated circuit device and method of production thereof | |
| WO2022156204A1 (zh) | 蚀刻机台的刻蚀缺陷的检测方法 | |
| JPH0821696B2 (ja) | 半導体装置のキャパシタおよびその製造方法 | |
| US6238995B1 (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JP3519721B2 (ja) | 半導体装置の合わせマーク | |
| US6384443B1 (en) | Stacked capacitor and method of manufacturing same | |
| JPH10163445A (ja) | 半導体装置の測定方法および半導体装置の製造方法 | |
| US5858853A (en) | Method for forming capacitor electrode having jagged surface | |
| KR100430792B1 (ko) | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 | |
| US6204191B1 (en) | Method of manufacturing semiconductor devices and semiconductor device capacitor manufactured thereby | |
| JP3173472B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3221376B2 (ja) | 半導体装置の製造方法 | |
| JP2905314B2 (ja) | 半導体装置の製造方法 | |
| US20010001730A1 (en) | Enhancing semiconductor structure surface area using hsg and etching | |
| JPH02219264A (ja) | Ｄｒａｍセルおよびその製造方法 | |
| JPH09167833A (ja) | 半導体装置のキャパシタの製造方法 | |
| JPH10326874A (ja) | 半導体装置及びその製造方法 | |
| US20070224706A1 (en) | Method of producing semiconductor device and semiconductor device | |
| JPS6032359A (ja) | 半導体装置の製造方法 | |
| JPH0491468A (ja) | 半導体装置の製造方法 | |
| JPH02194554A (ja) | 半導体装置の製造方法 | |
| JP3149820B2 (ja) | 半導体素子の製造方法 | |
| JP2979795B2 (ja) | 半導体装置の製造方法 | |
| US20080012059A1 (en) | Semiconductor device and manufacturing method thereof |