JPH10163832A

JPH10163832A - 周波数変調回路

Info

Publication number: JPH10163832A
Application number: JP8322882A
Authority: JP
Inventors: Yukio Ishiyama; 幸雄石山
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1996-12-03
Filing date: 1996-12-03
Publication date: 1998-06-19
Also published as: US5926072A

Abstract

(57)【要約】【課題】モノステーブル・マルチバイブレータ１の高
圧側設定電圧に重畳された誘導ノイズによる周波数変調
信号の変調誤差を低減する周波数変調回路を提供する。【解決手段】ベースに変調信号が供給され、変調信号
レベルに比例したエミッタ電圧を発生するエミッタフォ
ロワトランジスタ２、反転トリガ端子（Ａ＊）、非反転
トリガ端子Ｂ、抵抗容量端子Ｒ_X／Ｃ_X、容量端子
Ｃ_X、相補出力端子Ｑ、（Ｑ＊）等を有するモノステー
ブル・マルチバイブレータ１を備え、反転トリガ端子
（Ａ＊）を相補出力端子Ｑに、非反転トリガ端子Ｂを分
圧抵抗１０、１１の分圧点に、容量抵抗端子Ｒ_X／Ｃ_X
を抵抗３を介してトランジスタ２のエミッタと容量４を
介して容量端子Ｃ_Xに、相補出力端子（Ｑ＊）に負荷１
３をそれぞれ接続し、トランジスタ２のエミッタを第１
電源１４の電圧よりも高い電圧を発生する第２電源１５
により駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数変調回路に
係わり、特に、集積型モノステーブル・マルチバイブレ
ータと高い電源電圧で駆動されるエミッタフォロワ接続
トランジスタとを用い、ノイズ印加に伴う周波数変動の
影響を低減した周波数変調回路に関する。

【０００２】

【従来の技術】従来、モノステーブル・マルチバイブレ
ータ回路として、集積型モノステーブル・マルチバイブ
レータを用いて構成したものが知られている。

【０００３】ここで、図４（ａ）は、既知のモノステー
ブル・マルチバイブレータ回路に用いる集積型モノステ
ーブル・マルチバイブレータの一例を示す構成図であ
り、図４（ｂ）は、この集積型モノステーブル・マルチ
バイブレータの動作時における真理数表である。

【０００４】この集積型モノステーブル・マルチバイブ
レータ３０は、シリコンゲートＣＭＯＳ技術を用いた超
高速ＣＭＯＳモノステーブル・マルチバイブレータから
なるもので、同様な回路構成を備えた第１及び第２の基
本回路３１、３２が並列的に接続配置されており、型番
号ＴＣ７４ＶＨＣ１２３ＡＦ／ＡＦＳまたはＴＣ７４Ｖ
ＨＣ２２１ＡＦ／ＡＦＳとして株式会社東芝から市販さ
れているものである。

【０００５】図４（ａ）に示されるように、集積型モノ
ステーブル・マルチバイブレータ３０において、第１の
基本回路３１は、反転トリガ端子１（Ａ＊）、非反転ト
リガ端子１Ｂ、反転クリア端子１（ＣＬＲ＊）、抵抗容
量端子１Ｒｘ／Ｃｘ、容量端子１Ｃｘ、相補出力端子１
（Ｑ＊）、１Ｑを有しており、第２の基本回路部分３２
は、反転トリガ端子２（Ａ＊）、非反転トリガ端子２
Ｂ、反転クリア端子２（ＣＬＲ＊）、抵抗容量端子２Ｒ
ｘ／Ｃｘ、容量端子２Ｃｘ、相補出力端子２（Ｑ＊）、
２Ｑを有している。この他に、図３には図示されていな
いが、集積型モノステーブル・マルチバイブレータ３０
は、第１及び第２の基本回路３１、３２に共通な電源端
子Ｖｃｃと接地端子ＧＮＤとを有している。

【０００６】なお、集積型モノステーブル・マルチバイ
ブレータ３０の各端子に付された数字記号の中で、括弧
及び＊印を付したものは、その括弧内の記号が反転記号
が付されていることを表すものであって、以下の説明に
おいても、それぞれの構成要素に付される記号が反転記
号である場合は、これと同様の表示を行う。

【０００７】そして、第１及び第２の基本回路３１、３
２は、反転トリガ端子１（Ａ＊）及び反転トリガ端子２
（Ａ＊）にトリガ入力の立下りエッジが加わったときに
トリガされ、一方、非反転トリガ端子１Ｂ及び非反転ト
リガ端子２Ｂにトリガ入力の立上りエッジが加わったと
きにトリガされるもので、反転トリガ端子１（Ａ＊）及
び非反転トリガ端子１Ｂにそれぞれ加えられるトリガ入
力、及び、反転トリガ端子２（Ａ＊）及び非反転トリガ
端子２Ｂにそれぞれ加えられるトリガ入力は、ともに、
シュミットトリガ入力を構成している。

【０００８】次に、図５は、図４（ａ）に図示された集
積型モノステーブル・マルチバイブレータ３０の第１の
基本回路３１または第２の基本回路３２を用い、モノス
テーブル・マルチバイブレータ回路を構成する場合の要
部構成の一例を示す構成図であり、図６は、図５に図示
されたモノステーブル・マルチバイブレータ回路の動作
時における各部の信号変化状態の一例を示す波形図であ
る。

【０００９】この場合、図５においては、第１の基本回
路３１または第２の基本回路３２を用いて構成したモノ
ステーブル・マルチバイブレータがいずれも同じ回路構
成であるので、第１基本回路３１を用いたモノステーブ
ル・マルチバイブレータ回路部分についてのみ図示し、
第２基本回路３２の図示を省略している。また、図５に
おいては、図４に示された構成要素と同じ構成要素につ
いては同じ符号を付けている。ただし、第１基本回路３
１の各端子に付した数字記号については、第１基本回路
３１を表わす数字１を省略し、記号のみを用いて表示し
ている。

【００１０】図５に示されるように、集積型モノステー
ブル・マルチバイブレータ３０の第１の基本回路３１
は、抵抗容量端子Ｒｘ／Ｃｘと電源Ｖｃｃとの間に抵抗
３３と必要に応じてダイオード３３Ｄとが接続され、抵
抗容量端子Ｒｘ／Ｃｘと容量端子Ｃｘとの間にコンデン
サ３４が接続され、全体としてモノステーブル・マルチ
バイブレータ回路が構成されている。

【００１１】前記構成によるモノステーブル・マルチバ
イブレータ回路の動作を図６を用いて説明すると、次の
とおりである。

【００１２】いま、時間ｔ₀乃至ｔ₁の間において、反
転トリガ端子１（Ａ＊）がローレベル（Ｌ）、非反転ト
リガ端子１Ｂがローレベル（Ｌ）にあると、抵抗容量端
子Ｒｘ／Ｃｘはハイインピーダンス状態になっているの
で電源電圧Ｖｃｃが加わり、相補出力端子Ｑはローレベ
ル（Ｌ）、相補出力端子（Ｑ＊）はハイレベル（Ｈ）に
なっている。

【００１３】時間ｔ₁において、非反転トリガ端子Ｂに
トリガ入力の立上りエッジが供給されると、抵抗容量端
子Ｒｘ／Ｃｘは、ローインピーダンス状態に移行し、電
圧が電源電圧Ｖｃｃから急激に低下するようになる。こ
のとき、相補出力端子Ｑはハイレベル（Ｈ）に、相補出
力端子（Ｑ＊）はローレベル（Ｌ）にそれぞれ移行す
る。

【００１４】そして、時間ｔ₁’になり、抵抗容量端子
Ｒｘ／Ｃｘの電圧が順次低下して第１の基本回路３１に
予め設定されている低圧側基準電圧ＶｒｅｆＬを超える
と、抵抗容量端子Ｒｘ／Ｃｘは、再びハイインピーダン
ス状態に移行し、電圧が抵抗３３とコンデンサ３４から
なるＣＲ時定数によって順次増大するようになる。

【００１５】時間ｔ₂において、抵抗容量端子Ｒｘ／Ｃ
ｘの電圧が順次増大して第１の基本回路３１に予め設定
されている高圧側基準電圧ＶｒｅｆＨに達すると、相補
出力端子Ｑはローレベル（Ｌ）に、相補出力端子（Ｑ
＊）はハイレベル（Ｈ）にそれぞれ移行するが、抵抗容
量端子Ｒｘ／Ｃｘの電圧はその後も抵抗３３とコンデン
サ３４からなるＣＲ時定数によって増大し続ける。

【００１６】時間ｔ₃において、反転トリガ端子（Ａ
＊）にトリガ入力の立下りエッジが供給されると、抵抗
容量端子Ｒｘ／Ｃｘは、ローインピーダンス状態に移行
し、電圧が急激に低下するようになる。このときも、相
補出力端子Ｑはハイレベル（Ｈ）に、相補出力端子（Ｑ
＊）はローレベル（Ｌ）にそれぞれ移行する。

【００１７】そして、時間ｔ₃’になり、抵抗容量端子
Ｒｘ／Ｃｘの電圧が順次低下して低圧側基準電圧Ｖｒｅ
ｆＬを超えると、抵抗容量端子Ｒｘ／Ｃｘは、前と同様
にハイインピーダンス状態に移行し、電圧が抵抗３３と
コンデンサ３４からなるＣＲ時定数によって順次増大す
るようになる。

【００１８】時間ｔ₄において、抵抗容量端子Ｒｘ／Ｃ
ｘの電圧が順次増大して高圧側基準電圧ＶｒｅｆＨに達
すると、相補出力端子Ｑはローレベル（Ｌ）に、相補出
力端子（Ｑ＊）はハイレベル（Ｈ）にそれぞれ移行し、
抵抗容量端子１Ｒｘ／Ｃｘの電圧は、抵抗３３とコンデ
ンサ３４からなるＣＲ時定数によって増大し続ける。

【００１９】時間ｔ₅において、反転トリガ端子（Ａ
＊）にトリガ入力の立下りエッジが供給されると、前述
した時間ｔ₃における動作と同じ動作が実行され、その
後に、前述した時間ｔ₃’における動作と同じ動作が実
行され、以下、前述の動作と同じ動作が繰返し実行され
る。

【００２０】このような動作経過を経て、相補出力端子
（Ｑ＊）からは期間ｔ_wｏｕｔだけ持続する負極性のモ
ノステーブル信号を出力することができる。

【００２１】続いて、図７は、図５に図示されたモノス
テーブル・マルチバイブレータ回路を用いて構成した既
知の周波数変調回路の一例を示す回路図であって、図５
に示された構成要素と同じ構成要素については同じ符号
を付けている。

【００２２】図７に示されるように、周波数変調回路
は、集積型モノステーブル・マルチバイブレータ３０に
エミッタフォロワ接続トランジスタ３５を結合して構成
したものである。トランジスタ３５は、ベースが結合コ
ンデンサ３６を介して変調信号源３７に接続されるとと
もにベースバイアス抵抗３８、３９に接続され、コレク
タが直接接地接続され、エミッタがエミッタ抵抗４０を
介して電源供給端子４１に接続される。また、集積型モ
ノステーブル・マルチバイブレータ３０は、抵抗容量端
子Ｒ_X／Ｃ_Xが抵抗３３を介してトランジスタ３５のエ
ミッタに接続されるとともに、コンデンサ３４を介して
容量端子Ｃ_Xに接続され、反転トリガ端子（Ａ＊）が相
補出力端子Ｑに接続され、非反転トリガ端子Ｂが電圧設
定抵抗４２、４３と側路コンデンサ４４に接続され、反
転クリア端子（ＣＬＲ＊）及び電源端子Ｖｃｃが電源供
給端子４１に接続され、容量端子Ｃｘが接地接続され
る。Ｄフリップフロップ４５は、クロック端子Ｃ_Kが集
積型モノステーブル・マルチバイブレータ３０の相補出
力端子（Ｑ＊）に接続され、遅延端子Ｄが相補出力端子
（Ｑ＊）に接続され、相補出力端子Ｑが信号出力端子４
６に接続される。

【００２３】前記構成による周波数変調回路は、概略、
次のように動作する。

【００２４】変調信号源３７から結合コンデンサ３６を
介してトランジスタ３５のベースに変調信号が供給され
ると、その変調信号はトランジスタ３５で電流増幅さ
れ、トランジスタ３５のエミッタに変調信号のレベルに
比例した電圧（以下、これを変調信号依存電圧という）
が発生し、変調信号レベル依存電圧が抵抗３３を介して
集積型モノステーブル・マルチバイブレータ３０のハイ
インピーダンス状態にある抵抗容量端子Ｒ_X／Ｃ_Xに加
えられる。また、集積型モノステーブル・マルチバイブ
レータ３０においては、反転トリガ端子Ｂに電圧設定抵
抗４２、４３の分圧比で決まる論理レベルＨが供給さ
れ、トランジスタ３５から変調信号依存電圧が供給され
た際に、ハイインピーダンス状態にある抵抗容量端子Ｒ
_X／Ｃ_Xの電圧は抵抗３３とコンデンサ３４とで決まる
変調信号依存電圧の充電時定数によって順次増大する。
このとき、相補出力端子Ｑはハイレベル（Ｈ）、相補出
力端子（Ｑ＊）はローレベル（Ｌ）になっている。

【００２５】ここで、抵抗容量端子Ｒ_X／Ｃ_Xの電圧が
順次増大し、反転トリガ端子Ｂに加わる設定電圧Ｖｒｅ
ｆＨ（なお、この設定電圧ＶｒｅｆＨは、電源電圧と集
積型モノステーブル・マルチバイブレータ３０とによっ
て設定される）に達すると、抵抗容量端子Ｒ_X／Ｃ_Xが
ローインピーダンス状態に転換し、抵抗容量端子Ｒ_X／
Ｃ_Xの電圧は急激に低下するとともに、相補出力端子Ｑ
はハイレベル（Ｈ）からローレベル（Ｌ）に、相補出力
端子（Ｑ＊）はローレベル（Ｌ）からハイレベル（Ｈ）
にそれぞれ転換する。

【００２６】そして、抵抗容量端子Ｒ_X／Ｃ_Xの電圧が
反転トリガ端子（Ａ＊）に加わる相補出力端子Ｑからの
ローレベル（Ｌ）に等しい低圧側設定電圧（低圧側基準
電圧）ＶｒｅｆＬにまで低下すると、抵抗容量端子Ｒ_X
／Ｃ_Xがハイインピーダンス状態に転換し、抵抗容量端
子Ｒ_X／Ｃ_Xの電圧は抵抗３３とコンデンサ３４とで決
まる変調信号依存電圧の充電時定数によって順次増大す
るようになるとともに、相補出力端子Ｑはローレベル
（Ｌ）からハイレベル（Ｈ）に、相補出力端子（Ｑ＊）
はハイレベル（Ｈ）からローレベル（Ｌ）にそれぞれ転
換する。

【００２７】その後、抵抗容量端子Ｒ_X／Ｃ_Xの電圧が
高圧側設定電圧ＶｒｅｆＨに達すると、急激に低下する
ようになり、相補出力端子Ｑ及び相補出力端子（Ｑ＊）
の各レベルの極性が反転し、それに続いて、抵抗容量端
子Ｒ_X／Ｃ_Xの電圧が低圧側設定電圧ＶｒｅｆＬに達す
ると、抵抗３３とコンデンサ３４とで決まる充電時定数
によって順次増大するようになって、相補出力端子Ｑ及
び相補出力端子（Ｑ＊）の各レベルの極性が再反転する
という動作が繰返し実行される。

【００２８】また、Ｄフリップフロップ４５は、相補出
力端子（Ｑ＊）から供給されるパルスの立上りエッジに
よってトリガされ、その相補出力端子Ｑから入力パルス
の立上りエッジによりトリガされる毎に極性が反転する
パルスが信号出力端子４６に供給される。

【００２９】この場合、抵抗容量端子Ｒ_X／Ｃ_Xの電圧
は、抵抗３３とコンデンサ３４とで決まる変調信号依存
電圧の充電時定数で順次増大することから、変調信号依
存電圧が大きいときは抵抗容量端子Ｒ_X／Ｃ_Xの電圧が
高圧側設定電圧ＶｒｅｆＨに達するまでの時間が短く、
相補出力端子（Ｑ＊）から出力されるパルスのローレベ
ル（Ｌ）期間が短くなり、一方、変調信号依存電圧が小
さいときは抵抗容量端子Ｒ_X／Ｃ_Xの電圧が高圧側設定
電圧ＶｒｅｆＨに達するまでの時間が長く、相補出力端
子（Ｑ＊）から出力されるパルスのローレベル（Ｌ）期
間が長くなり、Ｄフリップフロップ４５の相補出力端子
Ｑから出力されるパルスは、変調信号源３７の変調電圧
で周波数変調された信号になる。

【００３０】

【発明が解決しようとする課題】前記既知の周波数変調
回路は、抵抗容量端子Ｒ_X／Ｃ_Xの電圧が抵抗３３とコ
ンデンサ３４とで決まる変調信号依存電圧の充電時定数
で順次増大して行き、高圧側設定電圧ＶｒｅｆＨに達し
たときに、相補出力端子（Ｑ＊）から出力されるパルス
がローレベル（Ｌ）からハイレベル（Ｈ）に転換し、そ
の転換のタイミングが変調信号レベルに依存することか
ら、相補出力端子（Ｑ＊）から変調信号により周波数変
調されたパルス信号を取り出すことができるものである
が、高圧側設定電圧ＶｒｅｆＨは電源電圧と集積型モノ
ステーブル・マルチバイブレータ３０の特性によって設
定されるものであるので、高圧側設定電圧ＶｒｅｆＨに
誘導ノイズが重畳することがある。

【００３１】ところで、前記既知の周波数変調回路は、
高圧側設定電圧ＶｒｅｆＨに誘導ノイズが重畳した場
合、誘導ノイズの極性及びレベルに応じて高圧側設定電
圧ＶｒｅｆＨのレベルが変動するので、順次増大する抵
抗容量端子Ｒ_X／Ｃ_Xの電圧が高圧側設定電圧Ｖｒｅｆ
Ｈに達するときのタイミングが誘導ノイズの極性及びレ
ベルに応じて変動するようになり、その結果、相補出力
端子（Ｑ＊）から出力されるパルスがローレベル（Ｌ）
からハイレベル（Ｈ）に転換するタイミングも誘導ノイ
ズの極性及びレベルに応じて変動し、変調信号により正
しく周波数変調されたパルス信号を取り出すことができ
なくなるという問題がある。

【００３２】本発明は、かかる問題点を解決するもの
で、その目的は、集積型モノステーブル・マルチバイブ
レータの高圧側設定電圧に重畳された誘導ノイズに基づ
く周波数変調信号の変調誤差を低減させる周波数変調回
路を提供することにある。

【００３３】

【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数変調回路は、集積型モノステーブル
・マルチバイブレータとエミッタフォロワ接続トランジ
スタとを備え、トランジスタのエミッタに得られた変調
信号依存電圧を抵抗とコンデンサとで決まる時定数を介
して集積型モノステーブル・マルチバイブレータに加
え、この変調信号依存電圧に対応した周波数変調信号を
発生させる場合に、トランジスタのエミッタを駆動する
電源電圧を集積型モノステーブル・マルチバイブレータ
を駆動する電源電圧よりも高くした手段を具備する。

【００３４】前記手段によれば、変調信号依存電圧を抵
抗とコンデンサとで決まる時定数を経て増大電圧の形で
集積型モノステーブル・マルチバイブレータに加える際
に、集積型モノステーブル・マルチバイブレータの高圧
側設定電圧に誘導ノイズが重畳していたとしても、トラ
ンジスタのエミッタを駆動する電源電圧を高くしている
ので、変調信号依存電圧が大きくなり、増大電圧の増加
率が高くなる、即ち、増大電圧が誘導ノイズの重畳され
た高圧側設定電圧を横切る傾斜角が大きくなるので、増
大電圧が高圧側設定電圧に達して相補出力端子のレベル
が転換する際に、誘導ノイズの重畳された高圧側設定電
圧の変動の影響を受け難くなって、周波数変調信号の変
調誤差が低減される。

【００３５】

【発明の実施の形態】本発明の実施の形態において、周
波数変調回路は、ベースに変調信号が供給され、変調信
号のレベル変化に比例したエミッタ電圧を発生するエミ
ッタフォロワ接続トランジスタと、反転トリガ端子、非
反転トリガ端子、抵抗容量端子、容量端子、反転クリア
端子、相補出力端子、電源端子をそれぞれ有する集積型
モノステーブル・マルチバイブレータとを備え、反転ト
リガ端子を相補出力端子の一方に、非反転トリガ端子を
電源端子と基準電位点間に接続された分圧抵抗の分圧点
に、容量抵抗端子を抵抗を介してトランジスタのエミッ
タに、かつ、容量を介して容量端子に、反転クリア端子
及び電源端子を第１電源に、相補出力端子の他方に負荷
をそれぞれ接続し、少なくともトランジスタのエミッタ
を第１電源の出力電圧よりも高い電圧を発生する第２電
源によって駆動するものである。

【００３６】本発明の実施の形態の１つの例において、
分圧抵抗は、電源端子側に接続される第１抵抗の抵抗値
に比べて基準電位点側に接続される第２抵抗の抵抗値が
大きく選ばれ、かつ、第２抵抗に並列に側路容量が接続
されているものである。

【００３７】本発明の実施の形態の他の１つの例におい
て、負荷は、入力信号周波数を倍周するフリップフロッ
プ回路からなるものである。

【００３８】これらの本発明の実施の形態によれば、エ
ミッタフォロワ接続トランジスタのエミッタに得られた
変調信号依存電圧を、抵抗とコンデンサとで決まる時定
数を経て増大電圧として集積型モノステーブル・マルチ
バイブレータに加え、集積型モノステーブル・マルチバ
イブレータの高圧側設定電圧と電圧比較する際に、高圧
側設定電圧に誘導ノイズが重畳し、高圧側設定電圧が誘
導ノイズに対応して僅かに変動するものであっても、ト
ランジスタのエミッタを駆動する電源電圧を高くしてい
るので、変調信号依存電圧が大きくなって増大電圧の増
加率が高くなっている、即ち、増大電圧が誘導ノイズの
重畳された高圧側設定電圧に到達してそれを横切る傾斜
角が大きくなっているので、増大電圧が高圧側設定電圧
に達して相補出力端子のレベルが転換する際に、誘導ノ
イズの重畳された高圧側設定電圧の僅かな変動の影響を
受け難くなり、その結果、周波数変調信号の変調誤差を
低減することが可能になる。

【００３９】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００４０】図１は、本発明による周波数変調回路の一
実施例を示す回路構成図であり、図２は、図１に図示さ
れた周波数変調回路の動作時における各部の信号状態を
示す波形図である。

【００４１】図１に示されるように、周波数変調回路
は、集積型モノステーブル・マルチバイブレータ１と、
エミッタフォロワ接続トランジスタ２と、変調信号源５
と、Ｄフリップフロップ１３とを備えている。この場
合、トランジスタ２は、ベースが結合コンデンサ６を介
して変調信号源５の出力端に、第１ベースバイアス抵抗
７を介して第２電源端子１５に、第２ベースバイアス抵
抗８を介して接地点にそれぞれ接続され、コレクタが直
接接地点に接続され、エミッタがエミッタ抵抗９を介し
て第２電源端子１５に接続される。集積型モノステーブ
ル・マルチバイブレータ１は、抵抗容量端子Ｒ_X／Ｃ_X
が抵抗３を介してトランジスタ２のエミッタに、コンデ
ンサ４を介して容量端子Ｃ_Xにそれぞれ接続され、反転
トリガ端子（Ａ＊）が一方の相補出力端子Ｑに接続さ
れ、非反転トリガ端子Ｂが第１電圧設定抵抗１０を介し
て第１電源端子１４に、第２電圧設定抵抗１１及び側路
コンデンサ１２の並列接続回路を通して接地点にそれぞ
れ接続され、容量端子Ｃ_Xが接地点に接続され、反転ク
リア端子（ＣＬＲ＊）と電源端子Ｖｃｃが第１電源端子
１４にそれぞれ接続される。Ｄフリップフロップ１３
は、クロック端子Ｃ_Kが集積型モノステーブル・マルチ
バイブレータ１の他方の相補出力端子（Ｑ＊）に接続さ
れ、遅延端子Ｄが他方の相補出力端子（Ｑ＊）に接続さ
れ、一方の相補出力端子Ｑが信号出力端子１６に接続さ
れる。

【００４２】この場合、第２電源端子１５に供給される
第２電源電圧Ｖ_CC2は、第１電源端子１５に供給される
第１電源電圧Ｖ_CC1よりも高くなるように選ばれるもの
で、例えば、第１電源電圧Ｖ_CC1が５Ｖのとき、第２電
源電圧Ｖ_CC2は１２Ｖ程度に選ばれる。また、第１電圧
設定抵抗１０の抵抗値Ｒ₁₀と第２電圧設定抵抗１１の抵
抗値Ｒ₁₁の間においては、Ｒ₁₀≪Ｒ₁₁になるように選ば
れ、その結果、非反転トリガ端子Ｂに設定される電圧
は、電源が投入されてから抵抗値Ｒ₁₀とコンデンサ１２
の容量値Ｃ₁₂とからなる時定数によって上昇し、上昇後
にハイレベル（Ｈ）になる。

【００４３】ここで、本実施例の周波数変調回路の動作
を図２を用いて説明する。

【００４４】まず、時間ｔ₀において、第１電源電圧Ｖ
_CC1及び第２電源電圧Ｖ_CC2が投入されると、非反転ト
リガ端子Ｂの電圧は、電圧ゼロ（０）の状態から抵抗値
Ｒ₁₀と容量値Ｃ₁₂とからなる時定数によって順次上昇
し、第１電源電圧Ｖ_CC1を第１電圧設定抵抗１０と第２
電圧設定抵抗１１とで分圧した分圧電圧まで上昇する。
この時点に、第１相補出力端子Ｑ及び反転トリガ端子
（Ａ＊）はローレベル（Ｌ）であり、第２相補出力端子
（Ｑ＊）及び反転クリア端子（ＣＬＲ＊）はともにハイ
レベル（Ｈ）であって、抵抗容量端子Ｒ_X／Ｃ_Xはハイ
インピーダンス状態になっており、抵抗容量端子Ｒ_X／
Ｃ_Xの電圧はトランジスタ２のエミッタに得られた変調
電圧依存電圧が抵抗３の抵抗値Ｒ₃とコンデンサ４の容
量値Ｃ₄とで決まる時定数を経て時間とともに増大する
ようになる。この場合、抵抗値Ｒ₃と容量値Ｃ₄とから
なる時定数と抵抗値Ｒ₁₀と容量値Ｃ₁₂とからなる時定数
の間には、Ｒ₃・Ｃ₄≪Ｒ₁₀・Ｃ₁₂の関係を有するよう
にそれぞれの値が設定されている。

【００４５】次に、時間ｔ₁において、非反転トリガ端
子Ｂの電圧がローレベル（Ｌ）からハイレベル（Ｈ）に
まで上昇すると、抵抗容量端子Ｒ_X／Ｃ_Xがローインピ
ーダンスに移行するとともに、第１相補出力端子Ｑ及び
反転トリガ端子（Ａ＊）がローレベル（Ｌ）からハイレ
ベル（Ｈ）に転換し、第２相補出力端子（Ｑ＊）がハイ
レベル（Ｈ）からローレベル（Ｌ）に転換する。そし
て、抵抗容量端子Ｒ_X／Ｃ_Xのローインピーダンスへの
移行に伴って、抵抗容量端子Ｒ_X／Ｃ_Xの電圧は時間の
経過とともに急激に低下する。また、この時点には、前
述のように、非反転トリガ端子Ｂの電圧は、第１電源電
圧Ｖ_CC1を第１電圧設定抵抗１０と第２電圧設定抵抗１
１とで分圧した分圧電圧に等しい電圧、即ち、ハイレベ
ル（Ｈ）になり、以後、そのハイレベル（Ｈ）に維持さ
れる。

【００４６】続いて、時間ｔ₂において、抵抗容量端子
Ｒ_X／Ｃ_Xの電圧が低下し、集積型モノステーブル・マ
ルチバイブレータ１の内部で設定された接地電圧よりや
や高い低圧側設定電圧ＶｒｅｆＬに達すると、抵抗容量
端子Ｒ_X／Ｃ_Xはハイインピーダンス状態に移行し、抵
抗容量端子Ｒ_X／Ｃ_Xの電圧は抵抗３とコンデンサ４と
で決まる変調電圧依存電圧の充電時定数によって順次増
大するようになる。

【００４７】続く、時間ｔ₃において、順次増大してい
る抵抗容量端子Ｒ_X／Ｃ_Xの電圧が前述のように高圧側
設定電圧ＶｒｅｆＨに到達すると、抵抗容量端子Ｒ_X／
Ｃ_Xはローインピーダンス状態に移行し、同時に、第１
相補出力端子Ｑ及び反転トリガ端子（Ａ＊）がハイレベ
ル（Ｈ）からローレベル（Ｌ）に転換し、第２相補出力
端子（Ｑ＊）がローレベル（Ｌ）からハイレベル（Ｈ）
に転換する。そして、抵抗容量端子Ｒ_X／Ｃ_Xのローイ
ンピーダンスへの移行に伴い、抵抗容量端子Ｒ_X／Ｃ_X
の電圧は急激に低下する。

【００４８】次いで、時間ｔ₄において、抵抗容量端子
Ｒ_X／Ｃ_Xの電圧が低下し、低圧側設定電圧ＶｒｅｆＬ
に達すると、抵抗容量端子Ｒ_X／Ｃ_Xはハイインピーダ
ンス状態に移行し、抵抗容量端子Ｒ_X／Ｃ_Xの電圧は抵
抗３とコンデンサ４とで決まる変調電圧依存電圧の充電
時定数によって順次増大するようになる。

【００４９】続いて、時間ｔ₅において、順次増大して
いる抵抗容量端子Ｒ_X／Ｃ_Xの電圧が高圧側設定電圧Ｖ
ｒｅｆＨに達すると、抵抗容量端子Ｒ_X／Ｃ_Xはローイ
ンピーダンス状態に移行し、合わせて、第１相補出力端
子Ｑ及び反転トリガ端子（Ａ＊）がハイレベル（Ｈ）か
らローレベル（Ｌ）に転換し、第２相補出力端子（Ｑ
＊）がローレベル（Ｌ）からハイレベル（Ｈ）に転換す
る。そして、抵抗容量端子Ｒ_X／Ｃ_Xのローインピーダ
ンスへの移行に伴い、抵抗容量端子Ｒ_X／Ｃ_Xの電圧は
急激に低下する。

【００５０】その後も、抵抗容量端子Ｒ_X／Ｃ_Xの電圧
の低圧側設定電圧ＶｒｅｆＬへの到達または高圧側設定
電圧ＶｒｅｆＨへの到達時に、抵抗容量端子Ｒ_X／Ｃ_X
はハイインピーダンス状態またはローインピーダンス状
態に移行し、それらの移行により、第１相補出力端子Ｑ
及び反転トリガ端子（Ａ＊）がローレベル（Ｌ）からハ
イレベル（Ｈ）にまたはハイレベル（Ｈ）からローレベ
ル（Ｌ）に転換し、第２相補出力端子（Ｑ＊）がハイレ
ベル（Ｈ）からローレベル（Ｌ）にまたはローレベル
（Ｌ）からハイレベル（Ｈ）に転換する動作が繰返し実
行される。

【００５１】そして、Ｄフリップフロップ１３は、集積
型モノステーブル・マルチバイブレータ１の第２相補出
力端子（Ｑ＊）が出力するパルスのローレベル（Ｌ）か
らハイレベル（Ｈ）への転換の際の立上りエッジでトリ
ガされ、その第２相補出力端子（Ｑ＊）には、前記パル
スの１つの立上りエッジで立上り、前記パルスの次の立
上りエッジで立下るパルス信号が得られ、信号出力端子
１６に供給される。

【００５２】この場合、抵抗容量端子Ｒ_X／Ｃ_Xの電圧
は、前述のように、抵抗３とコンデンサ４とで決まる変
調電圧依存電圧の充電時定数によって順次増大するもの
で、変調電圧依存電圧が大きい程、即ち、変調信号源５
で発生される変調信号が大きい程その増大の度合が大き
く、高圧側設定電圧ＶｒｅｆＨに到達する時間が短くな
るとともに、第２相補出力端子（Ｑ＊）がローレベル
（Ｌ）の継続時間が短くなり、出力端子１６に供給され
るパルス信号の周期は短くなるので、出力端子１６には
変調信号に依存した周波数変調信号が出力される。

【００５３】ここで、図３は、抵抗容量端子Ｒ_X／Ｃ_X
の順次増大する電圧が高圧側設定電圧ＶｒｅｆＨを横切
る際の状態を示す動作説明図である。

【００５４】図３において、横軸は時間、縦軸は電圧で
ある。そして、曲線は本実施例による周波数変調回路
のものであり、曲線は比較のために挙げた既知の周波
数変調回路のものである。

【００５５】図３の曲線に示されるように、本実施例
の周波数変調回路においては、トランジスタ２のエミッ
タを駆動する第２電源電圧Ｖ_CC2として、集積型モノス
テーブル・マルチバイブレータ１を駆動する第１電源電
圧Ｖ_CC1よりも高くなるように、例えば、第１電源電圧
Ｖ_CC1が５Ｖであるのに対し、第２電源電圧Ｖ_CC2を１
２Ｖ程度に選んでいるので、抵抗容量端子Ｒ_X／Ｃ_Xの
順次増大する電圧が高圧側設定電圧ＶｒｅｆＨを横切る
際に、順次増大する増大の度合は、図３の曲線に比べ
てかなり大きくなっており、しかも、高圧側設定電圧Ｖ
ｒｅｆＨを横切る際の傾斜角も、図３の曲線に比べて
かなり大きくなっている。

【００５６】そして、高圧側設定電圧ＶｒｅｆＨに誘導
ノイズが重畳していた場合、高圧側設定電圧ＶｒｅｆＨ
を緩やかな傾斜角で横切る曲線は、誘導ノイズの重畳
に伴う高圧側設定電圧ＶｒｅｆＨの変動の影響を長く受
け、高圧側設定電圧ＶｒｅｆＨに僅かな変動があったと
きに、増大電圧と高圧側設定電圧ＶｒｅｆＨとの一致点
が本来の高圧側設定電圧ＶｒｅｆＨとの一致点と若干異
なるようになり、変調誤差を伴った周波数変調信号が得
られるものであるのに対し、高圧側設定電圧ＶｒｅｆＨ
を急峻な傾斜角で横切る曲線は、誘導ノイズの重畳に
伴う高圧側設定電圧ＶｒｅｆＨの変動を受ける時間が短
く、高圧側設定電圧ＶｒｅｆＨに僅かな変動があったと
しても、増大電圧と高圧側設定電圧ＶｒｅｆＨとの一致
点が本来の高圧側設定電圧ＶｒｅｆＨとの一致点と異な
ることがなく、変調誤差を伴わない周波数変調信号が得
られる。

【００５７】このように、本実施例によれば、エミッタ
フォロワ接続トランジスタ２のエミッタを駆動する第２
電源電圧を、集積型モノステーブル・マルチバイブレー
タ１を駆動する第１電源電圧によりも高くするだけで、
高圧側設定電圧ＶｒｅｆＨに重畳された誘導ノイズの影
響を防いで、変調誤差を伴わない周波数変調信号を得る
ことができるものである。

【００５８】なお、前記実施例においては、第１電源電
圧が５Ｖ、第２電源電圧が１２Ｖである場合を例に挙げ
て説明したが、第１電源電圧の電圧値や第２電源電圧の
電圧値はかかる例のものに限られるものでなく、第１電
源電圧に対し第２電源電圧が高いものである限り、それ
ぞれ任意の電圧値を選んでもよいことは勿論である。

【００５９】

【発明の効果】以上のように、本発明によれば、エミッ
タフォロワ接続トランジスタのエミッタに得られた変調
信号依存電圧を、抵抗とコンデンサとで決まる時定数を
経て増大電圧として集積型モノステーブル・マルチバイ
ブレータに加え、集積型モノステーブル・マルチバイブ
レータの高圧側設定電圧と電圧比較する場合、高圧側設
定電圧に誘導ノイズが重畳し、高圧側設定電圧が誘導ノ
イズに対応して僅かに変動するものであっても、トラン
ジスタのエミッタを駆動する第２電源電圧を集積型モノ
ステーブル・マルチバイブレータを駆動する第１電源電
圧よりも高くなるように選んでいるので、変調信号依存
電圧が大きくなって増大電圧の増加率が高くなる、即
ち、増大電圧が誘導ノイズの重畳された高圧側設定電圧
を横切る傾斜角が大きくなるので、増大電圧が高圧側設
定電圧に達して相補出力端子のレベルの転換時に、誘導
ノイズの重畳された高圧側設定電圧の僅かな変動の影響
を受け難くなり、周波数変調信号の変調誤差を低減でき
るという効果がある。

【図面の簡単な説明】

【図１】本発明による周波数変調回路の一実施例を示す
回路構成図である。

【図２】図１に図示された周波数変調回路の動作時にお
ける各部の信号状態を示す波形図である。

【図３】抵抗容量端子Ｒ_X／Ｃ_Xの順次増大する電圧が
高圧側設定電圧ＶｒｅｆＨを横切る際の状態を示す動作
説明図である。

【図４】既知のモノステーブル・マルチバイブレータ回
路に用いる集積型モノステーブル・マルチバイブレータ
の一例を示す構成図であり

【図５】図４に図示のモノステーブル・マルチバイブレ
ータを用い、モノステーブル・マルチバイブレータ回路
を構成する場合の要部構成の一例を示す構成図である。

【図６】図５に図示されたモノステーブル・マルチバイ
ブレータ回路の動作時における各部の信号変化状態の一
例を示す波形図である。

【図７】図５に図示されたモノステーブル・マルチバイ
ブレータ回路を用いて構成した既知の周波数変調回路の
一例を示す回路図である。

【符号の説明】

１集積型モノステーブル・マルチバイブレータ２エミッタフォロワ接続トランジスタ３抵抗４コンデンサ５変調信号源６結合コンデンサ７第１ベースバイアス抵抗８第２ベースバイアス抵抗９エミッタ抵抗１０第１電圧設定抵抗１１第２電圧設定抵抗１２側路コンデンサ１３Ｄフリップフロップ１４第１電源端子１５第２電源端子（Ａ＊）反転トリガ端子Ｂ非反転トリガ端子Ｃ_X 容量端子（ＣＬＲ＊）反転クリア端子Ｒ_X／Ｃ_X 抵抗容量端子Ｑ一方の相補出力端子（Ｑ＊）他方の相補出力端子Ｖｃｃ電源端子

Claims

【特許請求の範囲】

【請求項１】ベースに変調信号が供給され、前記変調
信号のレベル変化に比例したエミッタ電圧を発生するエ
ミッタフォロワ接続トランジスタと、反転トリガ端子、
非反転トリガ端子、抵抗容量端子、容量端子、反転クリ
ア端子、相補出力端子、電源端子をそれぞれ有する集積
型モノステーブル・マルチバイブレータとを備え、前記
反転トリガ端子を前記相補出力端子の一方に、前記非反
転トリガ端子を前記電源端子と基準電位点間に接続され
た分圧抵抗の分圧点に、前記容量抵抗端子を抵抗を介し
て前記トランジスタのエミッタに、かつ、容量を介して
前記容量端子に、前記反転クリア端子及び前記電源端子
を第１電源に、前記相補出力端子の他方に負荷をそれぞ
れ接続し、少なくとも前記トランジスタのエミッタを前
記第１電源の出力電圧よりも高い電圧を発生する第２電
源によって駆動することを特徴とする周波数変調回路。
【請求項２】前記分圧抵抗は、前記電源端子側に接続
される第１抵抗の抵抗値に比べて前記基準電位点側に接
続される第２抵抗の抵抗値が大きく選ばれ、かつ、前記
第２抵抗に並列に側路容量が接続されていることを特徴
とする請求項１に記載の周波数変調回路。
【請求項３】前記負荷は、入力信号周波数を倍周する
フリップフロップ回路からなることを特徴とする請求項
１に記載の周波数変調回路。