JPH10248U - マイクロ波モノリシック集積回路の試験プローブ - Google Patents

Abstract

(57)【要約】 【課題】 製造工程の初期にウェーハの潜在性能を測定
してＲＦ不良のものを選別すること。 【解決手段】 集積回路ウェーハは通常の方法で処理さ
れ、その上にモノリシック集積回路が形成される。ゲー
トの蒸着又は第１相互接続金属の蒸着の後に、試験位置
に蒸着されたトランジスタ１１のＲＦ性能が評価され
る。これは、トランジスタ１１の表面上にプローブ１
２、１３を置き、従来の方法でトランジスタ１１を試験
することにより達成される。トランジスタ１１が所望の
動作を行えば、ウェーハ製造工程は進行し、ウェーハを
処理して完成させる。予め整合の取れたプローブを使っ
てウェーハ上のトランジスタ１１を試験することによ
り、良好な指示を得ることができる。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は、マイクロ波モノリシック集積回路に関するもので、特に、製造工程 でモノリシック集積回路の潜在性能を決定するマイクロ波モノリシック集積回路 の試験プローブに関する。

【０００２】

【従来の技術】

現在、ＧａＡｓマイクロ波モノリシック集積回路の製造コストは１ウェーハ当 たり５０００〜１００００ドルである。しかし、完成した回路の全部が許容可能 な性能を生むとは限らない。トランジスタは、その製造工程の３０〜４０％が終 了したところに該当する基礎トランジスタ構造が完成すると直ちにＲＦ試験が可 能である。現在、ＲＦ試験は完成されたウェーハについて行われる。完成された ウェーハの従来の試験方法は、５０オーム測定装置に結合されたオン‐ウェーハ （ｏｎ−ｗａｆｅｒ）ＲＦプローブを用いて、完成されたマイクロ波モノリシッ ク集積回路を評価することである。

【０００３】 マイクロ波モノリシック集積回路ウェーハの潜在性能を評価するのに２つの方 法が普通用いられる。ＤＣ試験は一連の製造工程での初期に（本考案がＲＦ試験 を実施するのと同じ時点に）用いられ得る。しかし、ＤＣ試験とＲＦ試験との相 関は良好とはいえないので、ＤＣ試験のみに基づいて「ＲＦの良好なウェーハ」 を排除し「ＲＦの不良なウェーハ」を処理するリスクは大きい。代わりの方法は ウェーハ処理の終了後に試験を実施することである。この方法の問題点は、初期 の試験の実施が可能でああって「ＲＦ不良」と判明できたウェーハに有意の値が 付加されることである。「ＲＦ不良」であることが分かっている（又は分かって いない）ウェーハに支出された資金は、ウェーハのコストを処理の完了後に回収 することはできないために無駄になってしまう。

【０００４】 一連の処理工程での初期に潜在性能を評価する現在のアプローチは、トランジ スタの電流−電圧特性のＤＣ測定を行うためのものであった。不幸なことに、こ うしたＤＣ測定と完成された回路のＲＦ性能との間の相関は、技術発展の現段階 では貧弱である。提案されている代わりの方法は、予定の動作周波数よりもずっ と低い周波数で（例えば、１０ＧＨｚで動作する筈の回路について２ＧＨｚで） 回路性能を測定することである。この場合も、低周波試験の結果と高周波性能と の間の相関は望むほど良くはない。

【０００５】

【考案が解決しようとする課題】

したがって、本考案は、ウェーハの潜在性能を製造工程において即座に測定し 、「ＲＦ不良」なウェーハが処理され完成されるのを防止することを目的とする 。

【０００６】

【課題を解決するための手段】

マイクロ波モノリシック集積回路を処理して完成してからＲＦ性能を試験する のに固有の無駄を排するために、本考案においては、ＲＦ性能測定はマイクロ波 モノリシック集積回路を構成する基礎トランジスタに基づいて実施される。当該 周波数及び電力レベルでの潜在性能を評価するのに必要な回路は、イン‐プロセ ス（ｉｎ−ｐｒｏｃｅｓｓ）試験に対して使用されるオン‐ウェーハＲＦプロー ブ上に整合素子を配することにより与えられる。

【０００７】 本考案は、高価な一連の工程が終了しないうちにＧａＡｓマイクロ波モノリシ ック集積回路のＲＦ潜在性能を工程の初期の段階で測定する。本考案の要点は、 ウェーハ試験位置に形成されたトランジスタを、ＲＦ整合回路を一体に備えるＲ Ｆプローブにより測定することである。したがって、ウェーハ上の集積回路の潜 在性能は製造工程における可能な最も早い時期に、特に、例えばショットキー・ バリヤ・ゲートが蒸着される時点にアクセスすることができる。

【０００８】 このイン‐プロセス測定手法は任意のマイクロ波モノリシック集積回路に適用 できる。イン‐プロセス測定の結果とポスト‐プロセス（ｐｏｓｔ−ｐｒｏｃｅ ｓｓ）測定の結果との相関が確立されると、本考案の方法はウェーハをルーチン ワークとして選別し、「ＲＦ不良」のウェーハの処理コストのほぼ２／３を節約 することができる。

【０００９】 本考案においては、要するに、以下のステップを含むＧａＡｓマイクロ波モノ リシック集積回路の製造試験方法が実施される。まず、複数の試験トランジスタ を含む複数のＧａＡｓマイクロ波モノリシック集積回路を能動層、相互接続層、 コンタクト及びゲートが形成されるように製造する。この集積回路とトランジス タは使用可能なトランジスタを構成する。試験トランジスタに対してＤＣ及びＲ Ｆ試験を実行して使用可能なトランジスタの動作可能性を決定する。試験トラン ジスタが動作可能であり適切に機能を奏するならば、複数のＧａＡｓマイクロ波 モノリシック集積回路の製造を完了する。

【００１０】 本考案の種々の特徴及び利点は、添付の図面を参照して以下の詳細な説明から 容易に理解できよう。

【００１１】

【実施の形態】

図１は、本考案の原理にしたがって、マイクロ波モノリシック集積回路２０ａ を組み込んだ典型的なＧａＡｓウェーハ１０と、ＲＦオン‐ウェーハ・プローブ 処理のためにトランジスタ１１を備える試験位置２０ｂとを示している。特に、 ウェーハ１０は２種の集積回路領域を有するものとして示されている。白の領域 はマイクロ波モノリシック集積回路２０ａを表している。黒い領域はプロセス制 御モニタの場所を示しており、試験位置２０ｂを含み、多くの素子の中の１個の 素子として図２に示すようなコプレーナー・トランジスタ１１を含む。

【００１２】 図２は、試験位置２０ｂ又はレティクルに置かれたＧａＡｓマイクロ波モノリ シック集積回路パターンの一部であり、ＧａＡｓモノリシック集積回路ウェーハ １０を横切って周期的に反復されるコプレーナー・トランジスタを示している。 プローブ１２、１３は、本考案の原理にしたがうオン‐ウェーハ試験を行うよう に設計され、ウェーハ１０の上側にある。図２は試験位置２０ｂの上面図であっ て、トランジスタ１１の上面を示しており、プローブ１２、１３はトランジスタ １１の面に重なり合っている。プローブの接触パッド１７は一連のＤＣ及びＲＦ 測定の期間にはトランジスタ１１の対応する領域と接触するよう配置される。図 ３はＲＦプローブ１２、１３の詳細を示しており、本考案の原理にしたがうプロ ーブ整合オン‐ウェーハ試験（ｐｒｏｂｅ−ｍａｔｃｈｅｄ，ｏｎ−ｗａｆｅｒ ｔｅｓｔｉｎｇ）に適したインピーダンス整合回路２３、２４が示されている 。特に、図３はプローブ１２、１３の下面図であり、インピーダンス整合回路２ ３、２４の詳細が示されている。

【００１３】 特に図２を参照すると、コプレーナー・トランジスタ１１は典型的にはショッ トキー・バリヤ電界効果トランジスタ１１であり、例えばソース１４、ドレイン １５、ゲート１６を有する。それぞれ３つの接触パッド１７を持つＲＦプローブ １２、１３がトランジスタ１１に重なり合っている。接触パッド１７はプローブ １２、１３の下面にあるので点線で示されている。それぞれの接触パッドはソー ス１４、ドレイン１５、ゲート１６と接触するような大きさで間隔を置いて配置 される。図３を参照すると、ＲＦプローブ１２、１３のそれぞれの最外側の接触 パッド１７は導体２１、２２を介してＲＦ及びＤＣ接地を行い、それぞれの中央 の接触パッド１７はプローブ１２、１３の下面に配置された入出力インピーダン ス整合回路２３、２４を介してＲＦ信号及びＤＣバイアスの接続を行う。

【００１４】 図２のコプレーナー・トランジスタ１１は、本考案の原理にしたがうプローブ 整合オン‐ウェーハ試験のために設計されている。このトランジスタ１１は、図 ４を参照して詳述するように、ショットキー・ゲート又は最初の接続金属の蒸着 の後にＲＦ性能が評価される。この試験は製造工程において従来可能であったよ りもずっと早期に実施されるので、ＲＦ性能基準に合致しないウェーハ１０の処 理コストを節約することができる。

【００１５】 図３のＲＦプローブ１２、１３には、本考案の原理に従うプローブ整合オン‐ ウェーハ試験に適した入出力インピーダンス整合回路２３、２４が組み込まれて いる。ＲＦプローブ１２、１３は例えばオレゴン州ベアバートンのカスケード・ マイクロテック社の製造によるもので、当該周波数帯域及び信号レベルに適した インピーダンス整合回路２３、２４を備えるようになされており、共面型の伝送 線インピーダンス整合プローブ構造２５を用いて印刷されている。インピーダン ス整合プローブ構造２５はコプレーナー・トランジスタ１１と典型的には同軸マ イクロ波端子を採用する５０オーム測定装置２６との間のマイクロ波遷移部を形 成する。

【００１６】 本明細書で使用するＧａＡｓマイクロ波モノリシック集積回路２０ａという用 語は、通常はマイクロ波機能であると考えられるものを実行する、砒化ケイ素又 は砒化ガリウム等の関係の合成半導体材料で製造された任意の回路を意味する。 同様に、本考案の原理により評価されるマイクロ波機能を記述するショットキー ・バリヤ電界効果トランジスタ１１という用語は、電界効果トランジスタ、バイ ポーラ・トランジスタ、金属酸化膜電界効果トランジスタ、又は、ＰＩＮダイオ ード、ＩＭＰＡＴＴダイオード又はＧｕｎｎダイオード等の２端子マイクロ波デ バイスを含む任意の能動型又は受動型のマイクロ波機能を意味する。更に、本明 細書で言及する共面型の伝送線構造という用語は、共面型伝送線やマイクロスト リップ伝送線等を含む任意の形式のＲＦ伝送線を表す。

【００１７】 図４は、ＧａＡｓマイクロ波モノリシック集積回路ウェーハ１０を試験する際 に本考案の原理にしたがって実施される一連の工程３０を表す。また、図４の工 程３０は集積回路ウェーハ１０が試験されるテストポイントを識別する。こうし たＧａＡｓマイクロ波モノリシック集積回路ウェーハ１０は、図２及び図３を参 照して説明したトランジスタ１１とインピーダンス整合プローブ１２、１３によ り試験される。本工程３０で使用するようになされた典型的なインピーダンス整 合プローブ１２、１３はオレゴン州ベアバートンのカスケード・マイクロテック 社により製造されている。

【００１８】 上記のカスケード・マイクロテック社のプローブ１２、１３は、測定装置とウ ェーハ形式のＲＦマイクロ波モノリシック回路との間のインターフェースのため に使用されるプローブを代表するものである。しかし、同じ目的を達成し上記の 同じインピーダンス整合機能を実施するようになされた膜プローブのような他の プローブも、本考案の教示にしたがって採用してもよい。したがって、こうした 膜プローブは上記のカスケード・マイクロテック社のプローブによって代表され る。

【００１９】 従来、ＧａＡｓマイクロ波モノリシック集積回路の生産歩どまりは、製造工程 の未成熟に起因して極めて低い。生産工程では、ＧａＡｓマイクロ波モノリシッ ク集積回路２０ａでの能動装置を形成するトランジスタ１１は、生産工程の比較 的初期に（全工程の３０〜４０％が終了した段階で）完成される。しかし、この 集積回路２０ａを多段増幅器として試験するのに必要なＲＦ整合回路は生産工程 の最終段階になって完成される。したがって、開発・生産コストの大きな節約は 、一連の工程の初期に回路２０ａの潜在性能を決定することによって、本考案の 方法３０にしたがって達成される。

【００２０】 本考案は、回路２０ａの個々のトランジスタ１１の試験をその製造直後に行う ことにより、従来技術の課題を回避する。回路２０ａは、ショットキー・バリヤ ・ゲート１６が蒸着されると直ちに機能トランジスタとして試験可能である。つ まり、本考案は製造工程の可能な初期の時点で回路２０ａを試験するための手段 を提供する。

【００２１】 図４は、本考案の原理にしたがって実施されるＧａＡｓマイクロ波モノリシッ ク集積回路の一連の製造工程３０を示している。この一連の工程３０は採用し得 る多くの工程のうちの１つであり、本考案を組み入れて集積回路試験を提供する ものである。また、図４は一連の製造工程３０の期間の典型的なテストポイント をも示している。本考案により与えられるテストポイントで試験する方が、従来 のような最終段階での試験よりも有利であることは明白である。通常の製造工程 を若干修正する必要があり、それについて以下説明する。

【００２２】 工程３０は以下のとおりである。第１のステップ３１において、例えばイオン 注入により基板に能動層を形成する。次のステップ３２において、例えば注入又 はメタ・エッチングにより能動デバイス（トランジスタ１１）を絶縁する。その 後、ステップ３３においてオーム接触を蒸着する。次いで、ステップ３４におい てショットキー・ゲートを蒸着し、トランジスタ１１が動作可能になる。ステッ プ３５において第１レベルの相互接続部を蒸着し、ステップ３６において本考案 の原理にしたがう予備的なＤＣ及びＲＦ選別を実施してトランジスタ性能を決定 する。ステップ３７において誘電体絶縁とバイア・エッチングとを実施する。

【００２３】 次に、ステップ４１において第２レベルの相互接続部を蒸着する。次いでステ ップ４２においてエア・ブリッジを形成する。この時点でウェーハの表面処理が 完了し、ステップ４２において表面ＤＣ試験が実施される。その後、ステップ４ ３においてウェーハ・スィニング（ｗａｆｅｒ ｔｈｉｎｎｉｎｇ）を行う。ス テップ４４において背面のバイア・エッチングを実施し、ステップ４５において 背面メタライゼーションを蒸着し、背面処理を完了する。また、ステップ４５に おいて機能回路のＤＣ及びＲＦ試験を行う。

【００２４】 本考案によると、オーム接触又はゲート・レベルの金属蒸着のいずれかの時点 即ちステップ３３又はステップ３４のいずれかにおいて、別のパッドを追加し、 ステップ５１に示すように、オン‐ウェーハ・プローブ１２、１３との間の共面 型のライン遷移部を設ける。つまり、ウェーハ１０上のトランジスタの性能を表 す個々のトランジスタ１１はＲＦプローブ処理のために利用可能である。トラン ジスタ１１はウェーハ１０上に形成された試験レティクル２０ｂから利用可能で ある。個々のトランジスタ１１は特定の動作モード（例えば、低雑音又は大信号 で大電力）において特定の周波数で試験される。特定のモードでの試験のための 手段は、プローブ１２、１３上に設けられるオン‐ウェーハ整合回路２３、２４ によって提供される。

【００２５】 試験されるべきトランジスタ１１は図２に示され、整合回路２３、２４が形成 されたプローブは図３に示されている。整合回路２３、２４は、従来の方法で製 造されたオン‐ウェーハ印刷整合回路により取得される環境に近似したＲＦ信号 環境を提供する。このＲＦ環境は最終的な形態における集積回路２０ａから予測 される実際の動作条件と類似しているので、本考案により達成されるトランジス タ１１の早期試験は、マイクロ波モノリシック集積回路２０ａに用いられている デバイスの潜在性能を良好に指示する。整合回路２３、２４は適宜の周波数帯域 での適切なインピーダンス・レベルを与え、共面型のＲＦプローブ１２、１３上 に印刷される。これらのプローブ１２、１３は通常の５０オーム測定装置２６と トランジスタ１１との間のインピーダンス変換を行う。

【００２６】 本考案のプローブ整合オン‐ウェーハ試験を要約すると、集積回路ウェーハ１ ０は通常の方法で処理され、その上にモノリシック集積回路２０ａ、２０ｂが形 成される。ゲートの蒸着又は第１相互接続金属の蒸着の後に、試験位置２０ｂに 蒸着されたトランジスタ１１のＲＦ性能が評価される。これは、トランジスタ１ １の表面上にプローブ１２、１３を置き、従来の方法でトランジスタ１１を試験 することにより達成される。トランジスタ１１が所望の動作を行えば、ウェーハ 製造工程は進行し、ウェーハ１０を処理して完成させる。

【００２７】 予め整合の取れたプローブ１７を使ってウェーハ１０上のトランジスタ１１を 試験することにより、ウェーハ１０上のトランジスタ１１が期待どおりの動作を 行うかどうかを良好に指示することができる。これは、ＧａＡｓマイクロ波モノ リシック集積回路２０ａを早期に評価することができるという極めて費用対効果 の良い手法である。

【００２８】 以上、回路製造工程中に回路の潜在性能を決定する新規で改良されたマイクロ 波モノリシック集積回路の試験回路を説明した。上記の実施の形態は本考案の原 理を適用した多くの実施の形態のうちの単なる例示であり、当業者は実用新案登 録請求の範囲から逸脱することなく多くの他の配置を想到することができること は明白である。

【図面の簡単な説明】

【図１】マイクロ波モノリシック集積回路と本考案の原
理にしたがうＲＦプローブ処理のためのトランジスタを
含む試験位置とを組み込んだ典型的なＧａＡｓウェーハ
を示す図である。

【図２】本考案の原理にしたがうプローブ整合オン‐ウ
ェーハ試験のために設計されたコプレーナ・トランジス
タとプローブとを示す図２である。

【図３】本考案の原理にしたがうプローブ整合オン‐ウ
ェーハ試験に適したインピーダンス整合回路を有するＲ
Ｆプローブを示す図である。

【図４】本考案の原理にしたがう典型的なＧａＡｓマイ
クロ波モノリシック集積回路の一連の製造工程を示す図
である。

【符号の説明】

１０：ウェーハ １１：トランジスタ １２、１
３：プローブ １４：ソース １５：ドレイン １６：ゲート
１７：接触パッド ２０ａ：集積回路 ２０ｂ：試験位置 ２１、２
２：導体 ２３、２４：整合回路 ２５：インピーダンス整合プ
ローブ構造 ２６：測定装置

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＧａＡｓマイクロ波モノリシック集積回
   路を試験するための試験プローブであって、 第１及び第２の基板と、 それぞれの前記基板上に配置され、前記ＧａＡｓマイク
   ロ波モノリシック集積回路のソース、ドレイン及びゲー
   トと接触する大きさと間隔とを有する３つのプローブ接
   触部と、 それぞれ前記第１及び第２の基板上に配置され、中央の
   前記プローブ接触部と結合された入出力整合回路と、 最外側の前記プローブ接触部とそれぞれ結合された第１
   及び第２の導体と、を具備し、最外側の前記プローブ接
   触部により前記第１及び第２の導体を介してＤＣ／ＲＦ
   測定装置をＲＦ／ＤＣ接地接続し、中央の前記プローブ
   接触部により前記入出力整合回路を介して前記ＤＣ／Ｒ
   Ｆ測定装置にＤＣ信号及びＲＦ信号接続を与えることを
   特徴とする試験プローブ。