JPH0812929B2 - マイクロ波集積回路の製造方法 - Google Patents
マイクロ波集積回路の製造方法Info
- Publication number
- JPH0812929B2 JPH0812929B2 JP5395487A JP5395487A JPH0812929B2 JP H0812929 B2 JPH0812929 B2 JP H0812929B2 JP 5395487 A JP5395487 A JP 5395487A JP 5395487 A JP5395487 A JP 5395487A JP H0812929 B2 JPH0812929 B2 JP H0812929B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave
- circuit
- transistor
- passive circuit
- gaas wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 GaAsウェハ上にアレイ状にマイクロ波用トランジスタ
を形成した後に、そのマイクロ波用トランジスタの特性
を、オンウェハ測定用プローブ等により測定し、その特
性に対応した分布定数整合回路等の受動回路を、マイク
ロ波用トランジスタ対応に形成するもので、GaAsウェハ
毎にマイクロ波用トランジスタの特性が異なるような場
合でも、所望の特性のマイクロ波集積回路を製造するこ
とができるものである。
を形成した後に、そのマイクロ波用トランジスタの特性
を、オンウェハ測定用プローブ等により測定し、その特
性に対応した分布定数整合回路等の受動回路を、マイク
ロ波用トランジスタ対応に形成するもので、GaAsウェハ
毎にマイクロ波用トランジスタの特性が異なるような場
合でも、所望の特性のマイクロ波集積回路を製造するこ
とができるものである。
本発明は、GaAsウェハ上にアレイ状に電界効果トラン
ジスタ等のマイクロ波用トランジスタとそれに接続され
た分布定数整合回路等とを形成するマイクロ波集積回路
の製造方法に関するものである。
ジスタ等のマイクロ波用トランジスタとそれに接続され
た分布定数整合回路等とを形成するマイクロ波集積回路
の製造方法に関するものである。
マイクロ波集積回路（MIC）は、誘電体基板上に受動
回路を形成すると共に、トランジスタ・チップや回路素
子チップをその誘電体基板上に搭載するハイブリッド
（hybrid）型と、半導体基板上に、トランジスタ等の能
動素子と共に、整合回路等を形成するモノリシック（mo
nolithic）型とに大別され、最近は、半導体基板として
GaAs基板を用いたモノリシック型が比較的多く採用され
ている。
回路を形成すると共に、トランジスタ・チップや回路素
子チップをその誘電体基板上に搭載するハイブリッド
（hybrid）型と、半導体基板上に、トランジスタ等の能
動素子と共に、整合回路等を形成するモノリシック（mo
nolithic）型とに大別され、最近は、半導体基板として
GaAs基板を用いたモノリシック型が比較的多く採用され
ている。
このようなモノリシック型のマイクロ波集積回路に於
いては、能動素子としてのマイクロ波用トランジスタの
特性に対応した最適な整合回路等の受動回路を形成する
必要があり、簡単な工程で製作できることが要望されて
いる。
いては、能動素子としてのマイクロ波用トランジスタの
特性に対応した最適な整合回路等の受動回路を形成する
必要があり、簡単な工程で製作できることが要望されて
いる。
従来のマイクロ波集積回路の製造方法は、例えば、第
３図に示すように、GaAsウェハ31上にマイクロ波用トラ
ンジスタのみをアレイ状に形成し、次に単一のマイクロ
波用トランジスタからなるチップに分離して、マイクロ
波回路に組み込み、そのマイクロ波用トランジスタの特
性を測定し、その測定結果に基づいて分布定数整合回路
等の受動回路を含むマイクロ波集積回路（MIC）を設計
し、その設計に基づいて新たなGaAsウェハを用いてMIC
を製作する。そして、チップに分離してマイクロ波回路
に組み込み、MICの特性を測定し、所望の特性が得られ
ない場合は、再度設計を行って再び新たなGaAsウェハを
用いてMICを製作する。
３図に示すように、GaAsウェハ31上にマイクロ波用トラ
ンジスタのみをアレイ状に形成し、次に単一のマイクロ
波用トランジスタからなるチップに分離して、マイクロ
波回路に組み込み、そのマイクロ波用トランジスタの特
性を測定し、その測定結果に基づいて分布定数整合回路
等の受動回路を含むマイクロ波集積回路（MIC）を設計
し、その設計に基づいて新たなGaAsウェハを用いてMIC
を製作する。そして、チップに分離してマイクロ波回路
に組み込み、MICの特性を測定し、所望の特性が得られ
ない場合は、再度設計を行って再び新たなGaAsウェハを
用いてMICを製作する。
第４図は２段増幅回路の説明図であり、マイクロ波ト
ランジスタとして電界効果トランジスタを用いた場合の
MICパターンの一例を示すものである。同図に於いて、4
1はGaAs基板（ウェハから分離されたチップ）、42,43は
電界効果トランジスタ、Ｇはゲート、Ｄはドレイン、Ｓ
はソース、44〜48はコンデンサ、49〜52はインダクタン
スを示す。
ランジスタとして電界効果トランジスタを用いた場合の
MICパターンの一例を示すものである。同図に於いて、4
1はGaAs基板（ウェハから分離されたチップ）、42,43は
電界効果トランジスタ、Ｇはゲート、Ｄはドレイン、Ｓ
はソース、44〜48はコンデンサ、49〜52はインダクタン
スを示す。
このようなMICを製作する場合、従来は、前述のよう
に、GaAsウェハに、電界効果トランジスタをアレイ状に
製作し、それぞれチップに分離して特性を測定し、その
測定結果に基づいて、電界効果トランジスタ41,42と、
コンデンサ44〜48やインダクタンス49〜52等からなる受
動回路とを含むMICを設計し、その設計に基づいて、新
たなGaAsウェハを用い、電界効果トランジスタ41,42の
電極の形成と同時に形成できる受動回路のパターンは、
同一の工程に於いて形成し、MICを製作するものであ
る。
に、GaAsウェハに、電界効果トランジスタをアレイ状に
製作し、それぞれチップに分離して特性を測定し、その
測定結果に基づいて、電界効果トランジスタ41,42と、
コンデンサ44〜48やインダクタンス49〜52等からなる受
動回路とを含むMICを設計し、その設計に基づいて、新
たなGaAsウェハを用い、電界効果トランジスタ41,42の
電極の形成と同時に形成できる受動回路のパターンは、
同一の工程に於いて形成し、MICを製作するものであ
る。
前述のように、従来の製造方法は、マイクロ波用トラ
ンジスタのみを最初に設計製作して、その特性を測定
し、測定結果に基づいてMICを設計製作するものであ
り、品種毎にこれを繰り返すものである。従って、少な
くとも、最初のGaAsウェハは、マイクロ波用トランジス
タの特性測定用のみであるから、製品とはならないもの
であり、多品種少量生産に於いてはコストアップの原因
となる。
ンジスタのみを最初に設計製作して、その特性を測定
し、測定結果に基づいてMICを設計製作するものであ
り、品種毎にこれを繰り返すものである。従って、少な
くとも、最初のGaAsウェハは、マイクロ波用トランジス
タの特性測定用のみであるから、製品とはならないもの
であり、多品種少量生産に於いてはコストアップの原因
となる。
又マイクロ波用トランジスタの特性測定用の為のGaAs
ウェハと、MICを製作する為のGaAsウェハとは異なるの
で、同一工程でマイクロ波用トランジスタを製作したと
しても、特性にばらつきが生じる場合がある。従って、
歩留りが低くなる欠点があった。
ウェハと、MICを製作する為のGaAsウェハとは異なるの
で、同一工程でマイクロ波用トランジスタを製作したと
しても、特性にばらつきが生じる場合がある。従って、
歩留りが低くなる欠点があった。
本発明は、ばらつきが少なく且つ所望の特性を容易に
得ることを目的とするものである。
得ることを目的とするものである。
本発明のマイクロ波集積回路の製造方法は、マイクロ
波用トランジスタの製作工程と、分布定数整合回路等の
受動回路の製作工程とを分けるものであり、第１図を参
照して説明する。
波用トランジスタの製作工程と、分布定数整合回路等の
受動回路の製作工程とを分けるものであり、第１図を参
照して説明する。
GaAsウェハ１上に、ゲートG,ソースS,ドレインＤ等の
特性測定用の電極4a,4b,4cを有する電界効果トランジス
タ等のマイクロ波用トランジスタ2aを少なくとも含む複
数のマイクロ波用トランジスタ２をアレイ状に形成する
工程と、次に、このGaAsウェハ１上に形成された前記特
性測定用の電極4a,4b,4cを利用して、マイクロ波用トラ
ンジスタ2aの特性を測定し、その測定結果に基づいて分
布定数整合回路等の受動回路３を設計し、その設計に基
づいた受動回路３を前記マイクロ波用トランジスタ2,2a
に接続するように形成する工程とを含むものである。
特性測定用の電極4a,4b,4cを有する電界効果トランジス
タ等のマイクロ波用トランジスタ2aを少なくとも含む複
数のマイクロ波用トランジスタ２をアレイ状に形成する
工程と、次に、このGaAsウェハ１上に形成された前記特
性測定用の電極4a,4b,4cを利用して、マイクロ波用トラ
ンジスタ2aの特性を測定し、その測定結果に基づいて分
布定数整合回路等の受動回路３を設計し、その設計に基
づいた受動回路３を前記マイクロ波用トランジスタ2,2a
に接続するように形成する工程とを含むものである。
GaAsウェハ１上に、分布定数整合回路等の受動回路３
を形成できる領域を確保して、マイクロ波用トランジス
タ2,2aを形成するもので、その場合に、全部或いは一部
のマイクロ波用トランジスタ2aは、拡大して示すよう
に、特性測定用の電極4a,4b,4cを形成するものであり、
チップに分離することなく、この電極4a,4b,4cを用いて
オンウェハ測定用プローブ等によりマイクロ波用トラン
ジスタ2aの特性を測定する。
を形成できる領域を確保して、マイクロ波用トランジス
タ2,2aを形成するもので、その場合に、全部或いは一部
のマイクロ波用トランジスタ2aは、拡大して示すよう
に、特性測定用の電極4a,4b,4cを形成するものであり、
チップに分離することなく、この電極4a,4b,4cを用いて
オンウェハ測定用プローブ等によりマイクロ波用トラン
ジスタ2aの特性を測定する。
次に、測定されたマイクロ波用トランジスタ2aの特性
を基に、使用周波数や帯域幅等の条件を与えて、分布定
数整合回路等の受動回路３を設計する。この工程に於い
ては、例えば、使用周波数が異なるような場合に、使用
周波数毎に並行して設計を進めることができる。そし
て、設計されたパターに基づいて、先に形成されたマイ
クロ波用トランジスタ2,2aに接続するように、受動回路
３を、金属膜の蒸着やパターニング等の処理を行って形
成し、最後にチップに分離してパッケージに封入するも
のである。
を基に、使用周波数や帯域幅等の条件を与えて、分布定
数整合回路等の受動回路３を設計する。この工程に於い
ては、例えば、使用周波数が異なるような場合に、使用
周波数毎に並行して設計を進めることができる。そし
て、設計されたパターに基づいて、先に形成されたマイ
クロ波用トランジスタ2,2aに接続するように、受動回路
３を、金属膜の蒸着やパターニング等の処理を行って形
成し、最後にチップに分離してパッケージに封入するも
のである。
以下図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の実施例の工程説明図であり、（ａ）
に示すように、GaAsウェハ11に、例えば、Siをイオン注
入法により注入してｎ層12を形成し、又ゲート電極13と
例えばコンデンサの下部電極14等を形成する。ゲート電
極13は、例えば、Ti,W,Mo等或いはそれらとSiとの化合
物等が用いられ、ショットキーゲートを構成するもので
ある。又ゲート電極13と下部電極14とを同一材料により
同時に形成することができる。
に示すように、GaAsウェハ11に、例えば、Siをイオン注
入法により注入してｎ層12を形成し、又ゲート電極13と
例えばコンデンサの下部電極14等を形成する。ゲート電
極13は、例えば、Ti,W,Mo等或いはそれらとSiとの化合
物等が用いられ、ショットキーゲートを構成するもので
ある。又ゲート電極13と下部電極14とを同一材料により
同時に形成することができる。
次に（ｂ）に示すように、SiO2等の絶縁層15を全面に
形成してアニーリングを行い、ｎ層12を活性化する。
形成してアニーリングを行い、ｎ層12を活性化する。
次に、絶縁層15を反応性イオンエッチング等によりエ
ッチングする。それによって、ゲート電極13と下部電極
14との側壁にのみ絶縁層15が残存して、その他は除去さ
れる。この残存絶縁層を、（ｃ）以降の図面では15′で
示す。そして、この残存絶縁層15′を側壁に有するゲー
ト電極13をマスクとしてイオン注入によりn+層を形成す
る。次に、Au−Ge/Niのオーミック接触層16を形成し、
その上にレジスト層17を塗布する。（ｃ）はこの状態を
示すものである。
ッチングする。それによって、ゲート電極13と下部電極
14との側壁にのみ絶縁層15が残存して、その他は除去さ
れる。この残存絶縁層を、（ｃ）以降の図面では15′で
示す。そして、この残存絶縁層15′を側壁に有するゲー
ト電極13をマスクとしてイオン注入によりn+層を形成す
る。次に、Au−Ge/Niのオーミック接触層16を形成し、
その上にレジスト層17を塗布する。（ｃ）はこの状態を
示すものである。
次に、（ｄ）に示すように、反応性イオンエッチング
等によりエッチングする。レジスト層17は、ゲート電極
13や下部電極14上等には薄く塗布されるから、そられの
上部のレジスト層17及びオーミック接触層16は除去され
る。
等によりエッチングする。レジスト層17は、ゲート電極
13や下部電極14上等には薄く塗布されるから、そられの
上部のレジスト層17及びオーミック接触層16は除去され
る。
次にレジスト層17を除去し、（ｅ）に示すように、オ
ーミック接触層16上にソース電極18とドレイン電極19と
を形成する。これらの電極18,19は、例えば、Ti,Pt,Au
の３層構造とすることができる。
ーミック接触層16上にソース電極18とドレイン電極19と
を形成する。これらの電極18,19は、例えば、Ti,Pt,Au
の３層構造とすることができる。
以上の工程によって、マイクロ波用の電界効果トラン
ジスタが、GaAsウェハ11上に形成されたことになる。又
特性測定用のトランジスタとする場合は、ゲート電極13
の引出部分と、ソース電極18の引出部分と、ドレイン電
極19の引出部分とを、第１図の拡大部分の電極4a,4b,4c
のように、オンウェハ測定用プローブで接触できるパタ
ーンに形成する。
ジスタが、GaAsウェハ11上に形成されたことになる。又
特性測定用のトランジスタとする場合は、ゲート電極13
の引出部分と、ソース電極18の引出部分と、ドレイン電
極19の引出部分とを、第１図の拡大部分の電極4a,4b,4c
のように、オンウェハ測定用プローブで接触できるパタ
ーンに形成する。
次に、チップに分離することなく、ウェハ状態のまま
でトランジスタの特性を測定する。この測定結果と、要
求される周波数特性等とにより、分布定数整合回路等の
受動回路を設計する。例えば、λ/4スタブ（λ＝波長）
等は、使用周波数によって寸法が定まることになる。そ
して、受動回路が設計されると、先にGaAsウェハ11上に
形成された電界効果トランジスタの各電極13,18,19に接
続した受動回路を形成する。
でトランジスタの特性を測定する。この測定結果と、要
求される周波数特性等とにより、分布定数整合回路等の
受動回路を設計する。例えば、λ/4スタブ（λ＝波長）
等は、使用周波数によって寸法が定まることになる。そ
して、受動回路が設計されると、先にGaAsウェハ11上に
形成された電界効果トランジスタの各電極13,18,19に接
続した受動回路を形成する。
例えば、ドイレン電極19に、受動回路のコンデンサを
接続する場合は、（ｆ）に示すように、下部電極14上に
誘電体層20を形成し、この誘電体層20の誘電率と厚さと
に対応して、所望の容量が得られる対向面積となるよう
に設計された上部電極21を、ドレイン電極19と接続され
るように形成する。
接続する場合は、（ｆ）に示すように、下部電極14上に
誘電体層20を形成し、この誘電体層20の誘電率と厚さと
に対応して、所望の容量が得られる対向面積となるよう
に設計された上部電極21を、ドレイン電極19と接続され
るように形成する。
又λ/4スタブ等を含む受動回路は、例えば、先にGaAs
ウェハ11上に形成された電界効果トランジスタの上に、
SiO2等の絶縁層を形成し、その絶縁層に、電界効果トラ
ンジスタの電極13,18,19と接続する為の孔を形成し、次
に全面に金属層を被着し、所望のパターンにエッチング
することにより形成される。即ち、電界効果トランジス
タの電極13,18,19に接続された受動回路が形成されるこ
とになる。
ウェハ11上に形成された電界効果トランジスタの上に、
SiO2等の絶縁層を形成し、その絶縁層に、電界効果トラ
ンジスタの電極13,18,19と接続する為の孔を形成し、次
に全面に金属層を被着し、所望のパターンにエッチング
することにより形成される。即ち、電界効果トランジス
タの電極13,18,19に接続された受動回路が形成されるこ
とになる。
このように受動回路を含むMICが形成された後に、GaA
sウェハ11からチップに分離されて、パッケージに封入
される。
sウェハ11からチップに分離されて、パッケージに封入
される。
前述の（ａ）〜（ｅ）に示す電界効果トランジスタの
製造工程は、ゲート電極13の側壁の絶縁層15′を用いた
セルフアライン技術を示すものであるが、他の製造工程
によって電界効果トランジスタを製造することも可能で
ある。その場合も、１個のGaAsウェハ内に少なくとも１
個の特性測定用の電界効果トランジスタを形成するもの
である。そして、測定した特性に対応した受動回路を形
成するものであるから、GaAsウェハにばらつきがあって
も、所望の特性のMICを形成することが可能となる。
製造工程は、ゲート電極13の側壁の絶縁層15′を用いた
セルフアライン技術を示すものであるが、他の製造工程
によって電界効果トランジスタを製造することも可能で
ある。その場合も、１個のGaAsウェハ内に少なくとも１
個の特性測定用の電界効果トランジスタを形成するもの
である。そして、測定した特性に対応した受動回路を形
成するものであるから、GaAsウェハにばらつきがあって
も、所望の特性のMICを形成することが可能となる。
以上説明したように、本発明は、GaAsウェハ１上に形
成したマイクロ波用トランジスタ2aの特性を、チップに
分離することなくウェハ状態に於いて測定し、その測定
結果に基づいた受動回路３を、先に形成したマイクロ波
用トランジスタ2,2aに接続して形成するものであり、特
性測定の為にGaAsウェハを無駄にすることがない利点が
あり、又測定された特性に対応した受動回路３を形成す
るものであるから、MICとしての特性のばらつきを少な
くすることができる利点がある。
成したマイクロ波用トランジスタ2aの特性を、チップに
分離することなくウェハ状態に於いて測定し、その測定
結果に基づいた受動回路３を、先に形成したマイクロ波
用トランジスタ2,2aに接続して形成するものであり、特
性測定の為にGaAsウェハを無駄にすることがない利点が
あり、又測定された特性に対応した受動回路３を形成す
るものであるから、MICとしての特性のばらつきを少な
くすることができる利点がある。
又要求される帯域幅等の特性にそれぞれ対応した受動
回路３を設計し、先に共通的に製作したマイクロ波用ト
ランジスタを用いて、設計した受動回路３を形成するこ
とになるから、多品種少量生産の場合に於いても開発期
間を短縮することができる利点がある。
回路３を設計し、先に共通的に製作したマイクロ波用ト
ランジスタを用いて、設計した受動回路３を形成するこ
とになるから、多品種少量生産の場合に於いても開発期
間を短縮することができる利点がある。
第１図は本発明の原理説明図、第２図は本発明の実施例
の工程説明図、第３図は従来例の製造工程の説明図、第
４図は２段増幅回路の説明図である。 １はGaAsウェハ、2,2aはマイクロ波用トランジスタ、３
は受動回路、4a,4b,4cは特性測定用の電極である。
の工程説明図、第３図は従来例の製造工程の説明図、第
４図は２段増幅回路の説明図である。 １はGaAsウェハ、2,2aはマイクロ波用トランジスタ、３
は受動回路、4a,4b,4cは特性測定用の電極である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/78
Claims (1)
- 【請求項１】GaAsウェハ（１）上に、マイクロ波用トラ
ンジスタ（２）と分布定数整合回路等の受動回路（３）
とを集積回路化したマイクロ波集積回路の製造方法に於
いて、 前記GaAsウェハ（１）上に、特性測定用の電極（4a,4b,
4c）を有するマイクロ波用トランジスタ（2a）を少なく
とも含む複数のマイクロ波用トランジスタ（２）をアレ
イ状に形成する工程と、 前記GaAsウェハ（１）上に形成された前記特性測定用の
電極（4a,4b,4c）を有するマイクロ波用トランジスタ
（2a）の特性を測定し、該特性に対応した前記分布定数
整合回路等の受動回路（３）を設計し、該受動回路
（３）を前記マイクロ波用トランジスタ（2,2a）に接続
して形成する工程とを含む ことを特徴とするマイクロ波集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5395487A JPH0812929B2 (ja) | 1987-03-11 | 1987-03-11 | マイクロ波集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5395487A JPH0812929B2 (ja) | 1987-03-11 | 1987-03-11 | マイクロ波集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221684A JPS63221684A (ja) | 1988-09-14 |
| JPH0812929B2 true JPH0812929B2 (ja) | 1996-02-07 |
Family
ID=12957107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5395487A Expired - Lifetime JPH0812929B2 (ja) | 1987-03-11 | 1987-03-11 | マイクロ波集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812929B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3931495C2 (de) * | 1989-09-21 | 1997-06-26 | Itt Ind Gmbh Deutsche | Verfahren zur "fließenden" Feinklassifizierung von Kapazitätsdioden |
| US5457399A (en) * | 1992-12-14 | 1995-10-10 | Hughes Aircraft Company | Microwave monolithic integrated circuit fabrication, test method and test probes |
| JP2015154353A (ja) * | 2014-02-17 | 2015-08-24 | 三菱電機株式会社 | 高周波電力増幅器及びその製造方法 |
-
1987
- 1987-03-11 JP JP5395487A patent/JPH0812929B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221684A (ja) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4731696A (en) | Three plate integrated circuit capacitor | |
| US6090647A (en) | Capacitor for a semiconductor device | |
| EP0197861B1 (en) | Microwave monolithic integrated circuit device | |
| JP4538107B2 (ja) | 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置 | |
| US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
| JP2803408B2 (ja) | 半導体装置 | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| JPH0640591B2 (ja) | モノリシツク半導体構造とその製法 | |
| US5880517A (en) | Microwave power transistor having matched impedance with integrated DC blocking capacitor and manufacturing method therefor | |
| JPH0812929B2 (ja) | マイクロ波集積回路の製造方法 | |
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPH05335487A (ja) | 伝送回路素子 | |
| US5210599A (en) | Semiconductor device having a built-in capacitor and manufacturing method thereof | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH07221266A (ja) | Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JP2965638B2 (ja) | 半導体装置 | |
| JPH0583176B2 (ja) | ||
| JP2002134746A (ja) | 半導体装置及びその製造方法 | |
| JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
| JP3566146B2 (ja) | 半導体装置の製造方法 | |
| US6100555A (en) | Semiconductor device having a photosensitive organic film, and process for producing the same | |
| JPH047845A (ja) | 半導体装置の製造方法 | |
| JPH04109604A (ja) | マイクロ波半導体装置 |