JPH10256846A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】製造ばらつき、電源電圧変動、負荷変動等によ
る入出力間オフセット電圧の変動を抑制し得る差動増幅
回路を提供する。 【解決手段】入力段差動回路２に入力信号Ｖin1 ，Ｖin
2 が入力され、入力段差動回路２の出力信号に基づいて
出力回路４が駆動されて、該出力回路４から出力信号Ｖ
out が出力される。入力段差動回路２と出力回路４との
間に、該入力段差動回路２の出力信号に基づいて動作し
て出力回路４を駆動する中間段差動回路３が設けられ、
入力段差動回路２を構成するトランジスタ対のコレクタ
電流が、中間段差動回路３から出力される帰還信号ＦＳ
に基づいて、同一値とするように制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、差動増幅回路に
関するものである。差動増幅回路は、電子回路を構成す
る基本回路として広く使用されている。近年の電子機器
の高精度化にともない、当該電子機器を構成する電子回
路の特性を高精度化することが必要となっている。従っ
て、差動増幅回路の出力特性を向上させることが必要と
なっている。

【０００２】

【従来の技術】従来の差動増幅回路の一例を図３に示
す。入力信号Ｖin1 ，Ｖin2 はＰＮＰトランジスタＴr
1，Ｔr2のベースに入力され、同トランジスタＴr1，Ｔr
2のエミッタには電流源１ａからエミッタ電流が供給さ
れる。

【０００３】前記トランジスタＴr1のコレクタはＮＰＮ
トランジスタＴr3，Ｔr4のベース及び同トランジスタＴ
r3のコレクタに接続され、同トランジスタＴr3，Ｔr4の
エミッタはグランドＧＮＤに接続される。また、前記ト
ランジスタＴr2のコレクタは、前記トランジスタＴr4の
コレクタに接続される。

【０００４】前記トランジスタＴr2，Ｔr4のコレクタ
は、ＮＰＮトランジスタＴr5のベースに接続され、同ト
ランジスタＴr5のエミッタはグランドＧＮＤに接続され
るとともに、コレクタには電流源１ｂからコレクタ電流
が供給される。

【０００５】前記電流源１ｂは、ＮＰＮトランジスタＴ
r6のベースにベース電流を供給し、同トランジスタＴr6
のコレクタは電源Ｖccに接続され、エミッタはＮＰＮト
ランジスタＴr7のベースに接続されるとともに、抵抗Ｒ
１を介してグランドＧＮＤに接続される。

【０００６】前記トランジスタＴr7のエミッタは、グラ
ンドＧＮＤに接続され、コレクタは抵抗Ｒ２を介して電
源Ｖccに接続される。また、トランジスタＴr7のコレク
タから出力信号Ｖout が出力され、その出力信号Ｖout
が前記入力信号Ｖin2 としてトランジスタＴr2のベース
に入力される。

【０００７】上記のように構成された差動増幅回路で
は、入力信号Ｖin1 の入力レベルが入力信号Ｖin2 より
高くなると、トランジスタＴr1のコレクタ電流が減少
し、トランジスタＴr3，Ｔr4のベース電流が減少し、ト
ランジスタＴr4のコレクタ電流が減少する。

【０００８】すると、トランジスタＴr5のベース電流が
増大して、同トランジスタＴr5のコレクタ電流が増大す
る。トランジスタＴr5のコレクタ電流が増大すると、ト
ランジスタＴr6のベース電流が減少して、同トランジス
タＴr6のコレクタ電流が減少する。

【０００９】トランジスタＴr6のコレクタ電流が減少す
ると、トランジスタＴr7のベース電流が減少し、同トラ
ンジスタＴr7のコレクタ電流が減少する。すると、トラ
ンジスタＴr7のコレクタ電位は上昇するため、出力信号
Ｖout の出力レベルは上昇する。

【００１０】一方、入力信号Ｖin1 の入力レベルが低下
した場合には、各トランジスタのコレクタ電流の増減が
上記動作とは逆転し、出力信号Ｖout の出力レベルは低
下する。

【００１１】そして、このような動作により、例えば出
力信号Ｖout の出力レベルが入力信号Ｖin1 と一致する
ように、抵抗Ｒ１，Ｒ２の抵抗値及びトランジスタＴr
6，Ｔr7の特性等が設定されている。

【００１２】上記のような差動増幅回路では、入力トラ
ンジスタＴr1，Ｔr2のベース・エミッタ間電圧ＶBEの差
が入力信号Ｖin1 と出力信号Ｖout とのオフセット電圧
となる。すなわち、入力信号Ｖin1 と出力信号Ｖout と
の間に、入力トランジスタＴr1，Ｔr2のベース・エミッ
タ間電圧ＶBEの電圧差分の誤差が生じる。

【００１３】また、バイポーラトランジスタのベース・
エミッタ間電圧ＶBEは、コレクタ電流の増大にともなっ
て上昇する。また、アーリー効果により、コレクタ電流
はコレクタ・エミッタ間電圧ＶCEの上昇にともなって増
大する。

【００１４】このようなことから、出力信号Ｖout のオ
フセット電圧を解消するためには、トランジスタＴr1，
Ｔr2のベース・エミッタ間電圧ＶBEを同一とする必要が
あり、そのためには、トランジスタＴr1，Ｔr2のコレク
タ電位を同一として、コレクタ電流を同一とする必要が
ある。

【００１５】そこで、一定の条件下において、トランジ
スタＴr3，Ｔr5のベース・エミッタ間電圧ＶBEを同一と
するように、電流源１ａ，１ｂの出力電流値を調整すれ
ば、入出力信号間のオフセット電圧が０となるようにす
ることは可能である。

【００１６】

【発明が解決しようとする課題】ところが、このような
差動増幅回路を上記のような一定条件下で製造し、かつ
使用することは困難である。すなわち、トランジスタＴ
r3，Ｔr5のベース・エミッタ間電圧ＶBEを同一とするた
めには、電流源１ａ，１ｂの出力電流値を相対的に関連
させて調整する必要がある。しかし、電流源１ａの出力
電流値はトランジスタＴr1，Ｔr2のベースに流れる入力
バイアス電流に影響を及ぼし、電流源１ｂの出力電流値
はトランジスタＴr6，Ｔr7のコレクタ電流、すなわち負
荷駆動能力に影響を及ぼすため、電流源１ａ，１ｂの出
力電流値はそれぞれ独立して調整することが回路設計上
望ましい。

【００１７】また、製造ばらつきや電源電圧の変動によ
り、電流源１ａ，１ｂの出力電流値が上記調整値からず
れると、入出力信号間のオフセット電圧が変動する。ま
た、出力信号Ｖout が出力される負荷の変動により、ト
ランジスタＴr7のコレクタ電流が変動して同トランジス
タＴr7のベース・エミッタ間電圧ＶBEが変動し、これに
ともなってトランジスタＴr6のコレクタ電流及びベース
・エミッタ間電圧ＶBEが変動すると、トランジスタＴr5
のコレクタ電流及びベース・エミッタ間電圧ＶBEが変動
して、トランジスタＴr2のコレクタ電位が変動するた
め、入出力信号間のオフセット電圧が変動する。

【００１８】また、トランジスタＴr3はダイオード接続
であるため、入力信号Ｖin1 であるトランジスタＴr1の
ベース電位ＶB(Tr1)には次式に示す制限がある。 ＶB(Tr1)≧｛ＶCE(Tr1) ＋ＶBE(Tr3) ｝−ＶBE(Tr1) すなわち、ＶB(Tr1)が低下してトランジスタＴr1のエミ
ッタ電位が低下すると、トランジスタＴr1のコレクタ・
エミッタ間の電位差ＶCEが小さくなるため、トランジス
タＴr1が動作しなくなる。従って、入力信号Ｖin1 は
｛ＶCE(Tr1) ＋ＶBE(Tr3) ｝−ＶBE(Tr1) 以上の電圧レ
ベルとする必要があるため、入力電圧範囲が制限され、
特に電源Ｖccを低電圧化すると、入力電圧範囲が狭くな
るという問題点がある。

【００１９】この発明の目的は、製造ばらつき、電源電
圧変動、負荷変動等による入出力間オフセット電圧の変
動を抑制し得る差動増幅回路を提供することにある。ま
た、オフセット電圧の変動を抑制し、かつ入力電圧範囲
を拡大し得る差動増幅回路を提供することにある。

【００２０】

【課題を解決するための手段】図１は請求項１の原理説
明図である。すなわち、入力段差動回路２に入力信号Ｖ
in1 ，Ｖin2 が入力され、前記入力段差動回路２の出力
信号に基づいて出力回路４が駆動されて、該出力回路４
から出力信号Ｖout が出力される。前記入力段差動回路
２と前記出力回路４との間に、該入力段差動回路２の出
力信号に基づいて動作して前記出力回路４を駆動する中
間段差動回路３が設けられ、前記入力段差動回路２を構
成するトランジスタ対のコレクタ電流が、前記中間段差
動回路３から出力される帰還信号ＦＳに基づいて、同一
値とするように制御される。

【００２１】請求項２では、前記入力段差動回路を構成
するトランジスタ対は、カレントミラー回路にコレクタ
電流をそれぞれ供給し、前記カレントミラー回路を構成
するトランジスタは前記中間段差動回路のバイアス電流
に基づいて飽和状態となるまで動作可能とする。

【００２２】請求項３では、前記入力段差動回路を構成
するトランジスタ対は、カレントミラー回路にコレクタ
電流をそれぞれ供給し、前記トランジスタ対のコレクタ
から前記中間段差動回路に同一の出力電流が出力され
て、前記トランジスタ対のコレクタ電流が同一とされ
る。

【００２３】請求項４では、前記中間段差動回路では、
前記入力段差動回路の出力電流が入力トランジスタに入
力され、該入力トランジスタの出力電流に基づいて、差
動回路を構成するトランジスタ対が制御され、該トラン
ジスタ対の出力電流に基づいて、前記出力回路が駆動さ
れて、前記トランジスタ対の出力信号の電圧変化による
前記入力段差動回路の出力信号の電圧変化が圧縮され
る。

【００２４】請求項５では、前記入力段差動回路を構成
するトランジスタ対は、カレントミラー回路にコレクタ
電流をそれぞれ供給し、前記カレントミラー回路は前記
中間段差動回路によりベース電流が制御されるトランジ
スタを前記トランジスタ対のコレクタと電源との間に接
続して、前記カレントミラー回路が前記トランジスタ対
のコレクタ電圧に直接影響を及ぼさないようにした。

【００２５】請求項６では、前記入力段差動回路を構成
するトランジスタ対は、カレントミラー回路にコレクタ
電流をそれぞれ供給し、前記カレントミラー回路は前記
中間段差動回路によりベース電流が制御されるトランジ
スタを前記トランジスタ対のコレクタと電源との間に接
続して、前記トランジスタ対のコレクタ電圧を制御し
た。

【００２６】（作用）請求項１では、中間段差動回路３
は入力段差動回路２の出力信号に基づいて動作し、出力
回路４は中間段出力回路３の出力信号に基づいて動作す
る。入力段差動回路２を構成するトランジスタ対のコレ
クタ電流は、中間段差動回路３から出力される帰還信号
ＦＳに基づいて同一値となる。

【００２７】請求項２では、入力段差動回路のトランジ
スタ対は、カレントミラー回路からコレクタ電流がそれ
ぞれ供給され、前記カレントミラー回路を構成するトラ
ンジスタは飽和状態で動作する。

【００２８】請求項３では、入力段差動回路のトランジ
スタ対は、中間段差動回路に同一の出力電流を出力し
て、そのコレクタ電流が同一とされる。請求項４では、
入力段差動回路の出力信号に基づいて、中間段差動回路
を構成する入力トランジスタが動作し、その入力トラン
ジスタの動作に基づいて差動回路を構成するトランジス
タ対が動作し、そのトランジスタ対の出力電流に基づい
て出力回路が駆動されるので、前記トランジスタ対の出
力信号の電圧変化による前記入力段差動回路の出力信号
の電圧変化が圧縮される。

【００２９】請求項５では、入力段差動回路を構成する
トランジスタ対のコレクタ電圧には、カレントミラー回
路による影響が及ばない。請求項６では、前記入力段差
動回路を構成するトランジスタ対のコレクタ電圧は、中
間段差動回路により制御される。

【００３０】

【発明の実施の形態】図２は、この発明を具体化した一
実施の形態の差動増幅回路を示す。ＰＮＰトランジスタ
Ｔr11 〜Ｔr14 のエミッタは、それぞれ抵抗Ｒ１１〜Ｒ
１４を介して電源Ｖccに接続される。前記抵抗Ｒ１３，
Ｒ１４は同一抵抗値に設定される。前記トランジスタＴ
r11 のベースは、同トランジスタＴr11 のコレクタ及び
前記トランジスタＴr12 〜Ｔr14 のベースに接続され
る。

【００３１】前記トランジスタＴr11 のコレクタには電
流源Ｉｃが接続される。従って、トランジスタＴr11 〜
Ｔr14 はカレントミラー回路を構成し、各トランジスタ
Ｔr11 〜Ｔr14 は電流源Ｉｃの出力電流値に基づくコレ
クタ電流をバイアス電流として出力する。

【００３２】前記トランジスタＴr12 のコレクタは、Ｐ
ＮＰトランジスタＴr15 ，Ｔr16 のエミッタに接続さ
れ、同トランジスタＴr15 のベースに入力信号Ｖin1 が
入力され、同トランジスタＴr16 のベースに入力信号Ｖ
in2 が入力される。

【００３３】前記トランジスタＴr15 ，Ｔr16 のコレク
タは、ＮＰＮトランジスタＴr17 ，Ｔr18 のコレクタに
それぞれ接続され、同トランジスタＴr17 ，Ｔr18 のエ
ミッタは、それぞれ抵抗Ｒ１５，Ｒ１６を介してグラン
ドＧＮＤに接続される。前記抵抗Ｒ１５，Ｒ１６は、プ
ロセスのばらつきによるトランジスタＴr17 ，Ｔr18の
特性のばらつきを吸収するために設けられ、その抵抗値
は、同一値に設定される。トランジスタＴr15 〜Ｔr18
及び抵抗Ｒ１５，Ｒ１６により、入力段差動回路が構成
される。

【００３４】前記トランジスタＴr13 のコレクタは、抵
抗Ｒ１７を介してＰＮＰトランジスタＴr19 のエミッタ
に接続され、同トランジスタＴr19 のベースは前記トラ
ンジスタＴr15 のコレクタに接続され、同トランジスタ
Ｔr19 のコレクタはグランドＧＮＤに接続される。

【００３５】ＰＮＰトランジスタＴr20 , Ｔr21 のエミ
ッタは、電源Ｖccに接続され、同トランジスタＴr20 ,
Ｔr21 のベースは、互いに接続されるとともに、前記ト
ランジスタＴr20 のコレクタに接続される。従って、ト
ランジスタＴr20 , Ｔr21 はカレントミラー回路を構成
する。

【００３６】前記トランジスタＴr20 , Ｔr21 のコレク
タは、ＮＰＮトランジスタＴr22 ,Ｔr23 のコレクタに
それぞれ接続され、同トランジスタＴr22 , Ｔr23 のエ
ミッタは、前記トランジスタＴr17 ，Ｔr18 のベースに
接続されるとともに、抵抗Ｒ１９を介してグランドＧＮ
Ｄに接続される。従って、トランジスタＴr22 ，Ｔr23
とで差動対が構成される。

【００３７】前記トランジスタＴr22 のベースは、前記
トランジスタＴr13 のコレクタに接続される。前記トラ
ンジスタＴr14 のコレクタは、前記トランジスタＴr23
のベースに接続されるとともに、抵抗Ｒ１８を介してＰ
ＮＰトランジスタＴr24 のエミッタに接続される。前記
トランジスタＴr24 のベースは、前記トランジスタＴr1
6 のコレクタに接続されるとともに、同トランジスタＴ
r24 のコレクタはグランドＧＮＤに接続される。前記抵
抗Ｒ１７，Ｒ１８は、同一抵抗値に設定される。

【００３８】前記トランジスタＴr19 〜Ｔr24 及び抵抗
Ｒ１７〜Ｒ１９とで中間段差動回路が構成される。前記
トランジスタＴr21 のコレクタは、ＮＰＮトランジスタ
Ｔr25 のベースに接続され、同トランジスタＴr25 のコ
レクタは電源Ｖccに接続され、エミッタはＮＰＮトラン
ジスタＴr26 のベースに接続されるとともに、抵抗Ｒ２
０を介してグランドＧＮＤに接続される。

【００３９】前記トランジスタＴr26 のコレクタは、抵
抗Ｒ２１を介して電源Ｖccに接続されるとともに、出力
信号Ｖout を出力し、エミッタはグランドＧＮＤに接続
される。そして、トランジスタＴr25 ，Ｔr26 及び抵抗
Ｒ２０，Ｒ２１で出力回路が構成される。

【００４０】前記出力信号Ｖout は、前記入力信号Ｖin
2 として前記トランジスタＴr16 のベースに入力され
る。上記のように構成された差動増幅回路では、入力信
号Ｖin1 の入力レベルが上昇すると、トランジスタＴr1
5 のコレクタ電流が減少してトランジスタＴr19 のベー
ス電流が増大する。

【００４１】すると、トランジスタＴr19 のコレクタ電
流が増大して、トランジスタＴr22のベース電流が減少
し、同トランジスタＴr22 のコレクタ電流が減少する。
すると、トランジスタＴr20 , Ｔr21 のコレクタ電流が
減少して、トランジスタＴr25 のベース電流が減少し、
同トランジスタＴr25 のコレクタ電流が減少する。

【００４２】すると、トランジスタＴr26 のベース電流
が減少し、同トランジスタＴr26 のコレクタ電流が減少
して出力信号Ｖout の出力レベルが上昇する。一方、入
力信号Ｖin1 の入力レベルが低下すると、前記各トラン
ジスタの各電流の増減が逆となり、出力信号Ｖout の出
力レベルが低下する。

【００４３】このような動作により、入力信号Ｖin1 の
入力レベルが出力信号Ｖout として出力されるように設
定される。上記のように構成された差動増幅回路では、
次に示す作用効果を得ることができる。 （イ）出力信号Ｖout が出力される負荷の変動により、
トランジスタＴr26 のコレクタ電流及びベース電流が変
動して、同トランジスタＴr26 のベース・エミッタ間電
圧ＶBEが変動すると、トランジスタＴr25 のコレクタ電
流及びベース電流が変動し、同トランジスタＴr25 のベ
ース・エミッタ間電圧ＶBEが変動する。

【００４４】すると、差動対を構成するトランジスタＴ
r22 ，Ｔr23 のコレクタ電流及びベース電流に差が生
じ、ベース・エミッタ間電圧ＶBEに差が生じる。トラン
ジスタＴr22 ，Ｔr23 のベース・エミッタ間電圧ＶBEの
差は、トランジスタＴr19 ，Ｔr24 のエミッタ・ベース
を介してトランジスタＴr15 ，Ｔr16 のコレクタに影響
を及ぼす。

【００４５】しかし、トランジスタＴr19 のベース・エ
ミッタ間電圧ＶBEは、トランジスタＴr13 のコレクタ電
流とトランジスタＴr22 のベース電流に基づいて決定さ
れるが、トランジスタＴr22 のベース電流はトランジス
タＴr13 のコレクタ電流に対し無視できるほど小さいの
で（トランジスタの１／ｈfe以下程度）、トランジスタ
Ｔr22 のベース電流の変動によるトランジスタＴr19 の
ベース・エミッタ間電圧ＶBEの変動は無視できるほど小
さい。

【００４６】また、トランジスタＴr24 のベース・エミ
ッタ間電圧ＶBEは、トランジスタＴr14 のコレクタ電流
とトランジスタＴr23 のベース電流に基づいて決定され
るが、トランジスタＴr23 のベース電流はトランジスタ
Ｔr14 のコレクタ電流に対し無視できるほど小さいので
（トランジスタの１／ｈfe）、トランジスタＴr23 のベ
ース電流の変動によるトランジスタＴr24 のベース・エ
ミッタ間電圧ＶBEの変動は無視できるほど小さい。

【００４７】すると、トランジスタＴr22 ，Ｔr23 のベ
ース電流の変動は、トランジスタＴr19 ，Ｔr24 のベー
ス電流に対しほとんど影響を及ぼさない。従って、負荷
変動によりトランジスタＴr15 ，Ｔr16 のコレクタ電圧
に差が生じることはないので、負荷変動による入出力信
号間のオフセット電圧の変動を抑制することができる。 （ロ）トランジスタＴr17 ，Ｔr18 及び抵抗Ｒ１５，Ｒ
１６，Ｒ１９から構成されるカレントミラー回路は、ト
ランジスタＴr15 ，Ｔr16 のコレクタ電位に影響を及ぼ
さない。すなわち、バイアス電流Ｉａは、入力トランジ
スタ対Ｔr15 ，Ｔr16 のベース電圧Ｖin1 ，Ｖin2 の差
電圧によりトランジスタＴr15 ，Ｔr16 のコレクタ電流
に分配される（トランジスタＴr15 ，Ｔr16 のベース電
流を無視した場合）。

【００４８】仮に、Ｖin1 ＞Ｖin2 とすると、トランジ
スタＴr15 のコレクタ電流は、トランジスタＴr16 のコ
レクタ電流より小さくなり、トランジスタＴr17 ，Ｔr1
8 のベース電圧は、トランジスタＴr17 のベース・エミ
ッタ間電圧と、抵抗Ｒ１５の両端子間電圧との和とな
る。そして、トランジスタＴr17 ，Ｔr18 のベース電圧
と、抵抗Ｒ１９とに基づいて、中間段差動回路のバイア
ス電流が決定される。

【００４９】トランジスタＴr16 のコレクタ電流は、ト
ランジスタＴr15 のコレクタ電流よりも大きくなるた
め、この差電流がトランジスタＴr19 ，Ｔr24 のベース
電流差となる。

【００５０】すると、トランジスタＴr22 のコレクタ電
流は、トランジスタＴr23 のコレクタ電流より小さくな
り、トランジスタＴr25 のベース電流が小さくなって同
トランジスタＴr25 のコレクタ電流が減少し、さらにト
ランジスタＴr26 のコレクタ電流が減少して、出力信号
Ｖout の電圧は上昇する。

【００５１】この結果、入力信号Ｖin2 が上昇して、ト
ランジスタＴr16 のコレクタ電流が減少し、トランジス
タＴr15 のコレクタ電流が増加して、バイアス電流Ｉａ
がトランジスタＴr15 ，Ｔr16 のエミッタに均等に分配
される。

【００５２】トランジスタＴr17 ，Ｔr18 のコレクタ電
流は、ミラー効果により同一であり、トランジスタＴr1
5 ，Ｔr16 のコレクタ電流が同一となったとき、トラン
ジスタＴr19 ，Ｔr24 のベース電流は同一となり、入力
オフセット電圧は０Ｖとなる。

【００５３】以上のような動作により、上記カレントミ
ラー回路はトランジスタＴr15 ，Ｔr16 のコレクタ電圧
に関わらず、同トランジスタＴr15 ，Ｔr16 のコレクタ
電流を同一にするように動作し、同トランジスタＴr15
，Ｔr16 のコレクタ電圧に影響を及ぼさない。

【００５４】従って、トランジスタＴr15 ，Ｔr16 のコ
レクタ電圧の差が、中間段差動回路により制御すること
が可能となり、入力段差動回路自身にトランジスタＴr1
5 ，Ｔr16 のコレクタ電圧を決定する要素が存在しない
ため、入力段のバイアス電流Ｉａを任意に設定すること
ができる。 （ハ）負荷駆動能力を決定するトランジスタＴr21 のコ
レクタ電流Ｉc(Tr21) は、ほぼ抵抗Ｒ１９を流れる電流
の１／２となるため、次式で表される。 Ｉc(Tr21) ≒｛（Ｉａ／２）×Ｒ１５＋ＶBE(Tr17)｝／
Ｒ１９／２ 従って、Ｉc(Tr21) はバイアス電流Ｉａを設定した後、
抵抗Ｒ１９の抵抗値に基づいて設定することができるの
で、バイアス電流Ｉａは負荷駆動能力に関係なく任意に
設定することができる。 （ニ）入力差動対のカレントミラー回路を構成するトラ
ンジスタＴr17 ，Ｔr18は、コレクタ・エミッタ間電圧
ＶCEを同トランジスタＴr17 ，Ｔr18 の飽和電圧付近ま
で低下させても動作可能である。このため、トランジス
タＴr15 ，Ｔr16に入力される入力電圧Ｖin1 ，Ｖin2
の入力レベル範囲を低下させることができる。抵抗Ｒ１
５，Ｒ１６の抵抗値を「０」とした場合の最低入力レベ
ルは、次式で表される。 ＶB(Tr15) ≧｛ＶCE(Tr15)＋ＶCE(Tr17)｝−ＶBE(Tr15) 従って、入力信号Ｖin1 の入力レベル範囲を、前記従来
例のトランジスタＴr3のＶBE(Tr3) と本実施の形態のト
ランジスタＴr17 のＶCE(Tr17)との電圧差分拡大するこ
とが可能となる。なお、現実には抵抗Ｒ１５，Ｒ１６に
よる電圧降下も数１０ｍＶに設定されるので、入力信号
Ｖin1 の入力レベル範囲を確実に拡大することができ
る。

【００５５】

【発明の効果】以上詳述したように、この発明は製造ば
らつき、電源電圧変動、負荷変動等による入出力間オフ
セット電圧の変動を抑制し得る差動増幅回路を提供する
ことができる。また、入出力間オフセット電圧の変動を
抑制し、かつ入力電圧範囲を拡大し得る差動増幅回路を
提供することができる。

【図面の簡単な説明】

【図１】 本発明の原理説明図である。

【図２】 一実施の形態を示す回路図である。

【図３】 従来例を示す回路図である。

【符号の説明】

２ 入力段差動回路 ３ 中間段差動回路 ４ 出力回路 Ｖin1 ，Ｖin2 入力信号 Ｖout 出力信号 ＦＳ 帰還信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力段差動回路に入力信号を入力し、前
   記入力段差動回路の出力信号に基づいて出力回路を駆動
   して、該出力回路から出力信号を出力する差動増幅回路
   であって、 前記入力段差動回路と前記出力回路との間に、該入力段
   差動回路の出力信号に基づいて動作して前記出力回路を
   駆動する中間段差動回路を設け、前記入力段差動回路を
   構成するトランジスタ対のコレクタ電流を、前記中間段
   差動回路から出力される帰還信号に基づいて、同一値と
   するように制御することを特徴とする差動増幅回路。
2. 【請求項２】 前記入力段差動回路を構成するトランジ
   スタ対は、カレントミラー回路にコレクタ電流をそれぞ
   れ供給し、前記カレントミラー回路を構成するトランジ
   スタは前記中間段差動回路のバイアス電流に基づいて飽
   和状態となるまで動作可能としたことを特徴とする請求
   項１記載の差動増幅回路。
3. 【請求項３】 前記入力段差動回路を構成するトランジ
   スタ対は、カレントミラー回路にコレクタ電流をそれぞ
   れ供給し、前記トランジスタ対のコレクタから前記中間
   段差動回路に同一の出力電流を出力して、前記トランジ
   スタ対のコレクタ電流を同一としたことを特徴とする請
   求項１記載の差動増幅回路。
4. 【請求項４】 前記中間段差動回路は、前記入力段差動
   回路の出力信号を入力トランジスタに入力し、該入力ト
   ランジスタの出力電流に基づいて、差動回路を構成する
   トランジスタ対を制御し、該トランジスタ対の出力信号
   に基づいて、前記出力回路を駆動することにより、前記
   トランジスタ対の出力信号の電圧変化による前記入力段
   差動回路の出力信号の電圧変化を圧縮したことを特徴と
   する請求項３記載の差動増幅回路。
5. 【請求項５】 前記入力段差動回路を構成するトランジ
   スタ対は、カレントミラー回路にコレクタ電流をそれぞ
   れ供給し、前記カレントミラー回路は前記中間段差動回
   路によりベース電流が制御されるトランジスタを前記ト
   ランジスタ対のコレクタと電源との間に接続して、前記
   カレントミラー回路が前記トランジスタ対のコレクタ電
   圧に直接影響を及ぼさないようにしたことを特徴とする
   請求項１記載の差動増幅回路。
6. 【請求項６】 前記入力段差動回路を構成するトランジ
   スタ対は、カレントミラー回路にコレクタ電流をそれぞ
   れ供給し、前記カレントミラー回路は前記中間段差動回
   路によりベース電流が制御されるトランジスタを前記ト
   ランジスタ対のコレクタと電源との間に接続して、前記
   トランジスタ対のコレクタ電圧を制御したことを特徴と
   する請求項１記載の差動増幅回路。