JPH10257578A - オンオフ制御データ受信器 - Google Patents
オンオフ制御データ受信器Info
- Publication number
- JPH10257578A JPH10257578A JP6083097A JP6083097A JPH10257578A JP H10257578 A JPH10257578 A JP H10257578A JP 6083097 A JP6083097 A JP 6083097A JP 6083097 A JP6083097 A JP 6083097A JP H10257578 A JPH10257578 A JP H10257578A
- Authority
- JP
- Japan
- Prior art keywords
- data
- header
- clock
- address
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【課題】 複数の被オンオフ制御機器を共通制御線で制
御することを可能とする。 【解決手段】 送信器１２からヘッダ、アドレスデー
タ、１ビットオンオフ制御データが順次制御線１１へ送
出され、制御線１１に複数の受信器１３1 〜１３nが接
続され、各受信器では入力信号からヘッダ検出部３１で
ヘッダを検出し、クロック検出部３２でビットごとのク
ロックを検出し、検出ヘッダでシフトレジスタ３３をク
リアし、検出クロックでシフトレジスタ３３に入力信号
を取り込み、取り込んだアドレスデータとレジスタ３５
内の自己のアドレスとを比較部３６で比較し、一致する
と、次のオンオフ制御データをデータ取込み部３４にラ
ッチし、そのラッチ内容に応じて、各受信器１３1 〜１
３n にそれぞれ接続されている被制御機器１４1 〜１４
n がそれぞれ起動、停止、点滅などの制御がされる。
御することを可能とする。 【解決手段】 送信器１２からヘッダ、アドレスデー
タ、１ビットオンオフ制御データが順次制御線１１へ送
出され、制御線１１に複数の受信器１３1 〜１３nが接
続され、各受信器では入力信号からヘッダ検出部３１で
ヘッダを検出し、クロック検出部３２でビットごとのク
ロックを検出し、検出ヘッダでシフトレジスタ３３をク
リアし、検出クロックでシフトレジスタ３３に入力信号
を取り込み、取り込んだアドレスデータとレジスタ３５
内の自己のアドレスとを比較部３６で比較し、一致する
と、次のオンオフ制御データをデータ取込み部３４にラ
ッチし、そのラッチ内容に応じて、各受信器１３1 〜１
３n にそれぞれ接続されている被制御機器１４1 〜１４
n がそれぞれ起動、停止、点滅などの制御がされる。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばネオン
灯、電灯の点滅制御、モータやヒータの起動、停止制御
などに適用され、遠隔地より送られて来たデジタル入力
信号中の自己宛てのオンオフ制御データを検出して、被
制御機器をオンオフ制御するためのオンオフ制御データ
受信器に関する。
灯、電灯の点滅制御、モータやヒータの起動、停止制御
などに適用され、遠隔地より送られて来たデジタル入力
信号中の自己宛てのオンオフ制御データを検出して、被
制御機器をオンオフ制御するためのオンオフ制御データ
受信器に関する。
【０００２】
【従来の技術】従来において、ネオン灯、電灯の点滅制
御やモータ、ヒータの起動、停止制御などのオンオフ制
御を遠隔から行うには、その各被制御機器に対して各別
に制御線を配線して行っていた。
御やモータ、ヒータの起動、停止制御などのオンオフ制
御を遠隔から行うには、その各被制御機器に対して各別
に制御線を配線して行っていた。
【０００３】
【発明が解決しようとする課題】従来においては被制御
機器に対して個々に配線を接続していたため、被制御機
器が多いと、配線数が多く複雑になり、しかも誤配線の
おそれもあり、かつ価格も高くなる問題があった。
機器に対して個々に配線を接続していたため、被制御機
器が多いと、配線数が多く複雑になり、しかも誤配線の
おそれもあり、かつ価格も高くなる問題があった。
【０００４】
【課題を解決するための手段】この発明によればヘッダ
検出部によりデジタル入力信号からヘッダが検出され、
またクロック検出部により入力信号からクロックが検出
され、検出されたヘッダによりシフトレジスタがクリア
され、そのシフトレジスタは検出されたクロックにより
シフト動作され、入力信号がそのシフトレジスタに取り
込まれる。このシフトレジスタの内部と、アドレスレジ
スタに記憶されているアドレスとが比較部で比較され、
その比較により一致が検出されると、その一致検出出力
により入力信号のデータが１クロックだけデータ取込み
部に取り込まれ、その取り込まれたデータの内容に応じ
て被制御機器がオンオフ制御される。
検出部によりデジタル入力信号からヘッダが検出され、
またクロック検出部により入力信号からクロックが検出
され、検出されたヘッダによりシフトレジスタがクリア
され、そのシフトレジスタは検出されたクロックにより
シフト動作され、入力信号がそのシフトレジスタに取り
込まれる。このシフトレジスタの内部と、アドレスレジ
スタに記憶されているアドレスとが比較部で比較され、
その比較により一致が検出されると、その一致検出出力
により入力信号のデータが１クロックだけデータ取込み
部に取り込まれ、その取り込まれたデータの内容に応じ
て被制御機器がオンオフ制御される。
【０００５】
【発明の実施の形態】図１にこの発明が適用される制御
システムを示す。共通の制御線１１に１個の制御データ
送信器１２と複数のこの発明によるオンオフ制御データ
受信器１３1〜１３n が接続される。制御データ送信器
１２からは図２Ａに示すようにヘッダ２１とアドレスデ
ータ２２と、１ビットのオンオフデータ２３とが順次送
出され、バイフェイズ符号、マンチェスタ符号などのよ
うに各ビットごとにクロック成分が含まれるデジタルデ
ータ信号を送出する。ヘッダ２１はデータ“０”よりも
長い高レベルとされている。
システムを示す。共通の制御線１１に１個の制御データ
送信器１２と複数のこの発明によるオンオフ制御データ
受信器１３1〜１３n が接続される。制御データ送信器
１２からは図２Ａに示すようにヘッダ２１とアドレスデ
ータ２２と、１ビットのオンオフデータ２３とが順次送
出され、バイフェイズ符号、マンチェスタ符号などのよ
うに各ビットごとにクロック成分が含まれるデジタルデ
ータ信号を送出する。ヘッダ２１はデータ“０”よりも
長い高レベルとされている。
【０００６】この発明によるオンオフ制御データ受信器
１３1 〜１３n は同一構成であり、たゞ各受信器に固有
のアドレスが与えられている。この受信器１３1 にその
具体的構成を示すように、制御線１１からのデジタル入
力信号はヘッダ検出部３１，クロック検出部３２，シフ
トレジスタ３３，データ取込み部３４に供給されてい
る。ヘッダ検出部３１は例えば積分回路からなり、その
積分出力が所定レベルを越えると、ヘッダ２１が入力さ
れたと判定してヘッダ２１を検出する。クロック検出部
３２は入力信号の各ビット（データ）ごとにクロック
を、例えば図２Ｂに示すように図２Ａの入力信号から検
出する。その受信器１３1 に予め与えられているアドレ
スがアドレスレジスタ３５に記憶されてある。
１３1 〜１３n は同一構成であり、たゞ各受信器に固有
のアドレスが与えられている。この受信器１３1 にその
具体的構成を示すように、制御線１１からのデジタル入
力信号はヘッダ検出部３１，クロック検出部３２，シフ
トレジスタ３３，データ取込み部３４に供給されてい
る。ヘッダ検出部３１は例えば積分回路からなり、その
積分出力が所定レベルを越えると、ヘッダ２１が入力さ
れたと判定してヘッダ２１を検出する。クロック検出部
３２は入力信号の各ビット（データ）ごとにクロック
を、例えば図２Ｂに示すように図２Ａの入力信号から検
出する。その受信器１３1 に予め与えられているアドレ
スがアドレスレジスタ３５に記憶されてある。
【０００７】ヘッダ検出部３１によりヘッダが検出され
ると、その検出出力によりシフトレジスタ３３の内容が
クリアされると共にクロック検出部３２より検出された
クロックによりシフトレジスタ３３がシフト動作され、
よって入力信号中のアドレスデータ２２がシフトレジス
タ３３に取り込まれる。このシフトレジスタ３３に所定
ビット数、つまりアドレスデータ２２を構成するビット
数だけデータが取り込まれると、そのシフトレジスタ３
３に取り込まれたアドレスデータ２２とアドレスレジス
タ３５内の自己のアドレスとが比較部３６で比較され
る。両者が一致すると、その一致検出出力でデータ取込
み部（例えば１ビットのラッチ回路）３４に、アドレス
データ２２の次のオンオフデータ２３が取り込まれる。
ると、その検出出力によりシフトレジスタ３３の内容が
クリアされると共にクロック検出部３２より検出された
クロックによりシフトレジスタ３３がシフト動作され、
よって入力信号中のアドレスデータ２２がシフトレジス
タ３３に取り込まれる。このシフトレジスタ３３に所定
ビット数、つまりアドレスデータ２２を構成するビット
数だけデータが取り込まれると、そのシフトレジスタ３
３に取り込まれたアドレスデータ２２とアドレスレジス
タ３５内の自己のアドレスとが比較部３６で比較され
る。両者が一致すると、その一致検出出力でデータ取込
み部（例えば１ビットのラッチ回路）３４に、アドレス
データ２２の次のオンオフデータ２３が取り込まれる。
【０００８】データ取込み部３４に取り込まれたデータ
の内容に応じてその受信器１３1 に接続されている被制
御機器１４1 がオンオフ制御される。同様にして受信器
１３ 2 〜１３n にそれぞれ取り込まれたデータの内容に
応じて被制御器１４2 〜１４ n がオンオフ制御される。
の内容に応じてその受信器１３1 に接続されている被制
御機器１４1 がオンオフ制御される。同様にして受信器
１３ 2 〜１３n にそれぞれ取り込まれたデータの内容に
応じて被制御器１４2 〜１４ n がオンオフ制御される。
【０００９】
【発明の効果】以上述べたように、この発明によれば入
力信号から自己宛てのアドレスを検出し、その時のオン
オフデータのみを取り込むようにされているため、各被
制御機器について、共通の制御線１１を用いることがで
き、配線が頗る簡単であり、誤配線のおそれは全くな
い。
力信号から自己宛てのアドレスを検出し、その時のオン
オフデータのみを取り込むようにされているため、各被
制御機器について、共通の制御線１１を用いることがで
き、配線が頗る簡単であり、誤配線のおそれは全くな
い。
【００１０】また、このような構成によれば制御データ
信号を高速にしても、各受信器で雑音に影響されず誤動
作なく動作することができ、高速度の制御が可能とな
る。
信号を高速にしても、各受信器で雑音に影響されず誤動
作なく動作することができ、高速度の制御が可能とな
る。
【図１】この発明によるオンオフ制御データ受信器の実
施例を用いて構成した制御システムの例を示すブロック
図。
施例を用いて構成した制御システムの例を示すブロック
図。
【図２】Ａは送信器の送信制御データ信号の例を示す
図、Ｂはその送信制御データと対応する受信器での再生
クロックの例を示す図である。
図、Ｂはその送信制御データと対応する受信器での再生
クロックの例を示す図である。
Claims (1)
- 【請求項１】 受信したオンオフ制御データにより被制
御機器をオンオフ制御するオンオフ制御データ受信器に
おいて、 デジタル入力信号がヘッダを検出するヘッダ検出部と、 上記入力信号からクロックを検出するクロック検出部
と、 上記検出されたヘッダによりクリアされ、上記検出され
たクロックによりシフトされ、上記入力信号が入力され
るシフトレジスタと、 自己のアドレスを記憶するアドレスレジスタと、 上記シフトレジスタの内容と上記アドレスレジスタのア
ドレスとを比較し、一致を検出する比較部と、 その比較部の一致検出出力により、上記入力信号から１
クロックだけデータを取り込み、その取り込まれたデー
タの内容に応じて上記被制御機器をオンオフ制御するデ
ータ取込み部と、 を具備することを特徴とするオンオフ制御データ受信
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6083097A JPH10257578A (ja) | 1997-03-14 | 1997-03-14 | オンオフ制御データ受信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6083097A JPH10257578A (ja) | 1997-03-14 | 1997-03-14 | オンオフ制御データ受信器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10257578A true JPH10257578A (ja) | 1998-09-25 |
Family
ID=13153677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6083097A Pending JPH10257578A (ja) | 1997-03-14 | 1997-03-14 | オンオフ制御データ受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10257578A (ja) |
-
1997
- 1997-03-14 JP JP6083097A patent/JPH10257578A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6098100A (en) | Method and apparatus for detecting a wake packet issued by a network device to a sleeping node | |
| JPS61264835A (ja) | 光フアイバ−デ−タリンクシステム | |
| JPH0449755Y2 (ja) | ||
| JPH10257578A (ja) | オンオフ制御データ受信器 | |
| JPH036997A (ja) | 制御・監視信号伝送方式 | |
| JP4313884B2 (ja) | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム | |
| JP4045911B2 (ja) | 電力線通信接続回路 | |
| JP3488250B2 (ja) | シリアルデータ通信方式 | |
| US5903301A (en) | Apparatus for removing unnecessary data in communication network | |
| JP2944837B2 (ja) | 伝送方式 | |
| JP3483339B2 (ja) | 設定値情報伝送装置 | |
| JPH0346637Y2 (ja) | ||
| JP3052649B2 (ja) | 多重通信システム | |
| JPH09270782A (ja) | データ通信方法及び制御データ通信装置 | |
| KR920003696A (ko) | 다중방식 시스템의 데이타 전송장치 | |
| JP3042378B2 (ja) | 照明制御システム | |
| KR0113518Y1 (ko) | 원격조정장치 | |
| KR100221872B1 (ko) | 서로 다른 2 개의 시스템에서 제어 시스템이 피제어 시스템의키 입력 신호를 재현하는 장치 | |
| JP3317538B2 (ja) | 多点信号入力装置 | |
| JPS6238637A (ja) | マルチドロツプにおける伝送制御方式 | |
| JPH0464713B2 (ja) | ||
| JP2004226004A (ja) | 給湯機の制御装置の検査装置 | |
| JPH08317379A (ja) | 映像信号切替制御方式 | |
| JPH0440098A (ja) | 信号変換装置 | |
| JPH0595387A (ja) | 回線監視回路 |