JPH10261204A - ヘッドアンプ回路 - Google Patents
ヘッドアンプ回路Info
- Publication number
- JPH10261204A JPH10261204A JP9065134A JP6513497A JPH10261204A JP H10261204 A JPH10261204 A JP H10261204A JP 9065134 A JP9065134 A JP 9065134A JP 6513497 A JP6513497 A JP 6513497A JP H10261204 A JPH10261204 A JP H10261204A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- switching
- head
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
- G11B5/016—Recording on, or reproducing or erasing from, magnetic disks using magnetic foils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 記録媒体にディジタル信号を記録するヘッド
に書込信号を供給するヘッドアンプ回路に関し、書込電
流を安定に供給できるヘッドアンプ回路を提供すること
を目的とする。 【解決手段】 基準信号発生回路１２で発生された基準
信号に応じて定電流を発生し、磁気ヘッド２の一端Ｔa
に供給する定電流回路１３と、基準信号発生回路１２で
発生された基準信号に応じて定電流を発生し、磁気ヘッ
ド２の他端Ｔb に供給する定電流回路１４とにより磁気
ヘッド２に供給する書込電流を設定する。
に書込信号を供給するヘッドアンプ回路に関し、書込電
流を安定に供給できるヘッドアンプ回路を提供すること
を目的とする。 【解決手段】 基準信号発生回路１２で発生された基準
信号に応じて定電流を発生し、磁気ヘッド２の一端Ｔa
に供給する定電流回路１３と、基準信号発生回路１２で
発生された基準信号に応じて定電流を発生し、磁気ヘッ
ド２の他端Ｔb に供給する定電流回路１４とにより磁気
ヘッド２に供給する書込電流を設定する。
Description
【０００１】
【発明の属する技術分野】本発明はヘッドアンプ回路に
係り、特に、記録媒体にディジタル信号を記録するヘッ
ドに書込信号を供給するヘッドアンプ回路に関する。
係り、特に、記録媒体にディジタル信号を記録するヘッ
ドに書込信号を供給するヘッドアンプ回路に関する。
【０００２】
【従来の技術】フロッピーディスクドライブでは、ディ
ジタル信号は磁気ヘッドにより磁界に変換されてフロッ
ピーディスクに記録される。このとき、ディジタル信号
に応じてスイッチングトランジスタをスイッチングする
ことにより磁気ヘッドに供給する書込電流をオン・オフ
して、磁気ヘッドに発生する磁界を制御し、フロッピー
ディスクへの情報の書込を行っていた。
ジタル信号は磁気ヘッドにより磁界に変換されてフロッ
ピーディスクに記録される。このとき、ディジタル信号
に応じてスイッチングトランジスタをスイッチングする
ことにより磁気ヘッドに供給する書込電流をオン・オフ
して、磁気ヘッドに発生する磁界を制御し、フロッピー
ディスクへの情報の書込を行っていた。
【０００３】図３に従来のヘッドアンプ回路の一例の回
路構成図を示す。従来のヘッドアンプ回路１は、ディジ
タル信号に応じてスイッチングされ、磁気ヘッド２への
書込電流をスイッチング制御する複数のスイッチングト
ランジスタＱ1 〜Ｑ4 、及び、磁気ヘッド２に直列に接
続されて、磁気ヘッド２に供給される書込電流を制御す
る外付け抵抗Ｒa から構成される。
路構成図を示す。従来のヘッドアンプ回路１は、ディジ
タル信号に応じてスイッチングされ、磁気ヘッド２への
書込電流をスイッチング制御する複数のスイッチングト
ランジスタＱ1 〜Ｑ4 、及び、磁気ヘッド２に直列に接
続されて、磁気ヘッド２に供給される書込電流を制御す
る外付け抵抗Ｒa から構成される。
【０００４】スイッチングトランジスタＱ1 は、ＮＰＮ
トランジスタからなり、エミッタが接地され、コレクタ
が磁気ヘッド２の一端、及び、トランジスタＱ3 のコレ
クタに接続され、ベースが切換制御回路３に接続され
る。スイッチングトランジスタＱ1 は、切換制御回路３
からの切換制御信号に応じてスイッチングされ、磁気ヘ
ッド２の一端を接地する。
トランジスタからなり、エミッタが接地され、コレクタ
が磁気ヘッド２の一端、及び、トランジスタＱ3 のコレ
クタに接続され、ベースが切換制御回路３に接続され
る。スイッチングトランジスタＱ1 は、切換制御回路３
からの切換制御信号に応じてスイッチングされ、磁気ヘ
ッド２の一端を接地する。
【０００５】スイッチングトランジスタＱ2 は、ＮＰＮ
トランジスタからなり、エミッタが接地され、コレクタ
が外付け抵抗Ｒa を介して磁気ヘッド２の他端に接続さ
れるとともに、トランジスタＱ4 のコレクタに接続さ
れ、ベースが切換制御回路３に接続される。スイッチン
グトランジスタＱ2 は、切換制御回路３からの切換制御
信号に応じてスイッチングされ、磁気ヘッド２の他端を
接地する。
トランジスタからなり、エミッタが接地され、コレクタ
が外付け抵抗Ｒa を介して磁気ヘッド２の他端に接続さ
れるとともに、トランジスタＱ4 のコレクタに接続さ
れ、ベースが切換制御回路３に接続される。スイッチン
グトランジスタＱ2 は、切換制御回路３からの切換制御
信号に応じてスイッチングされ、磁気ヘッド２の他端を
接地する。
【０００６】スイッチングトランジスタＱ3 は、ＰＮＰ
トランジスタからなり、エミッタに電源電圧Ｖccが供給
され、コレクタが磁気ヘッド２の一端、及び、スイッチ
ングトランジスタＱ1 のコレクタに接続され、ベースが
切換制御回路３に接続される。スイッチングトランジス
タＱ3 は、切換制御回路３からの切換制御信号に応じて
スイッチングされ、磁気ヘッド２の一端に書込電流を供
給する。
トランジスタからなり、エミッタに電源電圧Ｖccが供給
され、コレクタが磁気ヘッド２の一端、及び、スイッチ
ングトランジスタＱ1 のコレクタに接続され、ベースが
切換制御回路３に接続される。スイッチングトランジス
タＱ3 は、切換制御回路３からの切換制御信号に応じて
スイッチングされ、磁気ヘッド２の一端に書込電流を供
給する。
【０００７】スイッチングトランジスタＱ4 は、ＰＮＰ
トランジスタからなり、エミッタに電源電圧Ｖccが供給
され、コレクタが外付け抵抗Ｒa を介して磁気ヘッド２
の他端、及び、スイッチングトランジスタＱ2 のコレク
タに接続され、ベースが切換制御回路３に接続される。
スイッチングトランジスタＱ4 は、切換制御回路３から
の切換制御信号に応じてスイッチングされ、磁気ヘッド
２の他端に書込電流を供給する。
トランジスタからなり、エミッタに電源電圧Ｖccが供給
され、コレクタが外付け抵抗Ｒa を介して磁気ヘッド２
の他端、及び、スイッチングトランジスタＱ2 のコレク
タに接続され、ベースが切換制御回路３に接続される。
スイッチングトランジスタＱ4 は、切換制御回路３から
の切換制御信号に応じてスイッチングされ、磁気ヘッド
２の他端に書込電流を供給する。
【０００８】切換制御回路３は、記録しようとするディ
ジタル信号に応じた切換信号をトランジスタＱ1 〜Ｑ4
に供給する。図４に従来のヘッドアンプ回路の一例の動
作説明図を示す。図４はトランジスタＱ1 〜Ｑ4 の状態
を示しており、図４において「１」はオン状態、「０」
はオフ状態、「×」は禁止を示す。
ジタル信号に応じた切換信号をトランジスタＱ1 〜Ｑ4
に供給する。図４に従来のヘッドアンプ回路の一例の動
作説明図を示す。図４はトランジスタＱ1 〜Ｑ4 の状態
を示しており、図４において「１」はオン状態、「０」
はオフ状態、「×」は禁止を示す。
【０００９】図４のａで、スイッチングトランジスタＱ
1 及びスイッチングトランジスタＱ4 をオンさせ、スイ
ッチングトランジスタＱ2 及びスイッチングトランジス
タＱ3 をオフさせると、磁気ヘッド２の端子Ｔa は接地
され、端子Ｔb には電源電圧Ｖccが印加される。このた
め、磁気ヘッド２には端子Ｔb から端子Ｔa 方向に書込
電流が流れる。
1 及びスイッチングトランジスタＱ4 をオンさせ、スイ
ッチングトランジスタＱ2 及びスイッチングトランジス
タＱ3 をオフさせると、磁気ヘッド２の端子Ｔa は接地
され、端子Ｔb には電源電圧Ｖccが印加される。このた
め、磁気ヘッド２には端子Ｔb から端子Ｔa 方向に書込
電流が流れる。
【００１０】図４のａで、スイッチングトランジスタＱ
1 及びスイッチングトランジスタＱ4 をオンさせ、スイ
ッチングトランジスタＱ2 及びスイッチングトランジス
タＱ3 をオフさせると、磁気ヘッド２の端子Ｔa は接地
され、端子Ｔb には電源電圧Ｖccが印加される。このた
め、磁気ヘッド２には端子Ｔb から端子Ｔa 方向に書込
電流が流れる。このとき、磁気ヘッド２に直列に接続さ
れた抵抗Ｒa により磁気ヘッド２に供給される書込電流
が制御される。
1 及びスイッチングトランジスタＱ4 をオンさせ、スイ
ッチングトランジスタＱ2 及びスイッチングトランジス
タＱ3 をオフさせると、磁気ヘッド２の端子Ｔa は接地
され、端子Ｔb には電源電圧Ｖccが印加される。このた
め、磁気ヘッド２には端子Ｔb から端子Ｔa 方向に書込
電流が流れる。このとき、磁気ヘッド２に直列に接続さ
れた抵抗Ｒa により磁気ヘッド２に供給される書込電流
が制御される。
【００１１】また、図４のｄで、スイッチングトランジ
スタＱ2 及びスイッチングトランジスタＱ3 をオンさ
せ、スイッチングトランジスタＱ1 及びスイッチングト
ランジスタＱ4 をオフさせると、磁気ヘッド２の端子Ｔ
b は接地され、端子Ｔa には電源電圧Ｖccが印加され
る。このため、磁気ヘッド２には端子Ｔa から端子Ｔb
方向に書込電流が流れる。このとき、磁気ヘッド２に直
列に接続された抵抗Ｒa により磁気ヘッド２に供給され
る書込電流が制御される。
スタＱ2 及びスイッチングトランジスタＱ3 をオンさ
せ、スイッチングトランジスタＱ1 及びスイッチングト
ランジスタＱ4 をオフさせると、磁気ヘッド２の端子Ｔ
b は接地され、端子Ｔa には電源電圧Ｖccが印加され
る。このため、磁気ヘッド２には端子Ｔa から端子Ｔb
方向に書込電流が流れる。このとき、磁気ヘッド２に直
列に接続された抵抗Ｒa により磁気ヘッド２に供給され
る書込電流が制御される。
【００１２】さらに、図４のｂ，ｃに示すようにスイッ
チングトランジスタＱ1 又はＱ2 のいずれかをオンさせ
ることにより、磁気ヘッド２の端子Ｔa 又はＴb のいず
れかが接地され、書込電流が流れない状態とする。以上
のように従来のヘッドアンプ回路では、スイッチングト
ランジスタＱ1 〜Ｑ4 により電源電圧Ｖccと接地との接
続をスイッチング制御しおり、磁気ヘッド２に直列に接
続された抵抗Ｒa により書込電流を制御していた。
チングトランジスタＱ1 又はＱ2 のいずれかをオンさせ
ることにより、磁気ヘッド２の端子Ｔa 又はＴb のいず
れかが接地され、書込電流が流れない状態とする。以上
のように従来のヘッドアンプ回路では、スイッチングト
ランジスタＱ1 〜Ｑ4 により電源電圧Ｖccと接地との接
続をスイッチング制御しおり、磁気ヘッド２に直列に接
続された抵抗Ｒa により書込電流を制御していた。
【００１３】
【発明が解決しようとする課題】しかるに、従来のヘッ
ドアンプ回路は、スイッチングトランジスタＱ1 〜Ｑ4
により磁気ヘッド２への書込電流の供給をスイッチング
制御していたため、スイッチングトランジスタＱ1 〜Ｑ
4 の切換時に過渡的に貫通電流が流れる可能性がある。
ドアンプ回路は、スイッチングトランジスタＱ1 〜Ｑ4
により磁気ヘッド２への書込電流の供給をスイッチング
制御していたため、スイッチングトランジスタＱ1 〜Ｑ
4 の切換時に過渡的に貫通電流が流れる可能性がある。
【００１４】また、磁気ヘッド２に供給される書込電流
は、スイッチングトランジスタＱ3，Ｑ4 を介して電源
電圧Ｖccにより供給されるため、電源電圧Ｖccに依存す
る。本発明は上記の点に鑑みてなされたもので、書込電
流を安定に供給できるヘッドアンプ回路を提供すること
を目的とする。
は、スイッチングトランジスタＱ3，Ｑ4 を介して電源
電圧Ｖccにより供給されるため、電源電圧Ｖccに依存す
る。本発明は上記の点に鑑みてなされたもので、書込電
流を安定に供給できるヘッドアンプ回路を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明は請求項１は、媒
体に情報を記録するヘッドに記録情報に応じた極性の書
込電流を供給するヘッドアンプ回路において、基準信号
を発生する基準信号発生回路と、前記基準信号発生回路
で発生された前記基準信号に応じて定電流を発生し、前
記ヘッドの一端に供給する第１の定電流回路と、前記基
準信号発生回路で発生された前記基準信号に応じて定電
流を発生し、前記ヘッドの他端に供給する第２の定電流
回路と、前記基準信号発生回路と、前記第１の定電流回
路及び第２の定電流回路との間に設けられ、前記基準信
号発生回路で発生された前記基準信号を前記第１の定電
流回路又は前記第２の定電流回路のいずれかに供給すべ
く切り換えを行う第１の切換手段と、オン信号を発生す
るオン信号発生手段と、前記オン信号発生手段で発生さ
れた前記オン信号に応じてオンし、前記ヘッドの一端を
所定の電位にする第１のスイッチング手段と、前記オン
信号発生手段で発生された前記オン信号に応じてオン
し、前記ヘッドの他端を所定の電位にする第２のスイッ
チング手段と、前記オン信号発生手段と、前記第１のス
イッチング手段及び前記第２のスイッチング手段との間
に設けられ、前記オン信号発生回路で発生された前記オ
ン信号を前記第１のスイッチング手段又は前記第２のス
イッチング手段のいずれかに供給すべく切換を行う第２
の切換手段と、前記ヘッドの一端に前記第１の定電流回
路から定電流が供給されるとき、前記第１のスイッチン
グ手段がオフとなり、前記ヘッドの他端に前記第２の定
電流回路から定電流が供給されるとき、前記第２のスイ
ッチング手段がオフとなるように前記第１の切換手段及
び前記第２の切換手段を制御する切換制御手段とを有す
ることを特徴とする。
体に情報を記録するヘッドに記録情報に応じた極性の書
込電流を供給するヘッドアンプ回路において、基準信号
を発生する基準信号発生回路と、前記基準信号発生回路
で発生された前記基準信号に応じて定電流を発生し、前
記ヘッドの一端に供給する第１の定電流回路と、前記基
準信号発生回路で発生された前記基準信号に応じて定電
流を発生し、前記ヘッドの他端に供給する第２の定電流
回路と、前記基準信号発生回路と、前記第１の定電流回
路及び第２の定電流回路との間に設けられ、前記基準信
号発生回路で発生された前記基準信号を前記第１の定電
流回路又は前記第２の定電流回路のいずれかに供給すべ
く切り換えを行う第１の切換手段と、オン信号を発生す
るオン信号発生手段と、前記オン信号発生手段で発生さ
れた前記オン信号に応じてオンし、前記ヘッドの一端を
所定の電位にする第１のスイッチング手段と、前記オン
信号発生手段で発生された前記オン信号に応じてオン
し、前記ヘッドの他端を所定の電位にする第２のスイッ
チング手段と、前記オン信号発生手段と、前記第１のス
イッチング手段及び前記第２のスイッチング手段との間
に設けられ、前記オン信号発生回路で発生された前記オ
ン信号を前記第１のスイッチング手段又は前記第２のス
イッチング手段のいずれかに供給すべく切換を行う第２
の切換手段と、前記ヘッドの一端に前記第１の定電流回
路から定電流が供給されるとき、前記第１のスイッチン
グ手段がオフとなり、前記ヘッドの他端に前記第２の定
電流回路から定電流が供給されるとき、前記第２のスイ
ッチング手段がオフとなるように前記第１の切換手段及
び前記第２の切換手段を制御する切換制御手段とを有す
ることを特徴とする。
【００１６】請求項１によれば、基準信号発生回路で発
生される基準信号に応じた定電流を発生する第１又は第
２の定電流回路によりヘッドに供給される書込電流が生
成されるため、書込電流を安定化できる。請求項２は、
前記基準信号発生回路に前記第１の定電流回路、及び、
前記第２の定電流回路の供給する前記基準信号を調整す
る調整手段を設けたことを特徴とする。
生される基準信号に応じた定電流を発生する第１又は第
２の定電流回路によりヘッドに供給される書込電流が生
成されるため、書込電流を安定化できる。請求項２は、
前記基準信号発生回路に前記第１の定電流回路、及び、
前記第２の定電流回路の供給する前記基準信号を調整す
る調整手段を設けたことを特徴とする。
【００１７】請求項２によれば、基準信号発生回路に第
１の定電流回路、及び、第２の定電流回路の供給する基
準信号を調整する調整手段を設けることにより、ヘッド
に供給する書込電流を調整できるため、ヘッドに応じて
書込電流を最適値に設定できる。請求項３は、前記調整
手段を外付け抵抗から構成したことを特徴とする。
１の定電流回路、及び、第２の定電流回路の供給する基
準信号を調整する調整手段を設けることにより、ヘッド
に供給する書込電流を調整できるため、ヘッドに応じて
書込電流を最適値に設定できる。請求項３は、前記調整
手段を外付け抵抗から構成したことを特徴とする。
【００１８】請求項３によれば、調整手段を外付け抵抗
とすることにより、抵抗を調整することにより、安価に
かつ容易に書込電流を最適値に設定できる。
とすることにより、抵抗を調整することにより、安価に
かつ容易に書込電流を最適値に設定できる。
【００１９】
【発明の実施の形態】図１に本発明のヘッドアンプ回路
の一実施例の回路構成図を示す。同図中、図３と同一構
成部分には同一符号を付し、その説明は省略する。本実
施例のヘッドアンプ回路１１は、基準信号を発生し、基
準信号発生回路１２、基準信号発生回路１２で発生され
た基準信号に応じて定電流を発生し、磁気ヘッド２ヘッ
ドの一端に供給する定電流回路１３、基準信号発生回路
１２で発生された基準信号に応じて定電流を発生し、磁
気ヘッド２の他端に供給する定電流回路１４、基準信号
発生回路１２と定電流回路１３，１４との間に設けら
れ、基準信号発生回路１２で発生された基準信号を定電
流回路１３又は定電流回路１４のいずれかに供給すべく
切り換えを行うスイッチＳＷ1 、オン電圧を発生するオ
ン電圧回路１５、オン電圧発生回路１５で発生されたオ
ン電圧がベースに供給されてオンし、磁気ヘッド２の一
端Ｔa を接地するスイッチングトランジスタＱ21、オン
電圧発生回路１５で発生されたオン電圧がベースに供給
されてオンし、磁気ヘッド２の他端Ｔb を接地するスイ
ッチングトランジスタＱ22、オン電圧発生回路１５とス
イッチングトランジスタＱ21，Ｑ22のベースとの間に設
けられ、オン電圧発生回路１５で発生されたオン電圧を
スイッチングトランジスタＱ21，Ｑ22のいずれかに供給
されるように切換を行うスイッチＳＷ2 、スイッチＳＷ
1 及びスイッチＳＷ2 を同期して制御する切換制御回路
１６とから構成される。
の一実施例の回路構成図を示す。同図中、図３と同一構
成部分には同一符号を付し、その説明は省略する。本実
施例のヘッドアンプ回路１１は、基準信号を発生し、基
準信号発生回路１２、基準信号発生回路１２で発生され
た基準信号に応じて定電流を発生し、磁気ヘッド２ヘッ
ドの一端に供給する定電流回路１３、基準信号発生回路
１２で発生された基準信号に応じて定電流を発生し、磁
気ヘッド２の他端に供給する定電流回路１４、基準信号
発生回路１２と定電流回路１３，１４との間に設けら
れ、基準信号発生回路１２で発生された基準信号を定電
流回路１３又は定電流回路１４のいずれかに供給すべく
切り換えを行うスイッチＳＷ1 、オン電圧を発生するオ
ン電圧回路１５、オン電圧発生回路１５で発生されたオ
ン電圧がベースに供給されてオンし、磁気ヘッド２の一
端Ｔa を接地するスイッチングトランジスタＱ21、オン
電圧発生回路１５で発生されたオン電圧がベースに供給
されてオンし、磁気ヘッド２の他端Ｔb を接地するスイ
ッチングトランジスタＱ22、オン電圧発生回路１５とス
イッチングトランジスタＱ21，Ｑ22のベースとの間に設
けられ、オン電圧発生回路１５で発生されたオン電圧を
スイッチングトランジスタＱ21，Ｑ22のいずれかに供給
されるように切換を行うスイッチＳＷ2 、スイッチＳＷ
1 及びスイッチＳＷ2 を同期して制御する切換制御回路
１６とから構成される。
【００２０】基準信号発生回路１２は、特許請求の範囲
中の基準信号発生回路１２に相当し、ツェナーダイオー
ドＤz 、抵抗Ｒ11，Ｒa 、オペアンプ１２ａ、ＮＰＮト
ランジスタＱ11，Ｑ14，Ｑ15、ＰＮＰトランジスタＱ1
2，Ｑ13から構成される。抵抗Ｒ11は一端に電源電圧Ｖc
cが印加され、他端がツェナーダイオードＤz のカソー
ドに接続される。また、ツェナーダイオードＤz は、ア
ノードが接地される。
中の基準信号発生回路１２に相当し、ツェナーダイオー
ドＤz 、抵抗Ｒ11，Ｒa 、オペアンプ１２ａ、ＮＰＮト
ランジスタＱ11，Ｑ14，Ｑ15、ＰＮＰトランジスタＱ1
2，Ｑ13から構成される。抵抗Ｒ11は一端に電源電圧Ｖc
cが印加され、他端がツェナーダイオードＤz のカソー
ドに接続される。また、ツェナーダイオードＤz は、ア
ノードが接地される。
【００２１】ツェナーダイオードＤz には抵抗Ｒ11を介
して逆方向に電流が供給され、抵抗Ｒ11とツェナーダイ
オードＤz との接続点にツェナー電圧Ｖz が発生する。
このツェナー電圧Ｖz が基準電圧Ｖref として、オペア
ンプ１２ａの非反転入力端子に供給される。オペアンプ
１２ａは、トランジスタＱ11、及び、抵抗ＲA とともに
定電流回路を構成しており、基準電圧Ｖref に応じた定
電流Ｉc1をコレクタに引き込む。
して逆方向に電流が供給され、抵抗Ｒ11とツェナーダイ
オードＤz との接続点にツェナー電圧Ｖz が発生する。
このツェナー電圧Ｖz が基準電圧Ｖref として、オペア
ンプ１２ａの非反転入力端子に供給される。オペアンプ
１２ａは、トランジスタＱ11、及び、抵抗ＲA とともに
定電流回路を構成しており、基準電圧Ｖref に応じた定
電流Ｉc1をコレクタに引き込む。
【００２２】トランジスタＱ11のコレクタは、トランジ
スタＱ12のコレクタ及びベースに接続されるとともに、
トランジスタＱ13のベースに接続される。トランジスタ
Ｑ12，Ｑ13は、定電流回路を構成しており、トランジス
タＱ11のコレクタに引き込まれる定電流Ｉc1に応じた電
流Ｉc2をトランジスタＱ13のコレクタから出力する。ト
ランジスタＱ13のコレクタは、トランジスタＱ14のコレ
クタ及びベースに接続されるとともに、トランジスタＱ
15のベースに接続される。トランジスタＱ14，Ｑ15は、
定電流回路を構成しており、トランジスタＱ13のコレク
タから供給される定電流Ｉc2に応じた電流Ｉc3をトラン
ジスタＱ15のコレクタに引き込む。トランジスタＱ15の
コレクタは、スイッチＳＷ1 に接続され、スイッチＳＷ
1 により引き込み先が切り換えられる。
スタＱ12のコレクタ及びベースに接続されるとともに、
トランジスタＱ13のベースに接続される。トランジスタ
Ｑ12，Ｑ13は、定電流回路を構成しており、トランジス
タＱ11のコレクタに引き込まれる定電流Ｉc1に応じた電
流Ｉc2をトランジスタＱ13のコレクタから出力する。ト
ランジスタＱ13のコレクタは、トランジスタＱ14のコレ
クタ及びベースに接続されるとともに、トランジスタＱ
15のベースに接続される。トランジスタＱ14，Ｑ15は、
定電流回路を構成しており、トランジスタＱ13のコレク
タから供給される定電流Ｉc2に応じた電流Ｉc3をトラン
ジスタＱ15のコレクタに引き込む。トランジスタＱ15の
コレクタは、スイッチＳＷ1 に接続され、スイッチＳＷ
1 により引き込み先が切り換えられる。
【００２３】スイッチＳＷ1 は、特許請求の範囲中の第
１の切換手段に相当する。スイッチＳＷ1 は、可動接点
Ｐ1 がトランジスタＱ15のコレクタに接続され、固定接
点Ｐ2 が定電流回路１３に接続され、固定接点Ｐ3 が定
電流回路１４に接続される。スイッチＳＷ1 は、切換制
御回路１６と接続され、切換制御回路１６から供給され
る切換制御信号に応じて可動接点Ｐ1 が固定接点Ｐ2 又
は固定接点Ｐ3 のいずれかに接続される。スイッチＳＷ
1 では可動接点Ｐ1 が固定接点Ｐ2 に接続された状態で
は、定電流回路１３から定電流Ｉc3が引き込まれ、可動
接点Ｐ1 が固定接点Ｐ3 に接続された状態では、定電流
回路１４から定電流Ｉc3が引き込まれる。
１の切換手段に相当する。スイッチＳＷ1 は、可動接点
Ｐ1 がトランジスタＱ15のコレクタに接続され、固定接
点Ｐ2 が定電流回路１３に接続され、固定接点Ｐ3 が定
電流回路１４に接続される。スイッチＳＷ1 は、切換制
御回路１６と接続され、切換制御回路１６から供給され
る切換制御信号に応じて可動接点Ｐ1 が固定接点Ｐ2 又
は固定接点Ｐ3 のいずれかに接続される。スイッチＳＷ
1 では可動接点Ｐ1 が固定接点Ｐ2 に接続された状態で
は、定電流回路１３から定電流Ｉc3が引き込まれ、可動
接点Ｐ1 が固定接点Ｐ3 に接続された状態では、定電流
回路１４から定電流Ｉc3が引き込まれる。
【００２４】定電流回路１３は、特許請求の範囲中の第
１の定電流回路に相当し、ＰＮＰトランジスタＱ16，Ｑ
17により定電流回路を構成する。トランジスタＱ16は、
エミッタに電源電圧Ｖccが印加され、コレクタ、及び、
ベースがスイッチＳＷ1 の固定接点Ｐ2 に接続される。
また、トランジスタＱ17は、エミッタに電源電圧Ｖccが
印加され、ベースがスイッチＳＷ1 の固定接点Ｐ2 に接
続され、コレクタが磁気ヘッド２の一方の端子Ｔa に接
続される。定電流回路１３は、スイッチＳＷ1 の可動接
点Ｐ1 が固定接点Ｐ2 に接続され、トランジスタＱ16の
コレクタ、ベース、及び、トランジスタＱ17のベースか
ら定電流Ｉc3が引き込まれると、トランジスタＱ17のコ
レクタから定電流Ｉc4を出力する。
１の定電流回路に相当し、ＰＮＰトランジスタＱ16，Ｑ
17により定電流回路を構成する。トランジスタＱ16は、
エミッタに電源電圧Ｖccが印加され、コレクタ、及び、
ベースがスイッチＳＷ1 の固定接点Ｐ2 に接続される。
また、トランジスタＱ17は、エミッタに電源電圧Ｖccが
印加され、ベースがスイッチＳＷ1 の固定接点Ｐ2 に接
続され、コレクタが磁気ヘッド２の一方の端子Ｔa に接
続される。定電流回路１３は、スイッチＳＷ1 の可動接
点Ｐ1 が固定接点Ｐ2 に接続され、トランジスタＱ16の
コレクタ、ベース、及び、トランジスタＱ17のベースか
ら定電流Ｉc3が引き込まれると、トランジスタＱ17のコ
レクタから定電流Ｉc4を出力する。
【００２５】定電流回路１４は、特許請求の範囲中の第
２の定電流回路に相当し、ＰＮＰトランジスタＱ18，Ｑ
19により定電流回路を構成する。トランジスタＱ18は、
エミッタに電源電圧Ｖccが印加され、コレクタ、及び、
ベースがスイッチＳＷ1 の固定接点Ｐ3 に接続される。
また、トランジスタＱ19は、エミッタに電源電圧Ｖccが
印加され、ベースがスイッチＳＷ1 の固定接点Ｐ3 に接
続され、コレクタが磁気ヘッド２の他方の端子Ｔb に接
続される。定電流回路１４は、スイッチＳＷ1 の可動接
点Ｐ1 が固定接点Ｐ3 に接続され、トランジスタＱ18の
コレクタ、ベース、及び、トランジスタＱ19のベースか
ら定電流Ｉ34が引き込まれると、トランジスタＱ19のコ
レクタから定電流Ｉc5を出力する。
２の定電流回路に相当し、ＰＮＰトランジスタＱ18，Ｑ
19により定電流回路を構成する。トランジスタＱ18は、
エミッタに電源電圧Ｖccが印加され、コレクタ、及び、
ベースがスイッチＳＷ1 の固定接点Ｐ3 に接続される。
また、トランジスタＱ19は、エミッタに電源電圧Ｖccが
印加され、ベースがスイッチＳＷ1 の固定接点Ｐ3 に接
続され、コレクタが磁気ヘッド２の他方の端子Ｔb に接
続される。定電流回路１４は、スイッチＳＷ1 の可動接
点Ｐ1 が固定接点Ｐ3 に接続され、トランジスタＱ18の
コレクタ、ベース、及び、トランジスタＱ19のベースか
ら定電流Ｉ34が引き込まれると、トランジスタＱ19のコ
レクタから定電流Ｉc5を出力する。
【００２６】スイッチングトランジスタＱ21は、特許請
求の範囲中の第１のスイッチング手段に相当し、ＮＰＮ
トランジスタから構成される。スイッチングトランジス
タＱ21は、コレクタが定電流回路１３のトランジスタＱ
17のコレクタと磁気ヘッド２の一方の端子Ｔa との接続
点に接続され、ベースがスイッチＳＷ2 に接続され、エ
ミッタが接地され、スイッチングされて磁気ヘッド２の
一端Ｔa を接地する。
求の範囲中の第１のスイッチング手段に相当し、ＮＰＮ
トランジスタから構成される。スイッチングトランジス
タＱ21は、コレクタが定電流回路１３のトランジスタＱ
17のコレクタと磁気ヘッド２の一方の端子Ｔa との接続
点に接続され、ベースがスイッチＳＷ2 に接続され、エ
ミッタが接地され、スイッチングされて磁気ヘッド２の
一端Ｔa を接地する。
【００２７】スイッチングトランジスタＱ22は、特許請
求の範囲中の第２のスイッチング手段に相当し、ＮＰＮ
トランジスタから構成される。スイッチングトランジス
タＱ22は、コレクタが定電流回路１４のトランジスタＱ
19のコレクタと磁気ヘッド２の他方の端子Ｔb との接続
点に接続され、ベースがスイッチＳＷ2 に接続され、エ
ミッタが接地されており、スイッチングされて磁気ヘッ
ド２の他端Ｔb を接地する。
求の範囲中の第２のスイッチング手段に相当し、ＮＰＮ
トランジスタから構成される。スイッチングトランジス
タＱ22は、コレクタが定電流回路１４のトランジスタＱ
19のコレクタと磁気ヘッド２の他方の端子Ｔb との接続
点に接続され、ベースがスイッチＳＷ2 に接続され、エ
ミッタが接地されており、スイッチングされて磁気ヘッ
ド２の他端Ｔb を接地する。
【００２８】スイッチＳＷ2 は、特許請求の範囲中の第
２の切換手段に相当しており、可動接点Ｐ11がオン電圧
生成回路１５に接続され、固定接点Ｐ12がスイッチング
トランジスタＱ21のベースに接続され、固定接点Ｐ13が
スイッチングトランジスタＱ22のベースに接続される。
スイッチＳＷ2 は、オン電圧生成回路１５からのオン電
圧が可動接点Ｐ11に供給され、固定接点Ｐ12又は固定接
点Ｐ13のいずれかに供給する。
２の切換手段に相当しており、可動接点Ｐ11がオン電圧
生成回路１５に接続され、固定接点Ｐ12がスイッチング
トランジスタＱ21のベースに接続され、固定接点Ｐ13が
スイッチングトランジスタＱ22のベースに接続される。
スイッチＳＷ2 は、オン電圧生成回路１５からのオン電
圧が可動接点Ｐ11に供給され、固定接点Ｐ12又は固定接
点Ｐ13のいずれかに供給する。
【００２９】このため、スイッチＳＷ2 は、可動接点Ｐ
11が固定接点Ｐ12に接続された状態では、オン電圧生成
回路１５からのオン電圧をスイッチングトランジスタＱ
21のベースに供給し、スイッチングトランジスタＱ21を
オンし、可動接点Ｐ11が固定接点Ｐ13に接続された状態
では、オン電圧生成回路１５からのオン電圧をスイッチ
ングトランジスタＱ22のベースに供給し、スイッチング
トランジスタＱ22をオンする。
11が固定接点Ｐ12に接続された状態では、オン電圧生成
回路１５からのオン電圧をスイッチングトランジスタＱ
21のベースに供給し、スイッチングトランジスタＱ21を
オンし、可動接点Ｐ11が固定接点Ｐ13に接続された状態
では、オン電圧生成回路１５からのオン電圧をスイッチ
ングトランジスタＱ22のベースに供給し、スイッチング
トランジスタＱ22をオンする。
【００３０】オン電圧生成回路１５は、定電圧源１５
ａ、及び、抵抗Ｒ12から構成され、スイッチングトラン
ジスタＱ21，Ｑ22がオンするのに必要な電圧、すなわ
ち、オン電圧を生成してスイッチＳＷ2 の可動接点Ｐ11
に供給する。スイッチＳＷ1 及びＳＷ2 は、ともに切換
制御回路１６に接続され、切換制御回路１６から供給さ
れる切換制御信号に応じて同期して切換が行われる。例
えば、切換制御回路１６の出力がハイレベルのときは、
スイッチＳＷ1 の可動接点Ｐ1 は固定接点Ｐ2 に接続さ
れ、スイッチＳＷ2 の可動接点Ｐ11は固定接点Ｐ13に接
続され、定電流回路１３から定電流Ｉc4が出力され、ス
イッチングトランジスタＱ21はオフし、スイッチングト
ランジスタＱ22がオンし、定電流Ｉc4が磁気ヘッド２の
端子Ｔa 側から端子Ｔb 側に供給され、スイッチングト
ランジスタＱ22を介して接地に供給される。
ａ、及び、抵抗Ｒ12から構成され、スイッチングトラン
ジスタＱ21，Ｑ22がオンするのに必要な電圧、すなわ
ち、オン電圧を生成してスイッチＳＷ2 の可動接点Ｐ11
に供給する。スイッチＳＷ1 及びＳＷ2 は、ともに切換
制御回路１６に接続され、切換制御回路１６から供給さ
れる切換制御信号に応じて同期して切換が行われる。例
えば、切換制御回路１６の出力がハイレベルのときは、
スイッチＳＷ1 の可動接点Ｐ1 は固定接点Ｐ2 に接続さ
れ、スイッチＳＷ2 の可動接点Ｐ11は固定接点Ｐ13に接
続され、定電流回路１３から定電流Ｉc4が出力され、ス
イッチングトランジスタＱ21はオフし、スイッチングト
ランジスタＱ22がオンし、定電流Ｉc4が磁気ヘッド２の
端子Ｔa 側から端子Ｔb 側に供給され、スイッチングト
ランジスタＱ22を介して接地に供給される。
【００３１】また、切換制御回路１６の出力がローレベ
ルのときは、スイッチＳＷ1 の可動接点Ｐ1 は固定接点
Ｐ3 に接続され、スイッチＳＷ2 の可動接点Ｐ11は固定
接点Ｐ12に接続され、定電流回路１４から定電流Ｉc5が
出力され、スイッチングトランジスタＱ21はオンし、ス
イッチングトランジスタＱ22がオフし、定電流Ｉc5が磁
気ヘッド２の端子Ｔb 側から端子Ｔa 側に供給され、ス
イッチングトランジスタＱ21を介して接地に供給され
る。
ルのときは、スイッチＳＷ1 の可動接点Ｐ1 は固定接点
Ｐ3 に接続され、スイッチＳＷ2 の可動接点Ｐ11は固定
接点Ｐ12に接続され、定電流回路１４から定電流Ｉc5が
出力され、スイッチングトランジスタＱ21はオンし、ス
イッチングトランジスタＱ22がオフし、定電流Ｉc5が磁
気ヘッド２の端子Ｔb 側から端子Ｔa 側に供給され、ス
イッチングトランジスタＱ21を介して接地に供給され
る。
【００３２】なお、ここで、磁気ヘッド２、及び、抵抗
ＲA 以外の回路を１チップ化し、抵抗ＲA は外付け抵抗
とすることにより、抵抗ＲA を磁気ヘッド２の特性に応
じて簡単に設定変更することができ、抵抗ＲA を変更す
ることにより、定電流Ｉc1を変更でき、よって、基準信
号生成回路１２から定電流回路１３，１４に供給される
定電流Ｉc3を変更できるので、定電流回路１３，１４か
ら磁気ヘッド２に供給する定電流Ｉc4，Ｉc5、すなわ
ち、書込電流を容易に変更できる。
ＲA 以外の回路を１チップ化し、抵抗ＲA は外付け抵抗
とすることにより、抵抗ＲA を磁気ヘッド２の特性に応
じて簡単に設定変更することができ、抵抗ＲA を変更す
ることにより、定電流Ｉc1を変更でき、よって、基準信
号生成回路１２から定電流回路１３，１４に供給される
定電流Ｉc3を変更できるので、定電流回路１３，１４か
ら磁気ヘッド２に供給する定電流Ｉc4，Ｉc5、すなわ
ち、書込電流を容易に変更できる。
【００３３】図２に本発明のヘッドアンプ回路の一実施
例の動作波形図を示す。図２（Ａ）は、切換制御回路１
６からスイッチＳＷ1 及びスイッチＳＷ2 に供給される
切換制御信号、図２（Ｂ）は定電流回路１３のトランジ
スタＱ17のコレクタから出力される定電流Ｉc4、図２
（Ｃ）は定電流回路１４のトランジスタＱ19のコレクタ
から出力される定電流Ｉc5、図２（Ｄ）はスイッチング
トランジスタＱ21のスイッチング状態、図２（Ｅ）はス
イッチングトランジスタＱ22のスイッチング状態を示
す。
例の動作波形図を示す。図２（Ａ）は、切換制御回路１
６からスイッチＳＷ1 及びスイッチＳＷ2 に供給される
切換制御信号、図２（Ｂ）は定電流回路１３のトランジ
スタＱ17のコレクタから出力される定電流Ｉc4、図２
（Ｃ）は定電流回路１４のトランジスタＱ19のコレクタ
から出力される定電流Ｉc5、図２（Ｄ）はスイッチング
トランジスタＱ21のスイッチング状態、図２（Ｅ）はス
イッチングトランジスタＱ22のスイッチング状態を示
す。
【００３４】時刻ｔ1 で、切換制御回路１６に外部から
供給されるディジタル信号に応じて切換制御回路１６か
らスイッチＳＷ1 ，ＳＷ2 に供給される切換制御信号が
ハイレベルになると、スイッチＳＷ1 の可動接点Ｐ1 は
固定接点Ｐ2 に接続され、スイッチＳＷ2 の可動接点Ｐ
11は固定接点Ｐ13に接続される。スイッチＳＷ11の可動
接点Ｐ1 が固定接点Ｐ2 に接続されると、基準信号生成
回路１２のトランジスタＱ15のコレクタが定電流回路１
３に接続され、定電流回路１３から定電流Ｉc3が引き込
まれる。定電流回路１３は、定電流Ｉc3が引き込まれる
と、トランジスタＱ17がオンして、図２（Ｂ）に示すよ
うにトランジスタＱ17のコレクタから定電流Ｉc4を出力
する。なお、このとき、定電流回路１４は、トランジス
タＱ18のベース、コレクタ、及び、トランジスタＱ19の
ベースが開放状態とされるため、トランジスタＱ18，Ｑ
19はオフし、図２（Ｃ）に示すように定電流Ｉc5は出力
されない。
供給されるディジタル信号に応じて切換制御回路１６か
らスイッチＳＷ1 ，ＳＷ2 に供給される切換制御信号が
ハイレベルになると、スイッチＳＷ1 の可動接点Ｐ1 は
固定接点Ｐ2 に接続され、スイッチＳＷ2 の可動接点Ｐ
11は固定接点Ｐ13に接続される。スイッチＳＷ11の可動
接点Ｐ1 が固定接点Ｐ2 に接続されると、基準信号生成
回路１２のトランジスタＱ15のコレクタが定電流回路１
３に接続され、定電流回路１３から定電流Ｉc3が引き込
まれる。定電流回路１３は、定電流Ｉc3が引き込まれる
と、トランジスタＱ17がオンして、図２（Ｂ）に示すよ
うにトランジスタＱ17のコレクタから定電流Ｉc4を出力
する。なお、このとき、定電流回路１４は、トランジス
タＱ18のベース、コレクタ、及び、トランジスタＱ19の
ベースが開放状態とされるため、トランジスタＱ18，Ｑ
19はオフし、図２（Ｃ）に示すように定電流Ｉc5は出力
されない。
【００３５】一方、スイッチＳＷ12の可動接点Ｐ11は固
定接点Ｐ13に接続され、オン電圧生成回路１５で生成さ
れたオン電圧は、スイッチングトランジスタＱ22のベー
スに供給されるため、図２（Ｅ）に示すようにスイッチ
ングトランジスタＱ22がオンする。なお、このとき、ス
イッチングトランジスタＱ21は、ベースが開放状態とさ
れるため、図２（Ｄ）に示すようにオフされる。
定接点Ｐ13に接続され、オン電圧生成回路１５で生成さ
れたオン電圧は、スイッチングトランジスタＱ22のベー
スに供給されるため、図２（Ｅ）に示すようにスイッチ
ングトランジスタＱ22がオンする。なお、このとき、ス
イッチングトランジスタＱ21は、ベースが開放状態とさ
れるため、図２（Ｄ）に示すようにオフされる。
【００３６】このため、磁気ヘッド２の端子Ｔa には、
スイッチングトランジスタＱ21がオフであるので、定電
流回路１３の出力定電流Ｉc4が供給される。また、磁気
ヘッド２の端子Ｔb はスイッチングトランジスタＱ22が
オンであるので、接地される。したがって、磁気ヘッド
２には、端子Ｔa から端子Ｔb に向かって定電流回路１
３で生成された定電流Ｉc4が供給される。
スイッチングトランジスタＱ21がオフであるので、定電
流回路１３の出力定電流Ｉc4が供給される。また、磁気
ヘッド２の端子Ｔb はスイッチングトランジスタＱ22が
オンであるので、接地される。したがって、磁気ヘッド
２には、端子Ｔa から端子Ｔb に向かって定電流回路１
３で生成された定電流Ｉc4が供給される。
【００３７】次に、時刻ｔ2 で、切換制御回路１６に外
部から供給されるディジタル信号に応じて切換制御回路
１６からスイッチＳＷ1 ，ＳＷ2 に供給される切換制御
信号がローレベルになると、スイッチＳＷ1 の可動接点
Ｐ1 は固定接点Ｐ3 に接続され、スイッチＳＷ2 の可動
接点Ｐ11は固定接点Ｐ12に接続される。スイッチＳＷ11
の可動接点Ｐ1 が固定接点Ｐ3 に接続されると、基準信
号生成回路１２のトランジスタＱ15のコレクタが定電流
回路１４に接続され、定電流回路１４から定電流Ｉc3が
引き込まれる。定電流回路１４は、定電流Ｉc3が引き込
まれると、トランジスタＱ19がオンして、図２（Ｂ）に
示すようにトランジスタＱ19のコレクタから定電流Ｉc5
を出力する。なお、このとき、定電流回路１３は、トラ
ンジスタＱ16のベース、コレクタ、及び、トランジスタ
Ｑ17のベースが開放状態とされるため、トランジスタＱ
16，Ｑ17はオフし、図２（Ｃ）に示すように定電流Ｉc4
は出力されない。
部から供給されるディジタル信号に応じて切換制御回路
１６からスイッチＳＷ1 ，ＳＷ2 に供給される切換制御
信号がローレベルになると、スイッチＳＷ1 の可動接点
Ｐ1 は固定接点Ｐ3 に接続され、スイッチＳＷ2 の可動
接点Ｐ11は固定接点Ｐ12に接続される。スイッチＳＷ11
の可動接点Ｐ1 が固定接点Ｐ3 に接続されると、基準信
号生成回路１２のトランジスタＱ15のコレクタが定電流
回路１４に接続され、定電流回路１４から定電流Ｉc3が
引き込まれる。定電流回路１４は、定電流Ｉc3が引き込
まれると、トランジスタＱ19がオンして、図２（Ｂ）に
示すようにトランジスタＱ19のコレクタから定電流Ｉc5
を出力する。なお、このとき、定電流回路１３は、トラ
ンジスタＱ16のベース、コレクタ、及び、トランジスタ
Ｑ17のベースが開放状態とされるため、トランジスタＱ
16，Ｑ17はオフし、図２（Ｃ）に示すように定電流Ｉc4
は出力されない。
【００３８】一方、スイッチＳＷ12の可動接点Ｐ11は固
定接点Ｐ12に接続され、オン電圧生成回路１５で生成さ
れたオン電圧は、スイッチングトランジスタＱ21のベー
スに供給されるため、図２（Ｅ）に示すようにスイッチ
ングトランジスタＱ21がオンする。なお、このとき、ス
イッチングトランジスタＱ22は、ベースが開放状態とさ
れるため、図２（Ｄ）に示すようにオフされる。
定接点Ｐ12に接続され、オン電圧生成回路１５で生成さ
れたオン電圧は、スイッチングトランジスタＱ21のベー
スに供給されるため、図２（Ｅ）に示すようにスイッチ
ングトランジスタＱ21がオンする。なお、このとき、ス
イッチングトランジスタＱ22は、ベースが開放状態とさ
れるため、図２（Ｄ）に示すようにオフされる。
【００３９】このため、磁気ヘッド２の端子Ｔb には、
スイッチングトランジスタＱ22がオフであるので、定電
流回路１４の出力定電流Ｉc5が供給される。また、磁気
ヘッド２の端子Ｔa はスイッチングトランジスタＱ21が
オンであるので、接地される。したがって、磁気ヘッド
２には、切換制御信号がハイレベルのときとは、逆極性
となる、端子Ｔb から端子Ｔa に向かって定電流回路１
４で生成された定電流Ｉc5が供給される。
スイッチングトランジスタＱ22がオフであるので、定電
流回路１４の出力定電流Ｉc5が供給される。また、磁気
ヘッド２の端子Ｔa はスイッチングトランジスタＱ21が
オンであるので、接地される。したがって、磁気ヘッド
２には、切換制御信号がハイレベルのときとは、逆極性
となる、端子Ｔb から端子Ｔa に向かって定電流回路１
４で生成された定電流Ｉc5が供給される。
【００４０】以上、本実施例によれば、磁気ヘッド２に
供給される書込電流は、定電流回路１３，１４により生
成された定電流Ｉc4，Ｉc5であるので、電源電圧Ｖccに
影響されることはない。また、定電流回路１３，１４
は、基準信号生成回路１２でツェナーダイオードＤz に
より生成される基準電圧Ｖref に基づいて定電流Ｉc4，
Ｉc5を生成するので、安定した定電流Ｉc4，Ｉc5が得ら
れる。
供給される書込電流は、定電流回路１３，１４により生
成された定電流Ｉc4，Ｉc5であるので、電源電圧Ｖccに
影響されることはない。また、定電流回路１３，１４
は、基準信号生成回路１２でツェナーダイオードＤz に
より生成される基準電圧Ｖref に基づいて定電流Ｉc4，
Ｉc5を生成するので、安定した定電流Ｉc4，Ｉc5が得ら
れる。
【００４１】よって、磁気ヘッド２よるフロッピーディ
スク等の記録媒体への記録を安定に行える。さらに、本
実施例では、定電流回路１３，１４で生成される定電流
を書込電流としているので、従来のように直接電源電圧
が接続されることがなく、トランジスタに貫通電流が流
れることがない。
スク等の記録媒体への記録を安定に行える。さらに、本
実施例では、定電流回路１３，１４で生成される定電流
を書込電流としているので、従来のように直接電源電圧
が接続されることがなく、トランジスタに貫通電流が流
れることがない。
【００４２】なお、本実施例では、電源電圧Ｖcc側に定
電流回路１３，１４を設け、接地側にスイッチングトラ
ンジスタＱ21，Ｑ22を設ける構成としたが、電源電圧Ｖ
cc側に定電流回路を設け、接地側にスイッチングトラン
ジスタを設ける構成とすることもできる。
電流回路１３，１４を設け、接地側にスイッチングトラ
ンジスタＱ21，Ｑ22を設ける構成としたが、電源電圧Ｖ
cc側に定電流回路を設け、接地側にスイッチングトラン
ジスタを設ける構成とすることもできる。
【００４３】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、基準電圧発生回路で発生される基準電圧に応じた定
電流を発生する第１又は第２の定電流回路によりヘッド
に供給される書込電流が生成されるため、書込電流を安
定化できる等の特長を有する。請求項２によれば、基準
電圧発生回路に第１の定電流回路、及び、第２の定電流
回路の供給する基準電圧を調整する調整手段を設けるこ
とにより、ヘッドに供給する書込電流を調整できるた
め、ヘッドに応じて書込電流を最適地に設定できる等の
特長を有する。
ば、基準電圧発生回路で発生される基準電圧に応じた定
電流を発生する第１又は第２の定電流回路によりヘッド
に供給される書込電流が生成されるため、書込電流を安
定化できる等の特長を有する。請求項２によれば、基準
電圧発生回路に第１の定電流回路、及び、第２の定電流
回路の供給する基準電圧を調整する調整手段を設けるこ
とにより、ヘッドに供給する書込電流を調整できるた
め、ヘッドに応じて書込電流を最適地に設定できる等の
特長を有する。
【００４４】請求項３によれば、調整手段を外付け抵抗
とすることにより、抵抗を調整することにより、安価に
かつ容易に書込電流を最適値に設定できる等の特長を有
する。
とすることにより、抵抗を調整することにより、安価に
かつ容易に書込電流を最適値に設定できる等の特長を有
する。
【図１】本発明のヘッドアンプ回路の一実施例の回路構
成図である。
成図である。
【図２】本発明のヘッドアンプ回路の一実施例の動作波
形図である。
形図である。
【図３】従来のヘッドアンプ回路の一例の回路構成図で
ある。
ある。
【図４】従来のヘッドアンプ回路の一例の動作説明図で
ある。
ある。
１１ ヘッドアンプ回路 １２ 基準信号生成回路 １３，１４ 定電流回路 １５ オン電圧生成回路 ２ 磁気ヘッド ＲA 外付け抵抗
Claims (3)
- 【請求項１】 媒体に情報を記録するヘッドに記録情報
に応じた極性の書込電流を供給するヘッドアンプ回路に
おいて、 基準信号を発生する基準信号発生回路と、 前記基準信号発生回路で発生された前記基準信号に応じ
て定電流を発生し、前記ヘッドの一端に供給する第１の
定電流回路と、 前記基準信号発生回路で発生された前記基準信号に応じ
て定電流を発生し、前記ヘッドの他端に供給する第２の
定電流回路と、 前記基準信号発生回路と、前記第１の定電流回路及び第
２の定電流回路との間に設けられ、前記基準信号発生回
路で発生された前記基準信号を前記第１の定電流回路又
は前記第２の定電流回路のいずれかに供給すべく切り換
えを行う第１の切換手段と、 オン信号を発生するオン信号発生手段と、 前記オン信号発生手段で発生された前記オン信号に応じ
てオンし、前記ヘッドの一端を所定の電位にする第１の
スイッチング手段と、 前記オン信号発生手段で発生された前記オン信号に応じ
てオンし、前記ヘッドの他端を所定の電位にする第２の
スイッチング手段と、 前記オン信号発生手段と、前記第１のスイッチング手段
及び前記第２のスイッチング手段との間に設けられ、前
記オン信号発生回路で発生された前記オン信号を前記第
１のスイッチング手段又は前記第２のスイッチング手段
のいずれかに供給すべく切換を行う第２の切換手段と、 前記ヘッドの一端に前記第１の定電流回路から定電流が
供給されるとき、前記第１のスイッチング手段がオフと
なり、前記ヘッドの他端に前記第２の定電流回路から定
電流が供給されるとき、前記第２のスイッチング手段が
オフとなるように前記第１の切換手段及び前記第２の切
換手段を制御する切換制御手段とを有することを特徴と
するヘッドアンプ回路。 - 【請求項２】 前記基準電圧発生回路は、前記第１の定
電流回路、及び、前記第２の定電流回路の供給する前記
基準電圧を調整する調整手段を有することを特徴とする
請求項１記載のヘッドアンプ回路。 - 【請求項３】 前記調整手段は、外付け抵抗であること
を特徴とする請求項２記載のヘッドアンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065134A JPH10261204A (ja) | 1997-03-18 | 1997-03-18 | ヘッドアンプ回路 |
| US09/038,075 US6411455B1 (en) | 1997-03-18 | 1998-03-11 | Head amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065134A JPH10261204A (ja) | 1997-03-18 | 1997-03-18 | ヘッドアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261204A true JPH10261204A (ja) | 1998-09-29 |
Family
ID=13278115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9065134A Pending JPH10261204A (ja) | 1997-03-18 | 1997-03-18 | ヘッドアンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6411455B1 (ja) |
| JP (1) | JPH10261204A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537891B2 (ja) * | 1994-10-24 | 2004-06-14 | 株式会社ルネサステクノロジ | ライトドライバ回路と半導体集積回路装置 |
| US5822141A (en) * | 1996-03-27 | 1998-10-13 | International Business Machines Corporation | High speed FET write driver for an inductive head |
| US5852526A (en) * | 1996-09-25 | 1998-12-22 | Silicon Systems, Inc. | Low bias voltage write driver using a low bias voltage to reduce the risk of head arcing |
-
1997
- 1997-03-18 JP JP9065134A patent/JPH10261204A/ja active Pending
-
1998
- 1998-03-11 US US09/038,075 patent/US6411455B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6411455B1 (en) | 2002-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814674A (en) | Control circuit for a brushless DC motor | |
| JPH0223090A (ja) | ブラシレスモータの駆動装置 | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH098566A (ja) | 増幅器出力段 | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2849966B2 (ja) | 電流スイッチ回路 | |
| JP4011741B2 (ja) | サンプル−ホールド回路を具える集積回路 | |
| US6411455B1 (en) | Head amplifier circuit | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| JPH0635542Y2 (ja) | 演算増幅回路 | |
| KR100238214B1 (ko) | 광디스크 기억장치의 등화기에서 디스크의 회전배속모드에 따른 전류원 선택장치 | |
| JPH0124983Y2 (ja) | ||
| JP2546832B2 (ja) | エスカレ−チィング・アラ−ト回路 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH0119646B2 (ja) | ||
| JPS6131372Y2 (ja) | ||
| JP2544582B2 (ja) | モ―タ駆動回路 | |
| JP2697211B2 (ja) | 磁気記録装置 | |
| JPH0130323B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |