JPH10270593A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH10270593A JPH10270593A JP6825497A JP6825497A JPH10270593A JP H10270593 A JPH10270593 A JP H10270593A JP 6825497 A JP6825497 A JP 6825497A JP 6825497 A JP6825497 A JP 6825497A JP H10270593 A JPH10270593 A JP H10270593A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- punching
- slits
- sides
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000004080 punching Methods 0.000 claims abstract description 41
- 238000005520 cutting process Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 abstract 1
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Punching Or Piercing (AREA)
Abstract
(57)【要約】
【課題】 導電層を形成したスルーホールを切断して形
成したアウターリードを有する半導体パッケージを、導
体回路及びスルーホールを形成したプリント配線板か
ら、金型を用いて打ち抜いて製造する方法っであって、
形成するアウターリードにハガレやバリが発生しにくい
製造方法を提供する。 【解決手段】 四角形状であって、導電層を形成したス
ルーホールをその壁面と平行方向に切断して形成したア
ウターリードを有する半導体パッケージ１０を、プリン
ト配線板３から、金型を用いて打ち抜いて製造する方法
であって、第１段階目の打ち抜き工程で、各辺毎にアウ
ターリード７を形成するスリット８を、他辺に形成する
スリット８とは独立して形成し、第２段階目の打ち抜き
工程で、スリット８、８間を連通している部分９を切断
して、プリント配線板３から半導体パッケージ１０を分
離することを特徴とする。
成したアウターリードを有する半導体パッケージを、導
体回路及びスルーホールを形成したプリント配線板か
ら、金型を用いて打ち抜いて製造する方法っであって、
形成するアウターリードにハガレやバリが発生しにくい
製造方法を提供する。 【解決手段】 四角形状であって、導電層を形成したス
ルーホールをその壁面と平行方向に切断して形成したア
ウターリードを有する半導体パッケージ１０を、プリン
ト配線板３から、金型を用いて打ち抜いて製造する方法
であって、第１段階目の打ち抜き工程で、各辺毎にアウ
ターリード７を形成するスリット８を、他辺に形成する
スリット８とは独立して形成し、第２段階目の打ち抜き
工程で、スリット８、８間を連通している部分９を切断
して、プリント配線板３から半導体パッケージ１０を分
離することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、その外周の４辺の
側面に、導電層を壁面に備えるスルーホールをその壁面
と平行方向に切断して形成したアウターリードを有する
半導体パッケージを、導体回路及びスルーホールを形成
したプリント配線板から、金型を用いて打ち抜いて製造
する半導体パッケージの製造方法に関する。
側面に、導電層を壁面に備えるスルーホールをその壁面
と平行方向に切断して形成したアウターリードを有する
半導体パッケージを、導体回路及びスルーホールを形成
したプリント配線板から、金型を用いて打ち抜いて製造
する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】従来から、その外周の４辺の側面に、導
電層を形成したスルーホールをその壁面と平行方向に切
断して形成したアウターリードを有するプリント配線板
を半導体パッケージとして使用することが知られている
（例えば、実開平５−７２１６１号）。このような半導
体パッケージは、図４に示す要部の斜視図のように、導
電層６を形成したスルーホール２を切断して形成したア
ウターリード７の一端を、搭載しようとする母基板の接
続用端子に接合させることによって、母基板に実装する
ことができる。スルーホール２に形成する導電層６は、
例えば銅張積層板にドリル加工等で形成したスルーホー
ルにメッキを施して形成することができる。そして、従
来このような半導体パッケージは、複数個分の半導体パ
ッケージを得るための導体回路及びスルーホールを一括
して形成したプリント配線板から、金型を用いて打ち抜
いて製造していた。この場合、半導体パッケージの外周
の４辺に備えるアウターリードはスルーホールを切断し
て形成される。そして、アウターリード形成のための打
ち抜きは、通常、４辺を同時に打ち抜く方式で行われて
いる。しかし、このような製造方法では、形成されるア
ウターリードの一部にハガレやバリが発生し、製品歩留
まりが低下するという欠点があった。
電層を形成したスルーホールをその壁面と平行方向に切
断して形成したアウターリードを有するプリント配線板
を半導体パッケージとして使用することが知られている
（例えば、実開平５−７２１６１号）。このような半導
体パッケージは、図４に示す要部の斜視図のように、導
電層６を形成したスルーホール２を切断して形成したア
ウターリード７の一端を、搭載しようとする母基板の接
続用端子に接合させることによって、母基板に実装する
ことができる。スルーホール２に形成する導電層６は、
例えば銅張積層板にドリル加工等で形成したスルーホー
ルにメッキを施して形成することができる。そして、従
来このような半導体パッケージは、複数個分の半導体パ
ッケージを得るための導体回路及びスルーホールを一括
して形成したプリント配線板から、金型を用いて打ち抜
いて製造していた。この場合、半導体パッケージの外周
の４辺に備えるアウターリードはスルーホールを切断し
て形成される。そして、アウターリード形成のための打
ち抜きは、通常、４辺を同時に打ち抜く方式で行われて
いる。しかし、このような製造方法では、形成されるア
ウターリードの一部にハガレやバリが発生し、製品歩留
まりが低下するという欠点があった。
【０００３】
【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、導電層を形成したスルーホールをその壁面と平
行方向に切断して形成したアウターリードを有する半導
体パッケージを、導体回路及びスルーホールを形成した
プリント配線板から、金型を用いて打ち抜いて製造する
半導体パッケージの製造方法っであって、形成するアウ
ターリードにハガレやバリが発生しにくい製造方法を提
供することにある。
事情に鑑みてなされたものであって、その目的とすると
ころは、導電層を形成したスルーホールをその壁面と平
行方向に切断して形成したアウターリードを有する半導
体パッケージを、導体回路及びスルーホールを形成した
プリント配線板から、金型を用いて打ち抜いて製造する
半導体パッケージの製造方法っであって、形成するアウ
ターリードにハガレやバリが発生しにくい製造方法を提
供することにある。
【０００４】
【課題を解決するための手段】請求項１に係る発明の半
導体パッケージの製造方法は、四角形状であって、その
外周の４辺の側面に、導電層を形成したスルーホールを
その壁面と平行方向に切断して形成したアウターリード
を有する半導体パッケージを、プリント配線板から、金
型を用いて打ち抜いて製造する半導体パッケージの製造
方法であって、金型を用いて打ち抜くに際して、第１段
階目の打ち抜き工程で、各辺毎にアウターリードを形成
するスリットを、他辺に形成するスリットとは独立して
形成し、第２段階目の打ち抜き工程で、スリット間を連
通している部分を切断して、プリント配線板から半導体
パッケージを分離することを特徴とする。
導体パッケージの製造方法は、四角形状であって、その
外周の４辺の側面に、導電層を形成したスルーホールを
その壁面と平行方向に切断して形成したアウターリード
を有する半導体パッケージを、プリント配線板から、金
型を用いて打ち抜いて製造する半導体パッケージの製造
方法であって、金型を用いて打ち抜くに際して、第１段
階目の打ち抜き工程で、各辺毎にアウターリードを形成
するスリットを、他辺に形成するスリットとは独立して
形成し、第２段階目の打ち抜き工程で、スリット間を連
通している部分を切断して、プリント配線板から半導体
パッケージを分離することを特徴とする。
【０００５】請求項２に係る発明の半導体パッケージの
製造方法は、第１段階目の打ち抜き工程において、まず
４辺の中の、一方の対向する２辺のスリットを１回目の
打ち抜きで形成し、次いで、４辺の中の、他方の対向す
る２辺のスリットを２回目の打ち抜きで形成することを
特徴とする請求項１記載の半導体パッケージの製造方法
である。
製造方法は、第１段階目の打ち抜き工程において、まず
４辺の中の、一方の対向する２辺のスリットを１回目の
打ち抜きで形成し、次いで、４辺の中の、他方の対向す
る２辺のスリットを２回目の打ち抜きで形成することを
特徴とする請求項１記載の半導体パッケージの製造方法
である。
【０００６】本発明では、金型を用いて打ち抜くに際し
て、第１段階目の打ち抜き工程で、各辺毎にアウターリ
ードを形成するスリットを、他辺に形成するスリットと
は独立して形成し、第２段階目の打ち抜き工程で、スリ
ット間を連通している部分を切断して、プリント配線板
から半導体パッケージを分離するようにしているので、
４辺を同時に打ち抜く方式に比べ、アウターリードを形
成するためのスルーホール切断時の、アウターリードと
なる部分への負荷を小さくすることが可能になり、従っ
てスルーホールを切断して形成するアウターリードにハ
ガレやバリが発生しにくくなる。
て、第１段階目の打ち抜き工程で、各辺毎にアウターリ
ードを形成するスリットを、他辺に形成するスリットと
は独立して形成し、第２段階目の打ち抜き工程で、スリ
ット間を連通している部分を切断して、プリント配線板
から半導体パッケージを分離するようにしているので、
４辺を同時に打ち抜く方式に比べ、アウターリードを形
成するためのスルーホール切断時の、アウターリードと
なる部分への負荷を小さくすることが可能になり、従っ
てスルーホールを切断して形成するアウターリードにハ
ガレやバリが発生しにくくなる。
【０００７】また、第１段階目の打ち抜き工程におい
て、まず４辺の中の、一方の対向する２辺のスリットを
１回目の打ち抜きで形成し、次いで、４辺の中の、他方
の対向する２辺のスリットを２回目の打ち抜きで形成す
るようにすると、アウターリードを形成するためのスル
ーホール切断のための負荷をより小さくできるので、ア
ウターリードにハガレやバリが発生することがより少な
くなる。
て、まず４辺の中の、一方の対向する２辺のスリットを
１回目の打ち抜きで形成し、次いで、４辺の中の、他方
の対向する２辺のスリットを２回目の打ち抜きで形成す
るようにすると、アウターリードを形成するためのスル
ーホール切断のための負荷をより小さくできるので、ア
ウターリードにハガレやバリが発生することがより少な
くなる。
【０００８】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
して説明する。
【０００９】図１〜図３は本発明の実施の形態を説明す
るための平面図である。まず、図１に示すように、複数
個分の四角形状の半導体パッケージを得るための導体回
路１及びスルーホール２を一括して形成したプリント配
線板３を準備する。プリント配線板３を製造するための
材料としては、例えばガラス布基材エポキシ樹脂銅張積
層板や、ガラス布基材ポリイミド樹脂銅張積層板等を使
用することができる。そして、図１では導体回路１の周
囲には絶縁基板５が露出し、また半導体パッケージ１０
となる部分の中央に半導体搭載予定部４を設けている。
次いで図２に示すように、第１段階目の打ち抜き工程と
して、プリント配線板３から金型を用いて各辺毎にアウ
ターリード７を形成するスリット８、８、８、８を形成
する。なお、本発明が対象とする半導体パッケージは、
図４に示すように、導電層６を形成したスルーホール２
を切断して形成したアウターリード７を備えているもの
であり、このスリット８の形成によりアウターリード７
が形成される。そしてそれぞれのスリット８は他辺に形
成するスリット８とは独立して形成されるように打ち抜
き金型の設計を行う。次いで図２に示すスリット８、８
間を連通している部分９を第２段階目の打ち抜き工程で
切断して、図３に示すように、プリント配線板３から半
導体パッケージ１０を分離する。
るための平面図である。まず、図１に示すように、複数
個分の四角形状の半導体パッケージを得るための導体回
路１及びスルーホール２を一括して形成したプリント配
線板３を準備する。プリント配線板３を製造するための
材料としては、例えばガラス布基材エポキシ樹脂銅張積
層板や、ガラス布基材ポリイミド樹脂銅張積層板等を使
用することができる。そして、図１では導体回路１の周
囲には絶縁基板５が露出し、また半導体パッケージ１０
となる部分の中央に半導体搭載予定部４を設けている。
次いで図２に示すように、第１段階目の打ち抜き工程と
して、プリント配線板３から金型を用いて各辺毎にアウ
ターリード７を形成するスリット８、８、８、８を形成
する。なお、本発明が対象とする半導体パッケージは、
図４に示すように、導電層６を形成したスルーホール２
を切断して形成したアウターリード７を備えているもの
であり、このスリット８の形成によりアウターリード７
が形成される。そしてそれぞれのスリット８は他辺に形
成するスリット８とは独立して形成されるように打ち抜
き金型の設計を行う。次いで図２に示すスリット８、８
間を連通している部分９を第２段階目の打ち抜き工程で
切断して、図３に示すように、プリント配線板３から半
導体パッケージ１０を分離する。
【００１０】このようにしてプリント配線板３から半導
体パッケージ１０を分離すると、４辺を同時に打ち抜く
方式に比べ、アウターリード７を形成するためのスルー
ホール２の切断時に、アウターリード７となる部分への
負荷を小さくすることがが可能となり、従ってスルーホ
ール２を切断して形成するアウターリード７にハガレや
バリが発生しにくくなる。
体パッケージ１０を分離すると、４辺を同時に打ち抜く
方式に比べ、アウターリード７を形成するためのスルー
ホール２の切断時に、アウターリード７となる部分への
負荷を小さくすることがが可能となり、従ってスルーホ
ール２を切断して形成するアウターリード７にハガレや
バリが発生しにくくなる。
【００１１】また、第１段階目の打ち抜き工程におい
て、まず４辺の中の、一方の対向する２辺のスリット
８、８を１回目の打ち抜きで形成し、次いで、４辺の中
の、他方の対向する２辺のスリット８、８を２回目の打
ち抜きで形成するようにすると、アウターリード７を形
成するためのスルーホール切断のための負荷をより小さ
くできるので、アウターリード７にハガレやバリが発生
することがより少なくなる。
て、まず４辺の中の、一方の対向する２辺のスリット
８、８を１回目の打ち抜きで形成し、次いで、４辺の中
の、他方の対向する２辺のスリット８、８を２回目の打
ち抜きで形成するようにすると、アウターリード７を形
成するためのスルーホール切断のための負荷をより小さ
くできるので、アウターリード７にハガレやバリが発生
することがより少なくなる。
【００１２】
【発明の効果】本発明では、金型を用いて打ち抜くに際
して、第１段階目の打ち抜き工程で、各辺毎にアウター
リードを形成するスリットを、他辺に形成するスリット
とは独立して形成し、第２段階目の打ち抜き工程で、ス
リット間を連通している部分を切断して、プリント配線
板から半導体パッケージを分離するようにしているの
で、４辺を同時に打ち抜く方式に比べ、アウターリード
を形成するためのスルーホール切断時の、アウターリー
ドとなる部分への負荷を小さくすることが可能になる。
従って本発明の半導体パッケージの製造方法によれば、
スルーホールを切断して形成するアウターリードにハガ
レやバリが発生しにくくなる。
して、第１段階目の打ち抜き工程で、各辺毎にアウター
リードを形成するスリットを、他辺に形成するスリット
とは独立して形成し、第２段階目の打ち抜き工程で、ス
リット間を連通している部分を切断して、プリント配線
板から半導体パッケージを分離するようにしているの
で、４辺を同時に打ち抜く方式に比べ、アウターリード
を形成するためのスルーホール切断時の、アウターリー
ドとなる部分への負荷を小さくすることが可能になる。
従って本発明の半導体パッケージの製造方法によれば、
スルーホールを切断して形成するアウターリードにハガ
レやバリが発生しにくくなる。
【００１３】請求項２に係る発明では、第１段階目の打
ち抜き工程において、まず４辺の中の一方の対向する２
辺のスリットを１回目の打ち抜きで形成し、次いで、４
辺の中の他方の対向する２辺のスリットを２回目の打ち
抜きで形成するようにする。従って、請求項２に係る発
明の半導体パッケージの製造方法によれば、アウターリ
ードを形成するためのスルーホール切断のための負荷を
より小さくできるので、アウターリードにハガレやバリ
が発生することがより少なくなる。
ち抜き工程において、まず４辺の中の一方の対向する２
辺のスリットを１回目の打ち抜きで形成し、次いで、４
辺の中の他方の対向する２辺のスリットを２回目の打ち
抜きで形成するようにする。従って、請求項２に係る発
明の半導体パッケージの製造方法によれば、アウターリ
ードを形成するためのスルーホール切断のための負荷を
より小さくできるので、アウターリードにハガレやバリ
が発生することがより少なくなる。
【図１】本発明の実施の形態を説明するための平面図で
ある。
ある。
【図２】本発明の実施の形態における図１に続く工程を
説明するための平面図である。
説明するための平面図である。
【図３】本発明の実施の形態における図２に続く工程を
説明するための平面図である。
説明するための平面図である。
【図４】本発明の半導体パッケージを説明するための要
部の斜視図である。
部の斜視図である。
１ 導体回路 ２ スルーホール ３ プリント配線板 ４ 半導体搭載予定部 ５ 絶縁基板 ６ 導電層 ７ アウターリード ８ スリット ９ 連通している部分 １０ 半導体パッケージ
Claims (2)
- 【請求項１】 四角形状であって、その外周の４辺の側
面に、導電層を形成したスルーホールをその壁面と平行
方向に切断して形成したアウターリードを有する半導体
パッケージを、プリント配線板から、金型を用いて打ち
抜いて製造する半導体パッケージの製造方法であって、
金型を用いて打ち抜くに際して、第１段階目の打ち抜き
工程で、各辺毎にアウターリードを形成するスリット
を、他辺に形成するスリットとは独立して形成し、第２
段階目の打ち抜き工程で、スリット間を連通している部
分を切断して、プリント配線板から半導体パッケージを
分離することを特徴とする半導体パッケージの製造方
法。 - 【請求項２】 第１段階目の打ち抜き工程において、ま
ず４辺の中の、一方の対向する２辺のスリットを１回目
の打ち抜きで形成し、次いで、４辺の中の、他方の対向
する２辺のスリットを２回目の打ち抜きで形成すること
を特徴とする請求項１記載の半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6825497A JPH10270593A (ja) | 1997-03-21 | 1997-03-21 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6825497A JPH10270593A (ja) | 1997-03-21 | 1997-03-21 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270593A true JPH10270593A (ja) | 1998-10-09 |
Family
ID=13368446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6825497A Pending JPH10270593A (ja) | 1997-03-21 | 1997-03-21 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115515304A (zh) * | 2021-06-23 | 2022-12-23 | 鹏鼎控股(深圳)股份有限公司 | 线路板半孔板及其制作方法 |
-
1997
- 1997-03-21 JP JP6825497A patent/JPH10270593A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115515304A (zh) * | 2021-06-23 | 2022-12-23 | 鹏鼎控股(深圳)股份有限公司 | 线路板半孔板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US7171744B2 (en) | Substrate frame | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
| JPH10270593A (ja) | 半導体パッケージの製造方法 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JP2004172422A (ja) | 立体構造基板及びその製造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2847246B2 (ja) | 可撓性回路基板集合体及びその製造法 | |
| KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
| JPH0917905A (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JPH0750464A (ja) | カットスルーホール基板及びその製造方法 | |
| JPS6350862B2 (ja) | ||
| JP3925280B2 (ja) | 半導体装置の製造方法 | |
| JPH0983106A (ja) | プリント配線板の製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH02226752A (ja) | 電子部品の製造方法 | |
| JPS6286845A (ja) | 金属ベ−スチツプキヤリアの製造法 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPH07297501A (ja) | プリント配線板 | |
| JPS6365699A (ja) | 多層印刷配線板およびその製造方法 | |
| KR19990081572A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH036036A (ja) | プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板 | |
| JPH0517704B2 (ja) |