JPH10275828A - 半導体装置の実装構造およびその検査方法 - Google Patents
半導体装置の実装構造およびその検査方法Info
- Publication number
- JPH10275828A JPH10275828A JP9079569A JP7956997A JPH10275828A JP H10275828 A JPH10275828 A JP H10275828A JP 9079569 A JP9079569 A JP 9079569A JP 7956997 A JP7956997 A JP 7956997A JP H10275828 A JPH10275828 A JP H10275828A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting structure
- solder
- void
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体装置の実装構造において、は
んだバンプに発生するひずみを低減し、熱疲労寿命を向
上させる。 【解決手段】 ＢＧＡ型半導体装置のはんだバンプ接合
部に存在するボイドの寸法を規定し、発生ひずみを増大
させる原因となっている寸法の大きなボイドを排除す
る。
んだバンプに発生するひずみを低減し、熱疲労寿命を向
上させる。 【解決手段】 ＢＧＡ型半導体装置のはんだバンプ接合
部に存在するボイドの寸法を規定し、発生ひずみを増大
させる原因となっている寸法の大きなボイドを排除す
る。
Description
【０００１】
【発明の属する技術分野】本装置は、はんだバンプを外
部端子とした半導体装置の実装構造に係り、特にはんだ
バンプの接続信頼性に優れた半導体装置の実装構造およ
びその検査方法に関するものである。
部端子とした半導体装置の実装構造に係り、特にはんだ
バンプの接続信頼性に優れた半導体装置の実装構造およ
びその検査方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化が進む中で、外部
端子の数（ピン数）を増やした半導体装置の開発が進め
られている。これには２通りの方法があり、一つは外部
端子にリードを用いた従来構造のクアッドフラットパッ
ケージ（以下ＱＦＰと記す）の端子ピッチを細かくし、
ピン数を増やす方法である。この方法では端子ピッチが
０．３ｍｍのＱＦＰまで開発されているが、端子の配置
が１次元であるため、実装できる半導体装置の寸法の関
係から４００ピンが限度であるといわれている。もう一
つの方法は半導体装置の裏面にはんだバンプを２次元状
に配置し、これを外部端子とする方法であり、この構造
の半導体装置は一般にボールグリッドアレイ（以下ＢＧ
Ａと記す）と呼ばれている。ＢＧＡの詳細な構造につい
ては、たとえば米国特許５，２１６，２７８号公報ある
いは日経エレクトロニクスＮｏ．６０１、５９ページに
記載されている。さらに最近では半導体装置を素子の寸
法程度まで小さくしたＢＧＡ型半導体装置が開発されて
いる。これはチップサイズパッケージ（以下ＣＳＰ）と
呼ばれている。ＣＳＰの構造の詳細については日経エレ
クトロニクスＮｏ．６６８、１３９ページに記載されて
いる。また、特表平６-５０４４０８号公報において、
半導体素子の回路形成面に柔軟材（エラストマ樹脂）を
介して外部端子付きのテープを設け、外部端子と半導体
素子の電極を電気的に接続した構造のＣＳＰが記載され
ている。特開平６-２２４２５９号公報では、スルーホ
ールを設けたセラミック基板に半導体素子を搭載し、セ
ラミック基板の反対面に電極を設け、プリント基板に実
装する構造が記載されている。特開平６-３０２６０４
号公報では、半導体素子の回路形成面に金属配線パター
ンを形成し、これに外部端子を設けた構造のＣＳＰが記
載されている。
端子の数（ピン数）を増やした半導体装置の開発が進め
られている。これには２通りの方法があり、一つは外部
端子にリードを用いた従来構造のクアッドフラットパッ
ケージ（以下ＱＦＰと記す）の端子ピッチを細かくし、
ピン数を増やす方法である。この方法では端子ピッチが
０．３ｍｍのＱＦＰまで開発されているが、端子の配置
が１次元であるため、実装できる半導体装置の寸法の関
係から４００ピンが限度であるといわれている。もう一
つの方法は半導体装置の裏面にはんだバンプを２次元状
に配置し、これを外部端子とする方法であり、この構造
の半導体装置は一般にボールグリッドアレイ（以下ＢＧ
Ａと記す）と呼ばれている。ＢＧＡの詳細な構造につい
ては、たとえば米国特許５，２１６，２７８号公報ある
いは日経エレクトロニクスＮｏ．６０１、５９ページに
記載されている。さらに最近では半導体装置を素子の寸
法程度まで小さくしたＢＧＡ型半導体装置が開発されて
いる。これはチップサイズパッケージ（以下ＣＳＰ）と
呼ばれている。ＣＳＰの構造の詳細については日経エレ
クトロニクスＮｏ．６６８、１３９ページに記載されて
いる。また、特表平６-５０４４０８号公報において、
半導体素子の回路形成面に柔軟材（エラストマ樹脂）を
介して外部端子付きのテープを設け、外部端子と半導体
素子の電極を電気的に接続した構造のＣＳＰが記載され
ている。特開平６-２２４２５９号公報では、スルーホ
ールを設けたセラミック基板に半導体素子を搭載し、セ
ラミック基板の反対面に電極を設け、プリント基板に実
装する構造が記載されている。特開平６-３０２６０４
号公報では、半導体素子の回路形成面に金属配線パター
ンを形成し、これに外部端子を設けた構造のＣＳＰが記
載されている。
【０００３】
【発明が解決しようとする課題】はんだバンプを外部端
子とした構造のＢＧＡ型半導体装置で最も問題となるの
は、はんだバンプの接続信頼性である。半導体装置の線
膨張係数と実装基板の線膨張係数が異なると、温度変化
に対しはんだ接合部にひずみが生じ、これが繰り返され
ると熱疲労破壊することがある。従来のリードを外部端
子としたＱＦＰなどの半導体装置では、リードがこの熱
変形を吸収することによりはんだに生じるひずみを低減
し、熱疲労破壊を防止することができたが、ＢＧＡ型半
導体装置でははんだバンプに直接熱変形が加わる。
子とした構造のＢＧＡ型半導体装置で最も問題となるの
は、はんだバンプの接続信頼性である。半導体装置の線
膨張係数と実装基板の線膨張係数が異なると、温度変化
に対しはんだ接合部にひずみが生じ、これが繰り返され
ると熱疲労破壊することがある。従来のリードを外部端
子としたＱＦＰなどの半導体装置では、リードがこの熱
変形を吸収することによりはんだに生じるひずみを低減
し、熱疲労破壊を防止することができたが、ＢＧＡ型半
導体装置でははんだバンプに直接熱変形が加わる。
【０００４】そこで米国特許５，２１６，２７８号公報
で開示されているようなプリント基板を用いたＢＧＡ型
半導体装置では、半導体装置のプリント基板と実装する
プリント基板の線膨張係数を合わせ、熱変形を防止する
方法がとられる。しかしたとえ両方のプリント基板に同
じ材料を用いたとしても、材料の線膨張係数のばらつき
などにより、一般には両者の線膨張係数は２×１０~6／
℃ほどの差が生じる。上記従来技術のうち、はんだの疲
労破壊に対してもっとも考慮され、信頼性が高いと考え
られるのは、特表平６-５０４４０８号公報に記載の半
導体装置である。この半導体装置では、半導体素子にエ
ラストマ樹脂を介して外部端子付きのテープを設け、外
部端子と半導体素子の電極を電気的に接続し、はんだバ
ンプを外部端子に接合したので、半導体素子と実装基板
の線膨張係数の差に起因する熱変形をエラストマで吸収
でき、はんだバンプの熱疲労破壊を防止することができ
る。しかしこの半導体装置は半導体装置寸法が半導体素
子の寸法に一致しているので、ピン数に限界がある。さ
らに、はんだ接合部には接合時の濡れ不良やガスの巻き
込みによるボイドが存在する。このようなボイドははん
だ接合部の疲労寿命を低下させる要因になっていること
が発明者らの研究で明らかになっており、その内容が材
料学会発行のCurrent Japanese Material Research, N
o.2 (1987), pp.235 に示されている。この問題に対し
ては、接合断面積に対するボイドの総面積の割合（通
常、ボイド率と呼ばれる）を低減することがプロセス設
計の目標とされている。すなわち、ボイドのト−タル面
積を低減する努力がなされている。
で開示されているようなプリント基板を用いたＢＧＡ型
半導体装置では、半導体装置のプリント基板と実装する
プリント基板の線膨張係数を合わせ、熱変形を防止する
方法がとられる。しかしたとえ両方のプリント基板に同
じ材料を用いたとしても、材料の線膨張係数のばらつき
などにより、一般には両者の線膨張係数は２×１０~6／
℃ほどの差が生じる。上記従来技術のうち、はんだの疲
労破壊に対してもっとも考慮され、信頼性が高いと考え
られるのは、特表平６-５０４４０８号公報に記載の半
導体装置である。この半導体装置では、半導体素子にエ
ラストマ樹脂を介して外部端子付きのテープを設け、外
部端子と半導体素子の電極を電気的に接続し、はんだバ
ンプを外部端子に接合したので、半導体素子と実装基板
の線膨張係数の差に起因する熱変形をエラストマで吸収
でき、はんだバンプの熱疲労破壊を防止することができ
る。しかしこの半導体装置は半導体装置寸法が半導体素
子の寸法に一致しているので、ピン数に限界がある。さ
らに、はんだ接合部には接合時の濡れ不良やガスの巻き
込みによるボイドが存在する。このようなボイドははん
だ接合部の疲労寿命を低下させる要因になっていること
が発明者らの研究で明らかになっており、その内容が材
料学会発行のCurrent Japanese Material Research, N
o.2 (1987), pp.235 に示されている。この問題に対し
ては、接合断面積に対するボイドの総面積の割合（通
常、ボイド率と呼ばれる）を低減することがプロセス設
計の目標とされている。すなわち、ボイドのト−タル面
積を低減する努力がなされている。
【０００５】以上述べたように、従来構造のＢＧＡ型半
導体装置は、どのような構造であってもはんだバンプの
接続信頼性に問題が残っている。特に、はんだバンプ接
合部に存在するボイドの影響による熱疲労寿命の低下に
対する配慮がなされていなかった。本発明は、このよう
な従来のＢＧＡ型半導体装置の欠点を克服し、はんだバ
ンプの接続信頼性の高いのＢＧＡ型半導体装置を提供す
ることを目的とする。
導体装置は、どのような構造であってもはんだバンプの
接続信頼性に問題が残っている。特に、はんだバンプ接
合部に存在するボイドの影響による熱疲労寿命の低下に
対する配慮がなされていなかった。本発明は、このよう
な従来のＢＧＡ型半導体装置の欠点を克服し、はんだバ
ンプの接続信頼性の高いのＢＧＡ型半導体装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、ＢＧＡ型半
導体装置のはんだバンプ接合部に存在するボイドの寸法
を規定することにより達成される。本発明の半導体装置
は、一主面に複数の電極が形成された半導体装置と、一
主面に配線パターンが形成されたプリント基板と、前記
複数の電極と前記配線パターンとの間に介在して前記半
導体装置と前記プリント基板とを電気的に接続する複数
のはんだバンプとを備えた半導体装置の実装構造におい
て、次の構成を備えたことを特徴とする。
導体装置のはんだバンプ接合部に存在するボイドの寸法
を規定することにより達成される。本発明の半導体装置
は、一主面に複数の電極が形成された半導体装置と、一
主面に配線パターンが形成されたプリント基板と、前記
複数の電極と前記配線パターンとの間に介在して前記半
導体装置と前記プリント基板とを電気的に接続する複数
のはんだバンプとを備えた半導体装置の実装構造におい
て、次の構成を備えたことを特徴とする。
【０００７】（１）：前記複数のはんだバンプのうち前
記半導体装置の外縁部に最も近い全てのはんだバンプの
前記半導体装置との界面には大きさがほぼ均一の細かい
ボイドのみが存在すること。はんだバンプに発生するせ
ん断ひずみは、半導体装置の中心から遠ざかる程大きく
なるため、半導体装置の外縁部に最も近いはんだバンプ
が最も厳しい条件となる。従って、この最も厳しい条件
下にあるはんだバンプの界面に存在するボイドが大きさ
がほぼ均一の細かいボイド（均一ボイド）のみであれ
ば、ひずみ集中が起こらずはんだバンプ接合部の信頼性
を高めることができる。なお、大きさがほぼ均一の細か
いボイド（均一ボイド）とは寸法が一定であることを示
すのではなく、ボイド寸法のばらつきを許容するもので
ある。通常の大気中で行うはんだ接合では、およそ２倍
のボイド寸法のばらつきを許容する。
記半導体装置の外縁部に最も近い全てのはんだバンプの
前記半導体装置との界面には大きさがほぼ均一の細かい
ボイドのみが存在すること。はんだバンプに発生するせ
ん断ひずみは、半導体装置の中心から遠ざかる程大きく
なるため、半導体装置の外縁部に最も近いはんだバンプ
が最も厳しい条件となる。従って、この最も厳しい条件
下にあるはんだバンプの界面に存在するボイドが大きさ
がほぼ均一の細かいボイド（均一ボイド）のみであれ
ば、ひずみ集中が起こらずはんだバンプ接合部の信頼性
を高めることができる。なお、大きさがほぼ均一の細か
いボイド（均一ボイド）とは寸法が一定であることを示
すのではなく、ボイド寸法のばらつきを許容するもので
ある。通常の大気中で行うはんだ接合では、およそ２倍
のボイド寸法のばらつきを許容する。
【０００８】（２）：前記複数のはんだバンプのうち前
記半導体装置の外縁部に最も近い全てのはんだバンプの
前記半導体装置との界面に存在するボイドの直径が、前
記界面の直径の１／１０以下であること。最も厳しい条
件下にあるはんだバンプの界面に存在するボイドの直径
が、前記界面の直径の１／１０以下であれば、ボイドで
のひずみ集中が起こらずはんだバンプ接合部の信頼性を
高めることができる。なお、界面およびボイドはほぼ円
形であるが、厳密には相当直径〔界面の相当直径＝√
（４×界面の断面積／π），ボイドの相当直径＝√（４
×ボイドの断面積／π）〕を界面の直径およびボイドの
直径とすれば本発明を適用できる。
記半導体装置の外縁部に最も近い全てのはんだバンプの
前記半導体装置との界面に存在するボイドの直径が、前
記界面の直径の１／１０以下であること。最も厳しい条
件下にあるはんだバンプの界面に存在するボイドの直径
が、前記界面の直径の１／１０以下であれば、ボイドで
のひずみ集中が起こらずはんだバンプ接合部の信頼性を
高めることができる。なお、界面およびボイドはほぼ円
形であるが、厳密には相当直径〔界面の相当直径＝√
（４×界面の断面積／π），ボイドの相当直径＝√（４
×ボイドの断面積／π）〕を界面の直径およびボイドの
直径とすれば本発明を適用できる。
【０００９】（３）：（１）または（２）に記載の半導
体装置の実装構造において、前記半導体装置の一辺の長
さが３０ｍｍ以上であること。一辺が３０ｍｍ以上の半
導体装置では、通常の信頼性水準の疲労強度に対して余
裕がなく、（１）または（２）に記載の半導体装置の実
装構造を必然的に適用する必要がある。
体装置の実装構造において、前記半導体装置の一辺の長
さが３０ｍｍ以上であること。一辺が３０ｍｍ以上の半
導体装置では、通常の信頼性水準の疲労強度に対して余
裕がなく、（１）または（２）に記載の半導体装置の実
装構造を必然的に適用する必要がある。
【００１０】（４）：（１）乃至（３）のいづれか１項
に記載の半導体装置の実装構造において、前記半導体装
置の電極の数が４４１以上であること。電極の数が４４
１以上ある半導体装置では、通常の信頼性水準の疲労強
度に対して余裕がなく、（１）乃至（３）のいずれか１
項に記載の半導体装置の実装構造を必然的に適用する必
要がある。
に記載の半導体装置の実装構造において、前記半導体装
置の電極の数が４４１以上であること。電極の数が４４
１以上ある半導体装置では、通常の信頼性水準の疲労強
度に対して余裕がなく、（１）乃至（３）のいずれか１
項に記載の半導体装置の実装構造を必然的に適用する必
要がある。
【００１１】また本発明の半導体装置のはんだバンプ接
続信頼性の検査方法は、一主面に複数の電極が形成され
た半導体装置と、一主面に配線パターンが形成されたプ
リント基板と前記複数の電極と前記配線パターンとの間
に介在して前記半導体装置と前記プリント基板とを電気
的に接続する複数のはんだバンプとを備えた半導体装置
の実装構造のはんだバンプ接続信頼性の検査方法におい
て、次の構成を備えたことを特徴とする。 （５）：前記複数のはんだバンプの前記半導体装置との
界面に存在するボイドの直径の最大値が、あらかじめ設
定された値を超えた場合に不合格とすること。 （６）：（５）において、前記あらかじめ設定された値
が、前記界面の直径の１／１０以下であること。はんだ
に発生するひずみはボイドの面積の割合よりも集中ボイ
ドの寸法で決まるので、はんだバンプと半導体装置との
界面における最大のボイドを調べればよい。具体的に
は、抜き取り検査で破壊試験を行うか、あるいはＸ線透
視検査を行って、ボイドの最大値があらかじめ設定した
値を超えた場合に不合格とする検査を行えばよい。
続信頼性の検査方法は、一主面に複数の電極が形成され
た半導体装置と、一主面に配線パターンが形成されたプ
リント基板と前記複数の電極と前記配線パターンとの間
に介在して前記半導体装置と前記プリント基板とを電気
的に接続する複数のはんだバンプとを備えた半導体装置
の実装構造のはんだバンプ接続信頼性の検査方法におい
て、次の構成を備えたことを特徴とする。 （５）：前記複数のはんだバンプの前記半導体装置との
界面に存在するボイドの直径の最大値が、あらかじめ設
定された値を超えた場合に不合格とすること。 （６）：（５）において、前記あらかじめ設定された値
が、前記界面の直径の１／１０以下であること。はんだ
に発生するひずみはボイドの面積の割合よりも集中ボイ
ドの寸法で決まるので、はんだバンプと半導体装置との
界面における最大のボイドを調べればよい。具体的に
は、抜き取り検査で破壊試験を行うか、あるいはＸ線透
視検査を行って、ボイドの最大値があらかじめ設定した
値を超えた場合に不合格とする検査を行えばよい。
【００１２】
【発明の実施の形態】以下に本発明の実施形態を図面に
示した実施例により詳細に説明する。まず、はんだバン
プ接続部のボイド発生メカニズムについて発明者らが行
った解析と実験を基に述べる。図３に従来のはんだバン
プ１のＢＧＡ型半導体装置（図示せず）との界面７の様
子を示す。この図ははんだバンプに力を加えた後、ＢＧ
Ａ型半導体装置を引き剥がした面を示している。界面７
には必ずボイドが存在するが、これらは均一の大多数の
ボイド８（以下均一ボイドと呼ぶ）と寸法が大きく単一
のボイド（以下集中ボイドと呼ぶ）に分類される。発明
者らの研究により、これらのボイドの発生メカニズムが
次の様に明らかになった。
示した実施例により詳細に説明する。まず、はんだバン
プ接続部のボイド発生メカニズムについて発明者らが行
った解析と実験を基に述べる。図３に従来のはんだバン
プ１のＢＧＡ型半導体装置（図示せず）との界面７の様
子を示す。この図ははんだバンプに力を加えた後、ＢＧ
Ａ型半導体装置を引き剥がした面を示している。界面７
には必ずボイドが存在するが、これらは均一の大多数の
ボイド８（以下均一ボイドと呼ぶ）と寸法が大きく単一
のボイド（以下集中ボイドと呼ぶ）に分類される。発明
者らの研究により、これらのボイドの発生メカニズムが
次の様に明らかになった。
【００１３】まず集中ボイド９の発生メカニズムを図４
を用いて説明する。図４はリフローソルダリング法によ
りＢＧＡ型半導体装置を実装するときの様子を示すもの
である。（ａ）は実装基板に半導体装置を載置した図で
あり、実装基板３の配線パターン１１にはんだペースト
１２が印刷されており、この上にＢＧＡ基板２のＢＧＡ
電極１０に接合されたはんだバンプ１が乗せられてい
る。はんだペースト１２は細かい粒状のはんだをフラッ
クスで練ったものであり、フラックスの役割ははんだ接
合する金属（この場合は実装基板の配線パターン１１）
の表面の酸化膜を化学的に溶解し、金属面を露出させる
ことにある。（ｂ）はこれをはんだの融点以上の温度に
加熱した状態を示す。溶融したはんだバンプ１は配線パ
ターン１１に濡れ、はんだペースト１２中のフラックス
１４は脇に流出する。この時、フラックスの一部は気化
し、大気中に放出されるが、さらにその一部は溶融した
はんだバンプ１の中に気泡１３となって残る。この気泡
は浮力によりＢＧＡ基板２の方に移動する。（Ｃ）は冷
却後の様子を示す。気泡１３ははんだバンプ１のＢＧＡ
基板２との接合界面において集中ボイド９となって残
る。
を用いて説明する。図４はリフローソルダリング法によ
りＢＧＡ型半導体装置を実装するときの様子を示すもの
である。（ａ）は実装基板に半導体装置を載置した図で
あり、実装基板３の配線パターン１１にはんだペースト
１２が印刷されており、この上にＢＧＡ基板２のＢＧＡ
電極１０に接合されたはんだバンプ１が乗せられてい
る。はんだペースト１２は細かい粒状のはんだをフラッ
クスで練ったものであり、フラックスの役割ははんだ接
合する金属（この場合は実装基板の配線パターン１１）
の表面の酸化膜を化学的に溶解し、金属面を露出させる
ことにある。（ｂ）はこれをはんだの融点以上の温度に
加熱した状態を示す。溶融したはんだバンプ１は配線パ
ターン１１に濡れ、はんだペースト１２中のフラックス
１４は脇に流出する。この時、フラックスの一部は気化
し、大気中に放出されるが、さらにその一部は溶融した
はんだバンプ１の中に気泡１３となって残る。この気泡
は浮力によりＢＧＡ基板２の方に移動する。（Ｃ）は冷
却後の様子を示す。気泡１３ははんだバンプ１のＢＧＡ
基板２との接合界面において集中ボイド９となって残
る。
【００１４】次に均一ボイドについてであるが、これは
主にはんだバンプ１とＢＧＡ電極１０との濡れ不良に起
因する接合欠陥によるものである。このような細かいボ
イドを完全に取り去るのは、大気中で行う通常のはんだ
接合法では困難である。さて、これらのボイドがはんだ
バンプの接合信頼性にどのような影響を与えるのであろ
うか。発明者らは有限要素法解析により研究を行った。
解析モデルを２種類作成した。一つは集中ボイドに対応
するもので、はんだバンプに単一のボイドを設け、ＢＧ
Ａ型半導体装置と実装基板の線膨張係数の差に起因する
相対変位を与え、はんだバンプに発生するひずみを解析
した。集中ボイドの大きさを変えて解析を行い、ボイド
寸法と発生ひずみの関係を求めた。もう一つのモデルは
均一ボイドに対応するものである。本解析では、実際の
はんだバンプ接合部の均一ボイドの寸法を測定しその平
均値からボイドの寸法を接合界面におけるはんだバンプ
の直径の１／３０として、ボイドの数と発生ひずみの関
係を求めた。
主にはんだバンプ１とＢＧＡ電極１０との濡れ不良に起
因する接合欠陥によるものである。このような細かいボ
イドを完全に取り去るのは、大気中で行う通常のはんだ
接合法では困難である。さて、これらのボイドがはんだ
バンプの接合信頼性にどのような影響を与えるのであろ
うか。発明者らは有限要素法解析により研究を行った。
解析モデルを２種類作成した。一つは集中ボイドに対応
するもので、はんだバンプに単一のボイドを設け、ＢＧ
Ａ型半導体装置と実装基板の線膨張係数の差に起因する
相対変位を与え、はんだバンプに発生するひずみを解析
した。集中ボイドの大きさを変えて解析を行い、ボイド
寸法と発生ひずみの関係を求めた。もう一つのモデルは
均一ボイドに対応するものである。本解析では、実際の
はんだバンプ接合部の均一ボイドの寸法を測定しその平
均値からボイドの寸法を接合界面におけるはんだバンプ
の直径の１／３０として、ボイドの数と発生ひずみの関
係を求めた。
【００１５】解析結果を図５に示す。横軸はボイドの面
積の割合を示しており、接合界面の面積に対するボイド
面積の総和の割合を表す。縦軸ははんだバンプに発生す
るひずみを表し、ボイドがない場合に発生するひずみを
１とした相対値を無次元化して示した。この図から集中
ボイドは大きければ大きいほど発生ひずみは大きくなる
ことがわかる。これは大きなボイドがひずみ集中を招く
からであると考えられる。これに対して、均一ボイドは
その総面積すなわち細かいボイドの数が増えても発生ひ
ずみの増加はごくわずかであることがわかる。これは細
かいボイドはいくら存在してもひずみ集中は起こらない
からである。以上のことから、ＢＧＡ型半導体装置のは
んだ接合部の接続信頼性を向上させるためには、冒頭に
述べたように、はんだバンプ接合部に存在するボイドの
寸法を規定することが有効な手段であることがわかる。
積の割合を示しており、接合界面の面積に対するボイド
面積の総和の割合を表す。縦軸ははんだバンプに発生す
るひずみを表し、ボイドがない場合に発生するひずみを
１とした相対値を無次元化して示した。この図から集中
ボイドは大きければ大きいほど発生ひずみは大きくなる
ことがわかる。これは大きなボイドがひずみ集中を招く
からであると考えられる。これに対して、均一ボイドは
その総面積すなわち細かいボイドの数が増えても発生ひ
ずみの増加はごくわずかであることがわかる。これは細
かいボイドはいくら存在してもひずみ集中は起こらない
からである。以上のことから、ＢＧＡ型半導体装置のは
んだ接合部の接続信頼性を向上させるためには、冒頭に
述べたように、はんだバンプ接合部に存在するボイドの
寸法を規定することが有効な手段であることがわかる。
【００１６】次に、本発明の一実施例について説明す
る。図１は本発明の実施例を示すＢＧＡ型半導体装置の
実装構造である。ＢＧＡ型半導体装置の内部構造とはん
だ接合部の状態を示すため、半導体装置の一部を切り取
って図示した。半導体素子４がＢＧＡ基板２に接合され
ており、両者はワイヤ５により電気的に接続されてい
る。これらは封止樹脂６により封止されている。このＢ
ＧＡ型半導体装置の裏面にははんだバンプ１が外部端子
として接合されており、実装基板３に実装されている。
る。図１は本発明の実施例を示すＢＧＡ型半導体装置の
実装構造である。ＢＧＡ型半導体装置の内部構造とはん
だ接合部の状態を示すため、半導体装置の一部を切り取
って図示した。半導体素子４がＢＧＡ基板２に接合され
ており、両者はワイヤ５により電気的に接続されてい
る。これらは封止樹脂６により封止されている。このＢ
ＧＡ型半導体装置の裏面にははんだバンプ１が外部端子
として接合されており、実装基板３に実装されている。
【００１７】図１に示したＢＧＡ型半導体装置のはんだ
バンプ１の接合界面の状態を図２に拡大して示す。はん
だバンプ１の接合界面７には、均一の細かいボイド８の
みが存在し、寸法の大きな集中ボイドは存在しない。こ
のため、熱変形時にはんだバンプに発生するひずみがは
んだバンプの一部分に集中することがないので、高い接
続信頼性を確保することができる。均一のボイドとは厳
密に寸法が一定であることを示すのではなく、ボイド寸
法のばらつきを許容するものである。通常の大気中で行
うはんだ接合では、およそ２倍のボイド寸法のばらつき
は避けられない。重要なのは「課題を解決するための手
段」の項で説明した様に寸法の大きな集中ボイドを排除
することである。また、均一ボイドの寸法は接合界面に
おけるはんだバンプの直径の１／３０以下であることが
望ましい。
バンプ１の接合界面の状態を図２に拡大して示す。はん
だバンプ１の接合界面７には、均一の細かいボイド８の
みが存在し、寸法の大きな集中ボイドは存在しない。こ
のため、熱変形時にはんだバンプに発生するひずみがは
んだバンプの一部分に集中することがないので、高い接
続信頼性を確保することができる。均一のボイドとは厳
密に寸法が一定であることを示すのではなく、ボイド寸
法のばらつきを許容するものである。通常の大気中で行
うはんだ接合では、およそ２倍のボイド寸法のばらつき
は避けられない。重要なのは「課題を解決するための手
段」の項で説明した様に寸法の大きな集中ボイドを排除
することである。また、均一ボイドの寸法は接合界面に
おけるはんだバンプの直径の１／３０以下であることが
望ましい。
【００１８】発明者らは、ＢＧＡ型半導体装置を従来の
方法でプリント基板に実装し、温度サイクル試験を行っ
た。その結果、特に最外周のはんだバンプが疲労破壊す
る場合があった。そこで、疲労破壊したはんだバンプの
破壊面を観察したところ、最小で界面の直径の１２％の
直径のボイド、平均で１０％、最大で２０％の直径のボ
イドが存在していたことがわかった。このことから、集
中ボイドは界面の直径の１０％以下であれば、十分な信
頼性が得られることが判明した。
方法でプリント基板に実装し、温度サイクル試験を行っ
た。その結果、特に最外周のはんだバンプが疲労破壊す
る場合があった。そこで、疲労破壊したはんだバンプの
破壊面を観察したところ、最小で界面の直径の１２％の
直径のボイド、平均で１０％、最大で２０％の直径のボ
イドが存在していたことがわかった。このことから、集
中ボイドは界面の直径の１０％以下であれば、十分な信
頼性が得られることが判明した。
【００１９】このようにはんだ接合界面に存在する集中
ボイドを排除するためには、２つの方法がある。一つは
リフローソルダリングの加熱速度を小さくする方法であ
る。ゆっくり加熱を行うと、フラックスの気化成分がは
んだが融解する前に大気中に放出されるので、溶融はん
だ内に巻き込まれることがなくなる。もう一つの方法は
はんだペーストの量を必要最小限にとどめることであ
る。発明者らは、リフローソルダリングの加熱速度を従
来の１／２にし、はんだペーストの量を従来の２／３に
少なくすることにより、集中ボイドの排除に成功し、界
面の直径の１０％を超えるボイドは皆無であった。
ボイドを排除するためには、２つの方法がある。一つは
リフローソルダリングの加熱速度を小さくする方法であ
る。ゆっくり加熱を行うと、フラックスの気化成分がは
んだが融解する前に大気中に放出されるので、溶融はん
だ内に巻き込まれることがなくなる。もう一つの方法は
はんだペーストの量を必要最小限にとどめることであ
る。発明者らは、リフローソルダリングの加熱速度を従
来の１／２にし、はんだペーストの量を従来の２／３に
少なくすることにより、集中ボイドの排除に成功し、界
面の直径の１０％を超えるボイドは皆無であった。
【００２０】ところで、ボイドのないはんだバンプに発
生するせん断ひずみΔγは次式で表される。 Δγ＝Δα×ΔＴ×Ｌ／ｈ ………………………………………（１） ここでΔαは半導体装置と実装基板の線膨張係数の差、
ΔＴは温度変化、Ｌは半導体装置中心からはんだバンプ
までの距離、ｈははんだバンプの高さを表し、通常のＢ
ＧＡ型半導体装置では０．５ｍｍである。一方、一般に
半導体装置の実装構造の信頼性としては、２００℃の温
度変化に対して１０００回の疲労寿命が要求される場合
が多い。発明者らは以前にはんだの疲労強度試験を行
い、その結果が日本機械学会論文集５４巻５０５号１７
０９ページに記載されている。この試験結果によると、
１０００回の疲労寿命に対するせん断ひずみは約１．８
％である。さらに「発明が解決しようとする課題」の項
で説明した様に、Δαは２×１０~6／℃程度の値であ
る。そこで、Δα＝２×１０~6／℃、ΔＴ＝２００℃、
ｈ＝０．５ｍｍ、Δγ＝０．０１８（＝１．８％）を代
入し、Ｌについて解くと、Ｌ＝２２．５ｍｍとなる。す
なわち欠陥のない場合には半導体装置中心から２２．５
ｍｍ離れたバンプの疲労強度は通常の信頼性試験を容易
に合格できることになる。しかしながら、本発明では均
一ボイドの存在は許容しており、図５よりこの場合には
発生ひずみはボイドのない場合に比べて1.25倍になる。
そこで許容ひずみを０．０１８／１．２５＝０．０１４
４としてＬについて解くと、Ｌ＝１８．０ｍｍとなる。
ＢＧＡ型半導体装置が正方形であるとすると、Ｌ＝１
８．０ｍｍのはんだバンプはコーナ部に位置するはんだ
バンプであるから、最外周のはんだバンプの距離は１
８．０／√２×２＝２５．４ｍｍとなる。半導体装置寸
法はこの距離より大きくなくてはならないから、約３０
ｍｍとなる。すなわち、一辺が３０ｍｍ以上の半導体装
置では、通常の信頼性水準の疲労強度に対して余裕がな
く、本発明を必然的に適用する必要があるといえる。な
お、半導体装置の形状が長方形の場合は、長辺が３０ｍ
ｍ以上の場合に本発明を必然的に適用する必要があると
いえる。またＢＧＡ型半導体装置のはんだバンプのピッ
チは規格により１．２７ｍｍ（１／２０インチ）が用い
られるから、この条件をピン数に直すと（２５．４ｍｍ
／１．２７ｍｍ＋１）×（２５．４ｍｍ／１．２７ｍｍ
＋１）＝２１×２１＝４４１ピンとなる。
生するせん断ひずみΔγは次式で表される。 Δγ＝Δα×ΔＴ×Ｌ／ｈ ………………………………………（１） ここでΔαは半導体装置と実装基板の線膨張係数の差、
ΔＴは温度変化、Ｌは半導体装置中心からはんだバンプ
までの距離、ｈははんだバンプの高さを表し、通常のＢ
ＧＡ型半導体装置では０．５ｍｍである。一方、一般に
半導体装置の実装構造の信頼性としては、２００℃の温
度変化に対して１０００回の疲労寿命が要求される場合
が多い。発明者らは以前にはんだの疲労強度試験を行
い、その結果が日本機械学会論文集５４巻５０５号１７
０９ページに記載されている。この試験結果によると、
１０００回の疲労寿命に対するせん断ひずみは約１．８
％である。さらに「発明が解決しようとする課題」の項
で説明した様に、Δαは２×１０~6／℃程度の値であ
る。そこで、Δα＝２×１０~6／℃、ΔＴ＝２００℃、
ｈ＝０．５ｍｍ、Δγ＝０．０１８（＝１．８％）を代
入し、Ｌについて解くと、Ｌ＝２２．５ｍｍとなる。す
なわち欠陥のない場合には半導体装置中心から２２．５
ｍｍ離れたバンプの疲労強度は通常の信頼性試験を容易
に合格できることになる。しかしながら、本発明では均
一ボイドの存在は許容しており、図５よりこの場合には
発生ひずみはボイドのない場合に比べて1.25倍になる。
そこで許容ひずみを０．０１８／１．２５＝０．０１４
４としてＬについて解くと、Ｌ＝１８．０ｍｍとなる。
ＢＧＡ型半導体装置が正方形であるとすると、Ｌ＝１
８．０ｍｍのはんだバンプはコーナ部に位置するはんだ
バンプであるから、最外周のはんだバンプの距離は１
８．０／√２×２＝２５．４ｍｍとなる。半導体装置寸
法はこの距離より大きくなくてはならないから、約３０
ｍｍとなる。すなわち、一辺が３０ｍｍ以上の半導体装
置では、通常の信頼性水準の疲労強度に対して余裕がな
く、本発明を必然的に適用する必要があるといえる。な
お、半導体装置の形状が長方形の場合は、長辺が３０ｍ
ｍ以上の場合に本発明を必然的に適用する必要があると
いえる。またＢＧＡ型半導体装置のはんだバンプのピッ
チは規格により１．２７ｍｍ（１／２０インチ）が用い
られるから、この条件をピン数に直すと（２５．４ｍｍ
／１．２７ｍｍ＋１）×（２５．４ｍｍ／１．２７ｍｍ
＋１）＝２１×２１＝４４１ピンとなる。
【００２１】最後に本発明の半導体装置の実装構造の検
査方法について述べる。従来のはんだ接合部の接合信頼
性を検査する場合には、接合界面におけるボイドの面積
の割合で評価を行っていた。しかし図５で示したように
はんだに発生するひずみはボイドの面積の割合よりも集
中ボイドの寸法で決まることが本発明の過程で明らかに
なった。従って、本発明の半導体装置の実装構造を検査
する場合には、はんだバンプと半導体装置との界面にお
ける最大のボイドを調べればよい。すなわち、抜き取り
検査で破壊試験を行うか、あるいはＸ線透視検査を行っ
て、ボイドの最大値があらかじめ設定した値を超えた場
合に不合格とする検査を行えばよい。
査方法について述べる。従来のはんだ接合部の接合信頼
性を検査する場合には、接合界面におけるボイドの面積
の割合で評価を行っていた。しかし図５で示したように
はんだに発生するひずみはボイドの面積の割合よりも集
中ボイドの寸法で決まることが本発明の過程で明らかに
なった。従って、本発明の半導体装置の実装構造を検査
する場合には、はんだバンプと半導体装置との界面にお
ける最大のボイドを調べればよい。すなわち、抜き取り
検査で破壊試験を行うか、あるいはＸ線透視検査を行っ
て、ボイドの最大値があらかじめ設定した値を超えた場
合に不合格とする検査を行えばよい。
【００２２】
【発明の効果】本発明によると、ＢＧＡ型半導体装置の
実装構造において、外部端子として用いられているはん
だバンプの接続信頼性を向上させることができるという
効果がある。
実装構造において、外部端子として用いられているはん
だバンプの接続信頼性を向上させることができるという
効果がある。
【図１】本発明の一実施例に係るＢＧＡ型半導体装置の
実装構造の斜視図。
実装構造の斜視図。
【図２】本発明の一実施例に係るＢＧＡ型半導体装置の
実装構造で用いられるはんだバンプ接合界面の拡大斜視
図。
実装構造で用いられるはんだバンプ接合界面の拡大斜視
図。
【図３】従来のＢＧＡ型半導体装置の実装構造で用いら
れるはんだバンプ接合界面の拡大斜視図。
れるはんだバンプ接合界面の拡大斜視図。
【図４】集中ボイドの発生メカニズムを示す断面図。
【図５】ボイドとはんだバンプに発生するひずみの関係
を示すグラフ。
を示すグラフ。
１…はんだバンプ、２…ＢＧＡ基板、３…実装基板、４
…半導体素子、５…ワイヤ、６…封止樹脂、７…はんだ
バンプの接合界面、８…均一ボイド、９…集中ボイド、
１０…ＢＧＡ電極、１１…配線パターン、１２…はんだ
ペースト、１３…気泡、１４…フラックス。
…半導体素子、５…ワイヤ、６…封止樹脂、７…はんだ
バンプの接合界面、８…均一ボイド、９…集中ボイド、
１０…ＢＧＡ電極、１１…配線パターン、１２…はんだ
ペースト、１３…気泡、１４…フラックス。
Claims (6)
- 【請求項１】一主面に複数の電極が形成された半導体装
置と、一主面に配線パターンが形成されたプリント基板
と、前記複数の電極と前記配線パターンとの間に介在し
て前記半導体装置と前記プリント基板とを電気的に接続
する複数のはんだバンプと、を備えた半導体装置の実装
構造において、前記複数のはんだバンプのうち前記半導
体装置の外縁部に最も近い全てのはんだバンプの前記半
導体装置との界面に存在するボイドは大きさがほぼ均一
の細かいボイドのみであることを特徴とする半導体装置
の実装構造。 - 【請求項２】一主面に複数の電極が形成された半導体装
置と、一主面に配線パターンが形成されたプリント基板
と、前記複数の電極と前記配線パターンとの間に介在し
て前記半導体装置と前記プリント基板とを電気的に接続
する複数のはんだバンプと、を備えた半導体装置の実装
構造において、前記複数のはんだバンプのうち前記半導
体装置の外縁部に最も近い全てのはんだバンプの前記半
導体装置との界面に存在するボイドの直径が、前記界面
の直径の１／１０以下であることを特徴とする半導体装
置の実装構造。 - 【請求項３】請求項１または２に記載の半導体装置の実
装構造において、前記半導体装置の一辺の長さが３０ｍ
ｍ以上であることを特徴とする半導体装置の実装構造。 - 【請求項４】請求項１乃至３のいづれか１項に記載の半
導体装置の実装構造において、前記半導体装置の電極の
数が４４１以上であることを特徴とする半導体装置の実
装構造。 - 【請求項５】一主面に複数の電極が形成された半導体装
置と、一主面に配線パターンが形成されたプリント基板
と、前記複数の電極と前記配線パターンとの間に介在し
て前記半導体装置と前記プリント基板とを電気的に接続
する複数のはんだバンプと、を備えた半導体装置の実装
構造のはんだバンプ接続信頼性の検査方法において、前
記複数のはんだバンプの前記半導体装置との界面に存在
するボイドの直径の最大値が、あらかじめ設定された値
を超えた場合に不合格とする半導体装置の実装構造のは
んだバンプ接続信頼性の検査方法。 - 【請求項６】請求項５において、前記あらかじめ設定さ
れた値が、前記界面の直径の１／１０以下であることを
特徴とする半導体装置の実装構造のはんだバンプ接続信
頼性の検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07956997A JP3848723B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の実装構造体及びその検査方法 |
| US09/048,856 US6122177A (en) | 1997-03-31 | 1998-03-27 | Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability |
| US09/656,762 US6448646B1 (en) | 1997-03-31 | 2000-09-07 | Semiconductor device-mounting construction and inspection method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07956997A JP3848723B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の実装構造体及びその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275828A true JPH10275828A (ja) | 1998-10-13 |
| JP3848723B2 JP3848723B2 (ja) | 2006-11-22 |
Family
ID=13693643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07956997A Expired - Fee Related JP3848723B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の実装構造体及びその検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6122177A (ja) |
| JP (1) | JP3848723B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426607B1 (ko) * | 2001-09-18 | 2004-04-08 | 삼성전자주식회사 | 향상된 신뢰성의 솔더 구조 및 그 제조 방법 |
| KR100833209B1 (ko) | 2006-11-28 | 2008-05-28 | 삼성전자주식회사 | 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자 |
| WO2013108323A1 (ja) * | 2012-01-17 | 2013-07-25 | パナソニック株式会社 | 半導体装置製造方法および半導体装置 |
| JP2015050380A (ja) * | 2013-09-03 | 2015-03-16 | 千住金属工業株式会社 | バンプ電極、バンプ電極基板及びその製造方法 |
| JP2020057768A (ja) * | 2018-09-26 | 2020-04-09 | キヤノン株式会社 | 撮像モジュール、撮像モジュールの製造方法および電子機器 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6435396B1 (en) * | 2000-04-10 | 2002-08-20 | Micron Technology, Inc. | Print head for ejecting liquid droplets |
| US6878396B2 (en) * | 2000-04-10 | 2005-04-12 | Micron Technology, Inc. | Micro C-4 semiconductor die and method for depositing connection sites thereon |
| DE10018143C5 (de) * | 2000-04-12 | 2012-09-06 | Oerlikon Trading Ag, Trübbach | DLC-Schichtsystem sowie Verfahren und Vorrichtung zur Herstellung eines derartigen Schichtsystems |
| US7091976B1 (en) * | 2000-11-03 | 2006-08-15 | At&T Corp. | System and method of customizing animated entities for use in a multi-media communication application |
| US20080040227A1 (en) | 2000-11-03 | 2008-02-14 | At&T Corp. | System and method of marketing using a multi-media communication system |
| US7203648B1 (en) | 2000-11-03 | 2007-04-10 | At&T Corp. | Method for sending multi-media messages with customized audio |
| US6990452B1 (en) | 2000-11-03 | 2006-01-24 | At&T Corp. | Method for sending multi-media messages using emoticons |
| US7035803B1 (en) | 2000-11-03 | 2006-04-25 | At&T Corp. | Method for sending multi-media messages using customizable background images |
| US6976082B1 (en) | 2000-11-03 | 2005-12-13 | At&T Corp. | System and method for receiving multi-media messages |
| US6963839B1 (en) | 2000-11-03 | 2005-11-08 | At&T Corp. | System and method of controlling sound in a multi-media communication application |
| JP4502496B2 (ja) * | 2000-11-16 | 2010-07-14 | 富士通株式会社 | Ｂｇａ実装時におけるはんだ形状評価方法及びｂｇａ実装時におけるはんだ形状評価装置及びｂｇａ実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 |
| US6700079B2 (en) * | 2001-08-13 | 2004-03-02 | Autosplice, Inc. | Discrete solder ball contact and circuit board assembly utilizing same |
| US7671861B1 (en) | 2001-11-02 | 2010-03-02 | At&T Intellectual Property Ii, L.P. | Apparatus and method of customizing animated entities for use in a multi-media communication application |
| US7221654B2 (en) * | 2001-11-13 | 2007-05-22 | Nokia Corporation | Apparatus, and associated method, for selecting radio communication system parameters utilizing learning controllers |
| EP1679149B1 (en) * | 2003-10-07 | 2012-05-02 | Senju Metal Industry Co., Ltd. | Lead-free solder ball |
| JP4232727B2 (ja) * | 2004-10-21 | 2009-03-04 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JPWO2006134891A1 (ja) * | 2005-06-16 | 2009-01-08 | 千住金属工業株式会社 | モジュール基板のはんだ付け方法 |
| US7762279B2 (en) | 2005-11-05 | 2010-07-27 | Snap-Tite Technologies, Inc. | Threaded coupling with flow shutoff |
| KR100791009B1 (ko) * | 2007-01-10 | 2008-01-04 | 삼성전자주식회사 | 솔더볼 연결시 발생하는 보이드 제어가 가능한인쇄회로기판 |
| US20090250506A1 (en) * | 2008-02-28 | 2009-10-08 | General Dynamics Advanced Information Systems | Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards |
| JP5874683B2 (ja) * | 2013-05-16 | 2016-03-02 | ソニー株式会社 | 実装基板の製造方法、および電子機器の製造方法 |
| WO2020121793A1 (ja) * | 2018-12-14 | 2020-06-18 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35423A (en) * | 1862-05-27 | Improvement in machines for threading wood-screws | ||
| US4684544A (en) * | 1986-02-19 | 1987-08-04 | General Motors Corporation | Solder fluxing method and apparatus |
| US4809308A (en) | 1986-02-20 | 1989-02-28 | Irt Corporation | Method and apparatus for performing automated circuit board solder quality inspections |
| US5040281A (en) * | 1986-05-22 | 1991-08-20 | Skiki Roll Kabushiki Kaisha | Method for the preparation of apparatus for application of flux |
| JPS6386456A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | はんだバンブの形成方法 |
| US4921550A (en) * | 1986-10-03 | 1990-05-01 | Texas Instruments Incorporated | Delayed reflow alloy mix solder paste |
| US5878943A (en) * | 1990-02-19 | 1999-03-09 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
| US5012502A (en) * | 1990-06-18 | 1991-04-30 | Irt Corporation | Method for determining degree of interconnection of solder joints using X-ray inspection |
| US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JP2826049B2 (ja) * | 1992-11-18 | 1998-11-18 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
| US6027957A (en) * | 1996-06-27 | 2000-02-22 | University Of Maryland | Controlled solder interdiffusion for high power semiconductor laser diode die bonding |
| JP3201957B2 (ja) * | 1996-06-27 | 2001-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属バンプ、金属バンプの製造方法、接続構造体 |
| JP3553300B2 (ja) * | 1996-12-02 | 2004-08-11 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置の実装方法 |
| JPH10233408A (ja) * | 1997-02-21 | 1998-09-02 | Nec Corp | 金属接合構造及び半導体装置 |
| US6120885A (en) * | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
| US6114769A (en) * | 1997-07-18 | 2000-09-05 | Mcms, Inc. | Solder paste brick |
-
1997
- 1997-03-31 JP JP07956997A patent/JP3848723B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 US US09/048,856 patent/US6122177A/en not_active Expired - Lifetime
-
2000
- 2000-09-07 US US09/656,762 patent/US6448646B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426607B1 (ko) * | 2001-09-18 | 2004-04-08 | 삼성전자주식회사 | 향상된 신뢰성의 솔더 구조 및 그 제조 방법 |
| KR100833209B1 (ko) | 2006-11-28 | 2008-05-28 | 삼성전자주식회사 | 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자 |
| WO2013108323A1 (ja) * | 2012-01-17 | 2013-07-25 | パナソニック株式会社 | 半導体装置製造方法および半導体装置 |
| US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
| JP2015050380A (ja) * | 2013-09-03 | 2015-03-16 | 千住金属工業株式会社 | バンプ電極、バンプ電極基板及びその製造方法 |
| TWI623988B (zh) * | 2013-09-03 | 2018-05-11 | Senju Metal Industry Co., Ltd. | 凸點電極、凸點電極基板以及其製造方法 |
| JP2020057768A (ja) * | 2018-09-26 | 2020-04-09 | キヤノン株式会社 | 撮像モジュール、撮像モジュールの製造方法および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3848723B2 (ja) | 2006-11-22 |
| US6448646B1 (en) | 2002-09-10 |
| US6122177A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848723B2 (ja) | 半導体装置の実装構造体及びその検査方法 | |
| US5824569A (en) | Semiconductor device having ball-bonded pads | |
| US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
| JP3116130B2 (ja) | Ｂｇａ接続構造の形成方法 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US20140312513A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| CN102842555B (zh) | 半导体器件及其制造方法 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2000101014A (ja) | 半導体装置 | |
| JP2006339595A (ja) | 半導体装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH10313167A (ja) | 配線基板 | |
| JP2001144214A (ja) | 半導体装置およびその接合構造 | |
| JP3919353B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 | |
| JP3801397B2 (ja) | 半導体装置の実装基板及び半導体装置実装体 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041109 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |