JPH10303657A - Ｐｗｍ駆動装置 - Google Patents
Ｐｗｍ駆動装置Info
- Publication number
- JPH10303657A JPH10303657A JP9111158A JP11115897A JPH10303657A JP H10303657 A JPH10303657 A JP H10303657A JP 9111158 A JP9111158 A JP 9111158A JP 11115897 A JP11115897 A JP 11115897A JP H10303657 A JPH10303657 A JP H10303657A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- pulse
- output
- input signal
- pwm pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000003708 edge detection Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【課題】 無入力信号時にＰＷＭパルス波を出力しない
ようにして消費電力の低減を図ると共に、片電源でも大
きな出力レベルを取り出せるようにする。また、簡単な
回路で出力振幅を変えることができるＰＷＭ駆動装置を
提供する。 【解決手段】 入力信号に比例してデューティサイクル
が変わるＰＷＭパルス波を出力することで、入力信号に
比例した電力を負荷に供給するＰＷＭ駆動装置であっ
て、所定の周期毎に、入力信号の絶対値に比例するパル
ス幅を備えた第１のＰＷＭパルスを出力するＰＷＭ変調
部と、第１のＰＷＭパルスと逆極性の第２のＰＷＭパル
スを出力する反転アンプと、入力信号の極性に応じて、
第１のＰＷＭパルスまたは第２のＰＷＭパルスを出力す
るスイッチ手段と、スイッチ手段の出力パルスに応じた
ＰＷＭパルス波を出力する増幅器とを有する構成とす
る。
ようにして消費電力の低減を図ると共に、片電源でも大
きな出力レベルを取り出せるようにする。また、簡単な
回路で出力振幅を変えることができるＰＷＭ駆動装置を
提供する。 【解決手段】 入力信号に比例してデューティサイクル
が変わるＰＷＭパルス波を出力することで、入力信号に
比例した電力を負荷に供給するＰＷＭ駆動装置であっ
て、所定の周期毎に、入力信号の絶対値に比例するパル
ス幅を備えた第１のＰＷＭパルスを出力するＰＷＭ変調
部と、第１のＰＷＭパルスと逆極性の第２のＰＷＭパル
スを出力する反転アンプと、入力信号の極性に応じて、
第１のＰＷＭパルスまたは第２のＰＷＭパルスを出力す
るスイッチ手段と、スイッチ手段の出力パルスに応じた
ＰＷＭパルス波を出力する増幅器とを有する構成とす
る。
Description
【０００１】
【発明の属する技術分野】本発明はバッテリーで駆動さ
れる携帯電話機等の携帯機器で用いられる、スピーカ、
あるいはリンガー等を駆動するＰＷＭ（Pulse Width Mo
dulation）駆動装置に関するものである。
れる携帯電話機等の携帯機器で用いられる、スピーカ、
あるいはリンガー等を駆動するＰＷＭ（Pulse Width Mo
dulation）駆動装置に関するものである。
【０００２】
【従来の技術】従来のＰＷＭ駆動装置では、電源が正極
性のみ（片電源）の場合、無入力信号時にも回路が動作
するため無駄な電力を消費していた。すなわち、入力信
号が正極性のときはデューティサイクル５０％以上のＰ
ＷＭパルス波を出力し、入力信号が負極性のときはデュ
ーティサイクル５０％以下のＰＷＭパルス波を出力し、
無入力信号時はデューティサイクル５０％のＰＷＭパル
ス波を出力していた。
性のみ（片電源）の場合、無入力信号時にも回路が動作
するため無駄な電力を消費していた。すなわち、入力信
号が正極性のときはデューティサイクル５０％以上のＰ
ＷＭパルス波を出力し、入力信号が負極性のときはデュ
ーティサイクル５０％以下のＰＷＭパルス波を出力し、
無入力信号時はデューティサイクル５０％のＰＷＭパル
ス波を出力していた。
【０００３】また、このようなＰＷＭ駆動装置の出力信
号にはＤＣオフセットがあるため、スピーカ等を駆動す
る場合に直流成分を遮断するためのコンデンサが必要で
あった。
号にはＤＣオフセットがあるため、スピーカ等を駆動す
る場合に直流成分を遮断するためのコンデンサが必要で
あった。
【０００４】そこで、特開昭５６−１５６０１９号公報
では、正極性の入力信号に対応して正極性のＰＷＭパル
ス波を出力し、負極性の入力信号に対応して負極性のＰ
ＷＭパルス波を出力し、無入力信号時にはＰＷＭパルス
波を零にするＰＷＭ駆動装置が提案されている。
では、正極性の入力信号に対応して正極性のＰＷＭパル
ス波を出力し、負極性の入力信号に対応して負極性のＰ
ＷＭパルス波を出力し、無入力信号時にはＰＷＭパルス
波を零にするＰＷＭ駆動装置が提案されている。
【０００５】一方、特開昭５９−３７７３１号公報に
は、ＰＣＭデータからＰＷＭパルスを生成するカウンタ
を、正極性及び負極性に対応させて２つ設け、各カウン
タがそれぞれ入力信号の絶対値に比例するＰＷＭパルス
を出力することで、カウンタに対する符号ビット入力を
不要にしてクロック周波数の低速化を実現したＰＷＭ駆
動装置が提案されている。
は、ＰＣＭデータからＰＷＭパルスを生成するカウンタ
を、正極性及び負極性に対応させて２つ設け、各カウン
タがそれぞれ入力信号の絶対値に比例するＰＷＭパルス
を出力することで、カウンタに対する符号ビット入力を
不要にしてクロック周波数の低速化を実現したＰＷＭ駆
動装置が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら上記した
ような従来のＰＷＭ駆動装置のうち、特開昭５６−１５
６０１９号公報に記載されたＰＷＭ駆動装置では、正負
両極性の電源が必要となるため、片電源、低電圧化が一
般的になった携帯機器では用いることができないという
問題があった。
ような従来のＰＷＭ駆動装置のうち、特開昭５６−１５
６０１９号公報に記載されたＰＷＭ駆動装置では、正負
両極性の電源が必要となるため、片電源、低電圧化が一
般的になった携帯機器では用いることができないという
問題があった。
【０００７】一方、特開昭５９−３７７３１号公報に記
載されたＰＷＭ駆動装置では、ＰＷＭパルスを出力する
カウンタが２つ必要になるため、小型化、低消費電力化
が進む携帯機器で採用することが困難であった。
載されたＰＷＭ駆動装置では、ＰＷＭパルスを出力する
カウンタが２つ必要になるため、小型化、低消費電力化
が進む携帯機器で採用することが困難であった。
【０００８】さらに、上記したように携帯機器は、片電
源、低電圧化が一般的であるため片電源でスピーカ等を
駆動する場合に大きな出力レベルを得ることが困難であ
った。
源、低電圧化が一般的であるため片電源でスピーカ等を
駆動する場合に大きな出力レベルを得ることが困難であ
った。
【０００９】また、例えば２’ｓコンプリメントＰＣＭ
データからＰＷＭパルス波を得る場合、ボリューム等に
よって出力レベルを変えようとすると、乗算器、加算器
等のデジタル処理が必要になるため回路が複雑になると
いう問題があった。
データからＰＷＭパルス波を得る場合、ボリューム等に
よって出力レベルを変えようとすると、乗算器、加算器
等のデジタル処理が必要になるため回路が複雑になると
いう問題があった。
【００１０】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、無入力
信号時にＰＷＭパルス波を出力しないようにして消費電
力の低減を図ると共に、片電源でも大きな出力レベルを
取り出せるようにしたＰＷＭ駆動装置を提供することを
目的とする。さらに、簡単な回路で出力レベルを変える
ことができるＰＷＭ駆動装置を提供することを目的とす
る。
る問題点を解決するためになされたものであり、無入力
信号時にＰＷＭパルス波を出力しないようにして消費電
力の低減を図ると共に、片電源でも大きな出力レベルを
取り出せるようにしたＰＷＭ駆動装置を提供することを
目的とする。さらに、簡単な回路で出力レベルを変える
ことができるＰＷＭ駆動装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明のＰＷＭ駆動装置は、入力信号に比例してデュー
ティサイクルが変わるＰＷＭパルス波を出力すること
で、入力信号に比例した電力を負荷に供給するＰＷＭ駆
動装置であって、所定の周期毎に、入力信号の絶対値に
比例するパルス幅を備えた第１のＰＷＭパルスを出力す
るＰＷＭ変調部と、前記第１のＰＷＭパルスと逆極性の
第２のＰＷＭパルスを出力する反転アンプと、前記入力
信号の極性に応じて、前記第１のＰＷＭパルスまたは前
記第２のＰＷＭパルスを出力するスイッチ手段と、前記
スイッチ手段の出力パルスに応じた前記ＰＷＭパルス波
を出力する増幅器と、を有することを特徴とする。
本発明のＰＷＭ駆動装置は、入力信号に比例してデュー
ティサイクルが変わるＰＷＭパルス波を出力すること
で、入力信号に比例した電力を負荷に供給するＰＷＭ駆
動装置であって、所定の周期毎に、入力信号の絶対値に
比例するパルス幅を備えた第１のＰＷＭパルスを出力す
るＰＷＭ変調部と、前記第１のＰＷＭパルスと逆極性の
第２のＰＷＭパルスを出力する反転アンプと、前記入力
信号の極性に応じて、前記第１のＰＷＭパルスまたは前
記第２のＰＷＭパルスを出力するスイッチ手段と、前記
スイッチ手段の出力パルスに応じた前記ＰＷＭパルス波
を出力する増幅器と、を有することを特徴とする。
【００１２】このとき、増幅器は、前記スイッチ手段の
出力パルスを非反転した第１のＰＷＭパルス波、及び前
記スイッチ手段の出力パルスを反転した第２のＰＷＭパ
ルス波をそれぞれ出力する差動出力アンプであってもよ
い。
出力パルスを非反転した第１のＰＷＭパルス波、及び前
記スイッチ手段の出力パルスを反転した第２のＰＷＭパ
ルス波をそれぞれ出力する差動出力アンプであってもよ
い。
【００１３】また、上記ＰＷＭ駆動装置に、任意の周波
数に設定され、所定の周期を決定するためのサンプリン
グクロックと、前記サンプリングクロックの周波数に対
して入力信号の量子化ビット数に応じた周波数に設定さ
れ、第１のＰＷＭパルスを入力信号の絶対値に比例する
パルス幅にするための計数手段で用いられるカウンタク
ロックと、をＰＷＭ変調部に与えるクロックジェネレー
タを有していてもよく、第１のＰＷＭパルスの立ち上が
りタイミングを決定するためのタイミングパルスを出力
するカウンタと、前記カウンタに、前記タイミングパル
スを出力させるためのカウント値を変更可能に設定する
レベル制御回路と、を有していてもよい。
数に設定され、所定の周期を決定するためのサンプリン
グクロックと、前記サンプリングクロックの周波数に対
して入力信号の量子化ビット数に応じた周波数に設定さ
れ、第１のＰＷＭパルスを入力信号の絶対値に比例する
パルス幅にするための計数手段で用いられるカウンタク
ロックと、をＰＷＭ変調部に与えるクロックジェネレー
タを有していてもよく、第１のＰＷＭパルスの立ち上が
りタイミングを決定するためのタイミングパルスを出力
するカウンタと、前記カウンタに、前記タイミングパル
スを出力させるためのカウント値を変更可能に設定する
レベル制御回路と、を有していてもよい。
【００１４】上記のように構成されたＰＷＭ駆動装置
は、スイッチ手段から入力信号の極性に応じた正極性の
ＰＷＭパルス（第１のＰＷＭパルス）または負極性のＰ
ＷＭパルス（第２のＰＷＭパルス）が出力され、無入力
信号時にはＰＷＭパルスが出力されないため、無駄な電
力消費がなくなる。
は、スイッチ手段から入力信号の極性に応じた正極性の
ＰＷＭパルス（第１のＰＷＭパルス）または負極性のＰ
ＷＭパルス（第２のＰＷＭパルス）が出力され、無入力
信号時にはＰＷＭパルスが出力されないため、無駄な電
力消費がなくなる。
【００１５】また、増幅器を、スイッチ手段の出力パル
スを非反転した第１のＰＷＭパルス波及びスイッチ手段
の出力パルスを反転した第２のＰＷＭパルス波をそれぞ
れ出力する差動出力アンプとすることで、第１のＰＷＭ
パルス波または第２のＰＷＭパルス波のいずれか一方を
負荷に印加する場合と比べて出力振幅が２倍になり、Ｄ
Ｃオフセットもなくなる。
スを非反転した第１のＰＷＭパルス波及びスイッチ手段
の出力パルスを反転した第２のＰＷＭパルス波をそれぞ
れ出力する差動出力アンプとすることで、第１のＰＷＭ
パルス波または第２のＰＷＭパルス波のいずれか一方を
負荷に印加する場合と比べて出力振幅が２倍になり、Ｄ
Ｃオフセットもなくなる。
【００１６】また、任意の周波数のサンプリングクロッ
クとそれに対応した周波数のカウンタクロックとをＰＷ
Ｍ変調部に与えるクロックジェネレータを有すること
で、様々な量子化ビット数のＰＣＭデータにも対応する
ことができる。
クとそれに対応した周波数のカウンタクロックとをＰＷ
Ｍ変調部に与えるクロックジェネレータを有すること
で、様々な量子化ビット数のＰＣＭデータにも対応する
ことができる。
【００１７】さらに、第１のＰＷＭパルスの立ち上がり
タイミングを決定するタイミングパルスを出力するカウ
ンタと、カウンタにタイミングパルスを出力させるため
のカウント値を変更可能に設定するレベル制御回路とを
有することで、レベル制御回路で設定するカウント値で
ＰＷＭパルス波のパルス幅を容易に可変できる。
タイミングを決定するタイミングパルスを出力するカウ
ンタと、カウンタにタイミングパルスを出力させるため
のカウント値を変更可能に設定するレベル制御回路とを
有することで、レベル制御回路で設定するカウント値で
ＰＷＭパルス波のパルス幅を容易に可変できる。
【００１８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１９】（第１実施例）図１は本発明のＰＷＭ駆動
装置の構成を示すブロック図であり、図２は図１に示し
たＰＷＭ変調部の第１実施例の構成を示すブロック図で
ある。
装置の構成を示すブロック図であり、図２は図１に示し
たＰＷＭ変調部の第１実施例の構成を示すブロック図で
ある。
【００２０】図１において、ＰＷＭ駆動装置は、ｎビッ
トの２’ｓコンプリメントＰＣＭデータからなる入力信
号を読み込むＰＣＭ信号処理部１と、入力信号の絶対値
に比例するパルス幅のＰＷＭパルスを出力するＰＷＭ変
調部２と、ＰＣＭ信号処理部１に入力されたＰＣＭデー
タの符号ビットから入力信号の極性を検出し、ＰＣＭデ
ータのサンプリング周期毎に、後述する極性切り替えス
イッチを制御するための切り替えパルスを出力する極性
ビット判定部３と、ＰＷＭ変調部２から出力されたＰＷ
Ｍパルスと逆極性のＰＷＭパルスを出力する反転アンプ
４と、逓倍器または分周器によって構成され、任意のサ
ンプリングクロックｆｓ、及びサンプリングクロックｆ
ｓを２n-1 倍にしたカウンタクロックｆｃをそれぞれ出
力するクロックジェネレータ６と、極性ビット判定部３
からの切り替え信号に応じてＰＷＭ変調部２の出力パル
スまたは反転アンプ４の出力パルスのいずれか一方を出
力する極性切り換えスイッチ５と、極性切り換えスイッ
チ５から出力されるＰＷＭパルスの非反転パルス及び反
転パルスをそれぞれ出力する差動出力アンプ７と、差動
出力アンプ７から出力されたＰＷＭパルス波をそれぞれ
平滑化する第１のローパスフィルタ８及び第２のローパ
スフィルタ９とによって構成されている。
トの２’ｓコンプリメントＰＣＭデータからなる入力信
号を読み込むＰＣＭ信号処理部１と、入力信号の絶対値
に比例するパルス幅のＰＷＭパルスを出力するＰＷＭ変
調部２と、ＰＣＭ信号処理部１に入力されたＰＣＭデー
タの符号ビットから入力信号の極性を検出し、ＰＣＭデ
ータのサンプリング周期毎に、後述する極性切り替えス
イッチを制御するための切り替えパルスを出力する極性
ビット判定部３と、ＰＷＭ変調部２から出力されたＰＷ
Ｍパルスと逆極性のＰＷＭパルスを出力する反転アンプ
４と、逓倍器または分周器によって構成され、任意のサ
ンプリングクロックｆｓ、及びサンプリングクロックｆ
ｓを２n-1 倍にしたカウンタクロックｆｃをそれぞれ出
力するクロックジェネレータ６と、極性ビット判定部３
からの切り替え信号に応じてＰＷＭ変調部２の出力パル
スまたは反転アンプ４の出力パルスのいずれか一方を出
力する極性切り換えスイッチ５と、極性切り換えスイッ
チ５から出力されるＰＷＭパルスの非反転パルス及び反
転パルスをそれぞれ出力する差動出力アンプ７と、差動
出力アンプ７から出力されたＰＷＭパルス波をそれぞれ
平滑化する第１のローパスフィルタ８及び第２のローパ
スフィルタ９とによって構成されている。
【００２１】第１のローパスフィルタ８及び第２のロー
パスフィルタ９から出力された信号はそれぞれスピーカ
１０に印加される。
パスフィルタ９から出力された信号はそれぞれスピーカ
１０に印加される。
【００２２】ＰＣＭ信号処理部１は入力信号であるＰＣ
Ｍデータのうち、符号ビット（ＭＳＢ）を除いた入力信
号の振幅値に相当するバイナリデータを出力する。バイ
ナリデータはＰＣＭ信号処理部１が有する不図示のシフ
トレジスタによってシリアル／パラレル変換されたパラ
レルデータとして出力される。このとき、ＰＣＭ信号処
理部１は、符号データを参照して入力信号の極性が正な
らばパラレルデータをそのままラッチし、極性が負なら
ば各ビットをそれぞれ反転した後１を加算してラッチす
る。このような反転処理を施すことでラッチされたパラ
レルデータ（バイナリデータ）は入力信号の極性が負の
場合でも、振幅に比例した値となる。
Ｍデータのうち、符号ビット（ＭＳＢ）を除いた入力信
号の振幅値に相当するバイナリデータを出力する。バイ
ナリデータはＰＣＭ信号処理部１が有する不図示のシフ
トレジスタによってシリアル／パラレル変換されたパラ
レルデータとして出力される。このとき、ＰＣＭ信号処
理部１は、符号データを参照して入力信号の極性が正な
らばパラレルデータをそのままラッチし、極性が負なら
ば各ビットをそれぞれ反転した後１を加算してラッチす
る。このような反転処理を施すことでラッチされたパラ
レルデータ（バイナリデータ）は入力信号の極性が負の
場合でも、振幅に比例した値となる。
【００２３】ＰＷＭ変調部２は、ＰＣＭ信号処理部１か
ら出力されたバイナリデータに比例するパルス幅のＰＷ
Ｍパルスを出力する。このとき、ＰＷＭ変調部２から出
力されるＰＷＭパルスは入力信号がフルスケールの時に
デューティサイクル１００％、無入力信号の時にデュー
ティサイクル０％となる。
ら出力されたバイナリデータに比例するパルス幅のＰＷ
Ｍパルスを出力する。このとき、ＰＷＭ変調部２から出
力されるＰＷＭパルスは入力信号がフルスケールの時に
デューティサイクル１００％、無入力信号の時にデュー
ティサイクル０％となる。
【００２４】なお、ＰＷＭ駆動装置が片電源の場合、反
転アンプ４及び差動出力アンプ７には、それぞれ電源電
圧の１／２の電圧をバイアスするバイアス回路が内蔵さ
れる。
転アンプ４及び差動出力アンプ７には、それぞれ電源電
圧の１／２の電圧をバイアスするバイアス回路が内蔵さ
れる。
【００２５】図２において、ＰＷＭ変調部２は、クロッ
クジェネレータ６から出力されるカウンタクロックｆｃ
によってカウント動作を行うカウンタ１１と、入力信号
の絶対値に比例するパルス幅のＰＷＭパルスを出力する
フリップフロップ１３と、カウンタ１１のリセット及び
フリップフロップ１３のセットを行うタイミングパルス
を出力するエッジ検出回路１２とによって構成されてい
る。
クジェネレータ６から出力されるカウンタクロックｆｃ
によってカウント動作を行うカウンタ１１と、入力信号
の絶対値に比例するパルス幅のＰＷＭパルスを出力する
フリップフロップ１３と、カウンタ１１のリセット及び
フリップフロップ１３のセットを行うタイミングパルス
を出力するエッジ検出回路１２とによって構成されてい
る。
【００２６】なお、バイアス回路１４はフリップフロッ
プ１３から出力されるＰＷＭパルスに直流バイアスを与
える回路であり、ＰＷＭ駆動装置が片電源の場合に必要
となる。このとき、バイアス値は電源電圧の１／２の電
圧に設定される。
プ１３から出力されるＰＷＭパルスに直流バイアスを与
える回路であり、ＰＷＭ駆動装置が片電源の場合に必要
となる。このとき、バイアス値は電源電圧の１／２の電
圧に設定される。
【００２７】このような構成において、次に、本実施例
のＰＷＭ駆動装置の動作について図３及び図４を用いて
説明する。
のＰＷＭ駆動装置の動作について図３及び図４を用いて
説明する。
【００２８】図３は図１に示したＰＷＭ駆動装置の動作
の様子を示すタイミングチャートであり、図４は図２に
示したＰＷＭ変調部の動作の様子を示すタイミングチャ
ートである。
の様子を示すタイミングチャートであり、図４は図２に
示したＰＷＭ変調部の動作の様子を示すタイミングチャ
ートである。
【００２９】図３において、入力信号としてフルスケー
ルレベルの正弦波が入力されると（図３（Ａ）参照）、
従来のＰＷＭ駆動装置から出力されるＰＷＭパルス波
は、入力信号が正極性の最大振幅時でデューティサイク
ル１００％、負極性の最大振幅時でデューティサイクル
０％、無入力信号時はデューティサイクル５０％となる
（図３（Ｂ）参照）。
ルレベルの正弦波が入力されると（図３（Ａ）参照）、
従来のＰＷＭ駆動装置から出力されるＰＷＭパルス波
は、入力信号が正極性の最大振幅時でデューティサイク
ル１００％、負極性の最大振幅時でデューティサイクル
０％、無入力信号時はデューティサイクル５０％となる
（図３（Ｂ）参照）。
【００３０】一方、本実施例のＰＷＭ駆動装置では、Ｐ
ＷＭ変調部２から入力信号の絶対値に比例したパルス幅
のＰＷＭパルスＰ１が出力され（図３（Ｃ）参照）、反
転アンプ４からはＰＷＭパルスＰ１と逆極性のＰＷＭパ
ルスＰ２が出力される（図３（Ｄ）参照）。
ＷＭ変調部２から入力信号の絶対値に比例したパルス幅
のＰＷＭパルスＰ１が出力され（図３（Ｃ）参照）、反
転アンプ４からはＰＷＭパルスＰ１と逆極性のＰＷＭパ
ルスＰ２が出力される（図３（Ｄ）参照）。
【００３１】極性切り替えスイッチ５は、極性ビット判
定部３から送出される切り替え信号Ｐ５にしたがってＰ
ＷＭパルスＰ１またはＰＷＭパルスＰ２がのいずれか一
方を出力する。このとき、極性切り替えスイッチ５から
は、入力信号の極性に応じてその極性が切り替わり、正
極性及び負極性共に入力信号の振幅に比例するパルス幅
を備えたＰＷＭパルスが出力される。
定部３から送出される切り替え信号Ｐ５にしたがってＰ
ＷＭパルスＰ１またはＰＷＭパルスＰ２がのいずれか一
方を出力する。このとき、極性切り替えスイッチ５から
は、入力信号の極性に応じてその極性が切り替わり、正
極性及び負極性共に入力信号の振幅に比例するパルス幅
を備えたＰＷＭパルスが出力される。
【００３２】また、差動出力アンプ７は極性切り替えス
イッチ５から出力されるＰＷＭパルスを非反転したＰＷ
Ｍパルス波Ｐ３（図３（Ｅ）参照）、及び反転したＰＷ
Ｍパルス波Ｐ４（図３（Ｆ）参照）をそれぞれ出力す
る。
イッチ５から出力されるＰＷＭパルスを非反転したＰＷ
Ｍパルス波Ｐ３（図３（Ｅ）参照）、及び反転したＰＷ
Ｍパルス波Ｐ４（図３（Ｆ）参照）をそれぞれ出力す
る。
【００３３】したがって、図３（Ｇ）に示すように差動
出力アンプ７の２つの出力端子間には、ＰＷＭパルス波
Ｐ３またはＰＷＭパルス波Ｐ４の２倍の振幅値を有する
パルス列が出力される。差動出力アンプ７から出力され
たＰＷＭパルス波Ｐ３及びＰＷＭパルス波Ｐ４は第１の
ローパスフィルタ８及び第２のローパスフィルタ９によ
ってそれぞれ平滑され、アナログ信号に変換されてスピ
ーカ１０に印加される。
出力アンプ７の２つの出力端子間には、ＰＷＭパルス波
Ｐ３またはＰＷＭパルス波Ｐ４の２倍の振幅値を有する
パルス列が出力される。差動出力アンプ７から出力され
たＰＷＭパルス波Ｐ３及びＰＷＭパルス波Ｐ４は第１の
ローパスフィルタ８及び第２のローパスフィルタ９によ
ってそれぞれ平滑され、アナログ信号に変換されてスピ
ーカ１０に印加される。
【００３４】図４において、ＰＷＭ変調部２には、図４
（Ａ）に示すカウンタクロックｆｃ（Ｐ７）、及び図４
（Ｂ）示すサンプリングクロックｆｓ（Ｐ８）がそれぞ
れ入力される。エッジ検出回路１２はサンプリングクロ
ックｆｓの立ち上がりを検出し（図４（Ｃ）参照）、カ
ウンタ１１のリセット及びフリップフロップ１３のセッ
トを行うタイミングパルスＰ９を出力する。カウンタク
ロックｆｃはサンプリングクロックｆｓの２n-1 倍のク
ロックであり、カウンタ１１のカウント動作で使用され
る。
（Ａ）に示すカウンタクロックｆｃ（Ｐ７）、及び図４
（Ｂ）示すサンプリングクロックｆｓ（Ｐ８）がそれぞ
れ入力される。エッジ検出回路１２はサンプリングクロ
ックｆｓの立ち上がりを検出し（図４（Ｃ）参照）、カ
ウンタ１１のリセット及びフリップフロップ１３のセッ
トを行うタイミングパルスＰ９を出力する。カウンタク
ロックｆｃはサンプリングクロックｆｓの２n-1 倍のク
ロックであり、カウンタ１１のカウント動作で使用され
る。
【００３５】カウンタ１１は、図４（Ｄ）に示すように
ＰＣＭ信号処理部１から出力されるバイナリデータを基
にカウンタクロックｆｃを用いてカウントを行い、カウ
ント終了とともにカウンタ終了パルスＰ１０を出力す
る。なお、カウント動作はエッジ検出回路１２から出力
されるタイミングパルスＰ９の入力で開始する。
ＰＣＭ信号処理部１から出力されるバイナリデータを基
にカウンタクロックｆｃを用いてカウントを行い、カウ
ント終了とともにカウンタ終了パルスＰ１０を出力す
る。なお、カウント動作はエッジ検出回路１２から出力
されるタイミングパルスＰ９の入力で開始する。
【００３６】フリップフロップ１３は、エッジ検出回路
１２から出力されるタイミングパルスＰ９でデータ”
１”をセットし、カウンタ１１から出力されるカウント
終了パルスＰ１０でデータ”１”をリセットする。した
がって、フリップフロップ１３からはタイミングパルス
Ｐ９の出力時からカウント終了パルスＰ１０の出力時ま
でのパルス幅を持つＰＷＭパルスＰ１１（図４（Ｅ）参
照）が出力される。このパルス幅は１サンプル周期毎の
入力信号（ＰＣＭデータ）の振幅に比例する。
１２から出力されるタイミングパルスＰ９でデータ”
１”をセットし、カウンタ１１から出力されるカウント
終了パルスＰ１０でデータ”１”をリセットする。した
がって、フリップフロップ１３からはタイミングパルス
Ｐ９の出力時からカウント終了パルスＰ１０の出力時ま
でのパルス幅を持つＰＷＭパルスＰ１１（図４（Ｅ）参
照）が出力される。このパルス幅は１サンプル周期毎の
入力信号（ＰＣＭデータ）の振幅に比例する。
【００３７】なお、ＰＷＭ変調部２から出力されるＰＷ
ＭパルスＰ１は、入力信号の最大振幅時でデューティサ
イクル１００％、最小振幅時でデューティサイクル０％
となる。
ＭパルスＰ１は、入力信号の最大振幅時でデューティサ
イクル１００％、最小振幅時でデューティサイクル０％
となる。
【００３８】したがって、本実施例のＰＷＭ駆動装置
は、無入力信号時にＰＷＭパルス波が出力されないた
め、無入力信号時の無駄な電力消費をなくすことができ
る。また、出力にＤＣオフセットがないためスピーカ等
を駆動する場合にＤＣカット用のコンデンサが不要にな
る。
は、無入力信号時にＰＷＭパルス波が出力されないた
め、無入力信号時の無駄な電力消費をなくすことができ
る。また、出力にＤＣオフセットがないためスピーカ等
を駆動する場合にＤＣカット用のコンデンサが不要にな
る。
【００３９】また、従来のＰＷＭ駆動装置では無入力信
号時にもデューティサイクル５０％のＰＷＭパルス波を
出力していたため、電源電圧が変動することによるＰＷ
Ｍパルス波の振幅変動がローパスフィルタの出力にノイ
ズとして現れていた。これに対して、本発明は無入力信
号時にＰＷＭパルス波を出力しないためローパスフィル
タの出力にノイズが現れない。よって、無信号時のノイ
ズレベルが低くなる。さらに、差動出力アンプでＰＷＭ
パルス波を出力することで、いずれか一方のＰＷＭパル
ス波だけをスピーカ１０に印加する場合と比較して出力
振幅が２倍になり、ＰＷＭ駆動装置から大きな出力レベ
ルを取り出すことができる。また、差動出力アンプはス
イッチング動作のみ行うのでアナログ信号を扱う場合よ
りも効率が高い。
号時にもデューティサイクル５０％のＰＷＭパルス波を
出力していたため、電源電圧が変動することによるＰＷ
Ｍパルス波の振幅変動がローパスフィルタの出力にノイ
ズとして現れていた。これに対して、本発明は無入力信
号時にＰＷＭパルス波を出力しないためローパスフィル
タの出力にノイズが現れない。よって、無信号時のノイ
ズレベルが低くなる。さらに、差動出力アンプでＰＷＭ
パルス波を出力することで、いずれか一方のＰＷＭパル
ス波だけをスピーカ１０に印加する場合と比較して出力
振幅が２倍になり、ＰＷＭ駆動装置から大きな出力レベ
ルを取り出すことができる。また、差動出力アンプはス
イッチング動作のみ行うのでアナログ信号を扱う場合よ
りも効率が高い。
【００４０】ところで、本実施例で取り扱うＰＣＭデー
タの量子化ビット数をｍとすれば、ｍ−１ビットのバイ
ナリカウンタと、任意の周波数に設定されるサンプリン
グクロックｆｓの２m-1 倍の周波数のクロックを発生す
るクロックジェネレータとがあれば、それ以下の様々な
量子化ビット数のＰＣＭデータにも対応することができ
る。
タの量子化ビット数をｍとすれば、ｍ−１ビットのバイ
ナリカウンタと、任意の周波数に設定されるサンプリン
グクロックｆｓの２m-1 倍の周波数のクロックを発生す
るクロックジェネレータとがあれば、それ以下の様々な
量子化ビット数のＰＣＭデータにも対応することができ
る。
【００４１】このように、取り扱い可能なＰＣＭデータ
の量子化ビット数は、カウンタ１１のカウンタクロック
ｆｃの周波数に依存し、通常のはしご形抵抗回路網を用
いたＤ／Ａ変換器のようにハードウェアの精度に依存し
ない。ＰＣＭデータの最大ビット数は、カウンタ１１の
最大動作周波数によって制限されるが、その周波数はサ
ンプリングクロックｆｓの２m-1 倍であるため、２m 倍
のカウンタクロックｆｃを必要とする従来のＰＷＭ駆動
装置に比べて半分の周波数で済む。したがって、カウン
タ１１の最大動作周波数に対して従来よりもサンプリン
グクロックｆｓの周波数、及び量子化ビット数ｍを高く
することができる。
の量子化ビット数は、カウンタ１１のカウンタクロック
ｆｃの周波数に依存し、通常のはしご形抵抗回路網を用
いたＤ／Ａ変換器のようにハードウェアの精度に依存し
ない。ＰＣＭデータの最大ビット数は、カウンタ１１の
最大動作周波数によって制限されるが、その周波数はサ
ンプリングクロックｆｓの２m-1 倍であるため、２m 倍
のカウンタクロックｆｃを必要とする従来のＰＷＭ駆動
装置に比べて半分の周波数で済む。したがって、カウン
タ１１の最大動作周波数に対して従来よりもサンプリン
グクロックｆｓの周波数、及び量子化ビット数ｍを高く
することができる。
【００４２】（第２実施例）次に本発明の第２の実施の
形態について図５及び図６を参照して説明する。
形態について図５及び図６を参照して説明する。
【００４３】本実施例のＰＷＭ駆動装置はＰＷＭ変調部
の構成が第１実施例と異なっている。その他の構成は第
１実施例と同様であるため、その説明は省略する。
の構成が第１実施例と異なっている。その他の構成は第
１実施例と同様であるため、その説明は省略する。
【００４４】図５は図１に示したＰＷＭ変調部の第２実
施例の構成を示すブロック図であり、図６は図５に示し
たＰＷＭ変調部の動作の様子を示すタイミングチャート
である。
施例の構成を示すブロック図であり、図６は図５に示し
たＰＷＭ変調部の動作の様子を示すタイミングチャート
である。
【００４５】図５において、本実施例のＰＷＭ変調部
は、クロックジェネレータ６から出力されるカウンタク
ロックｆｃによりカウント動作を行う第１のカウンタ２
１と、入力信号の絶対値に比例するパルス幅のＰＷＭパ
ルスを出力するフリップフロップ２３と、第１のカウン
タ２１のリセット及びフリップフロップ２３のセットを
行うタイミングパルスを出力するエッジ検出回路２２
と、フリップフロップ２３に対して第１のカウンタ２１
よりも遅れたタイミングパルスを出力する第２のカウン
タ２６と、ボリューム等によって設定された出力振幅値
に応じたバイナリデータを第２のカウンタ２６に与え、
合わせて後述する切り替えスイッチを制御するレベル制
御回路２７と、エッジ検出回路２２または第２のカウン
タ２６から出力されるタイミングパルスのいずれか一方
を出力する切り替えスイッチ２５とによって構成されて
いる。
は、クロックジェネレータ６から出力されるカウンタク
ロックｆｃによりカウント動作を行う第１のカウンタ２
１と、入力信号の絶対値に比例するパルス幅のＰＷＭパ
ルスを出力するフリップフロップ２３と、第１のカウン
タ２１のリセット及びフリップフロップ２３のセットを
行うタイミングパルスを出力するエッジ検出回路２２
と、フリップフロップ２３に対して第１のカウンタ２１
よりも遅れたタイミングパルスを出力する第２のカウン
タ２６と、ボリューム等によって設定された出力振幅値
に応じたバイナリデータを第２のカウンタ２６に与え、
合わせて後述する切り替えスイッチを制御するレベル制
御回路２７と、エッジ検出回路２２または第２のカウン
タ２６から出力されるタイミングパルスのいずれか一方
を出力する切り替えスイッチ２５とによって構成されて
いる。
【００４６】このような構成において、次に本実施例の
ＰＷＭ変調部の動作について図６を参照して説明する。
なお、以下の説明では切換スイッチ２５が第２のカウン
タ２６から出力されているタイミングパルスをフリップ
フロップ２３に出力している場合で説明する。
ＰＷＭ変調部の動作について図６を参照して説明する。
なお、以下の説明では切換スイッチ２５が第２のカウン
タ２６から出力されているタイミングパルスをフリップ
フロップ２３に出力している場合で説明する。
【００４７】第１のカウンタ２１には図６（Ａ）に示す
ようなカウンタクロックｆｃ（Ｐ１７）が入力され、エ
ッジ検出回路２２には図６（Ｂ）に示すようなサンプリ
ングクロックｆｓ（Ｐ１８）が入力される。エッジ検出
回路２２は、図６（Ｃ）に示すようにサンプリンングク
ロックｆｓの立ち上がりに同期して第１のカウンタ２１
をリセットするタイミングパルスＰ１９を出力する。第
１のカウンタ２１は図６（Ｄ）に示すようにＰＣＭ信号
処理部から出力されるバイナリデータを基にカウンタク
ロックｆｃを用いてカウントを行い、カウント終了とと
もにカウンタ終了パルスＰ２０を出力する。なお、カウ
ント動作はエッジ検出回路２２から出力されるタイミン
グパルスＰ１９の入力で開始する。
ようなカウンタクロックｆｃ（Ｐ１７）が入力され、エ
ッジ検出回路２２には図６（Ｂ）に示すようなサンプリ
ングクロックｆｓ（Ｐ１８）が入力される。エッジ検出
回路２２は、図６（Ｃ）に示すようにサンプリンングク
ロックｆｓの立ち上がりに同期して第１のカウンタ２１
をリセットするタイミングパルスＰ１９を出力する。第
１のカウンタ２１は図６（Ｄ）に示すようにＰＣＭ信号
処理部から出力されるバイナリデータを基にカウンタク
ロックｆｃを用いてカウントを行い、カウント終了とと
もにカウンタ終了パルスＰ２０を出力する。なお、カウ
ント動作はエッジ検出回路２２から出力されるタイミン
グパルスＰ１９の入力で開始する。
【００４８】第２のカウンタ２６はエッジ検出回路２２
から出力されたタイミングパルスＰ１９を受け取り、レ
ベル制御回路２７によって設定された値でカウントを行
った後、タイミングパルスＰ２２を出力する。なお、本
実施例ではカウンタクロックｆｃを１クロック分カウン
トした時点でタイミングパルスＰ２２を出力する。
から出力されたタイミングパルスＰ１９を受け取り、レ
ベル制御回路２７によって設定された値でカウントを行
った後、タイミングパルスＰ２２を出力する。なお、本
実施例ではカウンタクロックｆｃを１クロック分カウン
トした時点でタイミングパルスＰ２２を出力する。
【００４９】フリップフロップ２３は、第２のカウンタ
２６から出力されるタイミングパルスＰ２２でデータ”
１”をセットし、第１のカウンタ２１から出力されるカ
ウント終了パルスＰ２０でデータ”１”をリセットす
る。したがって、フリップフロップ２３からは、図６
（Ｆ）に示すように、タイミングパルスＰ２２の出力時
からカウント終了パルスＰ２０の出力時までのパルス幅
を持つＰＷＭパルスＰ２１が出力される。このパルス幅
は１サンプル周期毎の入力信号（ＰＣＭデータ）の振幅
に比例する。
２６から出力されるタイミングパルスＰ２２でデータ”
１”をセットし、第１のカウンタ２１から出力されるカ
ウント終了パルスＰ２０でデータ”１”をリセットす
る。したがって、フリップフロップ２３からは、図６
（Ｆ）に示すように、タイミングパルスＰ２２の出力時
からカウント終了パルスＰ２０の出力時までのパルス幅
を持つＰＷＭパルスＰ２１が出力される。このパルス幅
は１サンプル周期毎の入力信号（ＰＣＭデータ）の振幅
に比例する。
【００５０】図６（Ｆ）に示したＰＷＭパルスＰ２１を
図４（Ｅ）に示したＰＷＭパルスＰ１１と比較すると、
カウンタクロックｆｃの１周期分のパルス幅だけ短くな
っている。
図４（Ｅ）に示したＰＷＭパルスＰ１１と比較すると、
カウンタクロックｆｃの１周期分のパルス幅だけ短くな
っている。
【００５１】したがって、レベル制御回路２７によって
設定される値によって、ＰＷＭパルスの立ち上がりタイ
ミングをビット単位でコントロールすることができるた
め、ＰＷＭパルス波のパルス幅をＰＣＭデータの最下位
ビット単位で変えることが可能になる。よって、簡単な
回路でＰＷＭ駆動装置の出力レベルを設定することがで
きる。
設定される値によって、ＰＷＭパルスの立ち上がりタイ
ミングをビット単位でコントロールすることができるた
め、ＰＷＭパルス波のパルス幅をＰＣＭデータの最下位
ビット単位で変えることが可能になる。よって、簡単な
回路でＰＷＭ駆動装置の出力レベルを設定することがで
きる。
【００５２】なお、切換スイッチ２５はフリップフロッ
プ２３に与えるタイミングパルスを切り換えるためのス
イッチであり、エッジ検出２２からの出力を選択するこ
とで、ＰＷＭ駆動装置からは入力信号に比例する最大レ
ベルが出力される。
プ２３に与えるタイミングパルスを切り換えるためのス
イッチであり、エッジ検出２２からの出力を選択するこ
とで、ＰＷＭ駆動装置からは入力信号に比例する最大レ
ベルが出力される。
【００５３】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００５４】請求項１に記載のものにおいては、無入力
信号時にＰＷＭパルス波が出力されないため、無入力信
号時の無駄な電力消費をなくすことができる。また、出
力にＤＣオフセットがないためスピーカ等を駆動する場
合にＤＣカット用のコンデンサが不要になる。
信号時にＰＷＭパルス波が出力されないため、無入力信
号時の無駄な電力消費をなくすことができる。また、出
力にＤＣオフセットがないためスピーカ等を駆動する場
合にＤＣカット用のコンデンサが不要になる。
【００５５】また、スイッチ手段を有することにより、
一つのＰＷＭ変調部で正負両極性のＰＷＭパルスを出力
することができるため回路構成が簡単になる。
一つのＰＷＭ変調部で正負両極性のＰＷＭパルスを出力
することができるため回路構成が簡単になる。
【００５６】請求項２に記載のものにおいては、差動出
力アンプでＰＷＭパルス波を出力することで、大きな出
力レベルを得ることができる。また、差動出力アンプは
スイッチング動作のみ行うので、アナログ信号を扱う場
合よりも効率が高い。
力アンプでＰＷＭパルス波を出力することで、大きな出
力レベルを得ることができる。また、差動出力アンプは
スイッチング動作のみ行うので、アナログ信号を扱う場
合よりも効率が高い。
【００５７】請求項３に記載のものにおいては、任意の
周波数のサンプリングクロックとそれに対応した周波数
のカウンタクロックとをＰＷＭ変調部に与えるクロック
ジェネレータを有することで、様々なサンプリング周波
数及び量子化ビット数のＰＣＭデータに対応することが
可能になる。
周波数のサンプリングクロックとそれに対応した周波数
のカウンタクロックとをＰＷＭ変調部に与えるクロック
ジェネレータを有することで、様々なサンプリング周波
数及び量子化ビット数のＰＣＭデータに対応することが
可能になる。
【００５８】請求項４に記載のものにおいては、レベル
制御回路で設定するカウント値でＰＷＭパルス波のパル
ス幅を可変できるため、ＰＷＭパルス波のデューティサ
イクルを変えることができ、簡単な回路でＰＷＭ駆動装
置の出力レベルを設定することができる。
制御回路で設定するカウント値でＰＷＭパルス波のパル
ス幅を可変できるため、ＰＷＭパルス波のデューティサ
イクルを変えることができ、簡単な回路でＰＷＭ駆動装
置の出力レベルを設定することができる。
【図１】本発明のＰＷＭ駆動装置の構成を示すブロック
図である。
図である。
【図２】図１に示したＰＷＭ変調部の第１実施例の構成
を示すブロック図である。
を示すブロック図である。
【図３】図１に示したＰＷＭ駆動装置の動作の様子を示
すタイミングチャートである。
すタイミングチャートである。
【図４】図２に示したＰＷＭ変調部の動作の様子を示す
タイミングチャートである。
タイミングチャートである。
【図５】図１に示したＰＷＭ変調部の第２実施例の構成
を示すブロック図である。
を示すブロック図である。
【図６】図５に示したＰＷＭ変調部の動作の様子を示す
タイミングチャートである。
タイミングチャートである。
１ ＰＣＭ信号処理部 ２ ＰＷＭ変調部 ３ 極性ビット判定部 ４ 反転アンプ ５ 極性切り替えスイッチ ６ クロックジェネレータ ７ 差動出力アンプ ８ 第１のローパスフィルタ ９ 第２のローパスフィルタ １０ スピーカ １１ カウンタ １２、２２ エッジ検出回路 １３、２３ フリップフロップ １４、２４ バイアス回路 ２１ 第１のカウンタ ２５ 切り替えスイッチ ２６ 第２のカウンタ ２７ レベル制御回路
Claims (4)
- 【請求項１】 入力信号に比例してデューティサイクル
が変わるＰＷＭパルス波を出力することで、入力信号に
比例した電力を負荷に供給するＰＷＭ駆動装置であっ
て、 所定の周期毎に、入力信号の絶対値に比例するパルス幅
を備えた第１のＰＷＭパルスを出力するＰＷＭ変調部
と、 前記第１のＰＷＭパルスと逆極性の第２のＰＷＭパルス
を出力する反転アンプと、 前記入力信号の極性に応じて、前記第１のＰＷＭパルス
または前記第２のＰＷＭパルスを出力するスイッチ手段
と、 前記スイッチ手段の出力パルスに応じた前記ＰＷＭパル
ス波を出力する増幅器と、を有することを特徴とするＰ
ＷＭ駆動装置。 - 【請求項２】 請求項１に記載のＰＷＭ駆動装置におい
て、 増幅器は、 前記スイッチ手段の出力パルスを非反転した第１のＰＷ
Ｍパルス波、及び前記スイッチ手段の出力パルスを反転
した第２のＰＷＭパルス波をそれぞれ出力する差動出力
アンプであることを特徴とするＰＷＭ駆動装置。 - 【請求項３】 請求項１または２に記載のＰＷＭ駆動装
置において、 任意の周波数に設定され、所定の周期を決定するための
サンプリングクロックと、 前記サンプリングクロックの周波数に対して入力信号の
量子化ビット数に応じた周波数に設定され、第１のＰＷ
Ｍパルスを入力信号の絶対値に比例するパルス幅にする
ための計数手段で用いられるカウンタクロックと、 をＰＷＭ変調部に与えるクロックジェネレータを有する
ことを特徴とするＰＷＭ駆動装置。 - 【請求項４】 請求項１ないし３のいずれか１項に記載
のＰＷＭ駆動装置において、 第１のＰＷＭパルスの立ち上がりタイミングを決定する
ためのタイミングパルスを出力するカウンタと、 前記カウンタに、前記タイミングパルスを出力させるた
めのカウント値を変更可能に設定するレベル制御回路
と、を有することを特徴とするＰＷＭ駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9111158A JPH10303657A (ja) | 1997-04-28 | 1997-04-28 | Ｐｗｍ駆動装置 |
| US09/067,388 US5994973A (en) | 1997-04-28 | 1998-04-28 | PWM driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9111158A JPH10303657A (ja) | 1997-04-28 | 1997-04-28 | Ｐｗｍ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303657A true JPH10303657A (ja) | 1998-11-13 |
Family
ID=14553959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9111158A Pending JPH10303657A (ja) | 1997-04-28 | 1997-04-28 | Ｐｗｍ駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5994973A (ja) |
| JP (1) | JPH10303657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129366A (ja) * | 2004-11-01 | 2006-05-18 | Texas Instr Japan Ltd | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 |
| US7301417B2 (en) | 2004-03-25 | 2007-11-27 | Digian Technology, Inc. | Pulse width modulation method and apparatus |
| CN102792586A (zh) * | 2010-03-11 | 2012-11-21 | 松下电器产业株式会社 | 数字放大器 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693571B2 (en) * | 2000-05-10 | 2004-02-17 | Cirrus Logic, Inc. | Modulation of a digital input signal using a digital signal modulator and signal splitting |
| US6377131B1 (en) * | 2000-10-18 | 2002-04-23 | Ford Global Technologies, Inc. | Pulse width modulated driver |
| WO2002049205A2 (en) * | 2000-12-12 | 2002-06-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Audio output stage for a mobile telephone |
| GB2370177B (en) * | 2000-12-12 | 2004-09-22 | Ericsson Telefon Ab L M | Communication systems |
| US6725109B2 (en) * | 2001-03-12 | 2004-04-20 | Palm, Inc. | Sound generator circuit system and method |
| WO2003039758A1 (en) * | 2001-10-18 | 2003-05-15 | Nordson Corporation | Spray gun with variable load line control |
| US7116916B2 (en) * | 2002-07-31 | 2006-10-03 | Hewlett-Packard Development Company, L.P. | Method and apparatus for compacting data in a communication network |
| US7298792B2 (en) * | 2003-02-10 | 2007-11-20 | Mitsubishi Electric Research Laboratories, Inc. | Randomly changing pulse polarity and phase in an UWB signal for power spectrum density shaping |
| US7103109B2 (en) * | 2003-02-10 | 2006-09-05 | Mitsubishi Electric Research Laboratories, Inc. | Randomly inverting pulse polarity in an UWB signal for power spectrum density shaping |
| DE10350336B4 (de) * | 2003-10-29 | 2006-06-08 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Pulsweitenmodulation |
| US8134420B2 (en) * | 2009-03-30 | 2012-03-13 | Brother Kogyo Kabushiki Kaisha | Communication apparatus and signal processing method thereof |
| US8536906B2 (en) | 2011-06-10 | 2013-09-17 | Rogers Corporation | Direct drive waveform generator |
| EP2763317A3 (en) | 2013-02-01 | 2014-10-15 | Rogers Corporation | Direct drive waveform amplifier |
| US10581422B2 (en) | 2016-09-09 | 2020-03-03 | Kabushiki Kaisha Toshiba | PWM modulator |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3715649A (en) * | 1967-01-25 | 1973-02-06 | Westinghouse Electric Corp | Staggered phase pulse width modulated inverter apparatus |
| JPS56156019A (en) * | 1980-05-06 | 1981-12-02 | Nobuyoshi Nakamura | Decoder converting binary pulse code signal into pulse duration modulation using both positive and negative polarities type pulse |
| JPS5937731A (ja) * | 1982-08-26 | 1984-03-01 | Sanyo Electric Co Ltd | デイジタル・アナログ変換器 |
| HU200041B (en) * | 1987-05-14 | 1990-03-28 | Bruss G Univ Im V I Leni | Current converter driving unit |
| US4914396A (en) * | 1987-09-21 | 1990-04-03 | Acme Electric Corporation | PWM waveform generator |
| US4882664A (en) * | 1988-06-08 | 1989-11-21 | Rane Corporation | Synchronous modulation circuit |
| US4897854A (en) * | 1989-02-24 | 1990-01-30 | General Instrument Corporation | Alternate pulse inversion encoding scheme for serial data transmission |
| JPH0313118A (ja) * | 1989-06-12 | 1991-01-22 | Matsushita Electric Ind Co Ltd | Ｐｗｍ信号出力回路 |
| JPH04105564A (ja) * | 1990-08-24 | 1992-04-07 | Toshiba Corp | パルス幅変調回路 |
| JPH0556656A (ja) * | 1991-08-27 | 1993-03-05 | Nippon Electric Ind Co Ltd | 基準クロツクを利用したデイジタル・デツドタイム回路 |
-
1997
- 1997-04-28 JP JP9111158A patent/JPH10303657A/ja active Pending
-
1998
- 1998-04-28 US US09/067,388 patent/US5994973A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301417B2 (en) | 2004-03-25 | 2007-11-27 | Digian Technology, Inc. | Pulse width modulation method and apparatus |
| JP2006129366A (ja) * | 2004-11-01 | 2006-05-18 | Texas Instr Japan Ltd | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 |
| CN102792586A (zh) * | 2010-03-11 | 2012-11-21 | 松下电器产业株式会社 | 数字放大器 |
| CN102792586B (zh) * | 2010-03-11 | 2015-08-12 | 松下电器产业株式会社 | 数字放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5994973A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994973A (en) | PWM driver | |
| US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
| EP0523306B1 (en) | Decimation filter for a sigma-delta converter and an analog-to-digital converter using the same | |
| JPH04371025A (ja) | Ａ／ｄ変換回路 | |
| JPH09252252A (ja) | Ｄ／ａ変換器 | |
| EP1318604A1 (en) | Digitally programmable converter for reducing the duty cycle range of a pulse-width modulation code | |
| JP3649874B2 (ja) | 分周回路 | |
| US4646321A (en) | Interpolation pulse duration modulated adder | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPH0722861A (ja) | パルス幅変調器 | |
| JPS5828786B2 (ja) | デイジタル映像信号をパルス幅変調またはパルス数変調された輝度制御信号に変換する装置 | |
| JPS60100830A (ja) | デジタル・アナログ変換装置 | |
| JP3895235B2 (ja) | クロック生成方法及び回路並びにａ／ｄ変換方法及び装置 | |
| JPS5845202B2 (ja) | ギジセイゲンハハツセイカイロ | |
| RU2050592C1 (ru) | Устройство для вычисления обратных тригонометрических функций arcsin x и arccos x | |
| KR100256242B1 (ko) | 펄스폭 변조형 디지틀/아날로그 변환기 | |
| JPH0983368A (ja) | Ｄ／ａ変換回路 | |
| JPH0964745A (ja) | 任意波形発生器 | |
| JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
| KR950005813B1 (ko) | 디지탈/아날로그 변환기 | |
| JP2000286682A (ja) | 三角波デジタルデータ発生回路 | |
| JPS593704B2 (ja) | 周期比較回路 | |
| JPH0677833A (ja) | ディジタル・アナログ変換器 | |
| JPS6324339B2 (ja) | ||
| JPH04200016A (ja) | ２重積分型ａｄ変換器 |