JPH10313333A - ファイバチャネル学習ブリッジ - Google Patents
ファイバチャネル学習ブリッジInfo
- Publication number
- JPH10313333A JPH10313333A JP10010702A JP1070298A JPH10313333A JP H10313333 A JPH10313333 A JP H10313333A JP 10010702 A JP10010702 A JP 10010702A JP 1070298 A JP1070298 A JP 1070298A JP H10313333 A JPH10313333 A JP H10313333A
- Authority
- JP
- Japan
- Prior art keywords
- local
- port
- segment
- loop
- opn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4637—Interconnected ring systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40084—Bus arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4341—Demultiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 ＡＮＳＩ標準のＸ３．２７２−１９９ｘ修正
版４．５と呼ばれるファイバチャネル調停ループ（ＦＣ
−ＡＬ）のシステム待ち時間を改良する。 【解決手段】 切り替え規則および競合解消規則を実行
する送信ポートおよび受信ポートと、転送テーブルを記
憶するメモリとを備え、ローカルループセグメントおよ
びリモートループセグメントに接続することができるハ
ーフブリッジと、切り替え接続、メモリに対するデータ
書き込み、メモリからのデータ読み出しおよび競合ＯＰ
Ｎプリミティブの先取りを制御して状態の遷移を制御す
る状態マシンとを備え、ハーフブリッジはフローの方向
やプリミティブのシーケンス等を監視してノードの位置
を学習し、学習規則にしたがって導出された結論に関す
るノードの位置を反映するデータをメモリの転送テーブ
ルに記録するファイバチャンネル学習ブリッジ。
版４．５と呼ばれるファイバチャネル調停ループ（ＦＣ
−ＡＬ）のシステム待ち時間を改良する。 【解決手段】 切り替え規則および競合解消規則を実行
する送信ポートおよび受信ポートと、転送テーブルを記
憶するメモリとを備え、ローカルループセグメントおよ
びリモートループセグメントに接続することができるハ
ーフブリッジと、切り替え接続、メモリに対するデータ
書き込み、メモリからのデータ読み出しおよび競合ＯＰ
Ｎプリミティブの先取りを制御して状態の遷移を制御す
る状態マシンとを備え、ハーフブリッジはフローの方向
やプリミティブのシーケンス等を監視してノードの位置
を学習し、学習規則にしたがって導出された結論に関す
るノードの位置を反映するデータをメモリの転送テーブ
ルに記録するファイバチャンネル学習ブリッジ。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＮＳＩ標準のＸ
３．２７２−１９９ｘ修正版４．５と呼ばれるファイバ
チャネル調停ループ（以下、ＦＣ−ＡＬと呼ぶ場合があ
る）の改良に関する。本発明は、ＦＣ−ＡＬ学習ブリッ
ジ（以下、単にハーフブリッジと呼ぶ）およびＦＣ−Ａ
Ｌ学習ブリッジ（以下、単にブリッジと呼ぶ）であり、
単一のパッケージとしてともに接続された２つのハーフ
ブリッジからなる。本発明を教示することによって、長
いまたは密度の高いＦＣ−ＡＬを多数の短いまたは密度
の低いループセグメントに分割することができ、 １）多数のＳＣＳＩイニシエータを備えるループ用また
は多数のネットワークノード用の多数のループセグメン
トにおいて、同時に会話を行うことができ、 ２）隣接するループセグメント間で会話を行う場合、長
い光ファイバケーブルに関連する待ち時間のような長い
待ち時間を避けることができる。
３．２７２−１９９ｘ修正版４．５と呼ばれるファイバ
チャネル調停ループ（以下、ＦＣ−ＡＬと呼ぶ場合があ
る）の改良に関する。本発明は、ＦＣ−ＡＬ学習ブリッ
ジ（以下、単にハーフブリッジと呼ぶ）およびＦＣ−Ａ
Ｌ学習ブリッジ（以下、単にブリッジと呼ぶ）であり、
単一のパッケージとしてともに接続された２つのハーフ
ブリッジからなる。本発明を教示することによって、長
いまたは密度の高いＦＣ−ＡＬを多数の短いまたは密度
の低いループセグメントに分割することができ、 １）多数のＳＣＳＩイニシエータを備えるループ用また
は多数のネットワークノード用の多数のループセグメン
トにおいて、同時に会話を行うことができ、 ２）隣接するループセグメント間で会話を行う場合、長
い光ファイバケーブルに関連する待ち時間のような長い
待ち時間を避けることができる。
【０００２】
【従来の技術】物理的ループのトラフィックは（ファイ
バまたは銅線のリンクの接続を含む）ループのすべての
ノードに流れるので、調停ループにおける待ち時間の２
つの主な原因は、 ａ）リンク長に起因するリンク伝搬待ち時間、 ｂ）ノードの待ち時間（最大で、６ファイバチャネル
（以下、ＦＣと呼ぶ）の４０ビットのワードまたは２４
０ビット）である。
バまたは銅線のリンクの接続を含む）ループのすべての
ノードに流れるので、調停ループにおける待ち時間の２
つの主な原因は、 ａ）リンク長に起因するリンク伝搬待ち時間、 ｂ）ノードの待ち時間（最大で、６ファイバチャネル
（以下、ＦＣと呼ぶ）の４０ビットのワードまたは２４
０ビット）である。
【０００３】これらの待ち時間は、ファイバチャネル調
停ループプロトコルにおいて上位層ＳＣＳＩプロトコル
を実行するようなアプリケーションの性能の劣化の主な
原因として示されてきた。
停ループプロトコルにおいて上位層ＳＣＳＩプロトコル
を実行するようなアプリケーションの性能の劣化の主な
原因として示されてきた。
【０００４】図１は、符号３で示される６ワードＦＩＦ
Ｏを有するＦＣ−ＡＬノードを示す。 ＦＣ−ＡＬノー
ドはＴＸポート１およびＲＸポート２を有する。ＦＣコ
ード化されていない８ビットの文字は、それぞれ、ファ
イバチャネル物理／信号通信インタフェース（ＦＣ−Ｐ
Ｈ）標準のＡＮＳＩ Ｘ３．２３０−１９９ｘと呼ばれ
る８ビット−１０ビットコード化によって直列リンクで
コード化されると、１０ビットに変換される。１つのＦ
Ｃワードにつき４文字がある。６ＦＣワードＦＩＦＯ
は、ＦＣワードがＲＸポート２に到達してからＴＸポー
ト１に再び変換されるまでの間の６ワード遅延の原因で
ある。
Ｏを有するＦＣ−ＡＬノードを示す。 ＦＣ−ＡＬノー
ドはＴＸポート１およびＲＸポート２を有する。ＦＣコ
ード化されていない８ビットの文字は、それぞれ、ファ
イバチャネル物理／信号通信インタフェース（ＦＣ−Ｐ
Ｈ）標準のＡＮＳＩ Ｘ３．２３０−１９９ｘと呼ばれ
る８ビット−１０ビットコード化によって直列リンクで
コード化されると、１０ビットに変換される。１つのＦ
Ｃワードにつき４文字がある。６ＦＣワードＦＩＦＯ
は、ＦＣワードがＲＸポート２に到達してからＴＸポー
ト１に再び変換されるまでの間の６ワード遅延の原因で
ある。
【０００５】図２は、データフレームとプリミティブの
関係を示す。プリミティブ（本明細書では、コマンドと
言う場合もある）はＦＣワードであり、ＦＣワードはイ
ンタフレーム空間を専有し、フロー制御およびループ管
理にとって特別な意味を持つ。
関係を示す。プリミティブ（本明細書では、コマンドと
言う場合もある）はＦＣワードであり、ＦＣワードはイ
ンタフレーム空間を専有し、フロー制御およびループ管
理にとって特別な意味を持つ。
【０００６】本発明に関連するプリミティブは図３に示
されている。ＡＲＢおよびＯＰＮプリミティブはアドレ
ス指定情報を含む。 ＡＲＢは、図３でＡＬ＿ＰＡとし
て示される調停ノードのアドレスを含む。 ＡＬ＿ＰＡ
の４番目の文字は複製される。ＯＰＮプリミティブは３
番目の文字に伝送先のノードアドレス（ＡＬ＿ＰＤ）を
含み、４番目の文字に伝送元のノードアドレス（ＡＬ＿
ＰＳ）を含む。充填ワードはＡＲＢプリミティブまたは
ＩＤＬＥプリミティブであり、ＦＣ−ＡＬノードによっ
て用いられ、ループ信号通信を行う。したがって、すべ
ての充填ワードはプリミティブであるが、すべてのプリ
ミティブが充填ワードである訳ではない。
されている。ＡＲＢおよびＯＰＮプリミティブはアドレ
ス指定情報を含む。 ＡＲＢは、図３でＡＬ＿ＰＡとし
て示される調停ノードのアドレスを含む。 ＡＬ＿ＰＡ
の４番目の文字は複製される。ＯＰＮプリミティブは３
番目の文字に伝送先のノードアドレス（ＡＬ＿ＰＤ）を
含み、４番目の文字に伝送元のノードアドレス（ＡＬ＿
ＰＳ）を含む。充填ワードはＡＲＢプリミティブまたは
ＩＤＬＥプリミティブであり、ＦＣ−ＡＬノードによっ
て用いられ、ループ信号通信を行う。したがって、すべ
ての充填ワードはプリミティブであるが、すべてのプリ
ミティブが充填ワードである訳ではない。
【０００７】図４は、従来技術の加速されていない構造
を有する４ノードファイバチャネル調停ループを示す。
あるノードの出力は次のノードの入力等に接続されてい
る。ノードの待ち時間（各ノードにつき６ワードの遅
延）とノード間リンクの伝搬遅延との総和は「システム
待ち時間」と呼ばれる。
を有する４ノードファイバチャネル調停ループを示す。
あるノードの出力は次のノードの入力等に接続されてい
る。ノードの待ち時間（各ノードにつき６ワードの遅
延）とノード間リンクの伝搬遅延との総和は「システム
待ち時間」と呼ばれる。
【０００８】図５は「ループ保有」を示し、「ループ保
有」はハンドシェイクプロトコル（プロトコルは通信の
ために用いる１組の規則である）であり、ハンドシェイ
クプロトコルはトラフィックを決定し、トラフィックは
ノード間で発生し、ＦＣ−ＡＬの制御を行うことによっ
て２つのノードが通信を行うとともに、トラフィックは
これらの２つのノードがループを破棄する前に発生し、
他のノードは通信を行うことができる。換言すれば、ル
ープ保有プロトコルを実行して、伝送元ノードおよび伝
送先ノードはデータ転送動作専用のループを獲得するこ
とができる。各ノードは優先順位を有し、調停と呼ばれ
る処理を行うとき、この優先順位を用いる。調停とは、
ループ制御を同時に要求する２つ以上のノードのうちど
ちらがループ制御を獲得するかどうかを決定する処理で
ある。図５に示されるループ保有プロトコルにおいて、
調停が行われ、次に、開プリミティブ（以下、ＯＰＮプ
リミティブまたは単にＯＰＮと呼ぶ）が行われ、ＯＰＮ
プリミティブは勝者側ノードによって伝送される。ＯＰ
Ｎプリミティブは特定のノード（伝送先ノード）にアド
レス指定され、伝送先ノードは、データ受信の準備がで
きると、ＲＲＤＹプリミティブを返送する。ＯＰＮを発
信した伝送元ノードがＲＲＤＹを受信し、次に、１つ以
上のデータフレームを伝送元ノードから伝送先ノードに
送信する。データ転送を行った後、閉プリミティブ（以
下、ＣＬＳプリミティブまたは単にＣＬＳと呼ぶ）を送
信し、どちらかのノードはＣＬＳプリミティブを送信す
ることができる。伝送元ノードは、ＣＬＳを伝送元ノー
ドから受信すると（または、ＣＬＳを伝送先ノードに送
信すると）、ループ制御を破棄する。
有」はハンドシェイクプロトコル（プロトコルは通信の
ために用いる１組の規則である）であり、ハンドシェイ
クプロトコルはトラフィックを決定し、トラフィックは
ノード間で発生し、ＦＣ−ＡＬの制御を行うことによっ
て２つのノードが通信を行うとともに、トラフィックは
これらの２つのノードがループを破棄する前に発生し、
他のノードは通信を行うことができる。換言すれば、ル
ープ保有プロトコルを実行して、伝送元ノードおよび伝
送先ノードはデータ転送動作専用のループを獲得するこ
とができる。各ノードは優先順位を有し、調停と呼ばれ
る処理を行うとき、この優先順位を用いる。調停とは、
ループ制御を同時に要求する２つ以上のノードのうちど
ちらがループ制御を獲得するかどうかを決定する処理で
ある。図５に示されるループ保有プロトコルにおいて、
調停が行われ、次に、開プリミティブ（以下、ＯＰＮプ
リミティブまたは単にＯＰＮと呼ぶ）が行われ、ＯＰＮ
プリミティブは勝者側ノードによって伝送される。ＯＰ
Ｎプリミティブは特定のノード（伝送先ノード）にアド
レス指定され、伝送先ノードは、データ受信の準備がで
きると、ＲＲＤＹプリミティブを返送する。ＯＰＮを発
信した伝送元ノードがＲＲＤＹを受信し、次に、１つ以
上のデータフレームを伝送元ノードから伝送先ノードに
送信する。データ転送を行った後、閉プリミティブ（以
下、ＣＬＳプリミティブまたは単にＣＬＳと呼ぶ）を送
信し、どちらかのノードはＣＬＳプリミティブを送信す
ることができる。伝送元ノードは、ＣＬＳを伝送元ノー
ドから受信すると（または、ＣＬＳを伝送先ノードに送
信すると）、ループ制御を破棄する。
【０００９】
【発明が解決しようとする課題および手段】本発明の教
示によると、２つのハーフブリッジからなり、ローカル
ＦＣ−ＡＬをリモートＦＣ−ＡＬに接続し、ある状況下
でブリッジによって接続されている２つのローカルＦＣ
−ＡＬで会話を同時に行うことができるＦＣブリッジが
提供される。ハーフブリッジは、それぞれ、ローカルリ
ターンＦＣ−ＡＬセグメントおよびローカルＦＣ−ＡＬ
ループセグメントに接続されている。ハーフブリッジは
ローカルＯＰＮの伝送先アドレスを調べ、伝送先ノード
がローカルＦＣ−ＡＬセグメントにある場合、ハーフブ
リッジはローカルリターンＦＣ−ＡＬセグメントをロー
カルＦＣ−ＡＬループセグメントに接続し、完全なＦＣ
−ＡＬを形成することによって、リモートハーフブリッ
ジを迂回する。
示によると、２つのハーフブリッジからなり、ローカル
ＦＣ−ＡＬをリモートＦＣ−ＡＬに接続し、ある状況下
でブリッジによって接続されている２つのローカルＦＣ
−ＡＬで会話を同時に行うことができるＦＣブリッジが
提供される。ハーフブリッジは、それぞれ、ローカルリ
ターンＦＣ−ＡＬセグメントおよびローカルＦＣ−ＡＬ
ループセグメントに接続されている。ハーフブリッジは
ローカルＯＰＮの伝送先アドレスを調べ、伝送先ノード
がローカルＦＣ−ＡＬセグメントにある場合、ハーフブ
リッジはローカルリターンＦＣ−ＡＬセグメントをロー
カルＦＣ−ＡＬループセグメントに接続し、完全なＦＣ
−ＡＬを形成することによって、リモートハーフブリッ
ジを迂回する。
【００１０】ブリッジは学習ブリッジであり、ブランク
テーブルで開始され、ブランクテーブルはブリッジ内部
の接続を行い、ローカルＦＣ−ＡＬおよびリモートＦＣ
−ＡＬはともに１つの大きな加速されていないＦＣ−Ａ
Ｌとして接続される。ブリッジはループトラフィックを
監視し、ＯＰＮプリミティブの伝送先アドレスを用いて
テーブルの構築を開始し、ＯＰＮプリミティブは種々の
ループを横切る。テーブルの構築は、到着するプリミテ
ィブの種類、これらのプリミティブがどのループセグメ
ントから到着するか、プリミティブの到着順から各ＯＰ
Ｎプリミティブに伝送先アドレスを有するノードの位置
を推断することによって行われ、テーブルの構築および
ブリッジの動作は、以下に示す所定の切り替えおよび状
態遷移の規則にしたがって１つ以上の状態マシンによっ
て制御される。
テーブルで開始され、ブランクテーブルはブリッジ内部
の接続を行い、ローカルＦＣ−ＡＬおよびリモートＦＣ
−ＡＬはともに１つの大きな加速されていないＦＣ−Ａ
Ｌとして接続される。ブリッジはループトラフィックを
監視し、ＯＰＮプリミティブの伝送先アドレスを用いて
テーブルの構築を開始し、ＯＰＮプリミティブは種々の
ループを横切る。テーブルの構築は、到着するプリミテ
ィブの種類、これらのプリミティブがどのループセグメ
ントから到着するか、プリミティブの到着順から各ＯＰ
Ｎプリミティブに伝送先アドレスを有するノードの位置
を推断することによって行われ、テーブルの構築および
ブリッジの動作は、以下に示す所定の切り替えおよび状
態遷移の規則にしたがって１つ以上の状態マシンによっ
て制御される。
【００１１】より正確には、ファイバチャネル調停ルー
プの動作を加速する学習ブリッジは、本発明の教示によ
って形成することができる。学習ブリッジは第１および
第２のローカルループセグメントを選択的に接続し、あ
る状況では１つのファイバチャネル調停ループを形成
し、他の状況では２つの分離独立して機能するファイバ
チャネル調停ループを形成する。
プの動作を加速する学習ブリッジは、本発明の教示によ
って形成することができる。学習ブリッジは第１および
第２のローカルループセグメントを選択的に接続し、あ
る状況では１つのファイバチャネル調停ループを形成
し、他の状況では２つの分離独立して機能するファイバ
チャネル調停ループを形成する。
【００１２】フル学習ブリッジは、第１のローカルルー
プセグメントに接続された第１のハーフブリッジと、第
１のハーフブリッジに接続されるとともに第２のローカ
ルループセグメントに接続された第２のハーフブリッジ
とからなる。ハーフブリッジは、それぞれ、ローカルリ
ターンセグメントを有し、ローカルリターンセグメント
はハーフブリッジによって切り替えられ、ローカルルー
プセグメントに接続され、ローカルループセグメントは
そのハーフブリッジに接続され、各ローカルループセグ
メントを完全なファイバチャネル調停ループに変換す
る。ローカルループセグメントは、それぞれ、１つ以上
のノードを有し、各ノードは独自のアドレスを有し、そ
のアドレスは、データがそのノードに送信されている場
合は伝送先アドレスであり、データがそのノードから他
のノードに送信されている場合は伝送元アドレスであ
る。学習ブリッジは切り替え手段を有し、この切り替え
手段は、ＯＰＮプリミティブ、ＲＲＤＹプリミティブお
よびＣＬＳプリミティブを監視することによって第１お
よび第２のローカルループセグメントのノードの伝送先
アドレスの位置を学習し、ＯＰＮ、ＲＲＤＹおよびＣＬ
Ｓプリミティブはブリッジに接続された第１および第２
のローカルループセグメントの間で伝搬するとともに、
位置を学習された各伝送先アドレスが第１のローカルル
ープセグメントまたは第２のローカルループセグメント
のノードに関連するかどうかを示すメモリに記憶された
転送テーブルにデータを記録する。切り替え手段は、上
記第１および第２のローカルループセグメントのプリミ
ティブトラフィックを調べるとともに、ローカルリター
ンセグメントを適宜切り替えることによって、伝送元ノ
ードの位置について結論を出し、トランザクションの伝
送元アドレスおよび伝送先アドレスを有するノードがと
もに第１のローカルループセグメントにある場合、第１
のローカルループセグメントを完全なファイバチャネル
調停ループにする。同様に、切り替え手段は、ハーフブ
リッジの内部で上記ローカルリターンセグメントを適宜
切り替え、トランザクションに含まれるノードの伝送元
アドレスおよび伝送先アドレスがともに第１のローカル
ループセグメントにある場合、上記第２のローカルルー
プセグメントを完全なファイバチャネル調停ループにす
る。
プセグメントに接続された第１のハーフブリッジと、第
１のハーフブリッジに接続されるとともに第２のローカ
ルループセグメントに接続された第２のハーフブリッジ
とからなる。ハーフブリッジは、それぞれ、ローカルリ
ターンセグメントを有し、ローカルリターンセグメント
はハーフブリッジによって切り替えられ、ローカルルー
プセグメントに接続され、ローカルループセグメントは
そのハーフブリッジに接続され、各ローカルループセグ
メントを完全なファイバチャネル調停ループに変換す
る。ローカルループセグメントは、それぞれ、１つ以上
のノードを有し、各ノードは独自のアドレスを有し、そ
のアドレスは、データがそのノードに送信されている場
合は伝送先アドレスであり、データがそのノードから他
のノードに送信されている場合は伝送元アドレスであ
る。学習ブリッジは切り替え手段を有し、この切り替え
手段は、ＯＰＮプリミティブ、ＲＲＤＹプリミティブお
よびＣＬＳプリミティブを監視することによって第１お
よび第２のローカルループセグメントのノードの伝送先
アドレスの位置を学習し、ＯＰＮ、ＲＲＤＹおよびＣＬ
Ｓプリミティブはブリッジに接続された第１および第２
のローカルループセグメントの間で伝搬するとともに、
位置を学習された各伝送先アドレスが第１のローカルル
ープセグメントまたは第２のローカルループセグメント
のノードに関連するかどうかを示すメモリに記憶された
転送テーブルにデータを記録する。切り替え手段は、上
記第１および第２のローカルループセグメントのプリミ
ティブトラフィックを調べるとともに、ローカルリター
ンセグメントを適宜切り替えることによって、伝送元ノ
ードの位置について結論を出し、トランザクションの伝
送元アドレスおよび伝送先アドレスを有するノードがと
もに第１のローカルループセグメントにある場合、第１
のローカルループセグメントを完全なファイバチャネル
調停ループにする。同様に、切り替え手段は、ハーフブ
リッジの内部で上記ローカルリターンセグメントを適宜
切り替え、トランザクションに含まれるノードの伝送元
アドレスおよび伝送先アドレスがともに第１のローカル
ループセグメントにある場合、上記第２のローカルルー
プセグメントを完全なファイバチャネル調停ループにす
る。
【００１３】２つのループセグメントはブリッジ環境に
おいて同時にトランザクションを有することができるの
で、ループセグメントのどちらか一方または両方で、ま
た、同時に、伝送先ノードがローカルかリモートかに関
わらず、独立して調停に勝つことができる。調停処理は
ＡＲＢプリミティブの伝送先アドレスと通信を行わない
ので、ＦＣ−ＡＬ通信の調停段階において先取り判定を
行うことができない。先取りは、両方のループセグメン
トにおいて調停に勝ったときに行われ、次に、ＯＰＮを
競争させる。競争は、先取りが必要であると見なされる
以下の６つの場合のいずれかにおいて決められる。ロー
カルおよびリモートループにおける同時調停（以下、左
側および右側ループセグメントと呼ぶ場合がある）に勝
った場合に先取りを行わない場合のみ、伝送先ノードは
ともにローカルである、すなわち、伝送先ノードを開放
しようとする伝送元ノードと同じループセグメントにあ
り、ＯＰＮトラフィックはブリッジを横切らない。した
がって、ブリッジは最良に構成され、ノード間のトラフ
ィックの大多数はローカルの状態で、ブリッジを横切る
必要がないので、リモートループおよびローカルループ
のそれぞれにおいて同時トラフィックの能力を最大限に
利用する。
おいて同時にトランザクションを有することができるの
で、ループセグメントのどちらか一方または両方で、ま
た、同時に、伝送先ノードがローカルかリモートかに関
わらず、独立して調停に勝つことができる。調停処理は
ＡＲＢプリミティブの伝送先アドレスと通信を行わない
ので、ＦＣ−ＡＬ通信の調停段階において先取り判定を
行うことができない。先取りは、両方のループセグメン
トにおいて調停に勝ったときに行われ、次に、ＯＰＮを
競争させる。競争は、先取りが必要であると見なされる
以下の６つの場合のいずれかにおいて決められる。ロー
カルおよびリモートループにおける同時調停（以下、左
側および右側ループセグメントと呼ぶ場合がある）に勝
った場合に先取りを行わない場合のみ、伝送先ノードは
ともにローカルである、すなわち、伝送先ノードを開放
しようとする伝送元ノードと同じループセグメントにあ
り、ＯＰＮトラフィックはブリッジを横切らない。した
がって、ブリッジは最良に構成され、ノード間のトラフ
ィックの大多数はローカルの状態で、ブリッジを横切る
必要がないので、リモートループおよびローカルループ
のそれぞれにおいて同時トラフィックの能力を最大限に
利用する。
【００１４】特定の規則を用い、ハーフブリッジに到着
するＯＰＮの競争処理を行う。先取りがＦＣ−ＡＬブリ
ッジのトップレベルにおいて必要な場合がいくつかあ
る。すべての場合について、左側ハーフブリッジに関連
するローカルＯＰＮおよびリモートＯＰＮを用いて以下
に説明するが、同様の場合および先取り処理は右側ハー
フブリッジでも行われる。
するＯＰＮの競争処理を行う。先取りがＦＣ−ＡＬブリ
ッジのトップレベルにおいて必要な場合がいくつかあ
る。すべての場合について、左側ハーフブリッジに関連
するローカルＯＰＮおよびリモートＯＰＮを用いて以下
に説明するが、同様の場合および先取り処理は右側ハー
フブリッジでも行われる。
【００１５】
好適なハーフブリッジ、ＴＸポートおよびＲＸポートの
構造 図６を参照すると、ハーフブリッジの好適な実施の形態
のブロック図が示されている。図６の実施の形態におい
て、ＲＸポート１００はメモリのすべての設定および再
設定を行う。これは図７の実施の形態とは異なり、図７
では、ＴＸポートが論理１に対する転送テーブルメモリ
の位置を設定し、ＲＸポートが、システムの初期化時ま
たはＬＩＰ初期化プリミティブの受信時に論理０に対す
る転送テーブルメモリの位置を再設定する。図７の実施
の形態と同様に、ＬＩＰプリミティブによって、ＲＸポ
ート１００およびＴＸポート１０２はデフォルト接続１
−２および２−３をそれぞれ仮定する。図６の実施の形
態において、図７の構成要素と同様の符号が付された構
成要素は同一であり、ともに同一の目的に用いられる。
構造 図６を参照すると、ハーフブリッジの好適な実施の形態
のブロック図が示されている。図６の実施の形態におい
て、ＲＸポート１００はメモリのすべての設定および再
設定を行う。これは図７の実施の形態とは異なり、図７
では、ＴＸポートが論理１に対する転送テーブルメモリ
の位置を設定し、ＲＸポートが、システムの初期化時ま
たはＬＩＰ初期化プリミティブの受信時に論理０に対す
る転送テーブルメモリの位置を再設定する。図７の実施
の形態と同様に、ＬＩＰプリミティブによって、ＲＸポ
ート１００およびＴＸポート１０２はデフォルト接続１
−２および２−３をそれぞれ仮定する。図６の実施の形
態において、図７の構成要素と同様の符号が付された構
成要素は同一であり、ともに同一の目的に用いられる。
【００１６】図７と同様に、好適なハーフブリッジはＴ
Ｘポート１０２およびＲＸポート１００からなり、ＴＸ
ポート１０２およびＲＸポート１００はローカルセグメ
ントリターン６０によって接続されるとともに、メモリ
７８に接続され、メモリ７８は、ノードの位置がローカ
ルまたはリモートであると学習されるにつれて、各ＦＣ
−ＡＬノードアドレスの位置データを記憶する。図６の
ハーフブリッジは比較器４０２を備え、比較器４０２は
ＯＰＮの伝送元アドレスと伝送先アドレスを比較し、Ｏ
ＰＮ状態を同時に解消する機能を有する。これらの回路
のすべては複数の異なる制御信号によって互いに接続さ
れ、各回路の機能および動作状態は、ＴＸポートおよび
ＲＸポートが行う切り替え動作および学習動作を説明す
るフローチャートを検討するうちに明らかになる。
Ｘポート１０２およびＲＸポート１００からなり、ＴＸ
ポート１０２およびＲＸポート１００はローカルセグメ
ントリターン６０によって接続されるとともに、メモリ
７８に接続され、メモリ７８は、ノードの位置がローカ
ルまたはリモートであると学習されるにつれて、各ＦＣ
−ＡＬノードアドレスの位置データを記憶する。図６の
ハーフブリッジは比較器４０２を備え、比較器４０２は
ＯＰＮの伝送元アドレスと伝送先アドレスを比較し、Ｏ
ＰＮ状態を同時に解消する機能を有する。これらの回路
のすべては複数の異なる制御信号によって互いに接続さ
れ、各回路の機能および動作状態は、ＴＸポートおよび
ＲＸポートが行う切り替え動作および学習動作を説明す
るフローチャートを検討するうちに明らかになる。
【００１７】図７は、ハーフブリッジのＴＸポート１０
２の好適な内部構成のブロック図である。ＴＸポート
は、切り替え／同時ＯＰＮ解消規則を実行し、ＲＲＤＹ
をカウントし、スイッチ６０８および挿入／置換／削除
ＦＩＦＯ回路６１０を制御する論理を供給し、フローチ
ャートに詳細に示される動作を行う機能を有する状態マ
シン６０２（プログラミングされたマイクロプロセッサ
でもよい）と、ＯＰＮの伝送元アドレスおよび伝送先ア
ドレスを記憶し、１６進法のＦ７またはＦ８を半２重方
式ＯＰＮのいずれかの伝送元アドレスフィールドに自動
的に代入する機能を有するＡＬ＿ＰＡラッチ２０２と、
リモートハーフブリッジからピン２に到着するプリミテ
ィブを認識し、状態マシン６０２に通知する機能を有す
るリモート復号回路６０４と、ローカルバイパスを経て
ピン１に到着するプリミティブを認識し、状態マシン６
０２に通知する機能を有するローカル復号回路６０６
と、リモートハーフブリッジからピン２またはローカル
バイパスを経てピン１に到着するプリミティブおよびデ
ータがピン３に接続されたローカルループセグメント５
２に至るように経路決定を制御するスイッチ６０８と、
同時ＯＰＮ状態が解消されるまでＯＰＮおよび立ち下が
りＲＲＤＹを遮断し、勝者側ＯＰＮの再生および転送を
行い、ＯＰＮの立ち下がりであるＲＲＤＹの再生および
転送を行い、先取りＣＬＳの生成および送信を行い、Ａ
ＲＢ（０）のような充填ワードを生成してローカルルー
プの制御のため調停を行い、調停処理時に入来充填ワー
ドに対してＡＲＢ（０）の置換を行うか、または、ＴＸ
ポートが調停を行わない場合は充填ワードを変更しない
まま転送し、入来データフレームおよびプリミティブが
変化しないまま通過する透過モードに入る機能を有する
挿入／置換／削除ＦＩＦＯ回路６１０と、を備える。
２の好適な内部構成のブロック図である。ＴＸポート
は、切り替え／同時ＯＰＮ解消規則を実行し、ＲＲＤＹ
をカウントし、スイッチ６０８および挿入／置換／削除
ＦＩＦＯ回路６１０を制御する論理を供給し、フローチ
ャートに詳細に示される動作を行う機能を有する状態マ
シン６０２（プログラミングされたマイクロプロセッサ
でもよい）と、ＯＰＮの伝送元アドレスおよび伝送先ア
ドレスを記憶し、１６進法のＦ７またはＦ８を半２重方
式ＯＰＮのいずれかの伝送元アドレスフィールドに自動
的に代入する機能を有するＡＬ＿ＰＡラッチ２０２と、
リモートハーフブリッジからピン２に到着するプリミテ
ィブを認識し、状態マシン６０２に通知する機能を有す
るリモート復号回路６０４と、ローカルバイパスを経て
ピン１に到着するプリミティブを認識し、状態マシン６
０２に通知する機能を有するローカル復号回路６０６
と、リモートハーフブリッジからピン２またはローカル
バイパスを経てピン１に到着するプリミティブおよびデ
ータがピン３に接続されたローカルループセグメント５
２に至るように経路決定を制御するスイッチ６０８と、
同時ＯＰＮ状態が解消されるまでＯＰＮおよび立ち下が
りＲＲＤＹを遮断し、勝者側ＯＰＮの再生および転送を
行い、ＯＰＮの立ち下がりであるＲＲＤＹの再生および
転送を行い、先取りＣＬＳの生成および送信を行い、Ａ
ＲＢ（０）のような充填ワードを生成してローカルルー
プの制御のため調停を行い、調停処理時に入来充填ワー
ドに対してＡＲＢ（０）の置換を行うか、または、ＴＸ
ポートが調停を行わない場合は充填ワードを変更しない
まま転送し、入来データフレームおよびプリミティブが
変化しないまま通過する透過モードに入る機能を有する
挿入／置換／削除ＦＩＦＯ回路６１０と、を備える。
【００１８】図８は、ＲＸポート１００の好適な構造の
ブロック図である。ＲＸポートは、メモリ７８、スイッ
チ６１４および挿入／置換ＦＩＦＯ回路６１６を制御す
るとともに種々の制御信号を送受信し、以下に詳細に示
す切り替え、学習および同時ＯＰＮ解消規則を実行する
機能を有する状態マシン６１２（プログラミングされた
マイクロプロセッサでもよい）と、ローカルループセグ
メント５２から入来するローカルＯＰＮの伝送元アドレ
スおよび伝送先アドレスをラッチするとともに、ＯＰＮ
が生成された場合、ＡＬ＿ＰＡアドレスをバス２０１を
介して挿入／置換／削除ＦＩＦＯ回路のデータ入力に供
給するＡＬ＿ＰＡラッチ２００と、ローカルループセグ
メント５２に到着する種々のプリミティブを認識して状
態マシンに通知するとともに、半２重方式ＯＰＮの到着
時を認識することによって、状態マシンがラッチ２００
で半２重方式ＯＰＮを擬似全２重方式ＯＰＮに変換する
機能を有する復号回路６２０と、起こり得る先取り状態
が解消されるまでＯＰＮおよび立ち下がりＲＲＤＹを遮
断し、状態マシン６１２の制御下で、ＯＰＮ、先取りＣ
ＬＳおよびＲＲＤＹを生成するとともにピン２を介して
リモートハーフブリッジに送信し、入来データフレーム
およびプリミティブが変化せずに通過する透過モードに
入る機能を有する挿入／置換ＦＩＦＯ回路６１６と、ピ
ン１に入来するプリミティブ、データおよび挿入／置換
ＦＩＦＯ回路６１６が生成するプリミティブの経路をピ
ン２でリモートハーフブリッジに送るか、ピン３でロー
カルバイパスに送るかに決定する機能を有するスイッチ
６１４と、を備える。
ブロック図である。ＲＸポートは、メモリ７８、スイッ
チ６１４および挿入／置換ＦＩＦＯ回路６１６を制御す
るとともに種々の制御信号を送受信し、以下に詳細に示
す切り替え、学習および同時ＯＰＮ解消規則を実行する
機能を有する状態マシン６１２（プログラミングされた
マイクロプロセッサでもよい）と、ローカルループセグ
メント５２から入来するローカルＯＰＮの伝送元アドレ
スおよび伝送先アドレスをラッチするとともに、ＯＰＮ
が生成された場合、ＡＬ＿ＰＡアドレスをバス２０１を
介して挿入／置換／削除ＦＩＦＯ回路のデータ入力に供
給するＡＬ＿ＰＡラッチ２００と、ローカルループセグ
メント５２に到着する種々のプリミティブを認識して状
態マシンに通知するとともに、半２重方式ＯＰＮの到着
時を認識することによって、状態マシンがラッチ２００
で半２重方式ＯＰＮを擬似全２重方式ＯＰＮに変換する
機能を有する復号回路６２０と、起こり得る先取り状態
が解消されるまでＯＰＮおよび立ち下がりＲＲＤＹを遮
断し、状態マシン６１２の制御下で、ＯＰＮ、先取りＣ
ＬＳおよびＲＲＤＹを生成するとともにピン２を介して
リモートハーフブリッジに送信し、入来データフレーム
およびプリミティブが変化せずに通過する透過モードに
入る機能を有する挿入／置換ＦＩＦＯ回路６１６と、ピ
ン１に入来するプリミティブ、データおよび挿入／置換
ＦＩＦＯ回路６１６が生成するプリミティブの経路をピ
ン２でリモートハーフブリッジに送るか、ピン３でロー
カルバイパスに送るかに決定する機能を有するスイッチ
６１４と、を備える。
【００１９】ハーフブリッジの好適な実施の形態の詳細
な動作を検討する前に、ハーフブリッジ処理のフローチ
ャートについて検討するため、フルブリッジの動作につ
いて簡単に検討する。
な動作を検討する前に、ハーフブリッジ処理のフローチ
ャートについて検討するため、フルブリッジの動作につ
いて簡単に検討する。
【００２０】フルブリッジの動作 図２０は、図６の実施の形態に係る２つのハーフブリッ
ジを用いて形成されたフルブリッジを示す。このフルブ
リッジは２つのハーフブリッジからなり、２つのハーフ
ブリッジは図６のハーフブリッジの構造を有し、図９〜
図１９のフローチャートで詳細に説明されるように機能
する。
ジを用いて形成されたフルブリッジを示す。このフルブ
リッジは２つのハーフブリッジからなり、２つのハーフ
ブリッジは図６のハーフブリッジの構造を有し、図９〜
図１９のフローチャートで詳細に説明されるように機能
する。
【００２１】図２０のブリッジにおいて、どちらかのハ
ーフブリッジのＴＸポートの端末２に到着するトラフィ
ックは最小限に抑えられている。換言すれば、学習処理
後、一方のハーフブリッジに接続されたローカルセグメ
ントではなく、ノードに向かうＯＰＮだけが他方のハー
フブリッジに転送される。例えば、図２０の実施の形態
では、伝送元ノードがノード１５３であるとともに、伝
送先ノードがノード１５５である場合、これらの２つの
ノード間を伝わるすべてのデータフレームはローカルリ
ターンセグメント６０Ｂを横切って分流し、決して左側
ハーフブリッジ１６１に到達しない。同様に、伝送元ノ
ードがノード１０４であるとともに、伝送先ノードがノ
ード１０６である場合、これらのノード間を伝わるすべ
てのデータフレームはローカルリターンセグメント６０
Ａを横切って分流し、決して右側ハーフブリッジ１６３
に到達しない。この構造の利点は、同時会話がある会話
はノード１５３および１５５間で、別の同時会話はノー
ド１０４および１０６間で同時に行えることである。し
かしながら、伝送元ノードが１５３で、伝送先ノードが
１０６の場合、ノード１５３からのＯＰＮプリミティブ
は、上記切り替え規則にしたがって、線路５４ＢでＲＸ
ポート１００Ｂの端末２からＴＸポート１０２Ａの端末
２に転送される。ＴＸポート１０２ＡがＡＲＢ（０）を
用いて調停を行った後、ＯＰＮは伝送先ノード１０６に
伝搬し、伝送先ノード１０６はＲＲＤＹまたはＣＬＳプ
リミティブで応答する。応答プリミティブはＲＸポート
１００Ａの端末１に到着し、１−２接続および線路５４
Ａを介してＲＸポート１００Ａの端末２からＴＸポート
１０２Ｂの端末２に転送され、ＴＸポート１０２Ｂで、
応答プリミティブは伝送元ノード１５３に伝搬する。
ーフブリッジのＴＸポートの端末２に到着するトラフィ
ックは最小限に抑えられている。換言すれば、学習処理
後、一方のハーフブリッジに接続されたローカルセグメ
ントではなく、ノードに向かうＯＰＮだけが他方のハー
フブリッジに転送される。例えば、図２０の実施の形態
では、伝送元ノードがノード１５３であるとともに、伝
送先ノードがノード１５５である場合、これらの２つの
ノード間を伝わるすべてのデータフレームはローカルリ
ターンセグメント６０Ｂを横切って分流し、決して左側
ハーフブリッジ１６１に到達しない。同様に、伝送元ノ
ードがノード１０４であるとともに、伝送先ノードがノ
ード１０６である場合、これらのノード間を伝わるすべ
てのデータフレームはローカルリターンセグメント６０
Ａを横切って分流し、決して右側ハーフブリッジ１６３
に到達しない。この構造の利点は、同時会話がある会話
はノード１５３および１５５間で、別の同時会話はノー
ド１０４および１０６間で同時に行えることである。し
かしながら、伝送元ノードが１５３で、伝送先ノードが
１０６の場合、ノード１５３からのＯＰＮプリミティブ
は、上記切り替え規則にしたがって、線路５４ＢでＲＸ
ポート１００Ｂの端末２からＴＸポート１０２Ａの端末
２に転送される。ＴＸポート１０２ＡがＡＲＢ（０）を
用いて調停を行った後、ＯＰＮは伝送先ノード１０６に
伝搬し、伝送先ノード１０６はＲＲＤＹまたはＣＬＳプ
リミティブで応答する。応答プリミティブはＲＸポート
１００Ａの端末１に到着し、１−２接続および線路５４
Ａを介してＲＸポート１００Ａの端末２からＴＸポート
１０２Ｂの端末２に転送され、ＴＸポート１０２Ｂで、
応答プリミティブは伝送元ノード１５３に伝搬する。
【００２２】同様に、図２１に示されるように、２つの
ハーフブリッジを用いて、物理的に長距離離れている２
つのノードグループを接続することができる。２つのハ
ーフブリッジ６６および６８は、図６の設計または本発
明の教示の範囲内の他の設計を有することができる。２
つのハーフブリッジは長い光ファイバセグメント７０お
よび７２によって互いに接続されている。光ファイバケ
ーブルを通過する光速はおよそ５ｎｓ／ｍなので、２つ
のループセグメント間の２００ｍの全２重方式リンク線
ファイバ７０および７２は、短いリンクにおいて、５−
９×（２×２００）＝２μ秒の待ち時間が追加され、こ
の追加待ち時間はリンクの９ノード（ＦＣワード当たり
４０ビット、ノード当たり６ＦＣワード、１．０６２５
Ｇｂ／秒の速度でビット当たり９４１ピコ秒）に等し
い。従来のループの場合、すべての転送によってこのよ
うな追加的９ノードに等しい遅延が生じる。追加的な２
００ｍの光ファイバリンクを用いる場合、追加的遅延が
生じる。例えば、２つの２００ｍリンクの場合は追加的
遅延が１８ノードに等しく、３つのリンクの場合は追加
的遅延が２７ノードに等しい。図９に示されるようなブ
リッジセグメントにおいて、ブリッジを横切って流れる
トラフィックはこれらの遅延を引き起こす。
ハーフブリッジを用いて、物理的に長距離離れている２
つのノードグループを接続することができる。２つのハ
ーフブリッジ６６および６８は、図６の設計または本発
明の教示の範囲内の他の設計を有することができる。２
つのハーフブリッジは長い光ファイバセグメント７０お
よび７２によって互いに接続されている。光ファイバケ
ーブルを通過する光速はおよそ５ｎｓ／ｍなので、２つ
のループセグメント間の２００ｍの全２重方式リンク線
ファイバ７０および７２は、短いリンクにおいて、５−
９×（２×２００）＝２μ秒の待ち時間が追加され、こ
の追加待ち時間はリンクの９ノード（ＦＣワード当たり
４０ビット、ノード当たり６ＦＣワード、１．０６２５
Ｇｂ／秒の速度でビット当たり９４１ピコ秒）に等し
い。従来のループの場合、すべての転送によってこのよ
うな追加的９ノードに等しい遅延が生じる。追加的な２
００ｍの光ファイバリンクを用いる場合、追加的遅延が
生じる。例えば、２つの２００ｍリンクの場合は追加的
遅延が１８ノードに等しく、３つのリンクの場合は追加
的遅延が２７ノードに等しい。図９に示されるようなブ
リッジセグメントにおいて、ブリッジを横切って流れる
トラフィックはこれらの遅延を引き起こす。
【００２３】図６に示されるハーフブリッジの実施の形
態および図７および図８に示されるＴＸポート、ＲＸポ
ートの動作について、図９〜図１９からなる図９以下の
フローチャートを参照しながら説明する。
態および図７および図８に示されるＴＸポート、ＲＸポ
ートの動作について、図９〜図１９からなる図９以下の
フローチャートを参照しながら説明する。
【００２４】同時半２重方式ＯＰＮには、同時ＯＰＮ解
消に関する困難な問題がある。その理由は、１つの半２
重方式ＯＰＮは２つの伝送先アドレスを有するが伝送元
アドレスを持たないのでアドレスが同一のＯＰＮ（同一
の伝送元アドレスおよび伝送先アドレス）か否かについ
て曖昧なので、以下に示す通常の先取り規則は機能しな
いからである。これは以下のように解消される。まず、
あるハーフブリッジから別のハーフブリッジに転送され
る半２重方式ＯＰＮが存在しないように規則を決める。
その代わり、ＲＸポートで受信した半２重方式ＯＰＮを
認識し、半２重方式ＯＰＮが以下のようにラッチ２００
に記憶されるとき、半２重方式ＯＰＮを自動的に擬似全
２重方式ＯＰＮに変換する。伝送元アドレスがない半２
重方式ＯＰＮにおいて、ハーフブリッジのＲＸポートの
復号回路６２０は半２重方式ＯＰＮがピン１に到着した
ことを認識し、半２重方式制御信号を作動させ、状態マ
シン６１２にイベントを警告する。次に、ラッチ回路２
００がラッチ２００に元々存在する伝送先アドレスの代
わりに伝送元アドレス用１６進法のＦ７またはＦ８をＡ
Ｌ＿ＰＡラッチ２００に挿入するように、状態マシン６
１２はＲＸ変換に指示する。 ブリッジを設置時にどの
ように構成するかにしたがって、Ｆ７を選択するかＦ８
を選択するかを決める。このため、同一のＡＬ＿ＰＤを
備える同時ＯＰＮが発生した場合、本明細書に記載の全
２重方式規則を用いる簡単な先取り解消を行うことがで
きる。次に、ＯＰＮは、以下の先取り処理によって比較
され、一方または他方のＯＰＮを先取りする。全２重方
式ＯＰＮまたは擬似全２重方式ＯＰＮの一方は生き残
り、ハーフブリッジを受信したハーフブリッジのＲＸポ
ートによって、または、ローカルバイパス路によって他
方のハーフブリッジに転送される。勝者側ＯＰＮがＲＸ
ポートによってリモートハーフブリッジに転送されると
き、勝者側ＯＰＮが最初から半２重方式ＯＰＮであった
場合、勝者側ＯＰＮは元の半２重方式形式に変換されな
い。勝者側ＯＰＮがＲＸポートによってローカルパスで
転送される場合、勝者側ＯＰＮは、状態マシン６１２に
よるＲＸ変換信号の表明によって、元の半２重方式形式
に変換される。このため、挿入／置換回路６１６は、伝
送元アドレスフィールドにおいてＦ７またはＦ８の代わ
りにＯＰＮのＡＬ＿ＰＤを用いる。勝者側ＯＰＮがＴＸ
ポートによってローカルループに転送されるとき、勝者
側ＯＰＮが元々半２重方式ＯＰＮであった場合、勝者側
ＯＰＮは、ＴＸポート状態マシン６０２による変換信号
の表明によって、元の半２重方式形式に変換される。こ
のため、挿入／置換／削除ＦＩＦＯ回路６１０は、Ｆ７
またはＦ８伝送元アドレスの代わりにＯＰＮのＡＬ＿Ｐ
Ｄを用いることによって、ＡＬ＿ＰＤをその元の形式に
変換する。
消に関する困難な問題がある。その理由は、１つの半２
重方式ＯＰＮは２つの伝送先アドレスを有するが伝送元
アドレスを持たないのでアドレスが同一のＯＰＮ（同一
の伝送元アドレスおよび伝送先アドレス）か否かについ
て曖昧なので、以下に示す通常の先取り規則は機能しな
いからである。これは以下のように解消される。まず、
あるハーフブリッジから別のハーフブリッジに転送され
る半２重方式ＯＰＮが存在しないように規則を決める。
その代わり、ＲＸポートで受信した半２重方式ＯＰＮを
認識し、半２重方式ＯＰＮが以下のようにラッチ２００
に記憶されるとき、半２重方式ＯＰＮを自動的に擬似全
２重方式ＯＰＮに変換する。伝送元アドレスがない半２
重方式ＯＰＮにおいて、ハーフブリッジのＲＸポートの
復号回路６２０は半２重方式ＯＰＮがピン１に到着した
ことを認識し、半２重方式制御信号を作動させ、状態マ
シン６１２にイベントを警告する。次に、ラッチ回路２
００がラッチ２００に元々存在する伝送先アドレスの代
わりに伝送元アドレス用１６進法のＦ７またはＦ８をＡ
Ｌ＿ＰＡラッチ２００に挿入するように、状態マシン６
１２はＲＸ変換に指示する。 ブリッジを設置時にどの
ように構成するかにしたがって、Ｆ７を選択するかＦ８
を選択するかを決める。このため、同一のＡＬ＿ＰＤを
備える同時ＯＰＮが発生した場合、本明細書に記載の全
２重方式規則を用いる簡単な先取り解消を行うことがで
きる。次に、ＯＰＮは、以下の先取り処理によって比較
され、一方または他方のＯＰＮを先取りする。全２重方
式ＯＰＮまたは擬似全２重方式ＯＰＮの一方は生き残
り、ハーフブリッジを受信したハーフブリッジのＲＸポ
ートによって、または、ローカルバイパス路によって他
方のハーフブリッジに転送される。勝者側ＯＰＮがＲＸ
ポートによってリモートハーフブリッジに転送されると
き、勝者側ＯＰＮが最初から半２重方式ＯＰＮであった
場合、勝者側ＯＰＮは元の半２重方式形式に変換されな
い。勝者側ＯＰＮがＲＸポートによってローカルパスで
転送される場合、勝者側ＯＰＮは、状態マシン６１２に
よるＲＸ変換信号の表明によって、元の半２重方式形式
に変換される。このため、挿入／置換回路６１６は、伝
送元アドレスフィールドにおいてＦ７またはＦ８の代わ
りにＯＰＮのＡＬ＿ＰＤを用いる。勝者側ＯＰＮがＴＸ
ポートによってローカルループに転送されるとき、勝者
側ＯＰＮが元々半２重方式ＯＰＮであった場合、勝者側
ＯＰＮは、ＴＸポート状態マシン６０２による変換信号
の表明によって、元の半２重方式形式に変換される。こ
のため、挿入／置換／削除ＦＩＦＯ回路６１０は、Ｆ７
またはＦ８伝送元アドレスの代わりにＯＰＮのＡＬ＿Ｐ
Ｄを用いることによって、ＡＬ＿ＰＤをその元の形式に
変換する。
【００２５】送信用切り替え規則と状態および図２０の
ハーフブリッジの好適な実施の形態のＲＸポート 図６の実施の形態において、ＲＸポート１００およびＴ
Ｘポート１０２で状態マシンが実行するポート状態マシ
ンの状態遷移および切り替え規則を以下に示す。規則を
フローチャートの形で示す。本明細書の「ハーフブリッ
ジおよびフルブリッジの両方によるＡＲＢ先取りの処理
規則」は、図７および図８の実施の形態のＲＸポートお
よびＴＸポートのための先取りプリミティブ処理規則を
含み、以下のポート状態の遷移および切り替え規則の援
用が含まれる。
ハーフブリッジの好適な実施の形態のＲＸポート 図６の実施の形態において、ＲＸポート１００およびＴ
Ｘポート１０２で状態マシンが実行するポート状態マシ
ンの状態遷移および切り替え規則を以下に示す。規則を
フローチャートの形で示す。本明細書の「ハーフブリッ
ジおよびフルブリッジの両方によるＡＲＢ先取りの処理
規則」は、図７および図８の実施の形態のＲＸポートお
よびＴＸポートのための先取りプリミティブ処理規則を
含み、以下のポート状態の遷移および切り替え規則の援
用が含まれる。
【００２６】ハーフブリッジおよびフルブリッジの両方
によるＡＲＢ先取りの処理規則 ＡＲＢプリミティブは、送信前にループセグメント制御
の獲得を必要とするノード、ＴＸポートまたはＲＸポー
トによって出力される。ＡＲＢプリミティブは優先順位
指定を含み、優先順位指定はＡＲＢプリミティブを発信
したノード、ＴＸポートまたはＲＸポートの優先順位を
示す。ＡＲＢプリミティブの充填ワードを受信するノー
ド、ＴＸポートまたはＲＸポートは、それぞれ、その優
先順位を調べる。そのノード、ＴＸポートまたはＲＸポ
ートが送信を必要とする場合、入来ＡＲＢのＡＲＢ優先
順位指定は、優先順位が入来ＡＲＢプリミティブの優先
順位より高い場合に送信を必要とするノード、ＴＸポー
トまたはＲＸポートの優先順位指定に変更され、ＡＲＢ
を転送する。入来ＡＲＢの優先順位が送信を必要とする
ノード、ＴＸポートまたはＲＸポートの優先順位より高
い場合、入来ＡＲＢを変更せずに転送する。ＴＸポー
ト、ＲＸポートまたはノードは自身のＡＲＢが戻ったこ
とを認知すると、調停に勝ったこととともに送信許可を
有することが分かる。ノード、ＴＸポートまたはＲＸポ
ートは、自身のＡＲＢが戻ったことを認知した後、ノー
ド、ＴＸポートまたはＲＸポートがループを破棄するま
で、優先順位に関わらず、優先順位の高いＦ０をすべて
の入来ＡＲＢの優先順位指定の代わりに用いることによ
って、すべての入来ＡＲＢを「取り消す」。そのとき、
ノードが自身のＡＲＢが戻ったことを認知する前に用い
る上記のＡＲＢ処理規則が再開する。
によるＡＲＢ先取りの処理規則 ＡＲＢプリミティブは、送信前にループセグメント制御
の獲得を必要とするノード、ＴＸポートまたはＲＸポー
トによって出力される。ＡＲＢプリミティブは優先順位
指定を含み、優先順位指定はＡＲＢプリミティブを発信
したノード、ＴＸポートまたはＲＸポートの優先順位を
示す。ＡＲＢプリミティブの充填ワードを受信するノー
ド、ＴＸポートまたはＲＸポートは、それぞれ、その優
先順位を調べる。そのノード、ＴＸポートまたはＲＸポ
ートが送信を必要とする場合、入来ＡＲＢのＡＲＢ優先
順位指定は、優先順位が入来ＡＲＢプリミティブの優先
順位より高い場合に送信を必要とするノード、ＴＸポー
トまたはＲＸポートの優先順位指定に変更され、ＡＲＢ
を転送する。入来ＡＲＢの優先順位が送信を必要とする
ノード、ＴＸポートまたはＲＸポートの優先順位より高
い場合、入来ＡＲＢを変更せずに転送する。ＴＸポー
ト、ＲＸポートまたはノードは自身のＡＲＢが戻ったこ
とを認知すると、調停に勝ったこととともに送信許可を
有することが分かる。ノード、ＴＸポートまたはＲＸポ
ートは、自身のＡＲＢが戻ったことを認知した後、ノー
ド、ＴＸポートまたはＲＸポートがループを破棄するま
で、優先順位に関わらず、優先順位の高いＦ０をすべて
の入来ＡＲＢの優先順位指定の代わりに用いることによ
って、すべての入来ＡＲＢを「取り消す」。そのとき、
ノードが自身のＡＲＢが戻ったことを認知する前に用い
る上記のＡＲＢ処理規則が再開する。
【００２７】ＴＸポート１０２がリモートＯＰＮをピン
２で受信する場合、ローカルループセグメント制御の調
停を開始する。ローカルループセグメントのノードが送
信を必要とすると判定する場合がある。また、そのロー
カルノードはローカルループセグメントのための調停を
開始する。リモートＯＰＮが到達する前にローカルノー
ドのＡＲＢが戻る場合、ＴＸポートのＡＲＢは打ち消さ
れ、ＴＸポートは送信からローカルループへのリモート
ＯＰＮを遮断し、伝送元アドレスおよび伝送先アドレス
をラッチする。その間、ローカルノードはＯＰＮを生成
し、ＯＰＮはローカルＲＸポート、すなわち、ＲＸポー
ト１００のピン１に到着する。これによって、上記先取
り規則を開始し、どのＯＰＮを先取りするかを決定す
る。ＴＸポートがローカルループ制御を調整して獲得し
た後、ローカルノードがローカルループセグメントの調
停を開始する場合、先取り状態は生じない。この理由
は、ローカルノードのＡＲＢはＴＸポートによって打ち
消されるので、ローカルループセグメント制御を獲得せ
ず、同時ＯＰＮ状態を引き起こすＲＸポートにローカル
ＯＰＮを送信しないからである。
２で受信する場合、ローカルループセグメント制御の調
停を開始する。ローカルループセグメントのノードが送
信を必要とすると判定する場合がある。また、そのロー
カルノードはローカルループセグメントのための調停を
開始する。リモートＯＰＮが到達する前にローカルノー
ドのＡＲＢが戻る場合、ＴＸポートのＡＲＢは打ち消さ
れ、ＴＸポートは送信からローカルループへのリモート
ＯＰＮを遮断し、伝送元アドレスおよび伝送先アドレス
をラッチする。その間、ローカルノードはＯＰＮを生成
し、ＯＰＮはローカルＲＸポート、すなわち、ＲＸポー
ト１００のピン１に到着する。これによって、上記先取
り規則を開始し、どのＯＰＮを先取りするかを決定す
る。ＴＸポートがローカルループ制御を調整して獲得し
た後、ローカルノードがローカルループセグメントの調
停を開始する場合、先取り状態は生じない。この理由
は、ローカルノードのＡＲＢはＴＸポートによって打ち
消されるので、ローカルループセグメント制御を獲得せ
ず、同時ＯＰＮ状態を引き起こすＲＸポートにローカル
ＯＰＮを送信しないからである。
【００２８】ハーフブリッジにおいて、ローカルノード
からローカルＲＸポートに到着するＡＲＢはすべてロー
カルのまま、すなわち、ＲＸポートのピン３からＴＸポ
ートのピン１に送信される。次に、ＴＸポートは、ピン
３、すなわち、ローカルＴＸポートからＡＲＢプリミテ
ィブを転送するだけである。フルブリッジでも、同様の
ことが行われる。特に、ＲＸポートのローカルＲＸポー
トに到着するＡＲＢプリミティブは他のハーフブリッジ
に転送されず、ＡＲＢプリミティブを受信したハーフブ
リッジのＴＸポートにだけ送信される。その結果、フル
ブリッジにおいて、２つのハーフブリッジに接続された
ローカルループセグメントとリモートループセグメント
との間にはＡＲＢは流されない。その代わり、ＡＲＢは
ローカルＲＸポートに到着し、ローカルＲＸポートの端
末２（図８参照）でリモートループセグメントに送信さ
れることなく、ローカルＴＸポートの端末１に転送され
る。
からローカルＲＸポートに到着するＡＲＢはすべてロー
カルのまま、すなわち、ＲＸポートのピン３からＴＸポ
ートのピン１に送信される。次に、ＴＸポートは、ピン
３、すなわち、ローカルＴＸポートからＡＲＢプリミテ
ィブを転送するだけである。フルブリッジでも、同様の
ことが行われる。特に、ＲＸポートのローカルＲＸポー
トに到着するＡＲＢプリミティブは他のハーフブリッジ
に転送されず、ＡＲＢプリミティブを受信したハーフブ
リッジのＴＸポートにだけ送信される。その結果、フル
ブリッジにおいて、２つのハーフブリッジに接続された
ローカルループセグメントとリモートループセグメント
との間にはＡＲＢは流されない。その代わり、ＡＲＢは
ローカルＲＸポートに到着し、ローカルＲＸポートの端
末２（図８参照）でリモートループセグメントに送信さ
れることなく、ローカルＴＸポートの端末１に転送され
る。
【００２９】ハーフブリッジは独立し得ない。ハーフブ
リッジは、ローカルでフルブリッジを形成するように、
または、リモートで図９〜１９の構成のように別のハー
フブリッジに接続されている。
リッジは、ローカルでフルブリッジを形成するように、
または、リモートで図９〜１９の構成のように別のハー
フブリッジに接続されている。
【００３０】図９〜図１９等の多数頁にわたるフローチ
ャートからなる図９以下を参照すると、フルブリッジの
各ハーフブリッジにおいてＴＸポート１０２およびＲＸ
ポート１００が同時に行う半２重方式−擬似全２重方式
変換処理、学習、先取りおよび切り替え規則を図示する
フローチャートが示されている。本明細書の読者は、回
路要素と制御信号動作の機能および関係を完全に理解す
るため、図６、図７および図８を検討するとともに図９
〜図１９のフローチャートを参照すべきである。以下、
起こりうる６つの状況（ある状況では先取りを必要と
し、ある状況では先取りを必要としない）が繰り返され
ている。図９のフローチャートの種々の場合の処理は、
フローチャートを適宜分離して示されている。
ャートからなる図９以下を参照すると、フルブリッジの
各ハーフブリッジにおいてＴＸポート１０２およびＲＸ
ポート１００が同時に行う半２重方式−擬似全２重方式
変換処理、学習、先取りおよび切り替え規則を図示する
フローチャートが示されている。本明細書の読者は、回
路要素と制御信号動作の機能および関係を完全に理解す
るため、図６、図７および図８を検討するとともに図９
〜図１９のフローチャートを参照すべきである。以下、
起こりうる６つの状況（ある状況では先取りを必要と
し、ある状況では先取りを必要としない）が繰り返され
ている。図９のフローチャートの種々の場合の処理は、
フローチャートを適宜分離して示されている。
【００３１】ケース１：左側ハーフブリッジのローカル
ＯＰＮは右側ハーフブリッジに転送され、次に、異なる
リモートＯＰＮの左側ハーフブリッジで受信される。こ
の場合、競合ＯＰＮはＯＰＮのうち１つを先取りするこ
とを必要とする。先取り決定は競合ＯＰＮのアドレスの
比較に基づく。半２重方式ＯＰＮは、先取りアドレスの
比較を行う前に、擬似全２重方式ＯＰＮに変換される。
アドレスを比較した結果、左側ハーフブリッジのローカ
ルＯＰＮが左側ハーフブリッジで受信されたリモートＯ
ＰＮより優先順位が高い場合、リモートＯＰＮは左側ブ
リッジによって破棄され、右側ハーフブリッジは先取り
ＣＬＳを送出し、優先順位の低いリモートＯＰＮを発生
させた伝送元ノードを閉じる。左側ハーフブリッジのリ
モートＯＰＮの優先順位が高い場合、左側ハーフブリッ
ジはローカルループで先取りＣＬＳを送信し、優先順位
の低いローカルＯＰＮを発生させたノードを閉じる。次
に、左側ハーフブリッジは、ＡＲＢ（０）を用いて左側
ハーフブリッジのローカルループを制御するため、調停
を行う。右側ハーフブリッジから入来するＡＲＢ充填ワ
ードは、この処理時に、左側ハーフブリッジによってＡ
ＲＢ（０）に変換される。調停がＡＲＢ（０）が戻った
ことを認知すると、左側ハーフブリッジが調停に勝つ。
左側ハーフブリッジが調停に勝った場合、リモートＯＰ
Ｎは左側ハーフブリッジによって左側ハーフブリッジの
ローカルループに送信される。右側ハーフブリッジは独
立して比較を行い、左側ハーフブリッジによって転送さ
れた優先順位の低いＯＰＮは破棄されなければならな
い。
ＯＰＮは右側ハーフブリッジに転送され、次に、異なる
リモートＯＰＮの左側ハーフブリッジで受信される。こ
の場合、競合ＯＰＮはＯＰＮのうち１つを先取りするこ
とを必要とする。先取り決定は競合ＯＰＮのアドレスの
比較に基づく。半２重方式ＯＰＮは、先取りアドレスの
比較を行う前に、擬似全２重方式ＯＰＮに変換される。
アドレスを比較した結果、左側ハーフブリッジのローカ
ルＯＰＮが左側ハーフブリッジで受信されたリモートＯ
ＰＮより優先順位が高い場合、リモートＯＰＮは左側ブ
リッジによって破棄され、右側ハーフブリッジは先取り
ＣＬＳを送出し、優先順位の低いリモートＯＰＮを発生
させた伝送元ノードを閉じる。左側ハーフブリッジのリ
モートＯＰＮの優先順位が高い場合、左側ハーフブリッ
ジはローカルループで先取りＣＬＳを送信し、優先順位
の低いローカルＯＰＮを発生させたノードを閉じる。次
に、左側ハーフブリッジは、ＡＲＢ（０）を用いて左側
ハーフブリッジのローカルループを制御するため、調停
を行う。右側ハーフブリッジから入来するＡＲＢ充填ワ
ードは、この処理時に、左側ハーフブリッジによってＡ
ＲＢ（０）に変換される。調停がＡＲＢ（０）が戻った
ことを認知すると、左側ハーフブリッジが調停に勝つ。
左側ハーフブリッジが調停に勝った場合、リモートＯＰ
Ｎは左側ハーフブリッジによって左側ハーフブリッジの
ローカルループに送信される。右側ハーフブリッジは独
立して比較を行い、左側ハーフブリッジによって転送さ
れた優先順位の低いＯＰＮは破棄されなければならな
い。
【００３２】ケース２：左側ハーフブリッジのローカル
ＯＰＮは、異なるリモートＯＰＮが左側ハーフブリッジ
のＴＸポートに到着する場合、ローカルバイパスを横切
って左側ハーフブリッジのＴＸポートに転送された。こ
の状況は、ローカルループが話中なので、左側ハーフブ
リッジが先取りＣＬＳを右側ハーフブリッジに送出する
ことによって、リモートＯＰＮの自動先取りによって解
消される。
ＯＰＮは、異なるリモートＯＰＮが左側ハーフブリッジ
のＴＸポートに到着する場合、ローカルバイパスを横切
って左側ハーフブリッジのＴＸポートに転送された。こ
の状況は、ローカルループが話中なので、左側ハーフブ
リッジが先取りＣＬＳを右側ハーフブリッジに送出する
ことによって、リモートＯＰＮの自動先取りによって解
消される。
【００３３】ケース３：リモートＯＰＮは、ローカルＯ
ＰＮの左側ハーフブリッジで受信されると同時に、左側
ハーフブリッジで受信される。このような状況は、２つ
のＯＰＮアドレスを調べるとともに先取りＣＬＳを送信
し、優先順位の低いＯＰＮの伝送元ノードを閉じ、優先
順位の低いＯＰＮの伝送元ノードに接続されたローカル
ループに接続されたハーフブリッジが先取りＣＬＳを送
信することによって解消される。先取りの後、ローカル
ＯＰＮの優先順位が高い場合、メモリにアクセスして勝
者側ローカルＯＰＮの伝送先アドレスがローカルである
かリモートであるかを判定し、ローカルＯＰＮは適宜の
パスを経て目的地に転送される。
ＰＮの左側ハーフブリッジで受信されると同時に、左側
ハーフブリッジで受信される。このような状況は、２つ
のＯＰＮアドレスを調べるとともに先取りＣＬＳを送信
し、優先順位の低いＯＰＮの伝送元ノードを閉じ、優先
順位の低いＯＰＮの伝送元ノードに接続されたローカル
ループに接続されたハーフブリッジが先取りＣＬＳを送
信することによって解消される。先取りの後、ローカル
ＯＰＮの優先順位が高い場合、メモリにアクセスして勝
者側ローカルＯＰＮの伝送先アドレスがローカルである
かリモートであるかを判定し、ローカルＯＰＮは適宜の
パスを経て目的地に転送される。
【００３４】ケース４：リモートＯＰＮが左側ハーフブ
リッジによって受信された後、異なるローカルＯＰＮを
受信する。リモートＯＰＮが受信されたとき、ＴＸポー
トはローカルループのための調停を開始する。ＴＸポー
トが調停に勝つ前に、ローカルＯＰＮが受信された場
合、ローカルＯＰＮを生成した伝送元ノードが調停に勝
つと同時に、ローカルループは話中と見なされるので、
リモートＯＰＮは遅すぎる。したがって、先取りＣＬＳ
を左側ハーフブリッジから右側ハーフブリッジに送信す
ることによって、リモートＯＰＮを先取りした後、左側
ハーフブリッジはリモートＯＰＮを破棄する。
リッジによって受信された後、異なるローカルＯＰＮを
受信する。リモートＯＰＮが受信されたとき、ＴＸポー
トはローカルループのための調停を開始する。ＴＸポー
トが調停に勝つ前に、ローカルＯＰＮが受信された場
合、ローカルＯＰＮを生成した伝送元ノードが調停に勝
つと同時に、ローカルループは話中と見なされるので、
リモートＯＰＮは遅すぎる。したがって、先取りＣＬＳ
を左側ハーフブリッジから右側ハーフブリッジに送信す
ることによって、リモートＯＰＮを先取りした後、左側
ハーフブリッジはリモートＯＰＮを破棄する。
【００３５】ケース５（先取りを必要としない）：ロー
カルＯＰＮは左側ハーフブリッジで受信され、右側ハー
フブリッジに転送され、そのとき、ローカルＯＰＮは左
側ハーフブリッジに返送される。ローカルＯＰＮが右側
ハーフブリッジから返送される場合、左側ハーフブリッ
ジは、受信されたばかりのリモートＯＰＮが右側ハーフ
ブリッジに以前に転送されたローカルＯＰＮと同じＯＰ
Ｎであることを識別しなければならない。これはアドレ
スを比較することによって行われる。ケース５が生じた
場合、返送リモートＯＰＮは、調停を行うことなく、ロ
ーカルループに透過的に転送され、ループ保有が行われ
るまで、次のすべてのトラフィックは左側ハーフブリッ
ジによってローカルループに透過的に転送され、新しい
ローカルＯＰＮまたはリモートＯＰＮを検出する。
カルＯＰＮは左側ハーフブリッジで受信され、右側ハー
フブリッジに転送され、そのとき、ローカルＯＰＮは左
側ハーフブリッジに返送される。ローカルＯＰＮが右側
ハーフブリッジから返送される場合、左側ハーフブリッ
ジは、受信されたばかりのリモートＯＰＮが右側ハーフ
ブリッジに以前に転送されたローカルＯＰＮと同じＯＰ
Ｎであることを識別しなければならない。これはアドレ
スを比較することによって行われる。ケース５が生じた
場合、返送リモートＯＰＮは、調停を行うことなく、ロ
ーカルループに透過的に転送され、ループ保有が行われ
るまで、次のすべてのトラフィックは左側ハーフブリッ
ジによってローカルループに透過的に転送され、新しい
ローカルＯＰＮまたはリモートＯＰＮを検出する。
【００３６】ケース６（先取りを必要としない）：リモ
ートＯＰＮを受信し、局所的に転送し、返送する。同一
のＯＰＮを検出すると、左側ハーフブリッジのＴＸポー
トが開始した調停処理は停止され、左側ハーフブリッジ
は透過モードに入り、そこで、右側ハーフブリッジから
入来するすべての充填ワード、データおよびプリミティ
ブはローカルループを透過的に通過し、右側ハーフブリ
ッジに返送され、そこで、伝送先ノードに到達するか、
または、伝送元ノードに転送される。伝送先ノードが右
側ハーフブリッジのローカルループにある場合、同一の
ローカルループで伝送元ノードに転送されるＲＲＤＹま
たはＣＬＳで応答する。ＲＲＤＹが送信された場合、伝
送元ノードはデータフレームで応答し、次に、データフ
レームは左側ハーフブリッジに転送され、左側ハーフブ
リッジのローカルループを透過的に通過し、右側ハーフ
ブリッジに返送され、そこで、伝送先ノードに透過的に
転送される。ループ保有が完了するまでこの処理は続
く。右側ハーフブリッジは伝送先ノードの位置を学習す
るので、次に、右側ハーフブリッジは同一の伝送先ノー
ドを開放しようとし、ローカルバイパス路を用い、左側
ハーフブリッジをループ保有から省略される。
ートＯＰＮを受信し、局所的に転送し、返送する。同一
のＯＰＮを検出すると、左側ハーフブリッジのＴＸポー
トが開始した調停処理は停止され、左側ハーフブリッジ
は透過モードに入り、そこで、右側ハーフブリッジから
入来するすべての充填ワード、データおよびプリミティ
ブはローカルループを透過的に通過し、右側ハーフブリ
ッジに返送され、そこで、伝送先ノードに到達するか、
または、伝送元ノードに転送される。伝送先ノードが右
側ハーフブリッジのローカルループにある場合、同一の
ローカルループで伝送元ノードに転送されるＲＲＤＹま
たはＣＬＳで応答する。ＲＲＤＹが送信された場合、伝
送元ノードはデータフレームで応答し、次に、データフ
レームは左側ハーフブリッジに転送され、左側ハーフブ
リッジのローカルループを透過的に通過し、右側ハーフ
ブリッジに返送され、そこで、伝送先ノードに透過的に
転送される。ループ保有が完了するまでこの処理は続
く。右側ハーフブリッジは伝送先ノードの位置を学習す
るので、次に、右側ハーフブリッジは同一の伝送先ノー
ドを開放しようとし、ローカルバイパス路を用い、左側
ハーフブリッジをループ保有から省略される。
【００３７】処理は以下の動作を行うことによってシス
テムを初期化する図９のブロック１０１で開始され、初
期化を行う。ループが初期化を行う（ハーフブリッジの
ＴＸポートまたはＲＸポートが検出したループ初期化プ
リミティブ、すなわち、ＬＩＰ）場合、ハーフブリッジ
は両方のループセグメントを１つの大きなループとして
接続する。したがって、ＴＸポート１０２は２−３接続
を行い、ＲＸポート１００は１−２接続を行う。これ
は、線路６２０の切り替え制御信号の状態を設定するＴ
Ｘポート状態マシン６０２によって行われ、ピン２およ
びピン３を接続するようにスイッチ６０８を設定し、Ｒ
Ｘポート状態マシン６１２が生成した線路６２２の切り
替え制御信号の場合も同様である。また、メモリ７８を
すべての論理０にクリアにし、この論理０は、ローカル
ポートが存在せず、すべてのトラフィックが両方のハー
フブリッジを通過することを示す。これは、線路１２０
の全クリア信号を発信するＲＸポート状態マシン６１２
によって行われる。
テムを初期化する図９のブロック１０１で開始され、初
期化を行う。ループが初期化を行う（ハーフブリッジの
ＴＸポートまたはＲＸポートが検出したループ初期化プ
リミティブ、すなわち、ＬＩＰ）場合、ハーフブリッジ
は両方のループセグメントを１つの大きなループとして
接続する。したがって、ＴＸポート１０２は２−３接続
を行い、ＲＸポート１００は１−２接続を行う。これ
は、線路６２０の切り替え制御信号の状態を設定するＴ
Ｘポート状態マシン６０２によって行われ、ピン２およ
びピン３を接続するようにスイッチ６０８を設定し、Ｒ
Ｘポート状態マシン６１２が生成した線路６２２の切り
替え制御信号の場合も同様である。また、メモリ７８を
すべての論理０にクリアにし、この論理０は、ローカル
ポートが存在せず、すべてのトラフィックが両方のハー
フブリッジを通過することを示す。これは、線路１２０
の全クリア信号を発信するＲＸポート状態マシン６１２
によって行われる。
【００３８】初期化の後、試験１０３を行い、ＴＸポー
トがリモートＲＸポート、すなわち、端末２でリモート
ＯＰＮプリミティブを受信したかどうかを判定する。受
信していない場合、処理はステップ８１８に進み、ＲＸ
ポートがピン１でローカルＯＰＮを受信したかどうかを
判定する。受信していない場合、処理はブロック９９の
開始に戻る。
トがリモートＲＸポート、すなわち、端末２でリモート
ＯＰＮプリミティブを受信したかどうかを判定する。受
信していない場合、処理はステップ８１８に進み、ＲＸ
ポートがピン１でローカルＯＰＮを受信したかどうかを
判定する。受信していない場合、処理はブロック９９の
開始に戻る。
【００３９】ＲＸポートがローカルＯＰＮを受信した場
合、処理はステップ８２２に進み、そこで、図８の復号
回路６２０は線路６５４でＯＰＮ信号を作動させ、ＲＸ
ポート状態マシンにＯＰＮが到着したことを通知する。
また、復号回路６２０は線路６４４でＴＸ準備信号を作
動させ、ＴＸポートにＯＰＮの受信を通知する。また、
復号回路６２０は線路６５６でラッチ［０：１］信号を
作動させ、このラッチ［０：１］信号はラッチ２００に
記憶されるローカルＯＰＮのＡＬ＿ＰＡアドレスを生じ
させる。線路６５４のＯＰＮ信号の作動に応答して、Ｒ
Ｘポート状態マシンが線路７２７でＯＰＮ削除信号を作
動させることによって、挿入／置換／削除ＦＩＦＯ６１
６はヘッダおよびＯＰＮの最初の２０ビットをＦＩＦＯ
パイプラインから削除することによって、状態マシン作
動時にローカルＯＰＮが転送されるまで、ローカルＯＰ
Ｎをリモートハーフブリッジまたはローカルセグメント
リターン６０に転送するのを防ぐ。以下のＲＲＤＹが受
信された場合、図８の復号回路６２０は、受信ＲＲＤＹ
毎に１回の割合で、線路７３０でＲＲＤＹ信号を作動さ
せる。これによって、ＲＸポート状態マシン６１２のＲ
ＲＤＹカウンタは、受信ＲＲＤＹ毎に１回の割合で増加
する。また、状態マシン６１２は、受信ＲＲＤＹ毎に１
回の割合で、図８の線路８５８でＤＥＬ ＲＲＤＹ信号
を作動させる。これによって、ＦＩＦＯ回路６１６はＲ
ＲＤＹをＦＩＦＯパイプラインから削除し、その送信を
遮断する。ＯＰＮおよびＲＲＤＹはともに再構成された
後、状態マシンが挿入ＯＰＮ信号および挿入ＲＲＤＹ信
号をそれぞれ線路７７４および７８６で作動させること
によって、転送される。ＡＬ＿ＰＡを記憶し、ステップ
８２２の種々の信号の作動に起因するＯＰＮおよびＲＲ
ＤＹの転送を遮断する処理は、ステップ８２４に示され
る。また、ＲＸポート状態マシンは線路６３８でイネー
ブル比較信号を作動させ、ローカルＯＰＮのＡＬ＿ＰＡ
アドレスをＴＸポートのラッチ２０２に記憶されたデフ
ォルトＡＬ＿ＰＡアドレスと比較する（ＲＸポートまた
はＴＸポートがＣＬＲを受信するたび、デフォルトＡＬ
＿ＰＡはラッチ２００および２０２の両方に記憶され
る）。
合、処理はステップ８２２に進み、そこで、図８の復号
回路６２０は線路６５４でＯＰＮ信号を作動させ、ＲＸ
ポート状態マシンにＯＰＮが到着したことを通知する。
また、復号回路６２０は線路６４４でＴＸ準備信号を作
動させ、ＴＸポートにＯＰＮの受信を通知する。また、
復号回路６２０は線路６５６でラッチ［０：１］信号を
作動させ、このラッチ［０：１］信号はラッチ２００に
記憶されるローカルＯＰＮのＡＬ＿ＰＡアドレスを生じ
させる。線路６５４のＯＰＮ信号の作動に応答して、Ｒ
Ｘポート状態マシンが線路７２７でＯＰＮ削除信号を作
動させることによって、挿入／置換／削除ＦＩＦＯ６１
６はヘッダおよびＯＰＮの最初の２０ビットをＦＩＦＯ
パイプラインから削除することによって、状態マシン作
動時にローカルＯＰＮが転送されるまで、ローカルＯＰ
Ｎをリモートハーフブリッジまたはローカルセグメント
リターン６０に転送するのを防ぐ。以下のＲＲＤＹが受
信された場合、図８の復号回路６２０は、受信ＲＲＤＹ
毎に１回の割合で、線路７３０でＲＲＤＹ信号を作動さ
せる。これによって、ＲＸポート状態マシン６１２のＲ
ＲＤＹカウンタは、受信ＲＲＤＹ毎に１回の割合で増加
する。また、状態マシン６１２は、受信ＲＲＤＹ毎に１
回の割合で、図８の線路８５８でＤＥＬ ＲＲＤＹ信号
を作動させる。これによって、ＦＩＦＯ回路６１６はＲ
ＲＤＹをＦＩＦＯパイプラインから削除し、その送信を
遮断する。ＯＰＮおよびＲＲＤＹはともに再構成された
後、状態マシンが挿入ＯＰＮ信号および挿入ＲＲＤＹ信
号をそれぞれ線路７７４および７８６で作動させること
によって、転送される。ＡＬ＿ＰＡを記憶し、ステップ
８２２の種々の信号の作動に起因するＯＰＮおよびＲＲ
ＤＹの転送を遮断する処理は、ステップ８２４に示され
る。また、ＲＸポート状態マシンは線路６３８でイネー
ブル比較信号を作動させ、ローカルＯＰＮのＡＬ＿ＰＡ
アドレスをＴＸポートのラッチ２０２に記憶されたデフ
ォルトＡＬ＿ＰＡアドレスと比較する（ＲＸポートまた
はＴＸポートがＣＬＲを受信するたび、デフォルトＡＬ
＿ＰＡはラッチ２００および２０２の両方に記憶され
る）。
【００４０】また、ステップ８２２は、入来ローカルＯ
ＰＮが半２重方式かどうかを検出し、入来ローカルＯＰ
Ｎが半２重方式の場合に半２重方式を擬似全２重方式に
変換する処理を示す。この処理は、線路６５４のＯＰＮ
信号がアクティブのとき、復号回路６２０が線路６５８
で半２重方式信号を作動させる場合、ＲＸポートによっ
て行われる。これによって、ＲＸポート状態マシンは図
８の線路６６０でＲＸ変換信号を作動させ、ＡＬ＿ＰＡ
ラッチ２００は、ハーフブリッジで用いる構成データに
したがって、伝送元アドレスを１６進法のＦ７またはＦ
８に置換する。
ＰＮが半２重方式かどうかを検出し、入来ローカルＯＰ
Ｎが半２重方式の場合に半２重方式を擬似全２重方式に
変換する処理を示す。この処理は、線路６５４のＯＰＮ
信号がアクティブのとき、復号回路６２０が線路６５８
で半２重方式信号を作動させる場合、ＲＸポートによっ
て行われる。これによって、ＲＸポート状態マシンは図
８の線路６６０でＲＸ変換信号を作動させ、ＡＬ＿ＰＡ
ラッチ２００は、ハーフブリッジで用いる構成データに
したがって、伝送元アドレスを１６進法のＦ７またはＦ
８に置換する。
【００４１】リモートＯＰＮがローカルＯＰＮの後に到
着する場合のアドレス比較および先取り処理について、
先取りケース１、２および３の処理の説明の中で以下に
説明する。ステップ８１８および８２２を参照する目的
は、ローカルＯＰＮがＲＸポートのみに到着した後に行
われる処理を簡単に説明することである。
着する場合のアドレス比較および先取り処理について、
先取りケース１、２および３の処理の説明の中で以下に
説明する。ステップ８１８および８２２を参照する目的
は、ローカルＯＰＮがＲＸポートのみに到着した後に行
われる処理を簡単に説明することである。
【００４２】図９のステップ８２２を検討した後、ロー
カルＯＰＮが半２重方式の場合、復号回路６２０は図８
の線路６５８で半２重方式信号を作動させる。これによ
って、ＲＸポート状態マシンは線路６６０でＲＸ変換信
号を作動させ、ラッチ回路２００に記憶された伝送元ア
ドレスは、ハーフブリッジの構成データにしたがって、
１６進法のＦ７またはＦ８に変換される。
カルＯＰＮが半２重方式の場合、復号回路６２０は図８
の線路６５８で半２重方式信号を作動させる。これによ
って、ＲＸポート状態マシンは線路６６０でＲＸ変換信
号を作動させ、ラッチ回路２００に記憶された伝送元ア
ドレスは、ハーフブリッジの構成データにしたがって、
１６進法のＦ７またはＦ８に変換される。
【００４３】さらに、ローカルＯＰＮがＲＲＤＹで立ち
下がった場合、復号回路６２０は１つずつＲＲＤＹ信号
を作動させる。ＲＲＤＹが作動されるごとに、ＲＸポー
ト状態マシンのＲＲＤＹカウンタは増加する。
下がった場合、復号回路６２０は１つずつＲＲＤＹ信号
を作動させる。ＲＲＤＹが作動されるごとに、ＲＸポー
ト状態マシンのＲＲＤＹカウンタは増加する。
【００４４】最後に、ステップ８２４の後、処理はパス
８２０に沿って図１６のステップ８１６に進む。
８２０に沿って図１６のステップ８１６に進む。
【００４５】図９のステップ１０３を再び検討すると、
リモートＯＰＮの到着はリモート復号回路６０４によっ
て検出され、リモート復号回路６０４は線路６３０によ
って図７のピン２に接続されている。ＴＸポートがリモ
ートＯＰＮを受信すると同時に、リモート復号回路６０
４は線路６３２でＯＰＮ制御信号を作動させる。これに
よって、リモートＯＰＮが到着したことが状態マシンに
知らされる。このような処理を行う場合、以下に説明す
るように、ステップ１１１を行い、ＲＸポートの準備を
して学習処理で用いる。ＴＸポート状態マシンは、線路
６３４でＲＸ準備信号を作動させることによってＲＸポ
ートを準備する。また、ステップ１１１が処理を示すこ
とによって、リモート復号回路６０４は線路６３２でＯ
ＰＮ信号を作動させ、それによって、ＴＸポート状態マ
シンは図７の線路６９１でＯＰＮ削除信号を作動させ
る。このため、挿入／置換／削除ＦＩＦＯ６１６にＯＰ
ＮをＦＩＦＯパイプラインから除去させることによっ
て、ブロック１０５で示されるＯＰＮをこれ以上送信す
ることを防ぐ。また、リモート復号回路６０４が線路６
３６でラッチ［０：１］信号を作動させることによっ
て、ＡＬ＿ＰＡラッチ２０２は、ブロック１０５で示さ
れる受信したばかりのＯＰＮのＡＬ＿ＰＡアドレスをラ
ッチする。ＲＲＤＹの後にＯＰＮが受信された場合、リ
モート復号回路６０４はＲＲＤＹ信号を１つずつ線路６
９６で作動させる。このような作動を行うたびに、ＴＸ
ポート状態マシン６０２はＲＲＤＹカウンタを増加さ
せ、ＲＲＤＹ信号が線路６９６で作動するたび、線路８
５６でＤｅｌ ＲＲＤＹ信号を作動させる。これによっ
て、ＲＲＤＹをＦＩＦＯから除去し、その送信を遮断す
る。その後、これらのＲＲＤＹは再生され、受信したば
かりのＯＰＮがＡＬ＿ＰＡ比較を行う場合、挿入ＲＲＤ
Ｙ信号を線路６８６で作動させることによって送信され
る。このようなＯＰＮおよびＲＲＤＹをＦＩＦＯを介し
て送信することを防ぐ処理は、ＯＰＮを単独またはＲＲ
ＤＹとともに受信する度に左側および右側ハーフブリッ
ジの両方のＴＸポートおよびＲＸポートのそれぞれによ
って行われ、この処理は、図９以下のフローチャートに
おいてＯＰＮおよびＲＲＤＹの送信を防ぐ必要がある度
に行われる処理であることが分かる。
リモートＯＰＮの到着はリモート復号回路６０４によっ
て検出され、リモート復号回路６０４は線路６３０によ
って図７のピン２に接続されている。ＴＸポートがリモ
ートＯＰＮを受信すると同時に、リモート復号回路６０
４は線路６３２でＯＰＮ制御信号を作動させる。これに
よって、リモートＯＰＮが到着したことが状態マシンに
知らされる。このような処理を行う場合、以下に説明す
るように、ステップ１１１を行い、ＲＸポートの準備を
して学習処理で用いる。ＴＸポート状態マシンは、線路
６３４でＲＸ準備信号を作動させることによってＲＸポ
ートを準備する。また、ステップ１１１が処理を示すこ
とによって、リモート復号回路６０４は線路６３２でＯ
ＰＮ信号を作動させ、それによって、ＴＸポート状態マ
シンは図７の線路６９１でＯＰＮ削除信号を作動させ
る。このため、挿入／置換／削除ＦＩＦＯ６１６にＯＰ
ＮをＦＩＦＯパイプラインから除去させることによっ
て、ブロック１０５で示されるＯＰＮをこれ以上送信す
ることを防ぐ。また、リモート復号回路６０４が線路６
３６でラッチ［０：１］信号を作動させることによっ
て、ＡＬ＿ＰＡラッチ２０２は、ブロック１０５で示さ
れる受信したばかりのＯＰＮのＡＬ＿ＰＡアドレスをラ
ッチする。ＲＲＤＹの後にＯＰＮが受信された場合、リ
モート復号回路６０４はＲＲＤＹ信号を１つずつ線路６
９６で作動させる。このような作動を行うたびに、ＴＸ
ポート状態マシン６０２はＲＲＤＹカウンタを増加さ
せ、ＲＲＤＹ信号が線路６９６で作動するたび、線路８
５６でＤｅｌ ＲＲＤＹ信号を作動させる。これによっ
て、ＲＲＤＹをＦＩＦＯから除去し、その送信を遮断す
る。その後、これらのＲＲＤＹは再生され、受信したば
かりのＯＰＮがＡＬ＿ＰＡ比較を行う場合、挿入ＲＲＤ
Ｙ信号を線路６８６で作動させることによって送信され
る。このようなＯＰＮおよびＲＲＤＹをＦＩＦＯを介し
て送信することを防ぐ処理は、ＯＰＮを単独またはＲＲ
ＤＹとともに受信する度に左側および右側ハーフブリッ
ジの両方のＴＸポートおよびＲＸポートのそれぞれによ
って行われ、この処理は、図９以下のフローチャートに
おいてＯＰＮおよびＲＲＤＹの送信を防ぐ必要がある度
に行われる処理であることが分かる。
【００４６】また、受信ＯＰＮが擬似全２重方式の場
合、リモート復号回路６０４は図７の線路７１０の擬似
全２重方式信号を作動させる。これによって、ＯＰＮが
ローカルループに転送される場合に変換信号を線路７１
２で作動させるように状態マシン６０２に通知する。こ
のため、挿入／置換／削除ＦＩＦＯは、１６進法のＦ７
またはＦ８の伝送元アドレスの代わりに伝送先アドレス
の複製を用い、ローカルループセグメントに転送する前
に、擬似全２重方式ＯＰＮを半２重方式に変換する。
合、リモート復号回路６０４は図７の線路７１０の擬似
全２重方式信号を作動させる。これによって、ＯＰＮが
ローカルループに転送される場合に変換信号を線路７１
２で作動させるように状態マシン６０２に通知する。こ
のため、挿入／置換／削除ＦＩＦＯは、１６進法のＦ７
またはＦ８の伝送元アドレスの代わりに伝送先アドレス
の複製を用い、ローカルループセグメントに転送する前
に、擬似全２重方式ＯＰＮを半２重方式に変換する。
【００４７】リモート復号回路６０４が線路６３８でイ
ネーブル比較を行うことによって、ラッチ２０２からの
リモートＯＰＮのＡＬ＿ＰＡを、ＡＬ＿ＰＡアドレスが
ＲＸポートのラッチ２００でラッチされるものすべてと
アドレス比較する。競合ＯＰＮがない場合、ラッチ２０
０はＡＬ＿ＰＡを記憶し、ＡＬ＿ＰＡはリモートＯＰＮ
のＡＬ＿ＰＡに対して常に負ける。なお、図９以下の処
理ステップにおいて、イネーブル比較動作を必要とする
ステップいずれも、信号がイネーブルでない場合にの
み、この信号をイネーブルにする。
ネーブル比較を行うことによって、ラッチ２０２からの
リモートＯＰＮのＡＬ＿ＰＡを、ＡＬ＿ＰＡアドレスが
ＲＸポートのラッチ２００でラッチされるものすべてと
アドレス比較する。競合ＯＰＮがない場合、ラッチ２０
０はＡＬ＿ＰＡを記憶し、ＡＬ＿ＰＡはリモートＯＰＮ
のＡＬ＿ＰＡに対して常に負ける。なお、図９以下の処
理ステップにおいて、イネーブル比較動作を必要とする
ステップいずれも、信号がイネーブルでない場合にの
み、この信号をイネーブルにする。
【００４８】ＲＸポートを準備した後、ステップ１０５
を行い、リモートＯＰＮの伝送元アドレスおよび伝送先
アドレスをラッチする。伝送先アドレスおよび伝送元ア
ドレスがピン２に到着したとき、リモート復号回路６０
４がラッチ（０：１）制御信号を線路６３６で作動させ
た結果、ステップ１０５が行われる。伝送先アドレスが
到着して１０ビットのＡＬ＿ＰＤ伝送先アドレスをラッ
チ２０２でラッチすると、この信号は１回作動され、次
に、ＡＬ＿ＰＳアドレスが到着して１０ビットの伝送元
アドレスをラッチ２０２でラッチすると、この信号は再
び作動される。また、ステップ１０５は、目的地を決定
するまで、リモートＯＰＮの送信を遮断し、競合ＯＰＮ
がない場合はクリアする。このようなリモートＯＰＮの
遮断は、図７のリモート復号回路６０４がＯＰＮを認識
してＯＰＮ信号を線路６３２で作動させるとき、自動的
に行われる。上記のとおり、これによって、ＴＸポート
状態マシン６０２はＯＰＮ削除信号を線路６９１で作動
させ、ＯＰＮ削除信号によって、挿入／置換／削除ＦＩ
ＦＯ回路６１０は、ヘッダおよびＯＰＮプリミティブか
ら構成される２０ビットを除去する。この後、挿入ＯＰ
Ｎ信号を線路６９４で発信することによってローカルル
ープに転送される必要がある場合、ＯＰＮを再生するこ
とができる。
を行い、リモートＯＰＮの伝送元アドレスおよび伝送先
アドレスをラッチする。伝送先アドレスおよび伝送元ア
ドレスがピン２に到着したとき、リモート復号回路６０
４がラッチ（０：１）制御信号を線路６３６で作動させ
た結果、ステップ１０５が行われる。伝送先アドレスが
到着して１０ビットのＡＬ＿ＰＤ伝送先アドレスをラッ
チ２０２でラッチすると、この信号は１回作動され、次
に、ＡＬ＿ＰＳアドレスが到着して１０ビットの伝送元
アドレスをラッチ２０２でラッチすると、この信号は再
び作動される。また、ステップ１０５は、目的地を決定
するまで、リモートＯＰＮの送信を遮断し、競合ＯＰＮ
がない場合はクリアする。このようなリモートＯＰＮの
遮断は、図７のリモート復号回路６０４がＯＰＮを認識
してＯＰＮ信号を線路６３２で作動させるとき、自動的
に行われる。上記のとおり、これによって、ＴＸポート
状態マシン６０２はＯＰＮ削除信号を線路６９１で作動
させ、ＯＰＮ削除信号によって、挿入／置換／削除ＦＩ
ＦＯ回路６１０は、ヘッダおよびＯＰＮプリミティブか
ら構成される２０ビットを除去する。この後、挿入ＯＰ
Ｎ信号を線路６９４で発信することによってローカルル
ープに転送される必要がある場合、ＯＰＮを再生するこ
とができる。
【００４９】実際、試験１０３はＯＰＮ信号を線路６３
２で連続的に抽出すること、または、線路６３２のＯＰ
Ｎ信号が状態を変化させた場合にＴＸポート状態マシン
６０２が状態を変化させることにすぎない。
２で連続的に抽出すること、または、線路６３２のＯＰ
Ｎ信号が状態を変化させた場合にＴＸポート状態マシン
６０２が状態を変化させることにすぎない。
【００５０】試験１０３がリモートＯＰＮが受信された
ことを判定した場合、伝送元ノードがローカルループセ
グメント５４のどこかに存在することを意味する。しか
しながら、伝送元ノードおよび伝送先ノードはともにロ
ーカルループセグメント５２に存在するが、伝送元ノー
ドの方が伝送先ノードよりＲＸポート１００に近く、伝
送先ノードの位置はまだ学習されていないので、ＯＰＮ
はＲＸポート１００によってリモートループセグメント
５４に転送され、そこで、リモートＲＸポート、すなわ
ち、ＴＸポートの端末２にリモートループセグメント１
６７を介して返送されることをも意味する。これは、Ｒ
Ｘポートがステップ１１１で準備されているからであ
る。ＲＸポートを準備することによって、ハーフブリッ
ジは、リモートＯＰＮの受信の結果としてローカルＲＸ
ポートに到着するトラフィックを監視することによっ
て、リモートＯＰＮの伝送先ノードの位置を学習するこ
とができる。例えば、伝送元ノードが図６のノード１０
４であり、伝送先ノードがノード１０６である場合、伝
送元ノード１０４はＯＰＮプリミティブをＲＸポート１
００の端末１に送信し、次に、端末１は、ノード１０６
がそのローカルループセグメント５２にあることをまだ
学習していない場合、１−２接続を行うことによってＯ
ＰＮプリミティブを転送する。このＯＰＮはリモートル
ープセグメントを伝搬し、ＴＸポートの端末２に戻る。
ＴＸポート１０２は、ＯＰＮアドレスをラッチ２０２に
記憶するとともに、ラッチ２０２でラッチされたリモー
トＯＰＮのアドレスフィールドをＲＸポートのラッチ２
００に記憶されたラッチローカルＯＰＮのアドレスフィ
ールドと比較して、ＯＰＮプリミティブの到着に反応す
る。この比較は、イネーブル比較信号を図６の線路６３
８で作動させ、ＲＸポートでラッチされたＯＰＮのＡＬ
＿ＰＡアドレスフィールドを２０ビットのデータバス１
０８を介して比較器４０２に送信するとともに、ＴＸポ
ート１０２のＯＰＮラッチのＡＬ＿ＰＡアドレスフィー
ルドを２０ビットのバス１０９を介して比較器４０２に
送信することによって、行われる。リモートＯＰＮがロ
ーカルＯＰＮと同じ場合、比較器４０２はイコール信号
を線路６４０で作動させることによって、ＴＸポートお
よびＲＸポートはともに透過モードに入り、すべてのプ
リミティブおよびデータが変化せずに通過する。ローカ
ル半２重方式ＯＰＮ（３番目と４番目のアドレス文字が
同一であるという特徴を有する）は、他方のハーフブリ
ッジに送信される前に、ＲＸポートのラッチで擬似全２
重方式ＯＰＮに変換されるので、ローカル半２重方式Ｏ
ＰＮがリモートハーフブリッジに転送されてそこから戻
ってくるような状況が起こった場合、比較は擬似全２重
方式ＯＰＮで行われ、イコール信号を作動させ、透過モ
ードに入る。ローカル半２重方式ＯＰＮから擬似全２重
方式ＯＰＮへの変換は、システムの初期構成時にハーフ
ブリッジが優先順位の高いまたは優先順位の低いハーフ
ブリッジになるように構成されているかどうかにしたが
って、ＡＬ＿ＰＳ（伝送元アドレス）フィールドをＦ７
またはＦ８に設定することによって行われる。この変換
は、アドレスフィールドをＴＸポートまたはＲＸポート
のの内部ＯＰＮラッチでラッチする前、または、ラッチ
処理の後とバス１０８のＯＰＮをＲＸポートから比較器
４０２に送る処理の前と比較処理の前のいずれかに行わ
れる。なお、ＲＸポートで受信されたローカルＯＰＮお
よび同じハーフブリッジのＴＸポートで受信されたリモ
ートＯＰＮが擬似全２重方式の場合、ハーフブリッジの
ＲＸポートがどのように構成されているかにしたがっ
て、ローカルＯＰＮおよびリモートＯＰＮの各々の伝送
元アドレスはともにＦ７またはＦ８に変更される。しか
しながら、通常の場合、擬似全２重方式であるリモート
ＯＰＮが到着すると、Ｆ７またはＦ８の伝送元アドレス
が除去され、ＯＰＮは、ローカルループに送信される前
に、半２重方式に変換される。リモート擬似全２重方式
ＯＰＮが先取り比較に含まれる場合、勝者側ＯＰＮがリ
モート擬似全２重方式ＯＰＮであれば、ローカルループ
セグメントに転送される前に、半２重方式に変換され
る。勝者側ＯＰＮがローカル全２重方式ＯＰＮまたはロ
ーカル擬似全２重方式ＯＰＮの場合、リモートハーフブ
リッジに送信される前に、全２重方式ＯＰＮまたは擬似
全２重方式ＯＰＮに対して何の変更もなされない。
ことを判定した場合、伝送元ノードがローカルループセ
グメント５４のどこかに存在することを意味する。しか
しながら、伝送元ノードおよび伝送先ノードはともにロ
ーカルループセグメント５２に存在するが、伝送元ノー
ドの方が伝送先ノードよりＲＸポート１００に近く、伝
送先ノードの位置はまだ学習されていないので、ＯＰＮ
はＲＸポート１００によってリモートループセグメント
５４に転送され、そこで、リモートＲＸポート、すなわ
ち、ＴＸポートの端末２にリモートループセグメント１
６７を介して返送されることをも意味する。これは、Ｒ
Ｘポートがステップ１１１で準備されているからであ
る。ＲＸポートを準備することによって、ハーフブリッ
ジは、リモートＯＰＮの受信の結果としてローカルＲＸ
ポートに到着するトラフィックを監視することによっ
て、リモートＯＰＮの伝送先ノードの位置を学習するこ
とができる。例えば、伝送元ノードが図６のノード１０
４であり、伝送先ノードがノード１０６である場合、伝
送元ノード１０４はＯＰＮプリミティブをＲＸポート１
００の端末１に送信し、次に、端末１は、ノード１０６
がそのローカルループセグメント５２にあることをまだ
学習していない場合、１−２接続を行うことによってＯ
ＰＮプリミティブを転送する。このＯＰＮはリモートル
ープセグメントを伝搬し、ＴＸポートの端末２に戻る。
ＴＸポート１０２は、ＯＰＮアドレスをラッチ２０２に
記憶するとともに、ラッチ２０２でラッチされたリモー
トＯＰＮのアドレスフィールドをＲＸポートのラッチ２
００に記憶されたラッチローカルＯＰＮのアドレスフィ
ールドと比較して、ＯＰＮプリミティブの到着に反応す
る。この比較は、イネーブル比較信号を図６の線路６３
８で作動させ、ＲＸポートでラッチされたＯＰＮのＡＬ
＿ＰＡアドレスフィールドを２０ビットのデータバス１
０８を介して比較器４０２に送信するとともに、ＴＸポ
ート１０２のＯＰＮラッチのＡＬ＿ＰＡアドレスフィー
ルドを２０ビットのバス１０９を介して比較器４０２に
送信することによって、行われる。リモートＯＰＮがロ
ーカルＯＰＮと同じ場合、比較器４０２はイコール信号
を線路６４０で作動させることによって、ＴＸポートお
よびＲＸポートはともに透過モードに入り、すべてのプ
リミティブおよびデータが変化せずに通過する。ローカ
ル半２重方式ＯＰＮ（３番目と４番目のアドレス文字が
同一であるという特徴を有する）は、他方のハーフブリ
ッジに送信される前に、ＲＸポートのラッチで擬似全２
重方式ＯＰＮに変換されるので、ローカル半２重方式Ｏ
ＰＮがリモートハーフブリッジに転送されてそこから戻
ってくるような状況が起こった場合、比較は擬似全２重
方式ＯＰＮで行われ、イコール信号を作動させ、透過モ
ードに入る。ローカル半２重方式ＯＰＮから擬似全２重
方式ＯＰＮへの変換は、システムの初期構成時にハーフ
ブリッジが優先順位の高いまたは優先順位の低いハーフ
ブリッジになるように構成されているかどうかにしたが
って、ＡＬ＿ＰＳ（伝送元アドレス）フィールドをＦ７
またはＦ８に設定することによって行われる。この変換
は、アドレスフィールドをＴＸポートまたはＲＸポート
のの内部ＯＰＮラッチでラッチする前、または、ラッチ
処理の後とバス１０８のＯＰＮをＲＸポートから比較器
４０２に送る処理の前と比較処理の前のいずれかに行わ
れる。なお、ＲＸポートで受信されたローカルＯＰＮお
よび同じハーフブリッジのＴＸポートで受信されたリモ
ートＯＰＮが擬似全２重方式の場合、ハーフブリッジの
ＲＸポートがどのように構成されているかにしたがっ
て、ローカルＯＰＮおよびリモートＯＰＮの各々の伝送
元アドレスはともにＦ７またはＦ８に変更される。しか
しながら、通常の場合、擬似全２重方式であるリモート
ＯＰＮが到着すると、Ｆ７またはＦ８の伝送元アドレス
が除去され、ＯＰＮは、ローカルループに送信される前
に、半２重方式に変換される。リモート擬似全２重方式
ＯＰＮが先取り比較に含まれる場合、勝者側ＯＰＮがリ
モート擬似全２重方式ＯＰＮであれば、ローカルループ
セグメントに転送される前に、半２重方式に変換され
る。勝者側ＯＰＮがローカル全２重方式ＯＰＮまたはロ
ーカル擬似全２重方式ＯＰＮの場合、リモートハーフブ
リッジに送信される前に、全２重方式ＯＰＮまたは擬似
全２重方式ＯＰＮに対して何の変更もなされない。
【００５１】ステップ１０５で伝送元アドレスおよび伝
送先アドレスをラッチした後、処理はパス６４２を介し
て図１０の試験６５２に進む。その試験は図６の線路６
４４のＴＸ準備信号をチェックし、その信号が最近作動
したかどうかを判定する。図８のデコーダ６２０がピン
１でローカルＯＰＮを検出するたび、ＲＸポートがＴＸ
準備信号をアクティブに設定する。ＴＸポート状態マシ
ンはこのことに気づき、内部フラグを設定するか、また
は、内部状態に入り、ステップ６６２に到達してどの先
取り処理状態が必要であるかを判定するとき、この内部
状態をチェックすることができる。
送先アドレスをラッチした後、処理はパス６４２を介し
て図１０の試験６５２に進む。その試験は図６の線路６
４４のＴＸ準備信号をチェックし、その信号が最近作動
したかどうかを判定する。図８のデコーダ６２０がピン
１でローカルＯＰＮを検出するたび、ＲＸポートがＴＸ
準備信号をアクティブに設定する。ＴＸポート状態マシ
ンはこのことに気づき、内部フラグを設定するか、また
は、内部状態に入り、ステップ６６２に到達してどの先
取り処理状態が必要であるかを判定するとき、この内部
状態をチェックすることができる。
【００５２】ローカルＯＰＮが図８のピン１で受信され
た場合、デコーダ２０はＯＰＮ信号を線路６５４で作動
させることによって、ＲＸポート状態マシンは、メモリ
にアクセスするために必要なクロックサイクル毎にＴＸ
準備信号を作動させた後、次のクロックサイクルでＴＸ
準備を再設定する。また、ＯＰＮを線路６５４で作動さ
せることによって、ＲＸポート状態マシンはラッチ
［０：１］信号を線路６５６で作動させ、それによっ
て、ローカルＯＰＮのアドレスはラッチ２００に記憶さ
れる。ローカルＯＰＮが半２重方式の場合、デコーダ６
２０はこれを検出し、半２重方式信号を線路６５８で作
動させる。これによって、ＲＸポート状態マシンがＲＸ
変換信号を線路６６０で作動させることによって、ＡＬ
＿ＰＡラッチ２００は、ＲＸポートの構成データにした
がって、ローカルＯＰＮの伝送元アドレスを１６進法の
Ｆ７またはＦ８に変換する。
た場合、デコーダ２０はＯＰＮ信号を線路６５４で作動
させることによって、ＲＸポート状態マシンは、メモリ
にアクセスするために必要なクロックサイクル毎にＴＸ
準備信号を作動させた後、次のクロックサイクルでＴＸ
準備を再設定する。また、ＯＰＮを線路６５４で作動さ
せることによって、ＲＸポート状態マシンはラッチ
［０：１］信号を線路６５６で作動させ、それによっ
て、ローカルＯＰＮのアドレスはラッチ２００に記憶さ
れる。ローカルＯＰＮが半２重方式の場合、デコーダ６
２０はこれを検出し、半２重方式信号を線路６５８で作
動させる。これによって、ＲＸポート状態マシンがＲＸ
変換信号を線路６６０で作動させることによって、ＡＬ
＿ＰＡラッチ２００は、ＲＸポートの構成データにした
がって、ローカルＯＰＮの伝送元アドレスを１６進法の
Ｆ７またはＦ８に変換する。
【００５３】ローカルＯＰＮの処理時またはローカルＯ
ＰＮの転送直後に同時リモートＯＰＮが到着する場合、
競争が解消されるようにＴＸ準備を行う。ローカルＯＰ
Ｎを検出すると同時にＴＸ準備信号を作動させ、 ロー
カルＯＰＮの伝送先アドレスからローカルＯＰＮをどこ
に送るかを判定するためにメモリ７８をチェックしてい
る１つのクロックサイクルの間、ＴＸ準備信号はアクテ
ィブの状態である。ローカルＯＰＮを受信したクロック
サイクルの間、ローカルＯＰＮのアドレスをラッチし、
伝送先アドレスを用いてメモリにアクセスし、ローカル
ＯＰＮが半２重方式の場合、その伝送元アドレスをアド
レスラッチ２００で１６進法のＦ７またはＦ８に変換す
る。メモリアクセスが行われているクロックサイクルの
間、ＴＸ準備信号はアクティブの状態のままであり、次
のクロックサイクルで自動的に再設定される。
ＰＮの転送直後に同時リモートＯＰＮが到着する場合、
競争が解消されるようにＴＸ準備を行う。ローカルＯＰ
Ｎを検出すると同時にＴＸ準備信号を作動させ、 ロー
カルＯＰＮの伝送先アドレスからローカルＯＰＮをどこ
に送るかを判定するためにメモリ７８をチェックしてい
る１つのクロックサイクルの間、ＴＸ準備信号はアクテ
ィブの状態である。ローカルＯＰＮを受信したクロック
サイクルの間、ローカルＯＰＮのアドレスをラッチし、
伝送先アドレスを用いてメモリにアクセスし、ローカル
ＯＰＮが半２重方式の場合、その伝送元アドレスをアド
レスラッチ２００で１６進法のＦ７またはＦ８に変換す
る。メモリアクセスが行われているクロックサイクルの
間、ＴＸ準備信号はアクティブの状態のままであり、次
のクロックサイクルで自動的に再設定される。
【００５４】図１０の試験６５２によって、リモートＯ
ＰＮの到着時にＴＸ準備がアクティブであると判定され
た場合、競合ＯＰＮ状態が生じたことを意味する。本発
明の概要で説明した先取り規則処理におけるケース１〜
４の結果は、ローカルＯＰＮがどこかに送信されたかど
うかに左右される。どの場合の先取り処理が必要かを判
定するため、ステップ６６２を行い、ローカルＯＰＮが
どこに送信されたか、または、同時のローカルＯＰＮお
よびリモートＯＰＮを検出したかどうかを判定する。こ
れは、ＴＸ準備がまだアクティブであるか偽であるかを
判定することによって行われる。ＴＸ準備は偽であるが
最近作動されていた場合、ステップ６６２は図６の線路
６６４でＲＸスイッチ位置信号の状態をチェックする。
この信号は、ＲＸポート状態マシンによって、メモリア
クセスが完了してローカルＯＰＮをその目的地に転送す
るために必要な位置にスイッチが移動した後にＴＸ準備
信号がアクティブ状態でない場合のスイッチ６１４の位
置に相当する論理状態に設定される。
ＰＮの到着時にＴＸ準備がアクティブであると判定され
た場合、競合ＯＰＮ状態が生じたことを意味する。本発
明の概要で説明した先取り規則処理におけるケース１〜
４の結果は、ローカルＯＰＮがどこかに送信されたかど
うかに左右される。どの場合の先取り処理が必要かを判
定するため、ステップ６６２を行い、ローカルＯＰＮが
どこに送信されたか、または、同時のローカルＯＰＮお
よびリモートＯＰＮを検出したかどうかを判定する。こ
れは、ＴＸ準備がまだアクティブであるか偽であるかを
判定することによって行われる。ＴＸ準備は偽であるが
最近作動されていた場合、ステップ６６２は図６の線路
６６４でＲＸスイッチ位置信号の状態をチェックする。
この信号は、ＲＸポート状態マシンによって、メモリア
クセスが完了してローカルＯＰＮをその目的地に転送す
るために必要な位置にスイッチが移動した後にＴＸ準備
信号がアクティブ状態でない場合のスイッチ６１４の位
置に相当する論理状態に設定される。
【００５５】リモートＯＰＮが到着する前に、ローカル
ＯＰＮはローカルバイパスでＴＸポートに予め転送され
ていたとステップ６６２が判定した場合、ケース２が生
じる。ＴＸポートは、ＴＸ準備信号がまだ真であるかど
うかを判定することによって、ローカルＯＰＮをローカ
ルバイパスのどこに送信するかを判定し、真でない場合
は、線路６６４のＲＸスイッチ位置信号の状態をチェッ
クすることによって、図８のスイッチ６１４が１−３位
置に設定されているかどうかを調べる。ＴＸ準備が偽の
場合、メモリアクセスが完了したことを意味し、ＲＸス
イッチ位置信号は、ローカルＯＰＮがローカルバイパス
で送信されたか、または、リモートハーフブリッジで転
送されたかを示す。
ＯＰＮはローカルバイパスでＴＸポートに予め転送され
ていたとステップ６６２が判定した場合、ケース２が生
じる。ＴＸポートは、ＴＸ準備信号がまだ真であるかど
うかを判定することによって、ローカルＯＰＮをローカ
ルバイパスのどこに送信するかを判定し、真でない場合
は、線路６６４のＲＸスイッチ位置信号の状態をチェッ
クすることによって、図８のスイッチ６１４が１−３位
置に設定されているかどうかを調べる。ＴＸ準備が偽の
場合、メモリアクセスが完了したことを意味し、ＲＸス
イッチ位置信号は、ローカルＯＰＮがローカルバイパス
で送信されたか、または、リモートハーフブリッジで転
送されたかを示す。
【００５６】ケース２の先取り状態が生じる場合、ステ
ップ６６６を行い、自動ファーストカム・ファーストサ
ーブ（first-come, first-served）先取りを行う。ケー
ス２は、リモートＯＰＮの到着時に話中であるローカル
ループを含む。これは、リモートＯＰＮの到着以前にロ
ーカルＯＰＮがローカルバイパスで転送されていたこと
をステップ６６２で検出した場合である。ステップ６６
６は、自動先取り信号を図６の線路６４６で作動させる
ＴＸポート状態マシンによって、この自動先取りを行
う。これによって、ＲＸポート状態マシンは切り替え制
御信号を図８の線路６２２で設定し、スイッチ６１４を
１−２接続に設定し、挿入ＣＬＳ信号を図８の線路６５
０で作動させる。これによって、挿入／置換ＦＩＦＯ回
路６１６はＣＬＳプリミティブを生成し、ＣＬＳプリミ
ティブをリモートハーフブリッジに送出し、そこで、Ｃ
ＬＳプリミティブを伝送元ノードに転送し、伝送元ノー
ドがリモートＯＰＮを生成することによって、伝送元ノ
ードを閉じる。
ップ６６６を行い、自動ファーストカム・ファーストサ
ーブ（first-come, first-served）先取りを行う。ケー
ス２は、リモートＯＰＮの到着時に話中であるローカル
ループを含む。これは、リモートＯＰＮの到着以前にロ
ーカルＯＰＮがローカルバイパスで転送されていたこと
をステップ６６２で検出した場合である。ステップ６６
６は、自動先取り信号を図６の線路６４６で作動させる
ＴＸポート状態マシンによって、この自動先取りを行
う。これによって、ＲＸポート状態マシンは切り替え制
御信号を図８の線路６２２で設定し、スイッチ６１４を
１−２接続に設定し、挿入ＣＬＳ信号を図８の線路６５
０で作動させる。これによって、挿入／置換ＦＩＦＯ回
路６１６はＣＬＳプリミティブを生成し、ＣＬＳプリミ
ティブをリモートハーフブリッジに送出し、そこで、Ｃ
ＬＳプリミティブを伝送元ノードに転送し、伝送元ノー
ドがリモートＯＰＮを生成することによって、伝送元ノ
ードを閉じる。
【００５７】ステップ６６２で、受信されたばかりのロ
ーカルＯＰＮがリモートＯＰＮの到着以前にリモートハ
ーフブリッジに転送されていたと判定された場合、ケー
ス１の先取り状態が生じる。この場合、ステップ６６８
を行い、ＴＸポート状態マシンがイネーブル比較信号を
図６の線路６３８で作動させる。これによって、比較器
４０２はラッチ２００および２０２でラッチされたロー
カルＯＰＮおよびリモートＯＰＮのＡＬ＿ＰＡアドレス
を比較し、線路６７０の先取りローカル伝送元信号また
は線路６７２の先取りリモート伝送元信号を作動させ
る。
ーカルＯＰＮがリモートＯＰＮの到着以前にリモートハ
ーフブリッジに転送されていたと判定された場合、ケー
ス１の先取り状態が生じる。この場合、ステップ６６８
を行い、ＴＸポート状態マシンがイネーブル比較信号を
図６の線路６３８で作動させる。これによって、比較器
４０２はラッチ２００および２０２でラッチされたロー
カルＯＰＮおよびリモートＯＰＮのＡＬ＿ＰＡアドレス
を比較し、線路６７０の先取りローカル伝送元信号また
は線路６７２の先取りリモート伝送元信号を作動させ
る。
【００５８】次に、ステップ６７４を行い、比較器から
生じた２つの信号のうちどちらを作動させたかを判定す
る。フルブリッジを構成する２つのハーフブリッジは、
それぞれ、図９のフローチャートに示される処理を同時
に行う。しかしながら、右側ハーフブリッジをリモート
ハーフブリッジとしたローカルハーフブリッジなので、
図示した処理を左側ハーフブリッジで行うという観点か
ら、フローチャートを記載している。上記のとおり、ス
テップ６７４から続くパス６７６は、左側ハーフブリッ
ジのＴＸポートのピン２にあるリモートＯＰＮがアドレ
ス優先順位比較を行った場合に取られる分岐を示す。
生じた２つの信号のうちどちらを作動させたかを判定す
る。フルブリッジを構成する２つのハーフブリッジは、
それぞれ、図９のフローチャートに示される処理を同時
に行う。しかしながら、右側ハーフブリッジをリモート
ハーフブリッジとしたローカルハーフブリッジなので、
図示した処理を左側ハーフブリッジで行うという観点か
ら、フローチャートを記載している。上記のとおり、ス
テップ６７４から続くパス６７６は、左側ハーフブリッ
ジのＴＸポートのピン２にあるリモートＯＰＮがアドレ
ス優先順位比較を行った場合に取られる分岐を示す。
【００５９】図１２を参照すると、パス６７８に沿った
処理が説明されている。左側ハーフブリッジのローカル
ＯＰＮが右側ハーフブリッジに勝つとともにすでに右側
ハーフブリッジに転送された場合（読者は図８を参
照）、右側ハーフブリッジは、左側ハーフブリッジから
受信したローカルＯＰＮをローカルループに送信する前
に、ローカルループセグメントの伝送元ノードを閉じな
ければならない。これは図１２のステップ６８８で行わ
れる。このステップにおいて、右側ハーフブリッジは、
まず、ピン２で受信したリモートＯＰＮ（左側ハーフブ
リッジから受信した転送ローカルＯＰＮ）を遮断する。
この遮断は、右側ハーフブリッジのリモート復号回路６
０４（図７参照）（左側ハーフブリッジの回路と同一の
回路には同一の符号が付される）がリモートＯＰＮをピ
ン２で検出し、ＯＰＮ信号を線路６３２で作動させる場
合に、行われる。これによって、線路６３６のラッチ
［０：１］信号を作動させることによって、ＡＬ＿ＰＡ
ラッチは伝送元アドレスおよび伝送先アドレスをラッチ
する。また、ＯＰＮ信号を線路６３２で作動させること
によって、ＴＸポート状態マシンは、左側ハーフブリッ
ジのＴＸポートがＯＰＮを受信したときと同じ処理を続
け、上記処理は図９以下のフローチャートで説明されて
いる。この場合、右側ハーフブリッジが行うステップ６
５２において、右側ハーフブリッジのローカルＯＰＮを
受信して左側ハーフブリッジに転送したとき、ＴＸ準備
が最近行われたことを発見したので、処理はステップ６
６２からステップ６６８に進み、処理が続けられる。こ
の処理の結果、イネーブル比較信号を線路６３８で作動
させ、アドレス比較を開始し、状態マシンは同時に削除
ＯＰＮ信号を図７の線路６９１で作動させる。削除ＯＰ
Ｎを作動させることによって、挿入／置換／削除ＦＩＦ
Ｏ回路６１０はＯＰＮプリミティブの２０ビットを除去
する。
処理が説明されている。左側ハーフブリッジのローカル
ＯＰＮが右側ハーフブリッジに勝つとともにすでに右側
ハーフブリッジに転送された場合（読者は図８を参
照）、右側ハーフブリッジは、左側ハーフブリッジから
受信したローカルＯＰＮをローカルループに送信する前
に、ローカルループセグメントの伝送元ノードを閉じな
ければならない。これは図１２のステップ６８８で行わ
れる。このステップにおいて、右側ハーフブリッジは、
まず、ピン２で受信したリモートＯＰＮ（左側ハーフブ
リッジから受信した転送ローカルＯＰＮ）を遮断する。
この遮断は、右側ハーフブリッジのリモート復号回路６
０４（図７参照）（左側ハーフブリッジの回路と同一の
回路には同一の符号が付される）がリモートＯＰＮをピ
ン２で検出し、ＯＰＮ信号を線路６３２で作動させる場
合に、行われる。これによって、線路６３６のラッチ
［０：１］信号を作動させることによって、ＡＬ＿ＰＡ
ラッチは伝送元アドレスおよび伝送先アドレスをラッチ
する。また、ＯＰＮ信号を線路６３２で作動させること
によって、ＴＸポート状態マシンは、左側ハーフブリッ
ジのＴＸポートがＯＰＮを受信したときと同じ処理を続
け、上記処理は図９以下のフローチャートで説明されて
いる。この場合、右側ハーフブリッジが行うステップ６
５２において、右側ハーフブリッジのローカルＯＰＮを
受信して左側ハーフブリッジに転送したとき、ＴＸ準備
が最近行われたことを発見したので、処理はステップ６
６２からステップ６６８に進み、処理が続けられる。こ
の処理の結果、イネーブル比較信号を線路６３８で作動
させ、アドレス比較を開始し、状態マシンは同時に削除
ＯＰＮ信号を図７の線路６９１で作動させる。削除ＯＰ
Ｎを作動させることによって、挿入／置換／削除ＦＩＦ
Ｏ回路６１０はＯＰＮプリミティブの２０ビットを除去
する。
【００６０】右側ハーフブリッジの比較器４０２では、
リモートＯＰＮであるとともに優先順位が低いと見なさ
れた）左側ハーフブリッジにバス１０８で予め送信され
た右側ハーフブリッジのローカルＯＰＮのアドレスと、
バス１０９で左側ハーフブリッジから受信されたリモー
トＯＰＮのアドレスとを比較する。この比較は左側ハー
フブリッジと同じ結果をもたらす。すなわち、右側ハー
フブリッジのリモートＯＰＮは優先順位が高いと示さ
れ、このことは、左側ハーフブリッジが受信したリモー
トＯＰＮを生成したローカル伝送元を閉じなければなら
ないことを意味する。右側ハーフブリッジの比較器４０
２は先取りローカル伝送元信号を線路６７０で作動させ
る。これによって、右側ハーフブリッジのＴＸポート状
態マシンは挿入ＣＬＳ信号を線路６８４で作動させ、Ｃ
ＬＳをローカルループセグメントで生成するとともに送
出する。これによって、敗者側リモートＯＰＮを左側ハ
ーフブリッジで発生させたローカルループ伝送元ノード
を閉じる。
リモートＯＰＮであるとともに優先順位が低いと見なさ
れた）左側ハーフブリッジにバス１０８で予め送信され
た右側ハーフブリッジのローカルＯＰＮのアドレスと、
バス１０９で左側ハーフブリッジから受信されたリモー
トＯＰＮのアドレスとを比較する。この比較は左側ハー
フブリッジと同じ結果をもたらす。すなわち、右側ハー
フブリッジのリモートＯＰＮは優先順位が高いと示さ
れ、このことは、左側ハーフブリッジが受信したリモー
トＯＰＮを生成したローカル伝送元を閉じなければなら
ないことを意味する。右側ハーフブリッジの比較器４０
２は先取りローカル伝送元信号を線路６７０で作動させ
る。これによって、右側ハーフブリッジのＴＸポート状
態マシンは挿入ＣＬＳ信号を線路６８４で作動させ、Ｃ
ＬＳをローカルループセグメントで生成するとともに送
出する。これによって、敗者側リモートＯＰＮを左側ハ
ーフブリッジで発生させたローカルループ伝送元ノード
を閉じる。
【００６１】次に、右側ハーフブリッジを転送するか、
または、リモートＯＰＮおよびＲＲＤＹの遮断を解除し
なければならないが、それを行う前に、右側ハーフブリ
ッジはローカルループセグメント制御のために調停を行
い、調停を勝ち取らなければならない。ステップ６９０
はこの処理を示す。まず、右側ハーフブリッジのＴＸポ
ート状態マシンはＡＲＢ開始信号を線路７００で作動さ
せる。これによって、ＦＩＦＯ回路６１６は入来ＣＦＷ
をＡＲＢ（０）に変更し、ＣＦＷをローカルループセグ
メントに送出する。敗者側ＯＰＮを生成したローカルノ
ードは閉じられたので、もはやＡＲＢを打ち消すことは
ない。ＡＲＢ（０）が各ノードに到着したとき、各ノー
ドによって優先順位の高いＡＲＢとして転送される。実
際、ＡＲＢ（０）が右側ハーフブリッジのＲＸポート１
００のピン１に到着し、復号回路６２０によって認識さ
れ、次に、復号回路６２０はＡＲＢ（０）制御信号を図
８の線路７０２で作動させ、ＴＸポートが調停に勝った
ばかりであることをＲＸポート状態マシン６１２に通知
する。次に、ＲＸポート状態マシンはＡＲＢ勝利信号を
線路７０４で作動させる。このことはＴＸポート状態マ
シン６０２によって検出され、次に、状態マシン６０２
はＡＲＢ停止信号を図７の線路７０６で作動させる。こ
れによって、挿入／置換／削除ＦＩＦＯ回路６１０はＡ
ＲＢ（０）を入来ＡＲＢ ＣＦＷの代わりに用いること
を停止する。次に、右側ハーフブリッジのＴＸポート状
態マシンはＯＰＮ挿入信号を線路６９４で作動させ、そ
れによって、ＦＩＦＯ回路６１０はＯＰＮプリミティブ
を生成するとともに送信する。この後、挿入／置換／削
除ＦＩＦＯはＡＬ＿ＰＡラッチ２０２でラッチされたア
ドレスを送信する。これらのアドレスは、常に、バス１
０９を介してＦＩＦＯ回路で用いられ、ピン３から自動
的に送信された後、ＯＰＮを生成する。
または、リモートＯＰＮおよびＲＲＤＹの遮断を解除し
なければならないが、それを行う前に、右側ハーフブリ
ッジはローカルループセグメント制御のために調停を行
い、調停を勝ち取らなければならない。ステップ６９０
はこの処理を示す。まず、右側ハーフブリッジのＴＸポ
ート状態マシンはＡＲＢ開始信号を線路７００で作動さ
せる。これによって、ＦＩＦＯ回路６１６は入来ＣＦＷ
をＡＲＢ（０）に変更し、ＣＦＷをローカルループセグ
メントに送出する。敗者側ＯＰＮを生成したローカルノ
ードは閉じられたので、もはやＡＲＢを打ち消すことは
ない。ＡＲＢ（０）が各ノードに到着したとき、各ノー
ドによって優先順位の高いＡＲＢとして転送される。実
際、ＡＲＢ（０）が右側ハーフブリッジのＲＸポート１
００のピン１に到着し、復号回路６２０によって認識さ
れ、次に、復号回路６２０はＡＲＢ（０）制御信号を図
８の線路７０２で作動させ、ＴＸポートが調停に勝った
ばかりであることをＲＸポート状態マシン６１２に通知
する。次に、ＲＸポート状態マシンはＡＲＢ勝利信号を
線路７０４で作動させる。このことはＴＸポート状態マ
シン６０２によって検出され、次に、状態マシン６０２
はＡＲＢ停止信号を図７の線路７０６で作動させる。こ
れによって、挿入／置換／削除ＦＩＦＯ回路６１０はＡ
ＲＢ（０）を入来ＡＲＢ ＣＦＷの代わりに用いること
を停止する。次に、右側ハーフブリッジのＴＸポート状
態マシンはＯＰＮ挿入信号を線路６９４で作動させ、そ
れによって、ＦＩＦＯ回路６１０はＯＰＮプリミティブ
を生成するとともに送信する。この後、挿入／置換／削
除ＦＩＦＯはＡＬ＿ＰＡラッチ２０２でラッチされたア
ドレスを送信する。これらのアドレスは、常に、バス１
０９を介してＦＩＦＯ回路で用いられ、ピン３から自動
的に送信された後、ＯＰＮを生成する。
【００６２】右側ハーフブリッジのピン２のリモートＯ
ＰＮの後に、左側ハーフブリッジのローカルループの伝
送元ノードがバッファクレジットを発信していたことを
示すＲＲＤＹの後が続く場合、各ＲＲＤＹはリモート復
号回路６０４によって検出され、ＲＲＤＹ信号を線路６
９６で作動させる。ＲＲＤＹの作動回数は、内部ＲＲＤ
Ｙカウンタの右側ハーフブリッジのＴＸポート状態マシ
ンによってカウントされる。状態マシンがＯＰＮ挿入信
号を線路６９４で作動させた後、アドレスを送出する場
合、状態マシンはＲＲＤＹ受信回数と同じ回数だけＲＲ
ＤＹ挿入信号を線路６８６で作動させ、各ＲＲＤＹが送
出されるにつれて、内部ＲＲＤＹカウンタを減少させ
る。これによって、ＦＩＦＯ回路６１０は、左側ハーフ
ブリッジから受信したＲＲＤＹの数と同数のＯＰＮを送
信した後、多数のＲＲＤＹプリミティブを生成するとと
もに送信する。右側ハーフブリッジによるこのようなリ
モートＯＰＮおよびＲＲＤＹの送信は図１２のステップ
６９０に示される。
ＰＮの後に、左側ハーフブリッジのローカルループの伝
送元ノードがバッファクレジットを発信していたことを
示すＲＲＤＹの後が続く場合、各ＲＲＤＹはリモート復
号回路６０４によって検出され、ＲＲＤＹ信号を線路６
９６で作動させる。ＲＲＤＹの作動回数は、内部ＲＲＤ
Ｙカウンタの右側ハーフブリッジのＴＸポート状態マシ
ンによってカウントされる。状態マシンがＯＰＮ挿入信
号を線路６９４で作動させた後、アドレスを送出する場
合、状態マシンはＲＲＤＹ受信回数と同じ回数だけＲＲ
ＤＹ挿入信号を線路６８６で作動させ、各ＲＲＤＹが送
出されるにつれて、内部ＲＲＤＹカウンタを減少させ
る。これによって、ＦＩＦＯ回路６１０は、左側ハーフ
ブリッジから受信したＲＲＤＹの数と同数のＯＰＮを送
信した後、多数のＲＲＤＹプリミティブを生成するとと
もに送信する。右側ハーフブリッジによるこのようなリ
モートＯＰＮおよびＲＲＤＹの送信は図１２のステップ
６９０に示される。
【００６３】右側ハーフブリッジのＴＸポートのピン２
に到着する勝者側リモートＯＰＮが擬似全２重方式ＯＰ
Ｎの場合、図７の右側ハーフブリッジのリモート復号回
路６０４はＦ７またはＦ８の伝送元アドレスを検出し、
擬似全２重方式制御信号を線路７１０で作動させる。こ
れによって、右側ハーフブリッジのＴＸポート状態マシ
ンは、ＯＰＮ挿入信号を線路６９４で作動させるとき、
変換信号を線路７１２で作動させる。このため、右側ハ
ーフブリッジの挿入／置換／削除ＦＩＦＯ回路６１０は
Ｆ７またはＦ８の伝送元アドレスを削除し、伝送先アド
レスを伝送元アドレスフィールドに複製し、ローカルル
ープに転送する前に、擬似全２重方式ＯＰＮを元の半２
重方式状態に変換する。
に到着する勝者側リモートＯＰＮが擬似全２重方式ＯＰ
Ｎの場合、図７の右側ハーフブリッジのリモート復号回
路６０４はＦ７またはＦ８の伝送元アドレスを検出し、
擬似全２重方式制御信号を線路７１０で作動させる。こ
れによって、右側ハーフブリッジのＴＸポート状態マシ
ンは、ＯＰＮ挿入信号を線路６９４で作動させるとき、
変換信号を線路７１２で作動させる。このため、右側ハ
ーフブリッジの挿入／置換／削除ＦＩＦＯ回路６１０は
Ｆ７またはＦ８の伝送元アドレスを削除し、伝送先アド
レスを伝送元アドレスフィールドに複製し、ローカルル
ープに転送する前に、擬似全２重方式ＯＰＮを元の半２
重方式状態に変換する。
【００６４】なお、右側ハーフブリッジの敗者側ローカ
ルＯＰＮは左側ハーフブリッジによって自動的に破棄さ
れる。その理由は、両方のハーフブリッジはＯＰＮＡＬ
＿ＰＡを自動的に記憶するが、ＯＰＮプリミティブが到
着するとＯＰＮプリミティブを削除し、次に、優先順位
比較で勝った後に転送する必要があることが判明した場
合にのみＯＰＮを再生するからである。別のＯＰＮが到
着した後にのみ、敗者側ＯＰＮの記憶されたアドレスは
上書きされる。
ルＯＰＮは左側ハーフブリッジによって自動的に破棄さ
れる。その理由は、両方のハーフブリッジはＯＰＮＡＬ
＿ＰＡを自動的に記憶するが、ＯＰＮプリミティブが到
着するとＯＰＮプリミティブを削除し、次に、優先順位
比較で勝った後に転送する必要があることが判明した場
合にのみＯＰＮを再生するからである。別のＯＰＮが到
着した後にのみ、敗者側ＯＰＮの記憶されたアドレスは
上書きされる。
【００６５】最後に、ステップ６９９および７０１に示
されるように、左側ハーフブリッジおよび右側ハーフブ
リッジのＴＸポートおよびＲＸポートは、ループ保有が
完了したことを示すＣＬＳが受信されるまで、透過モー
ドに入る。透過モードについては本明細書の他の場所で
説明するが、基本的には、変化せずにＴＸポートまたは
ＲＸポートをまっすぐに透過するプリミティブ、充填ワ
ードおよびデータフレームを含む。ＯＰＮの直前にない
ＲＲＤＹ、データフレームまたはＣＬＳを受信すると
き、透過モードはＴＸポートまたはＲＸポートによって
自動的に開始される。これらのことは、リモート復号回
路６０４、ＴＸポートのローカル復号回路６０６および
ＲＸポートの復号回路６２０によって認識される。これ
らのデコーダは信号を作動させ、信号は受信したものを
状態マシンに通知し、それによって、状態マシンは、Ｆ
ＩＦＯに対して制御信号を作動せずに透過モードに入る
ので、データ透過時には何ら変化が起こらず、スイッチ
６１４および６０８の状態を設定し、適宜データパスが
形成される。ステップ７０１が完了した後、処理は図９
のブロック９９の開始に戻る。
されるように、左側ハーフブリッジおよび右側ハーフブ
リッジのＴＸポートおよびＲＸポートは、ループ保有が
完了したことを示すＣＬＳが受信されるまで、透過モー
ドに入る。透過モードについては本明細書の他の場所で
説明するが、基本的には、変化せずにＴＸポートまたは
ＲＸポートをまっすぐに透過するプリミティブ、充填ワ
ードおよびデータフレームを含む。ＯＰＮの直前にない
ＲＲＤＹ、データフレームまたはＣＬＳを受信すると
き、透過モードはＴＸポートまたはＲＸポートによって
自動的に開始される。これらのことは、リモート復号回
路６０４、ＴＸポートのローカル復号回路６０６および
ＲＸポートの復号回路６２０によって認識される。これ
らのデコーダは信号を作動させ、信号は受信したものを
状態マシンに通知し、それによって、状態マシンは、Ｆ
ＩＦＯに対して制御信号を作動せずに透過モードに入る
ので、データ透過時には何ら変化が起こらず、スイッチ
６１４および６０８の状態を設定し、適宜データパスが
形成される。ステップ７０１が完了した後、処理は図９
のブロック９９の開始に戻る。
【００６６】図１２のステップ６７４を再び検討して、
左側ハーフブリッジのリモートＯＰＮがアドレス優先順
位比較で勝ったとする。この場合、パス６７６は図１２
のステップ６９８に進む。ステップ６９８は、先取りＣ
ＬＳを生成および送信するまでリモートＯＰＮの遮断
し、ローカルループを調停し、調停に勝った後、勝者側
リモートＯＰＮとともに受信したＲＲＤＹとともにリモ
ートＯＰＮをローカルループに送出する処理を示す。特
に、この詳細は以下のとおりである。 リモート復号回
路６０４がＯＰＮを遮断し、ＯＰＮ信号を線路６３２で
作動させ、ラッチ［０：１］信号を線路６３６で作動さ
せるとき、 ＴＸポートのピン２に到着するリモートＯ
ＰＮは遮断される。ＯＰＮ信号によって、ＴＸポート状
態マシン６０２はＯＰＮ削除信号を線路６９１で作動さ
せ、それによって、挿入／置換／削除ＦＩＦＯ回路６１
０はＯＰＮからなる２０ビットを除去する。ラッチ
［０：１］信号によって、ＡＬ＿ＰＡラッチ２０２は伝
送元アドレスおよび伝送先アドレスを記憶する。次に、
ＴＸポート状態マシンはＣＬＳ挿入信号を線路６８４で
作動させ、それによって、挿入／置換／削除ＦＩＦＯ回
路６１０はＣＬＳプリミティブを生成し、ＣＬＳプリミ
ティブをローカルループに送出し、敗者側ＯＰＮを生成
した伝送元ノードを閉じる。次に、ＴＸポート状態マシ
ンがＡＲＢ開始信号を線路７００で作動させることによ
って、挿入／置換／削除ＦＩＦＯ回路６１０はＡＲＢ
（０）を入来ＣＦＷの代わりに用い始め、ループ制御を
獲得する。ＡＲＢ（０）ＣＦＷがＲＸポートに到達する
と、復号回路６２０はそれを検出し、ＡＲＢ（０）を線
路７０２で作動させる。これによって、ＲＸポート状態
マシン６１２はＡＲＢ勝利信号を線路７０４で作動さ
せ、それによって、ＴＸポート状態マシンはＡＲＢ停止
を線路７０６で作動させる。このため、挿入／置換／削
除ＦＩＦＯ回路６１０はＡＲＢ（０）の置換を停止す
る。次に、ＴＸポート状態マシンはＯＰＮ挿入を線路６
９４で作動させ、ＯＰＮを生成し、ローカルループにピ
ン３を介して送出し、次に、ＡＬ＿ＰＡアドレスをラッ
チ２０２から送る。ＴＸポート状態マシンのＲＲＤＹカ
ウンタがリモートＯＰＮの後に到着したＲＲＤＹをカウ
ントした場合、ＲＲＤＹ挿入信号を作動させ、ＲＲＤＹ
カウンタは減少し、この処理は、ＲＲＤＹカウンタが０
になるまで繰り返される。
左側ハーフブリッジのリモートＯＰＮがアドレス優先順
位比較で勝ったとする。この場合、パス６７６は図１２
のステップ６９８に進む。ステップ６９８は、先取りＣ
ＬＳを生成および送信するまでリモートＯＰＮの遮断
し、ローカルループを調停し、調停に勝った後、勝者側
リモートＯＰＮとともに受信したＲＲＤＹとともにリモ
ートＯＰＮをローカルループに送出する処理を示す。特
に、この詳細は以下のとおりである。 リモート復号回
路６０４がＯＰＮを遮断し、ＯＰＮ信号を線路６３２で
作動させ、ラッチ［０：１］信号を線路６３６で作動さ
せるとき、 ＴＸポートのピン２に到着するリモートＯ
ＰＮは遮断される。ＯＰＮ信号によって、ＴＸポート状
態マシン６０２はＯＰＮ削除信号を線路６９１で作動さ
せ、それによって、挿入／置換／削除ＦＩＦＯ回路６１
０はＯＰＮからなる２０ビットを除去する。ラッチ
［０：１］信号によって、ＡＬ＿ＰＡラッチ２０２は伝
送元アドレスおよび伝送先アドレスを記憶する。次に、
ＴＸポート状態マシンはＣＬＳ挿入信号を線路６８４で
作動させ、それによって、挿入／置換／削除ＦＩＦＯ回
路６１０はＣＬＳプリミティブを生成し、ＣＬＳプリミ
ティブをローカルループに送出し、敗者側ＯＰＮを生成
した伝送元ノードを閉じる。次に、ＴＸポート状態マシ
ンがＡＲＢ開始信号を線路７００で作動させることによ
って、挿入／置換／削除ＦＩＦＯ回路６１０はＡＲＢ
（０）を入来ＣＦＷの代わりに用い始め、ループ制御を
獲得する。ＡＲＢ（０）ＣＦＷがＲＸポートに到達する
と、復号回路６２０はそれを検出し、ＡＲＢ（０）を線
路７０２で作動させる。これによって、ＲＸポート状態
マシン６１２はＡＲＢ勝利信号を線路７０４で作動さ
せ、それによって、ＴＸポート状態マシンはＡＲＢ停止
を線路７０６で作動させる。このため、挿入／置換／削
除ＦＩＦＯ回路６１０はＡＲＢ（０）の置換を停止す
る。次に、ＴＸポート状態マシンはＯＰＮ挿入を線路６
９４で作動させ、ＯＰＮを生成し、ローカルループにピ
ン３を介して送出し、次に、ＡＬ＿ＰＡアドレスをラッ
チ２０２から送る。ＴＸポート状態マシンのＲＲＤＹカ
ウンタがリモートＯＰＮの後に到着したＲＲＤＹをカウ
ントした場合、ＲＲＤＹ挿入信号を作動させ、ＲＲＤＹ
カウンタは減少し、この処理は、ＲＲＤＹカウンタが０
になるまで繰り返される。
【００６７】ＴＸポートのピン２に到着する勝者側リモ
ートＯＰＮが擬似全２重方式ＯＰＮの場合、図７のリモ
ート復号回路６０４はＦ７またはＦ８の伝送元アドレス
を検出し、擬似全２重方式制御信号を線路７１０で作動
させる。このため、ＴＸポート状態マシンは、ＯＰＮ挿
入信号を線路６９４で作動させるとき、変換信号を線路
７１２で作動させる。これによって、挿入／置換／削除
ＦＩＦＯ回路６１０はＦ７またはＦ８の伝送元アドレス
を削除し、伝送先アドレスを伝送元アドレスフィールド
に複製し、ローカルループに転送する前に、擬似全２重
方式ＯＰＮを元の半２重方式状態に変換する。
ートＯＰＮが擬似全２重方式ＯＰＮの場合、図７のリモ
ート復号回路６０４はＦ７またはＦ８の伝送元アドレス
を検出し、擬似全２重方式制御信号を線路７１０で作動
させる。このため、ＴＸポート状態マシンは、ＯＰＮ挿
入信号を線路６９４で作動させるとき、変換信号を線路
７１２で作動させる。これによって、挿入／置換／削除
ＦＩＦＯ回路６１０はＦ７またはＦ８の伝送元アドレス
を削除し、伝送先アドレスを伝送元アドレスフィールド
に複製し、ローカルループに転送する前に、擬似全２重
方式ＯＰＮを元の半２重方式状態に変換する。
【００６８】ただし、左側ハーフブリッジの敗者側ロー
カルＯＰＮは右側ハーフブリッジによって自動的に破棄
される、その理由は、両方のハーフブリッジはＯＰＮＡ
Ｌ＿ＰＡアドレスを自動的に記憶するが、ＯＰＮプリミ
ティブの到着時にＯＰＮプリミティブを削除し、転送が
必要であることが判明した場合にのみ、ＯＰＮを再生す
るからである。敗者側ＯＰＮの記憶アドレスは、別のＯ
ＰＮが到着した後にのみ上書きされる。
カルＯＰＮは右側ハーフブリッジによって自動的に破棄
される、その理由は、両方のハーフブリッジはＯＰＮＡ
Ｌ＿ＰＡアドレスを自動的に記憶するが、ＯＰＮプリミ
ティブの到着時にＯＰＮプリミティブを削除し、転送が
必要であることが判明した場合にのみ、ＯＰＮを再生す
るからである。敗者側ＯＰＮの記憶アドレスは、別のＯ
ＰＮが到着した後にのみ上書きされる。
【００６９】図１０のステップ６６２を再検討すると、
図１１のステップ７１４は、ケース３の状況が生じた場
合の削除処理を示す。この状況は、同じクロックサイク
ルの間に線路６４４のＴＸ準備信号および線路６３４の
ＲＸ準備信号がともにアクティブであることによって検
出される。これらの準備信号は、それぞれ、ＯＰＮが到
着したときにクロックサイクル毎に作動させ、次のクロ
ックサイクルを再設定する。アドレス比較および／また
はメモリアクセスに必要なのは、１つのクロックサイク
ルだけである。ケース３の先取り状態が生じた場合、ア
ドレス比較を行って勝者側ＯＰＮを決定し、次に、敗者
側ＯＰＮを生成した伝送元ノードを閉じ、勝者側ＯＰＮ
がローカルＯＰＮの場合は、メモリにアクセスして、勝
者側ローカルＯＰＮをリモートハーフブリッジに転送す
るか、または、ローカルバイパスで転送するかを決定す
る。ＴＸポート状態マシン６０２は、ＴＸおよびＲＸ準
備信号の状態を調べてケース３の状況が存在するかどう
かについて判定する。
図１１のステップ７１４は、ケース３の状況が生じた場
合の削除処理を示す。この状況は、同じクロックサイク
ルの間に線路６４４のＴＸ準備信号および線路６３４の
ＲＸ準備信号がともにアクティブであることによって検
出される。これらの準備信号は、それぞれ、ＯＰＮが到
着したときにクロックサイクル毎に作動させ、次のクロ
ックサイクルを再設定する。アドレス比較および／また
はメモリアクセスに必要なのは、１つのクロックサイク
ルだけである。ケース３の先取り状態が生じた場合、ア
ドレス比較を行って勝者側ＯＰＮを決定し、次に、敗者
側ＯＰＮを生成した伝送元ノードを閉じ、勝者側ＯＰＮ
がローカルＯＰＮの場合は、メモリにアクセスして、勝
者側ローカルＯＰＮをリモートハーフブリッジに転送す
るか、または、ローカルバイパスで転送するかを決定す
る。ＴＸポート状態マシン６０２は、ＴＸおよびＲＸ準
備信号の状態を調べてケース３の状況が存在するかどう
かについて判定する。
【００７０】ケース３の状況が検出された場合は、ロー
カルＯＰＮおよびリモートＯＰＮを一時的に遮断しなけ
ればならず、アドレス比較をステップ７１６で開始す
る。この処理は、イネーブル比較信号を線路６３８で作
動させるＴＸポート状態マシンによって開始される。ま
た、この信号はＲＸポート状態マシンに接続されてい
る。イネーブル比較信号を線路６３８で作動させること
によって、ＴＸポート状態マシンはＯＰＮ削除信号を図
７の線路６９１で作動させ、ＦＩＦＯ回路６１０は、比
較が完了するまで、リモートＯＰＮの送信を遮断する。
代替の実施の形態において、イネーブル比較を作動させ
ることによって、ＲＸポート状態マシンはＯＰＮ削除信
号を線路７２７で作動させ、図８のＦＩＦＯ６１６はＯ
ＰＮプリミティブビットを除去し、ＯＰＮプリミティブ
の送信を一時的に遮断する。ローカルＯＰＮを自動的に
遮断し、そのアドレスをラッチし、上記の好適な実施の
形態において、到着時に必要であれば、擬似全２重方式
に変換する。
カルＯＰＮおよびリモートＯＰＮを一時的に遮断しなけ
ればならず、アドレス比較をステップ７１６で開始す
る。この処理は、イネーブル比較信号を線路６３８で作
動させるＴＸポート状態マシンによって開始される。ま
た、この信号はＲＸポート状態マシンに接続されてい
る。イネーブル比較信号を線路６３８で作動させること
によって、ＴＸポート状態マシンはＯＰＮ削除信号を図
７の線路６９１で作動させ、ＦＩＦＯ回路６１０は、比
較が完了するまで、リモートＯＰＮの送信を遮断する。
代替の実施の形態において、イネーブル比較を作動させ
ることによって、ＲＸポート状態マシンはＯＰＮ削除信
号を線路７２７で作動させ、図８のＦＩＦＯ６１６はＯ
ＰＮプリミティブビットを除去し、ＯＰＮプリミティブ
の送信を一時的に遮断する。ローカルＯＰＮを自動的に
遮断し、そのアドレスをラッチし、上記の好適な実施の
形態において、到着時に必要であれば、擬似全２重方式
に変換する。
【００７１】また、イネーブル比較によって、比較器４
０２はＡＬ＿ＰＡアドレスを比較し、信号の１つを線路
６７０または６７２で作動させる。ステップ７１８は、
ＲＸポートおよびＴＸポート状態マシンによって比較結
果信号を読み込み、左側ハーフブリッジのローカルＯＰ
Ｎの優先順位が高い場合はパス６８０に沿って分岐し、
左側ハーフブリッジのローカルＯＰＮの優先順位が低い
場合はパス６８２に沿って分岐する処理を示す。
０２はＡＬ＿ＰＡアドレスを比較し、信号の１つを線路
６７０または６７２で作動させる。ステップ７１８は、
ＲＸポートおよびＴＸポート状態マシンによって比較結
果信号を読み込み、左側ハーフブリッジのローカルＯＰ
Ｎの優先順位が高い場合はパス６８０に沿って分岐し、
左側ハーフブリッジのローカルＯＰＮの優先順位が低い
場合はパス６８２に沿って分岐する処理を示す。
【００７２】図１１を参照して、左側ハーフブリッジの
ローカルＯＰＮの優先順位が高い場合の処理を説明す
る。まず、敗者側ＯＰＮを生成したローカル伝送元ノー
ドを閉じなければならない。これはステップ７２０で行
われ、左側ハーフブリッジのＴＸポート状態マシンは、
ＣＬＳ挿入信号およびＡＲＢ開始信号を作動させてロー
カル伝送元ノードの先取りを行う。その結果、図７の挿
入／置換／削除ＦＩＦＯ回路６１０は先取りＣＬＳを生
成し、先取りＣＬＳをピン３から送信し、敗者側ＯＰＮ
を生成したノードを閉じる。勝者側リモートＯＰＮを転
送するため、左側ハーフブリッジはローカルループの調
停を行わなければならず、ＡＲＢ開始信号によって、Ｆ
ＩＦＯ回路６１０はＡＲＢ（０）をピン２に入来するＣ
ＦＷの代わりに用い始める。
ローカルＯＰＮの優先順位が高い場合の処理を説明す
る。まず、敗者側ＯＰＮを生成したローカル伝送元ノー
ドを閉じなければならない。これはステップ７２０で行
われ、左側ハーフブリッジのＴＸポート状態マシンは、
ＣＬＳ挿入信号およびＡＲＢ開始信号を作動させてロー
カル伝送元ノードの先取りを行う。その結果、図７の挿
入／置換／削除ＦＩＦＯ回路６１０は先取りＣＬＳを生
成し、先取りＣＬＳをピン３から送信し、敗者側ＯＰＮ
を生成したノードを閉じる。勝者側リモートＯＰＮを転
送するため、左側ハーフブリッジはローカルループの調
停を行わなければならず、ＡＲＢ開始信号によって、Ｆ
ＩＦＯ回路６１０はＡＲＢ（０）をピン２に入来するＣ
ＦＷの代わりに用い始める。
【００７３】実際、図１１のステップ７２４に示される
ように、これらのＡＲＢ（０）ＣＦＷはＲＸポートに到
達し、ステップ７２２に示されるように、復号回路６２
０によって認識される。このため、線路７０２のＡＲＢ
（０）信号が作動されることによって、ＲＸポート状態
マシンはＡＲＢ勝利信号を線路７０４で作動させる。Ｔ
Ｘポート状態マシンはＡＲＢ勝利信号を調べ、ＡＲＢ停
止信号を線路７０６で作動させ、ＡＲＢ（０）の置換を
停止し、次に、ＯＰＮ挿入信号を線路６９４で作動さ
せ、必要に応じて、変換信号を線路７１２で作動させ
る。変換は、リモートＯＰＮがピン２に到着したときに
擬似全２重方式である場合にのみ行われ、それによっ
て、リモート復号回路６０４は擬似全２重方式信号を線
路７１０で作動させ、さらに、ＯＰＮ信号およびラッチ
［０：１］信号を線路６３２および６３６で作動させ
る。ＯＰＮ挿入および変換を作動させることによって、
図７のＦＩＦＯ回路６１０はＯＰＮを生成し、ＡＬ＿Ｐ
Ａアドレスがラッチ２０２から入来するとき、ＯＰＮを
半２重方式に変換する。代替として、状態マシンは、ア
ドレス比較の後でＯＰＮ挿入信号作動の前に、ラッチ２
０２で、擬似全２重方式ＯＰＮのＦ７またはＦ８伝送元
アドレスを伝送先アドレスの複製にすることができる。
ように、これらのＡＲＢ（０）ＣＦＷはＲＸポートに到
達し、ステップ７２２に示されるように、復号回路６２
０によって認識される。このため、線路７０２のＡＲＢ
（０）信号が作動されることによって、ＲＸポート状態
マシンはＡＲＢ勝利信号を線路７０４で作動させる。Ｔ
Ｘポート状態マシンはＡＲＢ勝利信号を調べ、ＡＲＢ停
止信号を線路７０６で作動させ、ＡＲＢ（０）の置換を
停止し、次に、ＯＰＮ挿入信号を線路６９４で作動さ
せ、必要に応じて、変換信号を線路７１２で作動させ
る。変換は、リモートＯＰＮがピン２に到着したときに
擬似全２重方式である場合にのみ行われ、それによっ
て、リモート復号回路６０４は擬似全２重方式信号を線
路７１０で作動させ、さらに、ＯＰＮ信号およびラッチ
［０：１］信号を線路６３２および６３６で作動させ
る。ＯＰＮ挿入および変換を作動させることによって、
図７のＦＩＦＯ回路６１０はＯＰＮを生成し、ＡＬ＿Ｐ
Ａアドレスがラッチ２０２から入来するとき、ＯＰＮを
半２重方式に変換する。代替として、状態マシンは、ア
ドレス比較の後でＯＰＮ挿入信号作動の前に、ラッチ２
０２で、擬似全２重方式ＯＰＮのＦ７またはＦ８伝送元
アドレスを伝送先アドレスの複製にすることができる。
【００７４】ＯＰＮおよび変換を半２重方式に転送した
後、ＴＸポート状態マシンのＲＲＤＹカウンタが０でな
い場合、ＴＸポート状態マシンはＲＲＤＹ挿入信号を線
路６８６で作動させ、カウンタを減少させる。この処理
は、ステップ７２６に示されるように、ＲＲＤＹカウン
タが０になるまで繰り返される。次に、パス７２８は図
１３のステップ７４４に進み、透過モードに入る処理を
開始する。
後、ＴＸポート状態マシンのＲＲＤＹカウンタが０でな
い場合、ＴＸポート状態マシンはＲＲＤＹ挿入信号を線
路６８６で作動させ、カウンタを減少させる。この処理
は、ステップ７２６に示されるように、ＲＲＤＹカウン
タが０になるまで繰り返される。次に、パス７２８は図
１３のステップ７４４に進み、透過モードに入る処理を
開始する。
【００７５】ステップ７７４において、左側ハーフブリ
ッジのローカルループの伝送先ノードはリモートＯＰＮ
を受信し、ＲＲＤＹまたはＣＬＳのどちらかで応答す
る。これらのプリミティブの１つは左側ハーフブリッジ
のＲＸポート１００のピン１に伝搬する。
ッジのローカルループの伝送先ノードはリモートＯＰＮ
を受信し、ＲＲＤＹまたはＣＬＳのどちらかで応答す
る。これらのプリミティブの１つは左側ハーフブリッジ
のＲＸポート１００のピン１に伝搬する。
【００７６】ステップ７４６は、透過モードの必要性を
認識するとともに、透過モードに入る処理を示す。ま
ず、図８の復号回路６２０は、前のＯＰＮのないＲＲＤ
ＹプリミティブまたはＣＬＳプリミティブを調べ、ＲＲ
ＤＹ信号またはＣＬＳ信号を線路７３０または７３２で
適宜作動させる。このため、ＲＸポート状態マシンは切
り替え制御信号を線路６２２で制御し、スイッチ６１４
を１−２接続に設定する。挿入／置換／削除ＦＩＦＯ６
１６に対して信号を作動させないので、透過パイプライ
ンとして機能することによって、ＲＲＤＹまたはＣＬＳ
は変化せずに伝搬し、ピン１からピン２に透過し、そこ
から、線路５４でリモートハーフブリッジに透過する。
認識するとともに、透過モードに入る処理を示す。ま
ず、図８の復号回路６２０は、前のＯＰＮのないＲＲＤ
ＹプリミティブまたはＣＬＳプリミティブを調べ、ＲＲ
ＤＹ信号またはＣＬＳ信号を線路７３０または７３２で
適宜作動させる。このため、ＲＸポート状態マシンは切
り替え制御信号を線路６２２で制御し、スイッチ６１４
を１−２接続に設定する。挿入／置換／削除ＦＩＦＯ６
１６に対して信号を作動させないので、透過パイプライ
ンとして機能することによって、ＲＲＤＹまたはＣＬＳ
は変化せずに伝搬し、ピン１からピン２に透過し、そこ
から、線路５４でリモートハーフブリッジに透過する。
【００７７】ステップ７４８は、透過モードに入りルー
プ保有に役立つ右側ハーフブリッジのＲＸポートおよび
ＴＸポートの処理状態を示す。ステップ７４８におい
て、左側ハーフブリッジから送信されたＲＲＤＹプリミ
ティブまたはＣＬＳプリミティブは、前のＯＰＮのない
右側ハーフブリッジのＴＸポートに到着する。リモート
復号回路６０４はＲＲＤＹまたはＣＬＳを認識し、ＲＲ
ＤＹ信号を線路６９６で作動させるか、または、ＣＬＳ
信号を線路７３４で作動させる。これらのことの１つを
行うことによって、ＴＸポート状態マシンはスイッチ６
０８を２−３接続に設定し、図７のＦＩＦＯ回路６１０
を制御し、ＲＲＤＹプリミティブまたはＣＬＳプリミテ
ィブがピン２からピン３を通過して右側ハーフブリッジ
のローカルループに向かうとき、 ＲＲＤＹプリミティ
ブまたはＣＬＳプリミティブは変化しない。勝者側ＯＰ
Ｎを発信した伝送元ノードはＲＲＤＹまたはＣＬＳを調
べ、データフレームで応答するか、または、ループ保有
を破棄する。
プ保有に役立つ右側ハーフブリッジのＲＸポートおよび
ＴＸポートの処理状態を示す。ステップ７４８におい
て、左側ハーフブリッジから送信されたＲＲＤＹプリミ
ティブまたはＣＬＳプリミティブは、前のＯＰＮのない
右側ハーフブリッジのＴＸポートに到着する。リモート
復号回路６０４はＲＲＤＹまたはＣＬＳを認識し、ＲＲ
ＤＹ信号を線路６９６で作動させるか、または、ＣＬＳ
信号を線路７３４で作動させる。これらのことの１つを
行うことによって、ＴＸポート状態マシンはスイッチ６
０８を２−３接続に設定し、図７のＦＩＦＯ回路６１０
を制御し、ＲＲＤＹプリミティブまたはＣＬＳプリミテ
ィブがピン２からピン３を通過して右側ハーフブリッジ
のローカルループに向かうとき、 ＲＲＤＹプリミティ
ブまたはＣＬＳプリミティブは変化しない。勝者側ＯＰ
Ｎを発信した伝送元ノードはＲＲＤＹまたはＣＬＳを調
べ、データフレームで応答するか、または、ループ保有
を破棄する。
【００７８】データフレームが送信される場合、右側ハ
ーフブリッジのＲＸポート１００の復号回路６２０はデ
ータフレームを認識し、データフレーム信号を線路７５
２で作動させる。このため、ＲＸポート状態マシンはス
イッチ６１４を１−２接続に設定する。その理由は、他
のＯＰＮを受信しなかったので、左側ハーフブリッジに
予め送信されたＯＰＮがループ保有が行われることが分
かるからである。また、ＲＸポート状態マシンはＦＩＦ
Ｏ回路６１６を制御し、すべてのデータおよびプリミテ
ィブを変化させずに通過させる。
ーフブリッジのＲＸポート１００の復号回路６２０はデ
ータフレームを認識し、データフレーム信号を線路７５
２で作動させる。このため、ＲＸポート状態マシンはス
イッチ６１４を１−２接続に設定する。その理由は、他
のＯＰＮを受信しなかったので、左側ハーフブリッジに
予め送信されたＯＰＮがループ保有が行われることが分
かるからである。また、ＲＸポート状態マシンはＦＩＦ
Ｏ回路６１６を制御し、すべてのデータおよびプリミテ
ィブを変化させずに通過させる。
【００７９】データ、ＲＲＤＹプリミティブまたはＣＬ
Ｓプリミティブは右側ハーフブリッジのＲＸポートを通
過し、左側ハーフブリッジのＴＸポートのピン２に到着
する。到着ビットがデータフレームである場合、リモー
ト復号回路６０４はデータフレーム信号を線路７５６で
作動させる。到着ビットがＲＲＤＹまたはＣＬＳの場
合、このことが認識され、対応する制御信号はリモート
復号回路６０４によって作動される。ＯＰＮの前に起こ
るこれらのイベントのいずれかによって、左側ハーフブ
リッジのＴＸポート状態マシンはスイッチ６０８を制御
し、２−３接続を設定し、ＦＩＦＯ６１０を制御し、透
過モードに入る。ＦＩＦＯ回路６１０および６１６のす
べては、対応する状態マシンがＦＩＦＯに対する制御信
号の１つを作動させない場合、出力ビットを変化させな
いまま、入力ビットを透過させる。ループ保有に用いな
がら透過する右側ハーフブリッジのＲＸポートおよび左
側ハーフブリッジのＴＸポートの処理は、図１３のステ
ップ７５８によって示される。ＯＰＮを転送し、ループ
保有を上記６つの先取り規則のケース（本発明の概要に
記載）のいずれかにおいて確立されるたびに、また、同
時ＯＰＮが発生せず、通常のループ保有が２つのハーフ
ブリッジにわたって確立される場合において、ステップ
７４４、７４６、７４８および７５８を参照して以上に
説明したＲＸポートおよびＴＸポートによる透過処理が
行われる。
Ｓプリミティブは右側ハーフブリッジのＲＸポートを通
過し、左側ハーフブリッジのＴＸポートのピン２に到着
する。到着ビットがデータフレームである場合、リモー
ト復号回路６０４はデータフレーム信号を線路７５６で
作動させる。到着ビットがＲＲＤＹまたはＣＬＳの場
合、このことが認識され、対応する制御信号はリモート
復号回路６０４によって作動される。ＯＰＮの前に起こ
るこれらのイベントのいずれかによって、左側ハーフブ
リッジのＴＸポート状態マシンはスイッチ６０８を制御
し、２−３接続を設定し、ＦＩＦＯ６１０を制御し、透
過モードに入る。ＦＩＦＯ回路６１０および６１６のす
べては、対応する状態マシンがＦＩＦＯに対する制御信
号の１つを作動させない場合、出力ビットを変化させな
いまま、入力ビットを透過させる。ループ保有に用いな
がら透過する右側ハーフブリッジのＲＸポートおよび左
側ハーフブリッジのＴＸポートの処理は、図１３のステ
ップ７５８によって示される。ＯＰＮを転送し、ループ
保有を上記６つの先取り規則のケース（本発明の概要に
記載）のいずれかにおいて確立されるたびに、また、同
時ＯＰＮが発生せず、通常のループ保有が２つのハーフ
ブリッジにわたって確立される場合において、ステップ
７４４、７４６、７４８および７５８を参照して以上に
説明したＲＸポートおよびＴＸポートによる透過処理が
行われる。
【００８０】ＯＰＮが純粋にローカルな保有を確立する
場合、同様の透過モードに入る処理が行われる。このよ
うな場合、ローカルＯＰＮをローカル伝送先に送り、Ｒ
ＲＤＹ、ＣＬＳまたはデータフレームで応答した後、ロ
ーカル復号回路６０６はローカルバイパスに接続された
図７のピン１のＲＲＤＹ、ＣＬＳまたはデータフレーム
を調べ、ＲＲＤＹ、ＣＬＳまたはデータ信号のうち１つ
を３導線バス７６２で作動させ、この作動によって、Ｔ
Ｘポート状態マシンはスイッチ６０８を制御し、１−３
接続を行い、ＦＩＦＯ６１０を制御し、透過モードに入
る。別のＯＰＮをＲＸポートのピン１、ＴＸポートのピ
ン１またはピン２で受信しない場合は、左側ハーフブリ
ッジおよび／または右側ハーフブリッジのＲＸポートお
よびＴＸポートの透過状態は変化しない。
場合、同様の透過モードに入る処理が行われる。このよ
うな場合、ローカルＯＰＮをローカル伝送先に送り、Ｒ
ＲＤＹ、ＣＬＳまたはデータフレームで応答した後、ロ
ーカル復号回路６０６はローカルバイパスに接続された
図７のピン１のＲＲＤＹ、ＣＬＳまたはデータフレーム
を調べ、ＲＲＤＹ、ＣＬＳまたはデータ信号のうち１つ
を３導線バス７６２で作動させ、この作動によって、Ｔ
Ｘポート状態マシンはスイッチ６０８を制御し、１−３
接続を行い、ＦＩＦＯ６１０を制御し、透過モードに入
る。別のＯＰＮをＲＸポートのピン１、ＴＸポートのピ
ン１またはピン２で受信しない場合は、左側ハーフブリ
ッジおよび／または右側ハーフブリッジのＲＸポートお
よびＴＸポートの透過状態は変化しない。
【００８１】図１３のステップ７５８が完了した後、処
理は図９の開始ブロック９９に戻る。
理は図９の開始ブロック９９に戻る。
【００８２】図１１のステップ７１８を再検討して、左
側ハーフブリッジのローカルＯＰＮの優先順位が高い場
合を考える。この場合、リモート伝送元を閉じ、勝者側
ローカルＯＰＮの伝送先ノードの位置を調べ、擬似全２
重方式およびその伝送先がローカルの場合は勝者側ＯＰ
Ｎを半２重方式に変換し、勝者側ＯＰＮを適宜のパスで
転送する必要がある。この処理は図１４のステップ７４
０で開始される。このステップは、図６のメモリ７８に
アクセスして勝者側ＯＰＮの伝送先ノードかどうかを判
定する処理を示す。これは、ＲＸポート状態マシンが読
み込み信号を図８の線路１１０で作動させることによっ
て行われる。ローカルＯＰＮがＲＸポートのピン１に到
着した場合、復号回路６２０はローカルＯＰＮをＯＰＮ
として認識し、ＯＰＮ信号を線路６５４で作動させ、ラ
ッチ［０：１］信号を線路６５６で作動させる。ラッチ
［０：１］信号によって、ＡＬ＿ＰＡラッチ２００は伝
送元アドレスおよび伝送先アドレスをラッチする。入来
ＯＰＮが半２重方式の場合、復号回路６２０は半２重方
式信号を線路６５８で作動させる。ＯＰＮおよび半２重
方式を作動させることによって、ＲＸポート状態マシン
はＲＸ変換信号を線路６６０で作動させる。これによっ
て、ＡＬ＿ＰＡラッチ２００は、伝送元アドレスで用い
る１６進法のＦ７またはＦ８をＡＬ＿ＰＡラッチ２００
に記憶されているＡＬ＿ＰＡアドレスの代わりに用い
る。ラッチ２００に記憶されたアドレスはバス１０８で
図６のメモリ７８および比較器４０２に示される。線路
１１０の読み込み信号を作動させる場合、メモリ７８は
バス１０８のＡＬ＿ＰＡアドレスに含まれる伝送先アド
レスに相当するメモリ位置にアクセスし、そこにあるデ
ータをＲＸポート状態マシンにデータバス１１２を介し
て供給する。このデータは、伝送先がローカルの場合は
１、伝送先がリモートの場合は０である。このデータに
よって、ＲＸポート状態マシンは線路６２２の切り替え
制御信号を制御し、伝送先がローカルの場合、図１４の
ステップ７４０から続くパス７４２に示されるように、
スイッチ６１４を１−３接続に設定し、また、伝送先が
リモートの場合、パス７４４に示されるように、スイッ
チ６１４を１−２接続に設定する。
側ハーフブリッジのローカルＯＰＮの優先順位が高い場
合を考える。この場合、リモート伝送元を閉じ、勝者側
ローカルＯＰＮの伝送先ノードの位置を調べ、擬似全２
重方式およびその伝送先がローカルの場合は勝者側ＯＰ
Ｎを半２重方式に変換し、勝者側ＯＰＮを適宜のパスで
転送する必要がある。この処理は図１４のステップ７４
０で開始される。このステップは、図６のメモリ７８に
アクセスして勝者側ＯＰＮの伝送先ノードかどうかを判
定する処理を示す。これは、ＲＸポート状態マシンが読
み込み信号を図８の線路１１０で作動させることによっ
て行われる。ローカルＯＰＮがＲＸポートのピン１に到
着した場合、復号回路６２０はローカルＯＰＮをＯＰＮ
として認識し、ＯＰＮ信号を線路６５４で作動させ、ラ
ッチ［０：１］信号を線路６５６で作動させる。ラッチ
［０：１］信号によって、ＡＬ＿ＰＡラッチ２００は伝
送元アドレスおよび伝送先アドレスをラッチする。入来
ＯＰＮが半２重方式の場合、復号回路６２０は半２重方
式信号を線路６５８で作動させる。ＯＰＮおよび半２重
方式を作動させることによって、ＲＸポート状態マシン
はＲＸ変換信号を線路６６０で作動させる。これによっ
て、ＡＬ＿ＰＡラッチ２００は、伝送元アドレスで用い
る１６進法のＦ７またはＦ８をＡＬ＿ＰＡラッチ２００
に記憶されているＡＬ＿ＰＡアドレスの代わりに用い
る。ラッチ２００に記憶されたアドレスはバス１０８で
図６のメモリ７８および比較器４０２に示される。線路
１１０の読み込み信号を作動させる場合、メモリ７８は
バス１０８のＡＬ＿ＰＡアドレスに含まれる伝送先アド
レスに相当するメモリ位置にアクセスし、そこにあるデ
ータをＲＸポート状態マシンにデータバス１１２を介し
て供給する。このデータは、伝送先がローカルの場合は
１、伝送先がリモートの場合は０である。このデータに
よって、ＲＸポート状態マシンは線路６２２の切り替え
制御信号を制御し、伝送先がローカルの場合、図１４の
ステップ７４０から続くパス７４２に示されるように、
スイッチ６１４を１−３接続に設定し、また、伝送先が
リモートの場合、パス７４４に示されるように、スイッ
チ６１４を１−２接続に設定する。
【００８３】メモリアクセスステップ７４０で、勝者側
左側ハーフブリッジのローカルＯＰＮをローカル伝送先
にアドレス指定することを決定すると考える。このよう
な場合、図１４のパス７４２は図１４のステップ７７０
に続く。このステップは、敗者側リモートＯＰＮを発信
したケース３においてリモート伝送元ノードを先取りし
て閉じる処理を示す。これは、ＣＬＳ挿入信号を図８の
線路６５０で作動させる左側ハーフブリッジのＲＸポー
ト状態マシンによって行われる。これによって、ＦＩＦ
Ｏ６１６はＣＬＳプリミティブを右側ハーフブリッジの
ＴＸポートに送信する。右側ハーフブリッジのＴＸポー
トはＯＰＮの前のＣＬＳを調べ、ステップ７４８に関連
する上記方法で透過状態になる。ＣＬＳはリモート伝送
元に伝搬し、リモート伝送元を閉じることによって、リ
モート伝送元ノードは、自身のＡＲＢを入来ＡＲＢ充填
ワードの代わりに用いることを停止してリモートループ
セグメントを破棄する。これによって、右側ハーフブリ
ッジのローカルループセグメントを解除し、同時ローカ
ルループ保有を左側ハーフブリッジのローカルループと
ともに有する。図９のステップ１０５で行われるリモー
トＯＰＮを左側ハーフブリッジで遮断するステップは自
動的にリモートＯＰＮを削除するので、図１４のステッ
プ７７０に示されるリモートＯＰＮ破棄処理は、左側ハ
ーフブリッジのＴＸポート状態マシンによる失敗にすぎ
ず、ＯＰＮ挿入信号を線路６９４で作動させ、ＯＰＮを
再生する。
左側ハーフブリッジのローカルＯＰＮをローカル伝送先
にアドレス指定することを決定すると考える。このよう
な場合、図１４のパス７４２は図１４のステップ７７０
に続く。このステップは、敗者側リモートＯＰＮを発信
したケース３においてリモート伝送元ノードを先取りし
て閉じる処理を示す。これは、ＣＬＳ挿入信号を図８の
線路６５０で作動させる左側ハーフブリッジのＲＸポー
ト状態マシンによって行われる。これによって、ＦＩＦ
Ｏ６１６はＣＬＳプリミティブを右側ハーフブリッジの
ＴＸポートに送信する。右側ハーフブリッジのＴＸポー
トはＯＰＮの前のＣＬＳを調べ、ステップ７４８に関連
する上記方法で透過状態になる。ＣＬＳはリモート伝送
元に伝搬し、リモート伝送元を閉じることによって、リ
モート伝送元ノードは、自身のＡＲＢを入来ＡＲＢ充填
ワードの代わりに用いることを停止してリモートループ
セグメントを破棄する。これによって、右側ハーフブリ
ッジのローカルループセグメントを解除し、同時ローカ
ルループ保有を左側ハーフブリッジのローカルループと
ともに有する。図９のステップ１０５で行われるリモー
トＯＰＮを左側ハーフブリッジで遮断するステップは自
動的にリモートＯＰＮを削除するので、図１４のステッ
プ７７０に示されるリモートＯＰＮ破棄処理は、左側ハ
ーフブリッジのＴＸポート状態マシンによる失敗にすぎ
ず、ＯＰＮ挿入信号を線路６９４で作動させ、ＯＰＮを
再生する。
【００８４】次に、ステップ７７２において、ＲＸポー
ト状態マシンが切り替え制御信号を線路６２２で設定す
ることによって、スイッチ６１４は１−３ローカルバイ
パス接続を行う。これ以上説明しないが、ローカルＯＰ
Ｎは遮断され、ローカルＯＰＮはラッチされるとともに
半２重方式の場合に図８のピン１に到着したときには擬
似全２重方式に自動的に変換される。これは、ＯＰＮを
認識し、 ＯＰＮ信号を線路６５４でラッチ［０：１］
信号を線路６５６で作動させ、ＡＬ＿ＰＡアドレスをラ
ッチし、半２重方式の場合は半２重方式信号を線路６５
８で作動させる復号回路６２０の処理によって行われ
る。これによって、ＲＸポート状態マシンはＤｅｌ Ｏ
ＰＮを線路７２７で作動させ、ＯＰＮビットを除去し、
ＲＸ変換信号を線路６６０で作動させ、ＯＰＮが半２重
方式であり到着した場合、ＯＰＮを擬似全２重方式に自
動的に変換する。
ト状態マシンが切り替え制御信号を線路６２２で設定す
ることによって、スイッチ６１４は１−３ローカルバイ
パス接続を行う。これ以上説明しないが、ローカルＯＰ
Ｎは遮断され、ローカルＯＰＮはラッチされるとともに
半２重方式の場合に図８のピン１に到着したときには擬
似全２重方式に自動的に変換される。これは、ＯＰＮを
認識し、 ＯＰＮ信号を線路６５４でラッチ［０：１］
信号を線路６５６で作動させ、ＡＬ＿ＰＡアドレスをラ
ッチし、半２重方式の場合は半２重方式信号を線路６５
８で作動させる復号回路６２０の処理によって行われ
る。これによって、ＲＸポート状態マシンはＤｅｌ Ｏ
ＰＮを線路７２７で作動させ、ＯＰＮビットを除去し、
ＲＸ変換信号を線路６６０で作動させ、ＯＰＮが半２重
方式であり到着した場合、ＯＰＮを擬似全２重方式に自
動的に変換する。
【００８５】擬似全２重方式ＯＰＮをローカルで送信す
ることは望ましくないので、ステップ７７６は、半２重
方式の場合に到着したとき、ローカルＯＰＮを半２重方
式に変換する処理を示す。これは、ＲＸ変換信号を線路
７７８で発信するＲＸポート状態マシンによって行われ
る。このため、挿入／置換／削除ＦＩＦＯ６１６は、再
生するとき、擬似全２重方式ＯＰＮの１６進法のＦ７ま
たはＦ８の代わりにＡＬ＿ＰＤ伝送先アドレスを代用す
る。次に、ＲＸポート状態マシンはＯＰＮ挿入信号を線
路７７４で作動させ、勝者側ローカルＯＰＮを再生し、
勝者側ローカルＯＰＮをローカルセグメントリターンバ
イパス路６０で転送する。
ることは望ましくないので、ステップ７７６は、半２重
方式の場合に到着したとき、ローカルＯＰＮを半２重方
式に変換する処理を示す。これは、ＲＸ変換信号を線路
７７８で発信するＲＸポート状態マシンによって行われ
る。このため、挿入／置換／削除ＦＩＦＯ６１６は、再
生するとき、擬似全２重方式ＯＰＮの１６進法のＦ７ま
たはＦ８の代わりにＡＬ＿ＰＤ伝送先アドレスを代用す
る。次に、ＲＸポート状態マシンはＯＰＮ挿入信号を線
路７７４で作動させ、勝者側ローカルＯＰＮを再生し、
勝者側ローカルＯＰＮをローカルセグメントリターンバ
イパス路６０で転送する。
【００８６】図１４のステップ７８０に示されるよう
に、勝者側ローカルＯＰＮがローカルセグメントリター
ン６０からＴＸポートのピン１に到着することによっ
て、ＴＸポートは１−３接続を行い、ローカルループセ
グメント５２に接続し、透過モードに入る。これは、Ｏ
ＰＮが到着することによってローカル復号回路６０６が
ローカルＯＰＮ信号を線路７８２で作動させるので、行
われる。ローカルＯＰＮを作動させることによって、Ｔ
Ｘポート状態マシンはスイッチ６０８を制御し、１−３
接続を行い、信号をＦＩＦＯ６１０に対して作動させな
いことによって、すべての入力データを変化させないま
ま透過モードに透過させる。ＴＸポート状態マシンは、
ローカルＯＰＮを作動させる場合には透過モードおよび
１−３接続が必要であることを知る。その理由は、ロー
カルＯＰＮが先取り比較に勝った場合、または、競合Ｏ
ＰＮを伴わずにローカルＯＰＮのみを受信するととも
に、メモリアクセスの後にローカルＯＰＮをローカルセ
グメントリターン６０に転送する場合にのみ、ケース３
で行われるからである。先取り比較が行われた後にのみ
ローカルＯＰＮをケース３で作動させ、ローカルＯＰＮ
は先取り比較に勝ち、メモリアクセスを行い、リモート
ＯＰＮを破棄し、ローカルＯＰＮをローカルセグメント
リターン６０に転送する。
に、勝者側ローカルＯＰＮがローカルセグメントリター
ン６０からＴＸポートのピン１に到着することによっ
て、ＴＸポートは１−３接続を行い、ローカルループセ
グメント５２に接続し、透過モードに入る。これは、Ｏ
ＰＮが到着することによってローカル復号回路６０６が
ローカルＯＰＮ信号を線路７８２で作動させるので、行
われる。ローカルＯＰＮを作動させることによって、Ｔ
Ｘポート状態マシンはスイッチ６０８を制御し、１−３
接続を行い、信号をＦＩＦＯ６１０に対して作動させな
いことによって、すべての入力データを変化させないま
ま透過モードに透過させる。ＴＸポート状態マシンは、
ローカルＯＰＮを作動させる場合には透過モードおよび
１−３接続が必要であることを知る。その理由は、ロー
カルＯＰＮが先取り比較に勝った場合、または、競合Ｏ
ＰＮを伴わずにローカルＯＰＮのみを受信するととも
に、メモリアクセスの後にローカルＯＰＮをローカルセ
グメントリターン６０に転送する場合にのみ、ケース３
で行われるからである。先取り比較が行われた後にのみ
ローカルＯＰＮをケース３で作動させ、ローカルＯＰＮ
は先取り比較に勝ち、メモリアクセスを行い、リモート
ＯＰＮを破棄し、ローカルＯＰＮをローカルセグメント
リターン６０に転送する。
【００８７】また、ステップ７８０は、左側ハーフブリ
ッジが透過モードに入る処理を示す。これは、勝者側ロ
ーカルＯＰＮをローカルループに転送するとともに伝送
先ノードがＲＲＤＹまたはＣＬＳで応答する場合、行わ
れる。ＲＲＤＹまたはＣＬＳはＯＰＮの前の左側ハーフ
ブリッジのＲＸポートのピン１に到着する。このため、
左側ハーフブリッジは、ステップ７５８とともに以上に
説明した処理と同様の処理によって透過モードに入る。
伝送元ノードを閉じてそのＡＲＢを入来ＡＲＢの代わり
に代用することを停止することによってループ保有を終
了するとともに、別のＡＲＢがＴＸポートまたはＲＸポ
ートに到着するまで、この透過状態は左側ハーフブリッ
ジのＴＸポートおよびＲＸポートの間で続く。
ッジが透過モードに入る処理を示す。これは、勝者側ロ
ーカルＯＰＮをローカルループに転送するとともに伝送
先ノードがＲＲＤＹまたはＣＬＳで応答する場合、行わ
れる。ＲＲＤＹまたはＣＬＳはＯＰＮの前の左側ハーフ
ブリッジのＲＸポートのピン１に到着する。このため、
左側ハーフブリッジは、ステップ７５８とともに以上に
説明した処理と同様の処理によって透過モードに入る。
伝送元ノードを閉じてそのＡＲＢを入来ＡＲＢの代わり
に代用することを停止することによってループ保有を終
了するとともに、別のＡＲＢがＴＸポートまたはＲＸポ
ートに到着するまで、この透過状態は左側ハーフブリッ
ジのＴＸポートおよびＲＸポートの間で続く。
【００８８】図１４のステップ７４０を再検討して、パ
ス７４４を取る場合を考える。これは、リモートＯＰＮ
を受信し、ケース３の状況を引き起こす同じクロックサ
イクルの間にローカルＯＰＮを同時に受信し、ローカル
ＯＰＮがアドレス比較に勝ち、メモリアクセスはローカ
ルＯＰＮがリモート伝送先を有することを示すことを意
味する。この場合、ステップ７８４を行い、次に、勝者
側ローカルＯＰＮを右側ハーフブリッジに転送する。こ
れは、ＯＰＮ挿入信号を線路７７４で作動させる左側ハ
ーフブリッジのＲＸポートによって行われる。勝者側ロ
ーカルＯＰＮが半２重方式であり、勝者側ローカルＯＰ
Ｎが到着し、ラッチ２００で擬似全２重方式ＡＬ＿ＰＡ
に変換された場合、ＯＰＮを転送するときに何の変化も
起きない。ＲＸポート状態マシンのＲＲＤＹカウンタが
０でない場合、状態マシン６１２はＲＲＤＹ挿入信号を
線路７８６で作動させ、ＯＰＮの後にＲＲＤＹを送出す
る。次に、ＲＲＤＹカウンタは増加し、ステップ７８８
に示されるように、カウンタが０になるまで、この処理
を繰り返し、より多くのＲＲＤＹを送出する。
ス７４４を取る場合を考える。これは、リモートＯＰＮ
を受信し、ケース３の状況を引き起こす同じクロックサ
イクルの間にローカルＯＰＮを同時に受信し、ローカル
ＯＰＮがアドレス比較に勝ち、メモリアクセスはローカ
ルＯＰＮがリモート伝送先を有することを示すことを意
味する。この場合、ステップ７８４を行い、次に、勝者
側ローカルＯＰＮを右側ハーフブリッジに転送する。こ
れは、ＯＰＮ挿入信号を線路７７４で作動させる左側ハ
ーフブリッジのＲＸポートによって行われる。勝者側ロ
ーカルＯＰＮが半２重方式であり、勝者側ローカルＯＰ
Ｎが到着し、ラッチ２００で擬似全２重方式ＡＬ＿ＰＡ
に変換された場合、ＯＰＮを転送するときに何の変化も
起きない。ＲＸポート状態マシンのＲＲＤＹカウンタが
０でない場合、状態マシン６１２はＲＲＤＹ挿入信号を
線路７８６で作動させ、ＯＰＮの後にＲＲＤＹを送出す
る。次に、ＲＲＤＹカウンタは増加し、ステップ７８８
に示されるように、カウンタが０になるまで、この処理
を繰り返し、より多くのＲＲＤＹを送出する。
【００８９】ステップ７９０は、ケース３の勝者側ＯＰ
Ｎを左側ハーフブリッジから受信した後の右側ハーフブ
リッジによる処理の開始を示す。ＯＰＮが右側ハーフブ
リッジのＴＸポートのピン２に到着する場合、リモート
復号回路６０４はＯＰＮ信号を線路６３２で作動させ、
ラッチ［０：１］信号を作動させ、ＡＬ＿ＰＡをラッチ
２０２に記憶する。右側ハーフブリッジのＴＸポート
は、リモートＯＰＮが左側ハーフブリッジから到着する
場合、左側ハーフブリッジと同じ処理を行う。その処理
は図９、図１０および図１２のステップ１０３、１１
１、１０５、６５２、６６２および６６８に示され、ア
ドレス比較を行う右側ハーフブリッジのＴＸポートに至
る。右側ハーフブリッジのＲＸポートのラッチ２００
は、右側ハーフブリッジから左側ハーフブリッジに以前
に転送されたＯＰＮのアドレスを記憶する。右側ハーフ
ブリッジの比較器４０２が行うアドレス比較は、ラッチ
２００および２０２のアドレスを比較し、左側ハーフブ
リッジの比較器４０２が行うアドレス比較と同じ結果を
もたらす。右側ハーフブリッジの比較器は先取りローカ
ル伝送元信号を線路６７０で作動させる。このため、Ｔ
Ｘポート状態マシンはＣＬＳ挿入信号を線路６８４で作
動させ、先取りＣＬＳを右側ハーフブリッジのローカル
ループに送出する。これによって、敗者側ＯＰＮを発信
した伝送元ノードを閉じることによって、伝送元ノード
はローカルループを破棄し、自身のＡＲＢを入来ＡＲＢ
（０）の代用とすることを停止する。次に、ＴＸポート
状態マシンがＡＲＢ開始信号を線路７００で作動させる
ことによって、ＦＩＦＯ回路６１０は、ＡＲＢ（０）を
入来ＣＦＷの代わりに用いることによってローカルルー
プ制御の調停を開始する。これらのＡＲＢ（０）はＲＸ
ポートに到達し、復号回路６２０によって認識され、復
号回路６２０がＡＲＢ（０）を作動させることによっ
て、状態マシン６１２はＡＲＢ勝利信号を線路７０４で
作動させる。このため、ＴＸポート状態マシンはＡＲＢ
停止を線路７０６で作動させ、ＯＰＮ挿入を線路６９４
で作動させ、ＯＰＮを転送し、ラッチ２０２に記憶され
たＡＬ＿ＰＡアドレスを送出する。入来勝者側ＯＰＮが
擬似全２重方式の場合、リモート復号回路６０４は擬似
全２重方式制御信号を線路７１０で作動させる。これに
よって、状態マシン６０２は変換信号を線路７１２で作
動させ、擬似全２重方式ＡＬ＿ＰＡがＯＰＮとともに転
送される場合、擬似全２重方式ＡＬ＿ＰＡは半２重方式
に変換される。
Ｎを左側ハーフブリッジから受信した後の右側ハーフブ
リッジによる処理の開始を示す。ＯＰＮが右側ハーフブ
リッジのＴＸポートのピン２に到着する場合、リモート
復号回路６０４はＯＰＮ信号を線路６３２で作動させ、
ラッチ［０：１］信号を作動させ、ＡＬ＿ＰＡをラッチ
２０２に記憶する。右側ハーフブリッジのＴＸポート
は、リモートＯＰＮが左側ハーフブリッジから到着する
場合、左側ハーフブリッジと同じ処理を行う。その処理
は図９、図１０および図１２のステップ１０３、１１
１、１０５、６５２、６６２および６６８に示され、ア
ドレス比較を行う右側ハーフブリッジのＴＸポートに至
る。右側ハーフブリッジのＲＸポートのラッチ２００
は、右側ハーフブリッジから左側ハーフブリッジに以前
に転送されたＯＰＮのアドレスを記憶する。右側ハーフ
ブリッジの比較器４０２が行うアドレス比較は、ラッチ
２００および２０２のアドレスを比較し、左側ハーフブ
リッジの比較器４０２が行うアドレス比較と同じ結果を
もたらす。右側ハーフブリッジの比較器は先取りローカ
ル伝送元信号を線路６７０で作動させる。このため、Ｔ
Ｘポート状態マシンはＣＬＳ挿入信号を線路６８４で作
動させ、先取りＣＬＳを右側ハーフブリッジのローカル
ループに送出する。これによって、敗者側ＯＰＮを発信
した伝送元ノードを閉じることによって、伝送元ノード
はローカルループを破棄し、自身のＡＲＢを入来ＡＲＢ
（０）の代用とすることを停止する。次に、ＴＸポート
状態マシンがＡＲＢ開始信号を線路７００で作動させる
ことによって、ＦＩＦＯ回路６１０は、ＡＲＢ（０）を
入来ＣＦＷの代わりに用いることによってローカルルー
プ制御の調停を開始する。これらのＡＲＢ（０）はＲＸ
ポートに到達し、復号回路６２０によって認識され、復
号回路６２０がＡＲＢ（０）を作動させることによっ
て、状態マシン６１２はＡＲＢ勝利信号を線路７０４で
作動させる。このため、ＴＸポート状態マシンはＡＲＢ
停止を線路７０６で作動させ、ＯＰＮ挿入を線路６９４
で作動させ、ＯＰＮを転送し、ラッチ２０２に記憶され
たＡＬ＿ＰＡアドレスを送出する。入来勝者側ＯＰＮが
擬似全２重方式の場合、リモート復号回路６０４は擬似
全２重方式制御信号を線路７１０で作動させる。これに
よって、状態マシン６０２は変換信号を線路７１２で作
動させ、擬似全２重方式ＡＬ＿ＰＡがＯＰＮとともに転
送される場合、擬似全２重方式ＡＬ＿ＰＡは半２重方式
に変換される。
【００９０】ステップ７９４は、 受信ＲＲＤＹの数を
右側ハーフブリッジのローカルループで送出するととも
にＲＲＤＹカウンタを０に減少させるのに十分な回数だ
けＲＲＤＹ挿入信号を右側ハーフブリッジのＴＸポート
の線路６８６で作動させる処理を示す。
右側ハーフブリッジのローカルループで送出するととも
にＲＲＤＹカウンタを０に減少させるのに十分な回数だ
けＲＲＤＹ挿入信号を右側ハーフブリッジのＴＸポート
の線路６８６で作動させる処理を示す。
【００９１】図１５を参照すると、ステップ７９６は、
勝者側ＯＰＮが右側ハーフブリッジのローカルループの
伝送先ノードによって受信されたときに行われる処理を
示す。伝送先ノードがＯＰＮを受信する場合、伝送先ノ
ードはＲＲＤＹまたはＣＬＳで応答する。ＯＰＮの次に
ＲＲＤＹを送信する場合、伝送先ノードはデータフレー
ムで応答する。ＲＲＤＹ、ＣＬＳまたはデータフレーム
がＲＸポートに到達すると、復号回路６２０はそのこと
を認識し、適宜の信号を線路７５２、７３０または７３
２で作動させる。これによって、右側ハーフブリッジの
ＲＸポート状態マシンはループ保有が開始したことを知
り、図１５のステップ７９８に示されるように、透過モ
ードに入る。信号をＦＩＦＯ回路６１６に対して作動せ
ず、スイッチ６１４を制御し、１−２接続を行って２つ
のローカルループを接続することによって透過モードに
入る。その理由は、アドレス比較から、リモート伝送元
ノードのＯＰＮが優先順位決定に勝ち、伝送先ノードが
ローカルループにあり、２つのローカルループを１つの
大きなループとして接続しなければならないことが分か
るからである。透過モードによって、伝送先ノードから
送られたＲＲＤＹ、ＣＬＳまたはデータフレームは、右
側ハーフブリッジのＲＸポートから左側ハーフブリッジ
のＴＸポートに転送される。そこで、ＲＲＤＹ、ＣＬＳ
またはデータフレームによって、同様に左側ハーフブリ
ッジのＴＸポートを透過モードに入れる。ＲＲＤＹ、デ
ータフレームまたはＣＬＳが伝送元ノードに到達する
と、伝送元ノードは別のＲＲＤＹ、データフレームまた
はＣＬＳで応答する。これらは左側ハーフブリッジのＲ
Ｘポートによって受信され、上記と同様の方法で透過モ
ードに入れられる。
勝者側ＯＰＮが右側ハーフブリッジのローカルループの
伝送先ノードによって受信されたときに行われる処理を
示す。伝送先ノードがＯＰＮを受信する場合、伝送先ノ
ードはＲＲＤＹまたはＣＬＳで応答する。ＯＰＮの次に
ＲＲＤＹを送信する場合、伝送先ノードはデータフレー
ムで応答する。ＲＲＤＹ、ＣＬＳまたはデータフレーム
がＲＸポートに到達すると、復号回路６２０はそのこと
を認識し、適宜の信号を線路７５２、７３０または７３
２で作動させる。これによって、右側ハーフブリッジの
ＲＸポート状態マシンはループ保有が開始したことを知
り、図１５のステップ７９８に示されるように、透過モ
ードに入る。信号をＦＩＦＯ回路６１６に対して作動せ
ず、スイッチ６１４を制御し、１−２接続を行って２つ
のローカルループを接続することによって透過モードに
入る。その理由は、アドレス比較から、リモート伝送元
ノードのＯＰＮが優先順位決定に勝ち、伝送先ノードが
ローカルループにあり、２つのローカルループを１つの
大きなループとして接続しなければならないことが分か
るからである。透過モードによって、伝送先ノードから
送られたＲＲＤＹ、ＣＬＳまたはデータフレームは、右
側ハーフブリッジのＲＸポートから左側ハーフブリッジ
のＴＸポートに転送される。そこで、ＲＲＤＹ、ＣＬＳ
またはデータフレームによって、同様に左側ハーフブリ
ッジのＴＸポートを透過モードに入れる。ＲＲＤＹ、デ
ータフレームまたはＣＬＳが伝送元ノードに到達する
と、伝送元ノードは別のＲＲＤＹ、データフレームまた
はＣＬＳで応答する。これらは左側ハーフブリッジのＲ
Ｘポートによって受信され、上記と同様の方法で透過モ
ードに入れられる。
【００９２】ＴＸポートまたはＲＸポートのいずれかが
ＣＬＳを受信することによって、ポートは透過モードに
入り、ＣＬＳを転送し、さらに、ループ保有が終了した
ことを示す信号を転送するので、次にポートが受信する
と考えられるものは別のＯＰＮである。新しいＯＰＮを
受信したとき、その新しいＯＰＮと以前のループ保有か
ら送られたＯＰＮの古いＡＬ＿ＰＡアドレスとを自動的
にアドレス比較しないことを確実にするため、ＣＬＳを
受信するＴＸポートまたはＲＸポートはクリア信号を、
ＴＸポートの場合は線路８００で、ＲＸポートの場合は
線路８０２で作動させる。このため、ＯＰＮがＲＸポー
トまたはＴＸポートに到着するたび、競合ＯＰＮがない
場合にでもアドレス比較を行うことができ、不正確な結
果が出るおそれがない。
ＣＬＳを受信することによって、ポートは透過モードに
入り、ＣＬＳを転送し、さらに、ループ保有が終了した
ことを示す信号を転送するので、次にポートが受信する
と考えられるものは別のＯＰＮである。新しいＯＰＮを
受信したとき、その新しいＯＰＮと以前のループ保有か
ら送られたＯＰＮの古いＡＬ＿ＰＡアドレスとを自動的
にアドレス比較しないことを確実にするため、ＣＬＳを
受信するＴＸポートまたはＲＸポートはクリア信号を、
ＴＸポートの場合は線路８００で、ＲＸポートの場合は
線路８０２で作動させる。このため、ＯＰＮがＲＸポー
トまたはＴＸポートに到着するたび、競合ＯＰＮがない
場合にでもアドレス比較を行うことができ、不正確な結
果が出るおそれがない。
【００９３】図１０のステップ６５２を再検討して、こ
の試験によって、ＴＸ準備を最近作動させていないと判
定された場合を考える。これは、リモートＯＰＮがブリ
ッジで受信され、ローカルＯＰＮがまだ受信されていな
いことを意味する。これは、ケース４またはケース６の
先取り解消状態または受信ＯＰＮのみがリモートＯＰＮ
である競合のない状況に続く。このような場合、パス８
０６は図１７のステップ８０８に進む。ステップ８０８
は、リモートＯＰＮの受信直後に線路６４４のＴＸ準備
信号を作動させ調停を開始したかどうかを判定する試験
である。もしそうであれば、ＲＸポートはローカルＯＰ
Ｎを受信したばかりであり、ＴＸポートのＡＲＢ（０）
がＲＸポートに至るローカルループをすべて獲得する前
にローカルノードが調停に勝ったばかりであることを意
味する。これは、ローカルループが話中なので、リモー
トＯＰＮを先取りしなければならないことを意味する。
リモートハーフブリッジのローカルループの伝送元を閉
じる処理はステップ８１０によって行われる。左側ハー
フブリッジのＲＸポート状態マシンはＣＬＳ挿入信号を
線路６５０で作動させ、確実にスイッチ６１４を１−２
接続に設定する。これによって、ＣＬＳプリミティブを
右側ハーフブリッジのＴＸポートに送信する。ＯＰＮの
直後に送信されないＣＬＳプリミティブによって、右側
ハーフブリッジのＴＸポートが透過モードに入ることに
よって、ＣＬＳはリモート伝送元ノードを通過し、それ
によって、リモート伝送元ノードを閉じ、ステップ８１
２に示されるように、同時ループ保有に用いる右側ハー
フブリッジのローカルループを開放する。また、ＣＬＳ
によって、右側ハーフブリッジのＴＸポートはＡＬ＿Ｐ
Ａラッチ２０２の内容をＡＬ＿ＰＡアドレスに再設定
し、ＡＬ＿ＰＡアドレスはシステムの実ノードのいかな
るＡＬ＿ＰＡとの比較にも常に負ける。以下、このシス
テムの実ノードのいかなるＡＬ＿ＰＡとの比較にも常に
負けるＡＬ＿ＰＡアドレスをデフォルトＡＬ＿ＰＡと呼
ぶ。ＴＸポート１０２がＯＰＮの直後に送られない先取
りＣＬＳを受信する場合、ＴＸポート１０２はＲＸラッ
チクリア信号を図７の線路８５４で作動させる。この信
号を作動させることによって、図８のＲＸポート状態マ
シン６１２は、クリア信号を線路８０２で作動させるこ
とによって、ラッチ２００をデフォルトＡＬ＿ＰＡにク
リアする。線路８５６のＴＸラッチクリア信号は、ＲＸ
ポートがＣＬＳを受信したときはいつでも、ＲＸポート
状態マシンによって作動され、クリア信号を線路８００
で作動させることによってラッチ２０２をデフォルトＡ
Ｌ＿ＰＡにクリアするようにＴＸポートに指示する。Ｏ
ＰＮの直後に送信されないＣＬＳによって、ＣＬＳを受
信するＲＸポートまたはＴＸポートはそのＡＬ＿ＰＡラ
ッチをこのデフォルトＡＬ＿ＰＡにクリアし、単独で到
着するとともに競合ＯＰＮ状態ではないＯＰＮのＡＬ＿
ＰＡはデフォルトＡＬ＿ＰＡと比較され、常に勝つ。
の試験によって、ＴＸ準備を最近作動させていないと判
定された場合を考える。これは、リモートＯＰＮがブリ
ッジで受信され、ローカルＯＰＮがまだ受信されていな
いことを意味する。これは、ケース４またはケース６の
先取り解消状態または受信ＯＰＮのみがリモートＯＰＮ
である競合のない状況に続く。このような場合、パス８
０６は図１７のステップ８０８に進む。ステップ８０８
は、リモートＯＰＮの受信直後に線路６４４のＴＸ準備
信号を作動させ調停を開始したかどうかを判定する試験
である。もしそうであれば、ＲＸポートはローカルＯＰ
Ｎを受信したばかりであり、ＴＸポートのＡＲＢ（０）
がＲＸポートに至るローカルループをすべて獲得する前
にローカルノードが調停に勝ったばかりであることを意
味する。これは、ローカルループが話中なので、リモー
トＯＰＮを先取りしなければならないことを意味する。
リモートハーフブリッジのローカルループの伝送元を閉
じる処理はステップ８１０によって行われる。左側ハー
フブリッジのＲＸポート状態マシンはＣＬＳ挿入信号を
線路６５０で作動させ、確実にスイッチ６１４を１−２
接続に設定する。これによって、ＣＬＳプリミティブを
右側ハーフブリッジのＴＸポートに送信する。ＯＰＮの
直後に送信されないＣＬＳプリミティブによって、右側
ハーフブリッジのＴＸポートが透過モードに入ることに
よって、ＣＬＳはリモート伝送元ノードを通過し、それ
によって、リモート伝送元ノードを閉じ、ステップ８１
２に示されるように、同時ループ保有に用いる右側ハー
フブリッジのローカルループを開放する。また、ＣＬＳ
によって、右側ハーフブリッジのＴＸポートはＡＬ＿Ｐ
Ａラッチ２０２の内容をＡＬ＿ＰＡアドレスに再設定
し、ＡＬ＿ＰＡアドレスはシステムの実ノードのいかな
るＡＬ＿ＰＡとの比較にも常に負ける。以下、このシス
テムの実ノードのいかなるＡＬ＿ＰＡとの比較にも常に
負けるＡＬ＿ＰＡアドレスをデフォルトＡＬ＿ＰＡと呼
ぶ。ＴＸポート１０２がＯＰＮの直後に送られない先取
りＣＬＳを受信する場合、ＴＸポート１０２はＲＸラッ
チクリア信号を図７の線路８５４で作動させる。この信
号を作動させることによって、図８のＲＸポート状態マ
シン６１２は、クリア信号を線路８０２で作動させるこ
とによって、ラッチ２００をデフォルトＡＬ＿ＰＡにク
リアする。線路８５６のＴＸラッチクリア信号は、ＲＸ
ポートがＣＬＳを受信したときはいつでも、ＲＸポート
状態マシンによって作動され、クリア信号を線路８００
で作動させることによってラッチ２０２をデフォルトＡ
Ｌ＿ＰＡにクリアするようにＴＸポートに指示する。Ｏ
ＰＮの直後に送信されないＣＬＳによって、ＣＬＳを受
信するＲＸポートまたはＴＸポートはそのＡＬ＿ＰＡラ
ッチをこのデフォルトＡＬ＿ＰＡにクリアし、単独で到
着するとともに競合ＯＰＮ状態ではないＯＰＮのＡＬ＿
ＰＡはデフォルトＡＬ＿ＰＡと比較され、常に勝つ。
【００９４】ステップ８１６は、ＲＸポートが行う処
理、すなわち、リモートＯＰＮとのアドレス優先順位比
較に勝ったか、または、単独でＲＸポートで受信されＡ
Ｌ＿ＰＡラッチ２０２のデフォルトＡＬ＿ＰＡと比較さ
れたローカルＯＰＮの処理を示す。ステップ８１６はラ
ッチ２００に記憶されているローカルＯＰＮのＡＬ＿Ｐ
Ｄ伝送先アドレスを用い、図６のメモリ７８にアクセス
し、受信されたばかりのローカルＯＰＮの伝送先を決定
する。これは、ラッチＡＬ＿ＰＡをバス１０８上のアド
レスとしてメモリ７８に供給し、読み込み信号を線路１
１０で作動させることによって行われる。これによっ
て、メモリ７８はバス１０８上のアドレスに相当するメ
モリ位置を読み、そこに記憶されいてるデータをデータ
バス１１２で返送する。返送データによって、ＲＸポー
ト状態マシンはステップ８２５または８２６でスイッチ
６１４を適正に設定し、ＯＰＮを適正なデータパスで転
送する。
理、すなわち、リモートＯＰＮとのアドレス優先順位比
較に勝ったか、または、単独でＲＸポートで受信されＡ
Ｌ＿ＰＡラッチ２０２のデフォルトＡＬ＿ＰＡと比較さ
れたローカルＯＰＮの処理を示す。ステップ８１６はラ
ッチ２００に記憶されているローカルＯＰＮのＡＬ＿Ｐ
Ｄ伝送先アドレスを用い、図６のメモリ７８にアクセス
し、受信されたばかりのローカルＯＰＮの伝送先を決定
する。これは、ラッチＡＬ＿ＰＡをバス１０８上のアド
レスとしてメモリ７８に供給し、読み込み信号を線路１
１０で作動させることによって行われる。これによっ
て、メモリ７８はバス１０８上のアドレスに相当するメ
モリ位置を読み、そこに記憶されいてるデータをデータ
バス１１２で返送する。返送データによって、ＲＸポー
ト状態マシンはステップ８２５または８２６でスイッチ
６１４を適正に設定し、ＯＰＮを適正なデータパスで転
送する。
【００９５】ステップ８２５は、ステップ８１６で決定
されるように、ローカルＯＰＮの伝送先がリモートの場
合に行われる。ステップ８２５は、図８のＲＸポート状
態マシン６１２が行う処理、すなわち、線路６２２の切
り替え制御信号をスイッチ６１４を制御して１−２接続
を行う状態に設定し、リモートハーフブリッジに合成さ
れるＯＰＮを転送する処理を示す。次に、状態マシン６
１２がＯＰＮ挿入信号を線路７７４で作動させることに
よって、ＦＩＦＯ回路６１６は、ピン２からリモートハ
ーフブリッジに送られたＯＰＮの最初の２０ビットを合
成するとともに送信する。ラッチ２００に記憶されてい
るアドレスは、ＯＰＮが送信された後、ピン２から送信
される。ラッチ２００に記憶されているアドレスが擬似
全２重方式の場合、半２重方式ＯＰＮはハーフブリッジ
間で送信されないので、アドレスはステップ８２５にお
いて何の変化もない。ＲＸポート状態マシンのＲＲＤＹ
カウンタが０でない場合、図８の線路７８６のＲＲＤＹ
挿入信号はＲＲＤＹ毎に作動される。このため、ＦＩＦ
Ｏ回路６１６はＲＲＤＹをデータストリームに挿入し、
データストリームはＲＲＤＹ挿入信号を作動させるごと
にピン２から送信される。ＲＲＤＹ挿入信号を作動させ
るごとに、ＲＲＤＹカウンタは減少する。ＲＲＤＹ挿入
信号は、ＲＲＤＹカウンタが０になるまで、繰り返し作
動される。次に、処理はパス８１４を介して図１６のス
テップ８５２に進む。
されるように、ローカルＯＰＮの伝送先がリモートの場
合に行われる。ステップ８２５は、図８のＲＸポート状
態マシン６１２が行う処理、すなわち、線路６２２の切
り替え制御信号をスイッチ６１４を制御して１−２接続
を行う状態に設定し、リモートハーフブリッジに合成さ
れるＯＰＮを転送する処理を示す。次に、状態マシン６
１２がＯＰＮ挿入信号を線路７７４で作動させることに
よって、ＦＩＦＯ回路６１６は、ピン２からリモートハ
ーフブリッジに送られたＯＰＮの最初の２０ビットを合
成するとともに送信する。ラッチ２００に記憶されてい
るアドレスは、ＯＰＮが送信された後、ピン２から送信
される。ラッチ２００に記憶されているアドレスが擬似
全２重方式の場合、半２重方式ＯＰＮはハーフブリッジ
間で送信されないので、アドレスはステップ８２５にお
いて何の変化もない。ＲＸポート状態マシンのＲＲＤＹ
カウンタが０でない場合、図８の線路７８６のＲＲＤＹ
挿入信号はＲＲＤＹ毎に作動される。このため、ＦＩＦ
Ｏ回路６１６はＲＲＤＹをデータストリームに挿入し、
データストリームはＲＲＤＹ挿入信号を作動させるごと
にピン２から送信される。ＲＲＤＹ挿入信号を作動させ
るごとに、ＲＲＤＹカウンタは減少する。ＲＲＤＹ挿入
信号は、ＲＲＤＹカウンタが０になるまで、繰り返し作
動される。次に、処理はパス８１４を介して図１６のス
テップ８５２に進む。
【００９６】図１６を参照すると、ステップ８５２は、
ステップ８２５で転送されたＯＰＮが到着したときに右
側ハーフブリッジのＴＸポートが行う処理を示す。ステ
ップ８６２において、ＦＩＦＯ回路６１０は転送ＯＰＮ
をさらに送信するのを防ぎ、転送ＯＰＮのＡＬ＿ＰＡア
ドレスは上記処理によってラッチ２０２に記憶される。
また、受信されたばかりのＯＰＮのＡＬ＿ＰＡは、ＲＸ
ポートのラッチ２００に記憶されているＡＬ＿ＰＡと比
較される。ステップ８１２で、ラッチ２００がデフォル
トＡＬ＿ＰＡにクリアされたので、左側ハーフブリッジ
から受信されたＯＰＮのＡＬ＿ＰＡは比較に勝つ。その
結果として、比較器は先取りリモート伝送元信号を図６
の線路６７２で作動させ、左側ハーフブリッジから受信
されたＯＰＮが比較に勝ったことを右側ハーフブリッジ
のＲＸポート１００に通知する。ＲＸポート状態マシン
は先取りリモート伝送元の作動を無視し、ラッチ２００
をデフォルトＡＬ＿ＰＡに予めクリアしているので、先
取りＣＬＳを生成せず、これは２つの競合ＯＰＮが競合
している先取り状態の場合ではない。２つの競合ＯＰＮ
が競合している場合にのみ先取りＣＬＳの生成が必要な
ので、この状態では、先取りリモート伝送元の作動を無
視する。次に、ＴＸポート１０２は調停を開始し、調停
に勝った場合、必要に応じて半２重方式変換を行った
後、ＴＸポート１０２はＯＰＮをローカルループセグメ
ントに送出する。これはすべて上記の処理によって行わ
れる。また、転送ＯＰＮに続くＲＲＤＹは、上記処理に
よって、ＲＲＤＹカウンタが０になるまで、再生される
とともにローカルループセグメントに送出される。
ステップ８２５で転送されたＯＰＮが到着したときに右
側ハーフブリッジのＴＸポートが行う処理を示す。ステ
ップ８６２において、ＦＩＦＯ回路６１０は転送ＯＰＮ
をさらに送信するのを防ぎ、転送ＯＰＮのＡＬ＿ＰＡア
ドレスは上記処理によってラッチ２０２に記憶される。
また、受信されたばかりのＯＰＮのＡＬ＿ＰＡは、ＲＸ
ポートのラッチ２００に記憶されているＡＬ＿ＰＡと比
較される。ステップ８１２で、ラッチ２００がデフォル
トＡＬ＿ＰＡにクリアされたので、左側ハーフブリッジ
から受信されたＯＰＮのＡＬ＿ＰＡは比較に勝つ。その
結果として、比較器は先取りリモート伝送元信号を図６
の線路６７２で作動させ、左側ハーフブリッジから受信
されたＯＰＮが比較に勝ったことを右側ハーフブリッジ
のＲＸポート１００に通知する。ＲＸポート状態マシン
は先取りリモート伝送元の作動を無視し、ラッチ２００
をデフォルトＡＬ＿ＰＡに予めクリアしているので、先
取りＣＬＳを生成せず、これは２つの競合ＯＰＮが競合
している先取り状態の場合ではない。２つの競合ＯＰＮ
が競合している場合にのみ先取りＣＬＳの生成が必要な
ので、この状態では、先取りリモート伝送元の作動を無
視する。次に、ＴＸポート１０２は調停を開始し、調停
に勝った場合、必要に応じて半２重方式変換を行った
後、ＴＸポート１０２はＯＰＮをローカルループセグメ
ントに送出する。これはすべて上記の処理によって行わ
れる。また、転送ＯＰＮに続くＲＲＤＹは、上記処理に
よって、ＲＲＤＹカウンタが０になるまで、再生される
とともにローカルループセグメントに送出される。
【００９７】この時点で、いくつかのことが起こる。右
側ハーフブリッジに転送されたＯＰＮの伝送先ノードは
まだ学習されておらず、また、メモリ７８は伝送先ノー
ドが左側ハーフブリッジのローカルループにあることを
示すデータを持っていないので、ＯＰＮを転送する可能
性がある。このような場合、ＯＰＮは左側ハーフブリッ
ジによって右側ハーフブリッジに転送されるが、ＯＰＮ
はそこで自身の伝送先ノードを見つけない。このことが
起こった場合、ＯＰＮは左側ハーフブリッジに戻る。ま
た、伝送先ノードが右側ハーフブリッジのローカルルー
プで見つかる可能性もある。このとき、ＯＰＮの後にＲ
ＲＤＹが伝送元ノードから発信された場合、伝送先ノー
ドはＲＲＤＹ、ＣＬＳまたはデータフレームで応答す
る。どの場合が存在するかについては図１８のステップ
８７０によって検出される。
側ハーフブリッジに転送されたＯＰＮの伝送先ノードは
まだ学習されておらず、また、メモリ７８は伝送先ノー
ドが左側ハーフブリッジのローカルループにあることを
示すデータを持っていないので、ＯＰＮを転送する可能
性がある。このような場合、ＯＰＮは左側ハーフブリッ
ジによって右側ハーフブリッジに転送されるが、ＯＰＮ
はそこで自身の伝送先ノードを見つけない。このことが
起こった場合、ＯＰＮは左側ハーフブリッジに戻る。ま
た、伝送先ノードが右側ハーフブリッジのローカルルー
プで見つかる可能性もある。このとき、ＯＰＮの後にＲ
ＲＤＹが伝送元ノードから発信された場合、伝送先ノー
ドはＲＲＤＹ、ＣＬＳまたはデータフレームで応答す
る。どの場合が存在するかについては図１８のステップ
８７０によって検出される。
【００９８】ステップ８７０は、ＲＲＤＹ、ＣＬＳまた
はデータフレームがＲＸポートによって受信されたかど
うか、または、ＴＸポートがローカルループに転送した
同一のＯＰＮがＲＸポートによって受信されたかどうか
を判定する処理を示す。ＲＲＤＹ、ＣＬＳまたはデータ
フレームの受信は、図８の復号回路６２０がＲＲＤＹ、
ＣＬＳまたはデータフレーム信号を線路７３０、７３２
または７５２でそれぞれ作動させることによって検出さ
れる。復号回路６２０がＯＰＮ信号を線路６５４で作動
させる場合に、ＴＸポートが転送した同一のＯＰＮをＲ
Ｘポートで受信したと判定する。この信号が作動してい
る場合、ＯＰＮは以前に転送されたものと同じＯＰＮで
あることが分かる。その理由は、ＴＸポートがローカル
ループの調停に勝った場合、そのローカルループの他の
ノードにはＯＰＮが送信されないからである。
はデータフレームがＲＸポートによって受信されたかど
うか、または、ＴＸポートがローカルループに転送した
同一のＯＰＮがＲＸポートによって受信されたかどうか
を判定する処理を示す。ＲＲＤＹ、ＣＬＳまたはデータ
フレームの受信は、図８の復号回路６２０がＲＲＤＹ、
ＣＬＳまたはデータフレーム信号を線路７３０、７３２
または７５２でそれぞれ作動させることによって検出さ
れる。復号回路６２０がＯＰＮ信号を線路６５４で作動
させる場合に、ＴＸポートが転送した同一のＯＰＮをＲ
Ｘポートで受信したと判定する。この信号が作動してい
る場合、ＯＰＮは以前に転送されたものと同じＯＰＮで
あることが分かる。その理由は、ＴＸポートがローカル
ループの調停に勝った場合、そのローカルループの他の
ノードにはＯＰＮが送信されないからである。
【００９９】ＲＲＤＹ、ＣＬＳまたはデータフレームが
ＲＸポートによって受信される場合、ステップ８７２に
示される処理が行われる。この処理において、ＲＸポー
トは上記処理によって透過状態になる。これによって、
ＲＲＤＹ、ＣＬＳまたはデータフレームはＲＸポートを
介して左側ハーフブリッジのＴＸポートに転送される。
ＣＬＳを受信する場合、ＲＸポートはそのラッチ２００
をデフォルトＡＬ＿ＰＡにクリアし、ＴＸラッチクリア
信号を線路８６０で作動させることによって、ＴＸポー
トはラッチ２０２をデフォルトＡＬ＿ＰＡにクリアす
る。
ＲＸポートによって受信される場合、ステップ８７２に
示される処理が行われる。この処理において、ＲＸポー
トは上記処理によって透過状態になる。これによって、
ＲＲＤＹ、ＣＬＳまたはデータフレームはＲＸポートを
介して左側ハーフブリッジのＴＸポートに転送される。
ＣＬＳを受信する場合、ＲＸポートはそのラッチ２００
をデフォルトＡＬ＿ＰＡにクリアし、ＴＸラッチクリア
信号を線路８６０で作動させることによって、ＴＸポー
トはラッチ２０２をデフォルトＡＬ＿ＰＡにクリアす
る。
【０１００】ＲＲＤＹ、ＣＬＳまたはデータフレームが
左側ハーフブリッジのＴＸポートに到達した場合、図１
８のステップ８７４に示されるように、透過状態にな
り、受信したものをローカルループセグメントに転送す
る。左側ハーフブリッジのＴＸポートがＣＬＳを受信す
る場合、ＣＬＳを転送し、クリア信号を線路８００で作
動させ、ラッチ２０２をデフォルトＡＬ＿ＰＡにクリア
する。また、ＴＸポート状態マシンがＲＸラッチクリア
信号を線路８５４で作動させることによって、ＲＸポー
トはラッチ２００をデフォルトＡＬ＿ＰＡにクリアす
る。また、ステップ８７４は、図１６のステップ８２５
で右側ハーフブリッジに転送されたローカルＯＰＮの伝
送先ノードの位置がリモートである、すなわち、右側ハ
ーフブリッジのローカルループに位置することを学習す
る処理を示す。図８の線路６４４のＴＸ準備信号を作動
させてＲＸポートがローカルＯＰＮを受信したことを示
し、線路６６４のＲＸスイッチ位置信号はローカルＯＰ
Ｎが右側ハーフブリッジに転送されたことを示す場合
に、左側ハーフブリッジのＴＸポートはこのような結論
を出す。これらの状態の両方が当てはまり、左側ハーフ
ブリッジのＴＸポートが右側ハーフブリッジからのＲＲ
ＤＹ、ＣＬＳまたはデータフレームをピン２で受信する
場合、ＴＸポート状態マシンは転送したばかりのローカ
ルＯＰＮの伝送先ノードがリモートであると決定する。
ＲＲＤＹ信号、ＣＬＳ信号またはデータフレーム信号を
それぞれ線路６９６、７３４または７５６で作動させる
ことによって、ＴＸポートがＲＲＤＹ、ＣＬＳまたはデ
ータフレームを受信したことを検出する。これらの信号
の１つが上記状況で作動する場合、ＴＸポート状態マシ
ンはメモリクリア信号を図７の線路９６０で作動させ
る。メモリクリア信号を作動させることによって、ＲＸ
ポート状態マシンはクリア信号を線路９３０で作動させ
る。これによって、バス１０８上のアドレスの伝送先ア
ドレス部に関連するメモリ位置をクリアする。線路９５
０のＴＸ選択信号は作動しないので、メモリ７８内部の
内部マルチプレクサはデフォルト状態のままであり、バ
ス９５０のアドレスを図６のメモリ７８のメモリアレー
のアドレス部に接続している。このため、論理０は、左
側ハーフブリッジに対してリモートであることを示すロ
ーカルＯＰＮの伝送先ノードに関連する転送テーブル位
置に書き込まれる。
左側ハーフブリッジのＴＸポートに到達した場合、図１
８のステップ８７４に示されるように、透過状態にな
り、受信したものをローカルループセグメントに転送す
る。左側ハーフブリッジのＴＸポートがＣＬＳを受信す
る場合、ＣＬＳを転送し、クリア信号を線路８００で作
動させ、ラッチ２０２をデフォルトＡＬ＿ＰＡにクリア
する。また、ＴＸポート状態マシンがＲＸラッチクリア
信号を線路８５４で作動させることによって、ＲＸポー
トはラッチ２００をデフォルトＡＬ＿ＰＡにクリアす
る。また、ステップ８７４は、図１６のステップ８２５
で右側ハーフブリッジに転送されたローカルＯＰＮの伝
送先ノードの位置がリモートである、すなわち、右側ハ
ーフブリッジのローカルループに位置することを学習す
る処理を示す。図８の線路６４４のＴＸ準備信号を作動
させてＲＸポートがローカルＯＰＮを受信したことを示
し、線路６６４のＲＸスイッチ位置信号はローカルＯＰ
Ｎが右側ハーフブリッジに転送されたことを示す場合
に、左側ハーフブリッジのＴＸポートはこのような結論
を出す。これらの状態の両方が当てはまり、左側ハーフ
ブリッジのＴＸポートが右側ハーフブリッジからのＲＲ
ＤＹ、ＣＬＳまたはデータフレームをピン２で受信する
場合、ＴＸポート状態マシンは転送したばかりのローカ
ルＯＰＮの伝送先ノードがリモートであると決定する。
ＲＲＤＹ信号、ＣＬＳ信号またはデータフレーム信号を
それぞれ線路６９６、７３４または７５６で作動させる
ことによって、ＴＸポートがＲＲＤＹ、ＣＬＳまたはデ
ータフレームを受信したことを検出する。これらの信号
の１つが上記状況で作動する場合、ＴＸポート状態マシ
ンはメモリクリア信号を図７の線路９６０で作動させ
る。メモリクリア信号を作動させることによって、ＲＸ
ポート状態マシンはクリア信号を線路９３０で作動させ
る。これによって、バス１０８上のアドレスの伝送先ア
ドレス部に関連するメモリ位置をクリアする。線路９５
０のＴＸ選択信号は作動しないので、メモリ７８内部の
内部マルチプレクサはデフォルト状態のままであり、バ
ス９５０のアドレスを図６のメモリ７８のメモリアレー
のアドレス部に接続している。このため、論理０は、左
側ハーフブリッジに対してリモートであることを示すロ
ーカルＯＰＮの伝送先ノードに関連する転送テーブル位
置に書き込まれる。
【０１０１】図１８のステップ８７６に示されるよう
に、左側ハーフブリッジのＴＸポートを透過するものに
よって、伝送元ノードは別のＲＲＤＹ、データフレーム
またはＣＬＳで応答する。このＲＲＤＹ、データフレー
ムまたはＣＬＳは左側ハーフブリッジのＲＸポートに到
着することによって、透過状態になり、透過物を右側ハ
ーフブリッジのＴＸポートに通過させる。次に、右側ハ
ーフブリッジのＴＸポートは透過状態になり、受信した
ものを通過させ、右側ハーフブリッジのローカルループ
セグメントに送る。当然、伝送元ノードがＣＬＳを受信
する場合、そのＡＲＢプリミティブを入来ＡＲＢプリミ
ティブの代わりに用いることを止め、ループ保有を破棄
する。伝送元ノードがＲＲＤＹ、ＣＬＳまたはデータフ
レームで応答する場合、左側ハーフブリッジのＲＸポー
トはそれらを右側ハーフブリッジのＴＸポートに転送
し、ＴＸポートは上記処理によって透過状態になり、受
信したものを伝送先ノードに転送する。このように、伝
送元ノードまたは伝送先ノードがＣＬＳを送信すること
によって、伝送元ノードがループ保有を破棄するまで、
ループ保有は続けられる。次に、処理はパス８７７を介
して図１８のステップ８７９に進み、ステップ８７９は
処理を図９の開始に戻す。
に、左側ハーフブリッジのＴＸポートを透過するものに
よって、伝送元ノードは別のＲＲＤＹ、データフレーム
またはＣＬＳで応答する。このＲＲＤＹ、データフレー
ムまたはＣＬＳは左側ハーフブリッジのＲＸポートに到
着することによって、透過状態になり、透過物を右側ハ
ーフブリッジのＴＸポートに通過させる。次に、右側ハ
ーフブリッジのＴＸポートは透過状態になり、受信した
ものを通過させ、右側ハーフブリッジのローカルループ
セグメントに送る。当然、伝送元ノードがＣＬＳを受信
する場合、そのＡＲＢプリミティブを入来ＡＲＢプリミ
ティブの代わりに用いることを止め、ループ保有を破棄
する。伝送元ノードがＲＲＤＹ、ＣＬＳまたはデータフ
レームで応答する場合、左側ハーフブリッジのＲＸポー
トはそれらを右側ハーフブリッジのＴＸポートに転送
し、ＴＸポートは上記処理によって透過状態になり、受
信したものを伝送先ノードに転送する。このように、伝
送元ノードまたは伝送先ノードがＣＬＳを送信すること
によって、伝送元ノードがループ保有を破棄するまで、
ループ保有は続けられる。次に、処理はパス８７７を介
して図１８のステップ８７９に進み、ステップ８７９は
処理を図９の開始に戻す。
【０１０２】図１８のステップ８７０を再検討して、ロ
ーカルＯＰＮを左側ハーフブリッジから右側ハーフブリ
ッジに転送し、右側ハーフブリッジのローカルループに
転送した後、右側ハーフブリッジのＲＸポートがＯＰＮ
を受信する場合、ケース５の状況が起こる。ケース５の
状況において、ローカルＯＰＮを受信し、他方のハーフ
ブリッジに転送し、ローカルＯＰＮを転送したハーフブ
リッジに返送する。これは、伝送先ノードはＯＰＮが転
送されたハーフブリッジのローカルループ上になく、存
在しないことを意味する。この状態において、ステップ
８７０は処理をステップ８８０に進める。ステップ８８
０は、上記処理によって透過状態になるとともにＯＰＮ
を左側ハーフブリッジに返送する右側ハーフブリッジの
処理を示す。線路６５４のＯＰＮ信号がアクティブにな
った場合、図８の線路６３４のＲＸ準備信号の状態およ
び図８の線路８５０のイコール信号の状態をチェックす
ることによって、ＲＸポートは、受信されたばかりのＯ
ＰＮと右側ハーフブリッジのＴＸポートが以前に受信し
たＯＰＮとが同じであることを判定する。ＯＰＮがＴＸ
ポートによって受信された場合、そのＡＬ＿ＰＡはラッ
チ２０２にラッチされた。ＯＰＮがＲＸポートによって
受信された場合、そのＡＬ＿ＰＡはラッチ２００にラッ
チされ、図８の線路６４４のＴＸ準備信号を作動させ
る。これによって、ＴＸポート状態マシンはイネーブル
比較信号を線路６３８で作動させる。これによって、図
６の比較器４０２はラッチ２０２および２００のアドレ
スを比較し、イコール信号を線路８５０で作動させる。
線路６５４のＯＰＮがアクティブになったときにＲＸ準
備信号およびイコール信号がともにアクティブになった
ことをＲＸポートが見つけた場合、ＲＸポートは、受信
されたばかりのＯＰＮがＴＸポートによって以前に受信
されたＯＰＮと同じＡＬ＿ＰＡを有し、受信されたばか
りのＯＰＮを左側ハーフブリッジに返送しなければなら
ないことを知る。この場合、ＲＸポート状態マシンは、
ＯＰＮ信号を図８の線路６５４で作動させたことに応じ
て、ＯＰＮ削除信号を図８の線路７２７で作動させない
ことによって、必要な透過性を実現する。このため、Ｏ
ＰＮはＦＩＦＯパイプラインを透過し、左側ハーフブリ
ッジに返送される。同じことが後続のＲＲＤＹにも当て
はまる。
ーカルＯＰＮを左側ハーフブリッジから右側ハーフブリ
ッジに転送し、右側ハーフブリッジのローカルループに
転送した後、右側ハーフブリッジのＲＸポートがＯＰＮ
を受信する場合、ケース５の状況が起こる。ケース５の
状況において、ローカルＯＰＮを受信し、他方のハーフ
ブリッジに転送し、ローカルＯＰＮを転送したハーフブ
リッジに返送する。これは、伝送先ノードはＯＰＮが転
送されたハーフブリッジのローカルループ上になく、存
在しないことを意味する。この状態において、ステップ
８７０は処理をステップ８８０に進める。ステップ８８
０は、上記処理によって透過状態になるとともにＯＰＮ
を左側ハーフブリッジに返送する右側ハーフブリッジの
処理を示す。線路６５４のＯＰＮ信号がアクティブにな
った場合、図８の線路６３４のＲＸ準備信号の状態およ
び図８の線路８５０のイコール信号の状態をチェックす
ることによって、ＲＸポートは、受信されたばかりのＯ
ＰＮと右側ハーフブリッジのＴＸポートが以前に受信し
たＯＰＮとが同じであることを判定する。ＯＰＮがＴＸ
ポートによって受信された場合、そのＡＬ＿ＰＡはラッ
チ２０２にラッチされた。ＯＰＮがＲＸポートによって
受信された場合、そのＡＬ＿ＰＡはラッチ２００にラッ
チされ、図８の線路６４４のＴＸ準備信号を作動させ
る。これによって、ＴＸポート状態マシンはイネーブル
比較信号を線路６３８で作動させる。これによって、図
６の比較器４０２はラッチ２０２および２００のアドレ
スを比較し、イコール信号を線路８５０で作動させる。
線路６５４のＯＰＮがアクティブになったときにＲＸ準
備信号およびイコール信号がともにアクティブになった
ことをＲＸポートが見つけた場合、ＲＸポートは、受信
されたばかりのＯＰＮがＴＸポートによって以前に受信
されたＯＰＮと同じＡＬ＿ＰＡを有し、受信されたばか
りのＯＰＮを左側ハーフブリッジに返送しなければなら
ないことを知る。この場合、ＲＸポート状態マシンは、
ＯＰＮ信号を図８の線路６５４で作動させたことに応じ
て、ＯＰＮ削除信号を図８の線路７２７で作動させない
ことによって、必要な透過性を実現する。このため、Ｏ
ＰＮはＦＩＦＯパイプラインを透過し、左側ハーフブリ
ッジに返送される。同じことが後続のＲＲＤＹにも当て
はまる。
【０１０３】ステップ８８２は、右側ハーフブリッジの
ＲＸポートが転送したＯＰＮがリモートＯＰＮとして左
側ハーフブリッジのＴＸポートに到着した場合に行われ
る処理を示す。ステップ８８２において、左側ハーフブ
リッジのＴＸポートはリモートＯＰＮの到着を検出し、
そのＡＬ＿ＰＡをラッチ２０２に記憶し、ＯＰＮ削除信
号を図７の線路６９１で作動させ、起こりうる先取り状
況が解消されるまで、ＯＰＮの送信を遮断する。起こり
うる先取り状況は、線路６４４のアクティブなＴＸ＿Ａ
ｒｍ信号によって信号通信される。右側ハーフブリッジ
に転送された後に返送されたローカルＯＰＮを受信した
とき、この信号はＲＸポートによって作動される。起こ
りうる先取り状況を解消するため、ＴＸポート状態マシ
ンはイネーブル比較信号を図７の線路６３８で作動させ
る。これによって、受信されたばかりでラッチ２０２に
記憶されたＯＰＮのＡＬ＿ＰＡとラッチ２００に記憶さ
れているＡＬ＿ＰＡとを比較する。ラッチ２００に記憶
されているＡＬ＿ＰＡは、左側ハーフブリッジのＲＸポ
ートから右側ハーフブリッジに以前に転送されたＯＰＮ
のＡＬ＿ＰＡを示す。この比較の結果、イコール信号を
図７の線路６４０で作動させる。このため、ＴＸポート
状態マシンは、受信されたばかりのリモートＯＰＮが以
前に右側ハーフブリッジに転送されたローカルＯＰＮと
同じであると判断する。その結果として、ＴＸポート状
態マシンはＡＲＢ開始信号を線路７００で作動させる。
これによって、挿入／置換／削除ＦＩＦＯ回路６１０は
ＡＲＢ（０）を入来充填ワードの代わりに用い始める。
これらは優先順位の高いＡＲＢプリミティブなので、左
側ハーフブリッジのローカルループのすべてのノードを
通過し、左側ハーフブリッジのＲＸポートに到着する。
ＡＲＢ（０）がＲＸポートに到着する場合、復号回路６
２０はＡＲＢ（０）信号を図８の線路７０２で作動させ
る。このため、ＲＸポート状態マシン６１２はＡＲＢ勝
利信号を線路７０４で作動させる。このため、ＴＸポー
ト状態マシン６０２がＯＰＮ挿入信号を線路６９４で作
動させることによって、ＯＰＮを生成し、左側ハーフブ
リッジのローカルループセグメントに伝搬させる。次
に、ＴＸポート状態マシンは、受信された立ち下がりＲ
ＲＤＹの数を転送してＲＲＤＹカウンタが０に減少する
のに十分な時間だけ、ＲＲＤＹ挿入信号を線路６８６で
作動させる。また、ＴＸポートは、リモートＯＰＮを受
信したとき、ＲＸ準備信号を作動させ、ＲＸポートにＯ
ＰＮを受信したことを通知する。次に、処理はパス８８
４を介して図１８のステップ８８６に進む。
ＲＸポートが転送したＯＰＮがリモートＯＰＮとして左
側ハーフブリッジのＴＸポートに到着した場合に行われ
る処理を示す。ステップ８８２において、左側ハーフブ
リッジのＴＸポートはリモートＯＰＮの到着を検出し、
そのＡＬ＿ＰＡをラッチ２０２に記憶し、ＯＰＮ削除信
号を図７の線路６９１で作動させ、起こりうる先取り状
況が解消されるまで、ＯＰＮの送信を遮断する。起こり
うる先取り状況は、線路６４４のアクティブなＴＸ＿Ａ
ｒｍ信号によって信号通信される。右側ハーフブリッジ
に転送された後に返送されたローカルＯＰＮを受信した
とき、この信号はＲＸポートによって作動される。起こ
りうる先取り状況を解消するため、ＴＸポート状態マシ
ンはイネーブル比較信号を図７の線路６３８で作動させ
る。これによって、受信されたばかりでラッチ２０２に
記憶されたＯＰＮのＡＬ＿ＰＡとラッチ２００に記憶さ
れているＡＬ＿ＰＡとを比較する。ラッチ２００に記憶
されているＡＬ＿ＰＡは、左側ハーフブリッジのＲＸポ
ートから右側ハーフブリッジに以前に転送されたＯＰＮ
のＡＬ＿ＰＡを示す。この比較の結果、イコール信号を
図７の線路６４０で作動させる。このため、ＴＸポート
状態マシンは、受信されたばかりのリモートＯＰＮが以
前に右側ハーフブリッジに転送されたローカルＯＰＮと
同じであると判断する。その結果として、ＴＸポート状
態マシンはＡＲＢ開始信号を線路７００で作動させる。
これによって、挿入／置換／削除ＦＩＦＯ回路６１０は
ＡＲＢ（０）を入来充填ワードの代わりに用い始める。
これらは優先順位の高いＡＲＢプリミティブなので、左
側ハーフブリッジのローカルループのすべてのノードを
通過し、左側ハーフブリッジのＲＸポートに到着する。
ＡＲＢ（０）がＲＸポートに到着する場合、復号回路６
２０はＡＲＢ（０）信号を図８の線路７０２で作動させ
る。このため、ＲＸポート状態マシン６１２はＡＲＢ勝
利信号を線路７０４で作動させる。このため、ＴＸポー
ト状態マシン６０２がＯＰＮ挿入信号を線路６９４で作
動させることによって、ＯＰＮを生成し、左側ハーフブ
リッジのローカルループセグメントに伝搬させる。次
に、ＴＸポート状態マシンは、受信された立ち下がりＲ
ＲＤＹの数を転送してＲＲＤＹカウンタが０に減少する
のに十分な時間だけ、ＲＲＤＹ挿入信号を線路６８６で
作動させる。また、ＴＸポートは、リモートＯＰＮを受
信したとき、ＲＸ準備信号を作動させ、ＲＸポートにＯ
ＰＮを受信したことを通知する。次に、処理はパス８８
４を介して図１８のステップ８８６に進む。
【０１０４】転送されたばかりのＯＰＮの伝送先ノード
が左側ハーフブリッジのローカルループでない可能性も
ある。この場合、左側ハーフブリッジのＴＸポートが転
送したＯＰＮは左側ハーフブリッジのローカルループを
伝搬し、左側ハーフブリッジのＲＸポートに到着する。
ステップ８８８では、ＯＰＮがＲＸポートによって受信
されたかどうかを判定する。もしそうなら、ＲＸポート
状態マシンはＡｕｔｏ＿Ｐｒｅｅｍｐｔ信号を線路６４
６で作動させる。これによって、ＴＸポート状態マシン
はＣＬＳ挿入信号を線路６８４で作動させる。このた
め、ＣＬＳを左側ハーフブリッジのローカルループに送
出し、伝送元ノードを閉じ、ループ保有を破棄する。こ
の処理は図１８のステップ９００によって示される。次
に、処理は図９の開始に戻る。
が左側ハーフブリッジのローカルループでない可能性も
ある。この場合、左側ハーフブリッジのＴＸポートが転
送したＯＰＮは左側ハーフブリッジのローカルループを
伝搬し、左側ハーフブリッジのＲＸポートに到着する。
ステップ８８８では、ＯＰＮがＲＸポートによって受信
されたかどうかを判定する。もしそうなら、ＲＸポート
状態マシンはＡｕｔｏ＿Ｐｒｅｅｍｐｔ信号を線路６４
６で作動させる。これによって、ＴＸポート状態マシン
はＣＬＳ挿入信号を線路６８４で作動させる。このた
め、ＣＬＳを左側ハーフブリッジのローカルループに送
出し、伝送元ノードを閉じ、ループ保有を破棄する。こ
の処理は図１８のステップ９００によって示される。次
に、処理は図９の開始に戻る。
【０１０５】図１８の試験８８６に戻って、伝送先ノー
ドが左側ハーフブリッジのローカルループに位置し、Ｔ
Ｘポートが転送したＯＰＮがこの伝送先ノードに到着す
ると考える。ステップ８８８に示されるように、伝送先
ノードはＯＰＮおよびそれに続くＲＲＤＹを受信し、Ｒ
ＲＤＹ、ＣＬＳまたはデータフレームを送信することに
よって応答する。ステップ８９０は、このＲＲＤＹ、Ｃ
ＬＳまたはデータフレームが左側ハーフブリッジのＲＸ
ポートに到着したときに左側ハーフブリッジのＲＸポー
トが行う処理を示す。ＲＸポートは、ＲＲＤＹ信号、Ｃ
ＬＳ信号またはデータフレーム信号の１つを図８の線路
７３０、７３２または７５２で作動させることによっ
て、ＲＲＤＹ、ＣＬＳまたはデータフレームの到着を認
識する。ＲＸポート状態マシン６１２が線路６４０のア
クティブイコール信号および線路６３４のアクティブＲ
Ｘ準備信号に接続されたこれらの信号の１つの作動を調
べる場合、以前、右側ハーフブリッジに転送されたＯＰ
Ｎの伝送先ノードが左側ハーフブリッジのローカルルー
プにあるにちがいないという結論を出す。したがって、
ステップ８９０において、ＲＸポート状態マシンが設定
信号を線路１１６で作動させることによって、ＴＸポー
トによって受信されたばかりのＯＰＮの伝送先ノードア
ドレスに相当する図６のメモリ７８内の位置は、この伝
送先ノードが左側ハーフブリッジのローカルループにあ
ることを示すデータとともに書き込まれる。次に、ＲＸ
ポートはスイッチ６１４を１−３接続に設定し、右側ハ
ーフブリッジを迂回し、透過モードに入り、伝送先ノー
ドから受信するものは何でもそこを通過する。１−３接
続を設定することによって、ＲＸポートは伝送先ノード
から受信したものをローカルセグメントリターン６０を
介してＴＸポートに通過させる。また、ＣＬＳを受信し
た場合、ＲＸポートはクリア信号を線路８０２で作動さ
せ、ＴＸラッチクリア信号を線路８６０で作動させるこ
とによって、ラッチ２０２および２００の両方をクリア
にする。次に、処理は図９の開始に戻る。
ドが左側ハーフブリッジのローカルループに位置し、Ｔ
Ｘポートが転送したＯＰＮがこの伝送先ノードに到着す
ると考える。ステップ８８８に示されるように、伝送先
ノードはＯＰＮおよびそれに続くＲＲＤＹを受信し、Ｒ
ＲＤＹ、ＣＬＳまたはデータフレームを送信することに
よって応答する。ステップ８９０は、このＲＲＤＹ、Ｃ
ＬＳまたはデータフレームが左側ハーフブリッジのＲＸ
ポートに到着したときに左側ハーフブリッジのＲＸポー
トが行う処理を示す。ＲＸポートは、ＲＲＤＹ信号、Ｃ
ＬＳ信号またはデータフレーム信号の１つを図８の線路
７３０、７３２または７５２で作動させることによっ
て、ＲＲＤＹ、ＣＬＳまたはデータフレームの到着を認
識する。ＲＸポート状態マシン６１２が線路６４０のア
クティブイコール信号および線路６３４のアクティブＲ
Ｘ準備信号に接続されたこれらの信号の１つの作動を調
べる場合、以前、右側ハーフブリッジに転送されたＯＰ
Ｎの伝送先ノードが左側ハーフブリッジのローカルルー
プにあるにちがいないという結論を出す。したがって、
ステップ８９０において、ＲＸポート状態マシンが設定
信号を線路１１６で作動させることによって、ＴＸポー
トによって受信されたばかりのＯＰＮの伝送先ノードア
ドレスに相当する図６のメモリ７８内の位置は、この伝
送先ノードが左側ハーフブリッジのローカルループにあ
ることを示すデータとともに書き込まれる。次に、ＲＸ
ポートはスイッチ６１４を１−３接続に設定し、右側ハ
ーフブリッジを迂回し、透過モードに入り、伝送先ノー
ドから受信するものは何でもそこを通過する。１−３接
続を設定することによって、ＲＸポートは伝送先ノード
から受信したものをローカルセグメントリターン６０を
介してＴＸポートに通過させる。また、ＣＬＳを受信し
た場合、ＲＸポートはクリア信号を線路８０２で作動さ
せ、ＴＸラッチクリア信号を線路８６０で作動させるこ
とによって、ラッチ２０２および２００の両方をクリア
にする。次に、処理は図９の開始に戻る。
【０１０６】図１６を再検討して、ステップ８１６にお
いて、ローカルＯＰＮの伝送先がローカルであることを
見つけた場合、図１６のステップ８２６が行われる。こ
のステップは、ＲＸポート状態マシンがスイッチ６１４
を制御して１−３接続を行い、ＯＰＮ挿入信号を線路７
７４で作動させる処理を示す。このため、ＯＰＮが生成
され、ローカルセグメントリターン６０に送出される。
ラッチ２００に記憶されているアドレスは何でもＯＰＮ
より遅れて送出される。また、ＲＸポート状態マシンは
バイパス信号を線路１１４で作動させ、ローカルセグメ
ントリターン６０で送信するＯＰＮがローカルノードに
送られ、ＴＸポートが透過状態になることをＴＸポート
に知らせる。ラッチ２００に記憶されたアドレスが擬似
全２重方式の場合、ＲＸポート状態マシンはＲＸ変換信
号を線路７７８で作動させる。これによって、挿入／置
換／削除ＦＩＦＯ６１６は、流れるにつれてラッチ２０
０から読み出されるＡＬ＿ＰＡを変更し、１６進法のＦ
７またはＦ８の伝送元アドレスをＡＬ＿ＰＤ伝送先アド
レスの複製に変換し、ＯＰＮを元の半２重方式に変換す
る。ＲＸポート状態マシンのＲＲＤＹカウンタがに記憶
されているカウントが０でない場合、状態マシン６１２
がＲＲＤＹ挿入信号を線路７８６で作動させることによ
って、ＦＩＦＯ回路６１６はＲＲＤＹを生成し、ＲＲＤ
ＹをＯＰＮの後に送出する。この処理は、ＲＲＤＹカウ
ンタが０になるまで繰り返される。
いて、ローカルＯＰＮの伝送先がローカルであることを
見つけた場合、図１６のステップ８２６が行われる。こ
のステップは、ＲＸポート状態マシンがスイッチ６１４
を制御して１−３接続を行い、ＯＰＮ挿入信号を線路７
７４で作動させる処理を示す。このため、ＯＰＮが生成
され、ローカルセグメントリターン６０に送出される。
ラッチ２００に記憶されているアドレスは何でもＯＰＮ
より遅れて送出される。また、ＲＸポート状態マシンは
バイパス信号を線路１１４で作動させ、ローカルセグメ
ントリターン６０で送信するＯＰＮがローカルノードに
送られ、ＴＸポートが透過状態になることをＴＸポート
に知らせる。ラッチ２００に記憶されたアドレスが擬似
全２重方式の場合、ＲＸポート状態マシンはＲＸ変換信
号を線路７７８で作動させる。これによって、挿入／置
換／削除ＦＩＦＯ６１６は、流れるにつれてラッチ２０
０から読み出されるＡＬ＿ＰＡを変更し、１６進法のＦ
７またはＦ８の伝送元アドレスをＡＬ＿ＰＤ伝送先アド
レスの複製に変換し、ＯＰＮを元の半２重方式に変換す
る。ＲＸポート状態マシンのＲＲＤＹカウンタがに記憶
されているカウントが０でない場合、状態マシン６１２
がＲＲＤＹ挿入信号を線路７８６で作動させることによ
って、ＦＩＦＯ回路６１６はＲＲＤＹを生成し、ＲＲＤ
ＹをＯＰＮの後に送出する。この処理は、ＲＲＤＹカウ
ンタが０になるまで繰り返される。
【０１０７】ローカルＯＰＮを転送した後、処理はパス
８１３を介して図１６のステップ８３０に進む。このス
テップにおいて、ＴＸポートはＯＰＮをローカルセグメ
ントリターンで受信する。ＴＸポート状態マシンは、ロ
ーカル復号回路６０６がＯＰＮを検出してローカルＯＰ
Ｎ信号を線路７８２で作動させる場合、このＯＰＮの到
着を学習する。このため、ＴＸポート状態マシンは線路
１１４のバイパス信号の状態をチェックする。バイパス
がアクティブ状態の場合、ＴＸポートは透過モードにな
り、スイッチ６０８を制御して１−３接続を行い、調停
または送信の遮断を行うことなく、ＯＰＮをローカルル
ープに通過させる。代替の実施の形態では、バイパス信
号を用いず、線路７８２のローカルＯＰＮ信号を作動さ
せるときは常に、ＴＸポート状態マシンは、伝送先がロ
ーカルであることをＲＸポートが確認したと仮定し、自
動的に透過モードになり、１−３接続を行う。
８１３を介して図１６のステップ８３０に進む。このス
テップにおいて、ＴＸポートはＯＰＮをローカルセグメ
ントリターンで受信する。ＴＸポート状態マシンは、ロ
ーカル復号回路６０６がＯＰＮを検出してローカルＯＰ
Ｎ信号を線路７８２で作動させる場合、このＯＰＮの到
着を学習する。このため、ＴＸポート状態マシンは線路
１１４のバイパス信号の状態をチェックする。バイパス
がアクティブ状態の場合、ＴＸポートは透過モードにな
り、スイッチ６０８を制御して１−３接続を行い、調停
または送信の遮断を行うことなく、ＯＰＮをローカルル
ープに通過させる。代替の実施の形態では、バイパス信
号を用いず、線路７８２のローカルＯＰＮ信号を作動さ
せるときは常に、ＴＸポート状態マシンは、伝送先がロ
ーカルであることをＲＸポートが確認したと仮定し、自
動的に透過モードになり、１−３接続を行う。
【０１０８】このとき、ＯＰＮは伝送先ノードに到達
し、ＲＲＤＹ、データフレームまたはＣＬＳを発信す
る。さらに、伝送先ノードを切断したり失敗することに
よって、ＯＰＮはＲＸポートのピン１に戻る。さらに、
伝送先ノードはＲＲＤＹで応答し、ＲＲＤＹはローカル
ループセグメントに沿って伝搬した後、ＯＰＮを発信し
た伝送元ノードに到達し、この伝送元ノードは伝送先ノ
ードよりＲＸポートに近い。この伝送元ノード自身はＣ
ＬＳで応答する。試験８３２では、どの場合であるかを
判定する。ＲＸポートがＲＲＤＹ、ＣＬＳまたはデータ
フレームを受信する場合、処理はステップ８３４に進
む。 図８の復号回路６２０がＲＲＤＹ信号を線路７３
０で作動させたり、ＣＬＳ信号を線路７３２で作動させ
たり、データフレーム信号を線路７５２で作動させるこ
とによって、 ＲＲＤＹ、ＣＬＳまたはデータフレーム
の受信を検出する。これらの信号のいずれかを作動させ
る場合、ステップ８３４は、ＲＸポートが１−３接続で
透過状態になり、プリミティブまたはデータを透過させ
てローカルセグメントリターン６０に送る処理を示す。
さらに、ＣＬＳを受信する場合、ＲＸポート状態マシン
は、クリア信号を線路８０２で作動させることによっ
て、ラッチ２００をデフォルトＡＬ＿ＰＡにクリアす
る。ＲＲＤＹ、ＣＬＳまたはデータフレームはＴＸポー
トを通過する。これは、ＲＲＤＹ、ＣＬＳまたはデータ
フレームを３導線バス７６２で適宜作動させるローカル
復号回路６０６によって検出される。ＴＸポートがステ
ップ８２０で透過状態になったので、プリミティブまた
はデータフレームはまっすぐ伝送先ノードを透過する。
バス７６２のＣＬＳ信号を作動させる場合、ＴＸポート
状態マシンは、ステップ８３６に示されるように、クリ
ア信号を線路８００で作動させ、ラッチ２０２をデフォ
ルトＡＬ＿ＰＡアドレスにクリアする。最後に、処理は
図９の開始に戻る。
し、ＲＲＤＹ、データフレームまたはＣＬＳを発信す
る。さらに、伝送先ノードを切断したり失敗することに
よって、ＯＰＮはＲＸポートのピン１に戻る。さらに、
伝送先ノードはＲＲＤＹで応答し、ＲＲＤＹはローカル
ループセグメントに沿って伝搬した後、ＯＰＮを発信し
た伝送元ノードに到達し、この伝送元ノードは伝送先ノ
ードよりＲＸポートに近い。この伝送元ノード自身はＣ
ＬＳで応答する。試験８３２では、どの場合であるかを
判定する。ＲＸポートがＲＲＤＹ、ＣＬＳまたはデータ
フレームを受信する場合、処理はステップ８３４に進
む。 図８の復号回路６２０がＲＲＤＹ信号を線路７３
０で作動させたり、ＣＬＳ信号を線路７３２で作動させ
たり、データフレーム信号を線路７５２で作動させるこ
とによって、 ＲＲＤＹ、ＣＬＳまたはデータフレーム
の受信を検出する。これらの信号のいずれかを作動させ
る場合、ステップ８３４は、ＲＸポートが１−３接続で
透過状態になり、プリミティブまたはデータを透過させ
てローカルセグメントリターン６０に送る処理を示す。
さらに、ＣＬＳを受信する場合、ＲＸポート状態マシン
は、クリア信号を線路８０２で作動させることによっ
て、ラッチ２００をデフォルトＡＬ＿ＰＡにクリアす
る。ＲＲＤＹ、ＣＬＳまたはデータフレームはＴＸポー
トを通過する。これは、ＲＲＤＹ、ＣＬＳまたはデータ
フレームを３導線バス７６２で適宜作動させるローカル
復号回路６０６によって検出される。ＴＸポートがステ
ップ８２０で透過状態になったので、プリミティブまた
はデータフレームはまっすぐ伝送先ノードを透過する。
バス７６２のＣＬＳ信号を作動させる場合、ＴＸポート
状態マシンは、ステップ８３６に示されるように、クリ
ア信号を線路８００で作動させ、ラッチ２０２をデフォ
ルトＡＬ＿ＰＡアドレスにクリアする。最後に、処理は
図９の開始に戻る。
【０１０９】ステップ８３２で、ＲＸポートがＯＰＮを
受信したことを判定する場合、そのＯＰＮは、左側ハー
フブリッジのＲＸポートによってローカルセグメントリ
ターンで左側ハーフブリッジのＴＸポートに以前送信さ
れたＯＰＮと同じＯＰＮにすぎない。これは、右側ハー
フブリッジからのリモートＯＰＮは予め先取りされてい
るが、他のノードは調停に勝つことができず、ローカル
ＯＰＮを発信した伝送元ノードがループを破棄するまで
送信許可を獲得することができないからである。また、
ＲＸポートがローカルバイパス６０で以前転送したＯＰ
Ｎと同じＯＰＮを受信するということは、伝送先ノード
が左側ハーフブリッジのローカルループから除去された
か失敗したか、または、メモリが不正確なデータを含ん
だり、伝送先ノードが実際にリモートであることを意味
する。これは、メモリ７８内のデータが伝送先がローカ
ルであることを示さない場合、ＲＸポートはローカルＯ
ＰＮをローカルセグメントリターン６０に転送しなかっ
たので真実である。ＲＸポート１００は、ＯＰＮをロー
カルセグメントリターン６０に転送した直後にＯＰＮ信
号を図８の線路６５４で作動させることによって、同じ
ＯＰＮを受信したことを知る。代替の実施の形態では、
ローカル復号回路６０６はラッチ［０：１］信号と同様
の信号を作動させ、また、ＡＬ＿ＰＡラッチ２０２はロ
ーカルリターンセグメント６０に接続され、ローカルセ
グメントリターン６０で受信したＯＰＮのＡＬ＿ＰＡア
ドレスをラッチする。このような場合、ＲＸポートがＯ
ＰＮを受信することによって、比較器は、図８のラッチ
２００のアドレスと図７のラッチ２０２のアドレスとを
比較する。この比較によって、イコール信号を線路８５
０で作動させる。同一のローカルＯＰＮをＲＸポートで
受信する場合、図１６のステップ８３８を行い、メモリ
を更新し、現在、伝送先ノードがローカルではなくリモ
ートまたは未知であることを反映させる。次に、左側ハ
ーフブリッジＲＸポートはＣＬＳ挿入信号を線路６５０
で作動させ、ＣＬＳをローカル伝送元ノードに送信し、
ローカル伝送元ノードを閉じることによって、ループ保
有を消去する。次に、処理は図９の開始に戻る。
受信したことを判定する場合、そのＯＰＮは、左側ハー
フブリッジのＲＸポートによってローカルセグメントリ
ターンで左側ハーフブリッジのＴＸポートに以前送信さ
れたＯＰＮと同じＯＰＮにすぎない。これは、右側ハー
フブリッジからのリモートＯＰＮは予め先取りされてい
るが、他のノードは調停に勝つことができず、ローカル
ＯＰＮを発信した伝送元ノードがループを破棄するまで
送信許可を獲得することができないからである。また、
ＲＸポートがローカルバイパス６０で以前転送したＯＰ
Ｎと同じＯＰＮを受信するということは、伝送先ノード
が左側ハーフブリッジのローカルループから除去された
か失敗したか、または、メモリが不正確なデータを含ん
だり、伝送先ノードが実際にリモートであることを意味
する。これは、メモリ７８内のデータが伝送先がローカ
ルであることを示さない場合、ＲＸポートはローカルＯ
ＰＮをローカルセグメントリターン６０に転送しなかっ
たので真実である。ＲＸポート１００は、ＯＰＮをロー
カルセグメントリターン６０に転送した直後にＯＰＮ信
号を図８の線路６５４で作動させることによって、同じ
ＯＰＮを受信したことを知る。代替の実施の形態では、
ローカル復号回路６０６はラッチ［０：１］信号と同様
の信号を作動させ、また、ＡＬ＿ＰＡラッチ２０２はロ
ーカルリターンセグメント６０に接続され、ローカルセ
グメントリターン６０で受信したＯＰＮのＡＬ＿ＰＡア
ドレスをラッチする。このような場合、ＲＸポートがＯ
ＰＮを受信することによって、比較器は、図８のラッチ
２００のアドレスと図７のラッチ２０２のアドレスとを
比較する。この比較によって、イコール信号を線路８５
０で作動させる。同一のローカルＯＰＮをＲＸポートで
受信する場合、図１６のステップ８３８を行い、メモリ
を更新し、現在、伝送先ノードがローカルではなくリモ
ートまたは未知であることを反映させる。次に、左側ハ
ーフブリッジＲＸポートはＣＬＳ挿入信号を線路６５０
で作動させ、ＣＬＳをローカル伝送元ノードに送信し、
ローカル伝送元ノードを閉じることによって、ループ保
有を消去する。次に、処理は図９の開始に戻る。
【０１１０】図１７のステップ８０８を再検討して、リ
モートＯＰＮの検出直後にＴＸ準備がアクティブでない
場合、パス９１０はステップ９１２に進む。このステッ
プにおいて、ＴＸポートはＡＲＢ（０）を入来ＡＲＢ充
填ワードの代用とし、ローカルループ制御を獲得する。
ＡＲＢ（０）プリミティブがＲＸポートに到達した場
合、調停に勝ち、ＲＸポートはＡＲＢ勝利信号を線路７
０４で作動させる。これによって、ＴＸポート状態マシ
ンはＯＰＮ挿入信号を線路６９４で作動させ、ＯＰＮを
再生し、 ＯＰＮより遅れてローカルループセグメント
５２に送信するため、リモートＯＰＮのＡＬ＿ＰＡをＦ
ＩＦＯ６１０に入れる。また、ＲＲＤＹカウンタが０で
ない場合、ＴＸポート状態マシンは、ＯＰＮの後に受信
されたＲＲＤＹの数を挿入するとともにＲＲＤＹカウン
タを０に減少させるのに十分な回数だけ、ＲＲＤＹ挿入
信号を図７の線路６８６で作動させる。
モートＯＰＮの検出直後にＴＸ準備がアクティブでない
場合、パス９１０はステップ９１２に進む。このステッ
プにおいて、ＴＸポートはＡＲＢ（０）を入来ＡＲＢ充
填ワードの代用とし、ローカルループ制御を獲得する。
ＡＲＢ（０）プリミティブがＲＸポートに到達した場
合、調停に勝ち、ＲＸポートはＡＲＢ勝利信号を線路７
０４で作動させる。これによって、ＴＸポート状態マシ
ンはＯＰＮ挿入信号を線路６９４で作動させ、ＯＰＮを
再生し、 ＯＰＮより遅れてローカルループセグメント
５２に送信するため、リモートＯＰＮのＡＬ＿ＰＡをＦ
ＩＦＯ６１０に入れる。また、ＲＲＤＹカウンタが０で
ない場合、ＴＸポート状態マシンは、ＯＰＮの後に受信
されたＲＲＤＹの数を挿入するとともにＲＲＤＹカウン
タを０に減少させるのに十分な回数だけ、ＲＲＤＹ挿入
信号を図７の線路６８６で作動させる。
【０１１１】次に、ＯＰＮはローカルループを伝搬し、
そこで、自身の伝送先ノードを見つけても見つけなくて
もよい。伝送先ノードが見つかった場合、ＲＸポートに
伝搬するＲＲＤＹ、ＣＬＳまたはデータフレームで応答
する。伝送先ノードが見つからない場合、ＯＰＮはＲＸ
ポートを伝搬する。試験９１４では、ＲＸポートがＯＰ
Ｎ、ＲＲＤＹ、ＣＬＳまたはデータフレームを受信した
かどうかを判定する。
そこで、自身の伝送先ノードを見つけても見つけなくて
もよい。伝送先ノードが見つかった場合、ＲＸポートに
伝搬するＲＲＤＹ、ＣＬＳまたはデータフレームで応答
する。伝送先ノードが見つからない場合、ＯＰＮはＲＸ
ポートを伝搬する。試験９１４では、ＲＸポートがＯＰ
Ｎ、ＲＲＤＹ、ＣＬＳまたはデータフレームを受信した
かどうかを判定する。
【０１１２】試験９１４でＯＰＮを検出した場合、ケー
ス６の状況が起こり、リモートＯＰＮは到着し、ローカ
ルループに転送され、ＲＸポートに戻る。この場合、Ｔ
Ｘポートが開始した調停処理を停止し、ＯＰＮを右側ハ
ーフブリッジに転送し、左側ハーフブリッジのＴＸポー
トおよびＲＸポートは透過モードになり、メモリを更新
して伝送先ノードが左側ハーフブリッジに対してリモー
トまたは未知であることを示さなければならない。した
がって、処理はステップ９１６に進み、そこで、メモリ
７８を更新して伝送先ノードがリモートまたは未知であ
ることを示す。これは、図８の線路６５４のＯＰＮ信
号、線路６４０のイコール信号および線路６３４のＲＸ
準備信号のすべてがアクティブである場合、ＲＸポート
状態マシンによって行われる。この結果、クリア信号が
線路９３０で作動される。このため、ラッチ２００に記
憶されたＯＰＮのアドレスに相当するメモリ７８内のメ
モリ位置をクリアし、伝送先アドレスがリモートまたは
未知であることを示す。いくつかの実施の形態では、Ｒ
Ｘポートが受信したＯＰＮは上記処理によってステップ
９１６で遮断され、次に、上記識別信号のすべてを作動
させた後、受信ＯＰＮは右側ハーフブリッジに転送され
る。
ス６の状況が起こり、リモートＯＰＮは到着し、ローカ
ルループに転送され、ＲＸポートに戻る。この場合、Ｔ
Ｘポートが開始した調停処理を停止し、ＯＰＮを右側ハ
ーフブリッジに転送し、左側ハーフブリッジのＴＸポー
トおよびＲＸポートは透過モードになり、メモリを更新
して伝送先ノードが左側ハーフブリッジに対してリモー
トまたは未知であることを示さなければならない。した
がって、処理はステップ９１６に進み、そこで、メモリ
７８を更新して伝送先ノードがリモートまたは未知であ
ることを示す。これは、図８の線路６５４のＯＰＮ信
号、線路６４０のイコール信号および線路６３４のＲＸ
準備信号のすべてがアクティブである場合、ＲＸポート
状態マシンによって行われる。この結果、クリア信号が
線路９３０で作動される。このため、ラッチ２００に記
憶されたＯＰＮのアドレスに相当するメモリ７８内のメ
モリ位置をクリアし、伝送先アドレスがリモートまたは
未知であることを示す。いくつかの実施の形態では、Ｒ
Ｘポートが受信したＯＰＮは上記処理によってステップ
９１６で遮断され、次に、上記識別信号のすべてを作動
させた後、受信ＯＰＮは右側ハーフブリッジに転送され
る。
【０１１３】次に、処理はステップ９１８に進み、そこ
で、ＯＰＮを右側ハーフブリッジに転送し、左側ハーフ
ブリッジは透過モードになる。好適な実施の形態におい
て、ＲＸポート状態マシンは、図８の線路６５４のＯＰ
Ｎ信号、線路６４０のイコール信号および線路６３４の
ＲＸ準備信号がすべて同じクロックサイクルで作動して
いるのを検出し、自動的に透過モードに移行する。これ
らの信号のすべてがアクティブである場合、左側ハーフ
ブリッジのＴＸポートから転送された同一のＯＰＮが伝
送先ノードを見つけていないＲＸポートに到着したこと
を意味する。これは、ＯＰＮを右側ハーフブリッジに転
送しなければならないことを意味する。このため、ステ
ップ９１８は、ＲＸポート状態マシンがスイチ制御信号
を線路６２２で設定し、スイッチ６１４を設定して１−
２接続を行い、ＯＰＮ削除信号を線路７２７で作動しな
い処理を示す。これによって、ＯＰＮはＦＩＦＯ回路６
１６を妨害されずに通過し、ピン２から右側ハーフブリ
ッジに送信される。この状況において、また、ステップ
９１８は、ＲＸポート状態マシンが透過化信号を線路９
２２で作動させる処理を示す。これは、挿入／置換／削
除ＦＩＦＯ回路６１０に接続された信号を作動させない
ことによって応答するＴＸポート状態マシンによって検
出される。このため、ピン２でＴＸポートに入るプリミ
ティブまたはデータフレームは妨害されずにＦＩＦＯを
通過する。また、ステップ９１８は、挿入／置換／削除
ＦＩＦＯ回路６１０がＡＲＢ（０）を入来充填ワードの
代わりに用い続けることによって、左側ハーフブリッジ
のローカルループのノードが調停に勝つことを防ぐ処理
を示す。これによって、伝送元ノードおよび伝送先ノー
ドが右側ハーフブリッジのローカルループにある場合で
も、伝送元ノードと伝送先ノードの間のプリミティブ通
信に用いられる左側ハーフブリッジのローカルループを
保有する。ただし、ケース６の状況は、通常、伝送元ノ
ードおよび伝送先ノードがともに右側ハーフブリッジの
ローカルループ（または、鏡像で用いる左側ハーフブリ
ッジのローカルループ）にあるが、伝送元ノードは伝送
先ノードよりＲＸポートに近く、伝送先ノードの位置が
まだ学習されていない場合にのみ生じる。
で、ＯＰＮを右側ハーフブリッジに転送し、左側ハーフ
ブリッジは透過モードになる。好適な実施の形態におい
て、ＲＸポート状態マシンは、図８の線路６５４のＯＰ
Ｎ信号、線路６４０のイコール信号および線路６３４の
ＲＸ準備信号がすべて同じクロックサイクルで作動して
いるのを検出し、自動的に透過モードに移行する。これ
らの信号のすべてがアクティブである場合、左側ハーフ
ブリッジのＴＸポートから転送された同一のＯＰＮが伝
送先ノードを見つけていないＲＸポートに到着したこと
を意味する。これは、ＯＰＮを右側ハーフブリッジに転
送しなければならないことを意味する。このため、ステ
ップ９１８は、ＲＸポート状態マシンがスイチ制御信号
を線路６２２で設定し、スイッチ６１４を設定して１−
２接続を行い、ＯＰＮ削除信号を線路７２７で作動しな
い処理を示す。これによって、ＯＰＮはＦＩＦＯ回路６
１６を妨害されずに通過し、ピン２から右側ハーフブリ
ッジに送信される。この状況において、また、ステップ
９１８は、ＲＸポート状態マシンが透過化信号を線路９
２２で作動させる処理を示す。これは、挿入／置換／削
除ＦＩＦＯ回路６１０に接続された信号を作動させない
ことによって応答するＴＸポート状態マシンによって検
出される。このため、ピン２でＴＸポートに入るプリミ
ティブまたはデータフレームは妨害されずにＦＩＦＯを
通過する。また、ステップ９１８は、挿入／置換／削除
ＦＩＦＯ回路６１０がＡＲＢ（０）を入来充填ワードの
代わりに用い続けることによって、左側ハーフブリッジ
のローカルループのノードが調停に勝つことを防ぐ処理
を示す。これによって、伝送元ノードおよび伝送先ノー
ドが右側ハーフブリッジのローカルループにある場合で
も、伝送元ノードと伝送先ノードの間のプリミティブ通
信に用いられる左側ハーフブリッジのローカルループを
保有する。ただし、ケース６の状況は、通常、伝送元ノ
ードおよび伝送先ノードがともに右側ハーフブリッジの
ローカルループ（または、鏡像で用いる左側ハーフブリ
ッジのローカルループ）にあるが、伝送元ノードは伝送
先ノードよりＲＸポートに近く、伝送先ノードの位置が
まだ学習されていない場合にのみ生じる。
【０１１４】ケース６において右側ハーフブリッジによ
って転送されたＯＰＮの処理は、図９のステップ１０
３、１１１および１０５および図１０のステップ６５
２、６６２、および図１２の６６８および６７４を行う
ことによって開始される。試験６７４において、図６の
右側ハーフブリッジの比較器４０２によって行われる比
較の結果、イコール信号を線路６４０で作動させる。こ
の結果、処理はパス９３６を介して図１９のステップ９
３８に進む。
って転送されたＯＰＮの処理は、図９のステップ１０
３、１１１および１０５および図１０のステップ６５
２、６６２、および図１２の６６８および６７４を行う
ことによって開始される。試験６７４において、図６の
右側ハーフブリッジの比較器４０２によって行われる比
較の結果、イコール信号を線路６４０で作動させる。こ
の結果、処理はパス９３６を介して図１９のステップ９
３８に進む。
【０１１５】ステップ９３８は、上記処理によってリモ
ートＯＰＮおよび後続のＲＲＤＹを遮断する際に右側ハ
ーフブリッジのＴＸポートが行う処理を示す。また、ス
テップ９３８は、受信したばかりのリモートＯＰＮがＲ
Ｘポートによって左側ハーフブリッジに以前転送された
ローカルＯＰＮと同じＯＰＮであることを検出する右側
ハーフブリッジによって行われる処理を示す。この認識
は、図７の線路６５４のＯＰＮがアクティブになりつ
つ、線路６４４のＴＸ準備信号がアクティブ状態になっ
た後、イコール信号を線路６４０で作動させる場合に行
われる。リモートＯＰＮが到着したとき、ＴＸポートは
イネーブル比較信号を図７の線路６３８で自動的に作動
させる。これによって、ラッチ２００および２０２のＡ
Ｌ＿ＰＡアドレスの比較が行われ、ＲＸポートラッチが
左側ハーフブリッジに以前転送されたローカルＯＰＮの
ＡＬ＿ＰＡを含むので、イコール信号が比較器によって
作動される。イコール信号を作動させることによって、
ＴＸポート状態マシンはＡＲＢ開始信号を線路７００で
作動させる。このため、ＦＩＦＯ回路６１０はＡＲＢ
（０）を入来充填ワードの代わりに用い始める。ＡＲＢ
（０）が右側ハーフブリッジのＲＸポートに到達する
と、ＲＸポート状態マシンは、ＡＲＢ勝利信号を線路７
０４で作動させる図８の線路７０２のＡＲＢ（０）の作
動を調べる。このようにＡＲＢ勝利信号を作動させるこ
とによって、ＴＸポート状態マシンはＡＲＢ停止信号を
線路７０６で作動させ、調停処理を停止させた後、ＯＰ
Ｎ挿入信号およびＲＲＤＹ挿入信号をそれぞれ線路６９
４および６８６で作動させ、ＯＰＮおよび後続のＲＲＤ
Ｙをローカルループセグメントに送出する。
ートＯＰＮおよび後続のＲＲＤＹを遮断する際に右側ハ
ーフブリッジのＴＸポートが行う処理を示す。また、ス
テップ９３８は、受信したばかりのリモートＯＰＮがＲ
Ｘポートによって左側ハーフブリッジに以前転送された
ローカルＯＰＮと同じＯＰＮであることを検出する右側
ハーフブリッジによって行われる処理を示す。この認識
は、図７の線路６５４のＯＰＮがアクティブになりつ
つ、線路６４４のＴＸ準備信号がアクティブ状態になっ
た後、イコール信号を線路６４０で作動させる場合に行
われる。リモートＯＰＮが到着したとき、ＴＸポートは
イネーブル比較信号を図７の線路６３８で自動的に作動
させる。これによって、ラッチ２００および２０２のＡ
Ｌ＿ＰＡアドレスの比較が行われ、ＲＸポートラッチが
左側ハーフブリッジに以前転送されたローカルＯＰＮの
ＡＬ＿ＰＡを含むので、イコール信号が比較器によって
作動される。イコール信号を作動させることによって、
ＴＸポート状態マシンはＡＲＢ開始信号を線路７００で
作動させる。このため、ＦＩＦＯ回路６１０はＡＲＢ
（０）を入来充填ワードの代わりに用い始める。ＡＲＢ
（０）が右側ハーフブリッジのＲＸポートに到達する
と、ＲＸポート状態マシンは、ＡＲＢ勝利信号を線路７
０４で作動させる図８の線路７０２のＡＲＢ（０）の作
動を調べる。このようにＡＲＢ勝利信号を作動させるこ
とによって、ＴＸポート状態マシンはＡＲＢ停止信号を
線路７０６で作動させ、調停処理を停止させた後、ＯＰ
Ｎ挿入信号およびＲＲＤＹ挿入信号をそれぞれ線路６９
４および６８６で作動させ、ＯＰＮおよび後続のＲＲＤ
Ｙをローカルループセグメントに送出する。
【０１１６】次に、図１９のステップ９４０を行い、ス
テップ９４０は、伝送先ノードが転送ＯＰＮおよび後続
のＲＲＤＹを受信し、ＲＲＤＹ、データフレームまたは
ＣＬＳで応答する処理を示す。
テップ９４０は、伝送先ノードが転送ＯＰＮおよび後続
のＲＲＤＹを受信し、ＲＲＤＹ、データフレームまたは
ＣＬＳで応答する処理を示す。
【０１１７】ステップ９４２は、ＲＲＤＹ、ＣＬＳまた
はデータフレームを受信して適宜反応する伝送元ノード
の処理を示す。伝送元ノードは、ＲＲＤＹを受信する場
合にデータフレームを送信し、データフレームを受信す
る場合に別のＲＲＤＹを送信し、別のフレームを受信す
るのに十分なバッファ容量を有する。また、伝送元ノー
ドがＣＬＳを受信する場合、ＡＲＢ充填ワードを入来充
填ワードの代わりに代用することを停止することによっ
て、ループを破棄する。ＲＸポートはループ保有時に充
填ワードを監視し、充填ワードを変更するとき、ＡＬ＿
ＰＡラッチをデフォルトＡＬ＿ＰＡにクリアし、ループ
保有の終了を示すことによって、次のＯＰＮを受信する
とともにＯＰＮのＡＬ＿ＰＡをデフォルトＡＬ＿ＰＡま
たは競合ＯＰＮのＡＬ＿ＰＡと比較するための準備をす
る。
はデータフレームを受信して適宜反応する伝送元ノード
の処理を示す。伝送元ノードは、ＲＲＤＹを受信する場
合にデータフレームを送信し、データフレームを受信す
る場合に別のＲＲＤＹを送信し、別のフレームを受信す
るのに十分なバッファ容量を有する。また、伝送元ノー
ドがＣＬＳを受信する場合、ＡＲＢ充填ワードを入来充
填ワードの代わりに代用することを停止することによっ
て、ループを破棄する。ＲＸポートはループ保有時に充
填ワードを監視し、充填ワードを変更するとき、ＡＬ＿
ＰＡラッチをデフォルトＡＬ＿ＰＡにクリアし、ループ
保有の終了を示すことによって、次のＯＰＮを受信する
とともにＯＰＮのＡＬ＿ＰＡをデフォルトＡＬ＿ＰＡま
たは競合ＯＰＮのＡＬ＿ＰＡと比較するための準備をす
る。
【０１１８】伝送元ノードがＲＲＤＹまたはデータフレ
ームで応答する場合、図８の線路７３０のＲＲＤＹ信号
または線路７５２のデータフレーム信号源が復号回路６
２０によって作動されるとき、ＲＸポートはステップ９
４４でこのことを検出する。これらの信号の１つを作動
させつつ、ＲＸ準備信号が線路６３４でアクティブ状態
であり、ＡＲＢ勝利信号が以前に作動されている場合、
ＲＸポート状態マシンは、現在のループ保有の伝送先ノ
ードおよび伝送元ノードがともに右側ハーフブリッジの
ローカルループにあると決定する。次に、ＲＸポート状
態マシンはデータをメモリ７８に書き込み、設定信号を
線路１１６で作動させてこのことを記憶することによっ
て、ラッチ２００に記憶されているＯＰＮのＡＬ＿ＰＡ
に相当するメモリ７８内のメモリ位置を論理１とともに
書き込む。次に、ＲＸポート状態マシンは、スイッチ６
１４を１−３バイパス接続に設定してループ保有をロー
カルの状態にし、透過モードになり、入来プリミティ
ブ、データフレームおよび充填ワードは、ＦＩＦＯ遅延
の場合を除いて、変化および遅延することなく１−３パ
スで通過する。次に、ＲＸポート状態マシンが透過化信
号を線路９２２でバイパス信号を線路１１４で作動させ
ることによって、ＴＸポートはスイッチ６０８を１−３
接続に設定し、ローカルセグメントリターン６０をロー
カルループセグメント５２に接続し、ステップ９４６に
示されるように、透過モードに入る。次に、処理は図９
の開始に戻る。
ームで応答する場合、図８の線路７３０のＲＲＤＹ信号
または線路７５２のデータフレーム信号源が復号回路６
２０によって作動されるとき、ＲＸポートはステップ９
４４でこのことを検出する。これらの信号の１つを作動
させつつ、ＲＸ準備信号が線路６３４でアクティブ状態
であり、ＡＲＢ勝利信号が以前に作動されている場合、
ＲＸポート状態マシンは、現在のループ保有の伝送先ノ
ードおよび伝送元ノードがともに右側ハーフブリッジの
ローカルループにあると決定する。次に、ＲＸポート状
態マシンはデータをメモリ７８に書き込み、設定信号を
線路１１６で作動させてこのことを記憶することによっ
て、ラッチ２００に記憶されているＯＰＮのＡＬ＿ＰＡ
に相当するメモリ７８内のメモリ位置を論理１とともに
書き込む。次に、ＲＸポート状態マシンは、スイッチ６
１４を１−３バイパス接続に設定してループ保有をロー
カルの状態にし、透過モードになり、入来プリミティ
ブ、データフレームおよび充填ワードは、ＦＩＦＯ遅延
の場合を除いて、変化および遅延することなく１−３パ
スで通過する。次に、ＲＸポート状態マシンが透過化信
号を線路９２２でバイパス信号を線路１１４で作動させ
ることによって、ＴＸポートはスイッチ６０８を１−３
接続に設定し、ローカルセグメントリターン６０をロー
カルループセグメント５２に接続し、ステップ９４６に
示されるように、透過モードに入る。次に、処理は図９
の開始に戻る。
【０１１９】ステップ９１８を行った後、処理は図９の
開始に戻る。
開始に戻る。
【０１２０】図１７の試験９１４を再び参照して、ＲＸ
ポートがＲＲＤＹ、ＣＬＳまたはデータフレームを受信
する場合、処理はステップ９４８に進む。リモートＯＰ
Ｎを受信し、前のローカルＯＰＮを受信せず、リモート
ＯＰＮを受信した直後でＴＸポートがローカルＯＰＮの
受信に応じて調停に勝つ前にＴＸ準備信号がアクティブ
にならない場合、ステップ９１４に進む。このような状
況において、ステップ９１２で、リモートＯＰＮをロー
カルループセグメント９１２に転送し、ＲＲＤＹ、ＣＬ
Ｓまたはデータフレームを受信すると、ＲＸポートはリ
モートＯＰＮの伝送先ノードがローカルループにあるこ
とを知る。したがって、ステップ９４８は、リモートＯ
ＰＮのＡＬ＿ＰＡに相当する図６のメモリ７８のメモリ
位置にデータを書き込むことによって、リモートＯＰＮ
の伝送先ノードの位置がローカルループにあることを学
習する処理を示し、上記データは伝送先ノードがローカ
ルであることを示す。これは、ＲＸ準備信号がアクティ
ブ状態になる度にＴＸ選択信号を線路９５０で作動させ
ることによって行われ、図８の復号回路６２０はＲＲＤ
Ｙ信号、ＣＬＳ信号またはデータフレーム信号をそれぞ
れ線路７３０、７３２または７５２を作動させる。ＴＸ
準備信号は、リモートＯＰＮを受信するクロックサイク
ルの間だけアクティブ状態である。その理由は、競合Ｏ
ＰＮの先取り比較、先取りＣＬＳの生成、転送に用いる
勝者側ＯＰＮの合成は１つしかクロックサイクルを取ら
ないからである。メモリ７８はアドレスマルチプレクサ
を内蔵し、アドレスマルチプレクサは、２つの入力と、
メモリアレー（図示されていない）のアドレス部に接続
された１つの出力を有する。一方の入力はデフォルト入
力であり、バス１０８に接続され、ＴＸ選択信号がアク
ティブでないときは常に、ＡＬ＿ＰＡアドレスをＲＸポ
ートのラッチ２００からマルチプレクサの出力に供給す
る。他方の入力はバス１０９に接続されている。ＴＸ選
択信号がアクティブの場合、ＴＸポートのラッチ２０２
から送られバス１０９にあるアドレスは、マルチプレク
サの出力およびメモリアレーのアドレスポートに接続さ
れている。ステップ９４８は、ＴＸ選択信号および設定
信号を線路１１６で作動させる処理を示す。これによっ
て、バス１０９のリモートＯＰＮのＡＬ＿ＰＡアドレス
の伝送先アドレス部に相当するメモリ位置を論理１に設
定し、論理１はこの伝送先アドレスがローカルであるこ
とを示す。
ポートがＲＲＤＹ、ＣＬＳまたはデータフレームを受信
する場合、処理はステップ９４８に進む。リモートＯＰ
Ｎを受信し、前のローカルＯＰＮを受信せず、リモート
ＯＰＮを受信した直後でＴＸポートがローカルＯＰＮの
受信に応じて調停に勝つ前にＴＸ準備信号がアクティブ
にならない場合、ステップ９１４に進む。このような状
況において、ステップ９１２で、リモートＯＰＮをロー
カルループセグメント９１２に転送し、ＲＲＤＹ、ＣＬ
Ｓまたはデータフレームを受信すると、ＲＸポートはリ
モートＯＰＮの伝送先ノードがローカルループにあるこ
とを知る。したがって、ステップ９４８は、リモートＯ
ＰＮのＡＬ＿ＰＡに相当する図６のメモリ７８のメモリ
位置にデータを書き込むことによって、リモートＯＰＮ
の伝送先ノードの位置がローカルループにあることを学
習する処理を示し、上記データは伝送先ノードがローカ
ルであることを示す。これは、ＲＸ準備信号がアクティ
ブ状態になる度にＴＸ選択信号を線路９５０で作動させ
ることによって行われ、図８の復号回路６２０はＲＲＤ
Ｙ信号、ＣＬＳ信号またはデータフレーム信号をそれぞ
れ線路７３０、７３２または７５２を作動させる。ＴＸ
準備信号は、リモートＯＰＮを受信するクロックサイク
ルの間だけアクティブ状態である。その理由は、競合Ｏ
ＰＮの先取り比較、先取りＣＬＳの生成、転送に用いる
勝者側ＯＰＮの合成は１つしかクロックサイクルを取ら
ないからである。メモリ７８はアドレスマルチプレクサ
を内蔵し、アドレスマルチプレクサは、２つの入力と、
メモリアレー（図示されていない）のアドレス部に接続
された１つの出力を有する。一方の入力はデフォルト入
力であり、バス１０８に接続され、ＴＸ選択信号がアク
ティブでないときは常に、ＡＬ＿ＰＡアドレスをＲＸポ
ートのラッチ２００からマルチプレクサの出力に供給す
る。他方の入力はバス１０９に接続されている。ＴＸ選
択信号がアクティブの場合、ＴＸポートのラッチ２０２
から送られバス１０９にあるアドレスは、マルチプレク
サの出力およびメモリアレーのアドレスポートに接続さ
れている。ステップ９４８は、ＴＸ選択信号および設定
信号を線路１１６で作動させる処理を示す。これによっ
て、バス１０９のリモートＯＰＮのＡＬ＿ＰＡアドレス
の伝送先アドレス部に相当するメモリ位置を論理１に設
定し、論理１はこの伝送先アドレスがローカルであるこ
とを示す。
【０１２１】次に、処理はステップ９５２に進み、ステ
ップ９５２は、透過モードになりＲＲＤＹまたはＣＬＳ
を右側ハーフブリッジに転送するＲＸポートの処理を示
す。これは、ＲＸポート状態マシンが制御信号をＦＩＦ
Ｏ回路６１６に対して作動させず、切り替え制御信号を
線路６２２で制御してスイッチ６１４を１−２接続に設
定することによって行われる。これらの２つの動作によ
って、ピン１でＲＸポートに入るデータは変化すること
なくＦＩＦＯを通過し、ピン２から送信される。転送Ｒ
ＲＤＹまたはＣＬＳは、ＯＰＮの前に、右側ハーフブリ
ッジのＴＸポートに到着するので、透過モードに入り、
それによって、これらのプリミティブを伝送元ノードに
転送し、伝送元ノードは別のＲＲＤＹ、データフレーム
またはＣＬＳで応答する。伝送元ノードが送信したデー
タまたはプリミティブによって、ＲＸポートは透過状態
になり、データまたはプリミティブを左側ハーフブリッ
ジのＴＸポートに通過させ、ＴＸポートは透過状態にな
り、データまたはプリミティブを伝送先ノードに通過さ
せる。ＣＬＳを送信することによって、ループを破棄
し、ＲＸポートまたはＴＸポートのラッチを通過し、デ
フォルトＡＬ＿ＰＡにクリアするまで、この処理は続
く。次に、処理はステップ９５４の図９の開始に戻る。
ップ９５２は、透過モードになりＲＲＤＹまたはＣＬＳ
を右側ハーフブリッジに転送するＲＸポートの処理を示
す。これは、ＲＸポート状態マシンが制御信号をＦＩＦ
Ｏ回路６１６に対して作動させず、切り替え制御信号を
線路６２２で制御してスイッチ６１４を１−２接続に設
定することによって行われる。これらの２つの動作によ
って、ピン１でＲＸポートに入るデータは変化すること
なくＦＩＦＯを通過し、ピン２から送信される。転送Ｒ
ＲＤＹまたはＣＬＳは、ＯＰＮの前に、右側ハーフブリ
ッジのＴＸポートに到着するので、透過モードに入り、
それによって、これらのプリミティブを伝送元ノードに
転送し、伝送元ノードは別のＲＲＤＹ、データフレーム
またはＣＬＳで応答する。伝送元ノードが送信したデー
タまたはプリミティブによって、ＲＸポートは透過状態
になり、データまたはプリミティブを左側ハーフブリッ
ジのＴＸポートに通過させ、ＴＸポートは透過状態にな
り、データまたはプリミティブを伝送先ノードに通過さ
せる。ＣＬＳを送信することによって、ループを破棄
し、ＲＸポートまたはＴＸポートのラッチを通過し、デ
フォルトＡＬ＿ＰＡにクリアするまで、この処理は続
く。次に、処理はステップ９５４の図９の開始に戻る。
【０１２２】本発明について、本明細書に開示した好適
な実施の形態および代替の実施の形態によって説明して
きたが、当業者には、本発明の精神および範囲から逸脱
することなく開示した教示に対して考え得る代替例およ
び他の変形例が明らかである。このような代替例および
他の変形例のすべては請求の範囲内に含有される。
な実施の形態および代替の実施の形態によって説明して
きたが、当業者には、本発明の精神および範囲から逸脱
することなく開示した教示に対して考え得る代替例およ
び他の変形例が明らかである。このような代替例および
他の変形例のすべては請求の範囲内に含有される。
【０１２３】
【発明の効果】以上説明したように、本発明によれば、
長いまたは密度の高いＦＣ−ＡＬを多数の短いまたは密
度の低いループセグメントに分割することができ、これ
により多数のＳＣＳＩイニシエータを備えるループ用ま
たは多数のネットワークノード用の多数のループセグメ
ントにおいて同時に会話を行うことができ、さらに、隣
接するループセグメント間で会話を行う場合長い光ファ
イバケーブルに関連する待ち時間のような長い待ち時間
を避けることができる。
長いまたは密度の高いＦＣ−ＡＬを多数の短いまたは密
度の低いループセグメントに分割することができ、これ
により多数のＳＣＳＩイニシエータを備えるループ用ま
たは多数のネットワークノード用の多数のループセグメ
ントにおいて同時に会話を行うことができ、さらに、隣
接するループセグメント間で会話を行う場合長い光ファ
イバケーブルに関連する待ち時間のような長い待ち時間
を避けることができる。
【図１】従来のファイバチャネル調停ループノードの図
であり、このノードは、プリミティブおよびデータフレ
ームをこのようなノードを介して伝搬する際に６ワード
遅延を引き起こす６ワードＦＩＦＯバッファを有する。
であり、このノードは、プリミティブおよびデータフレ
ームをこのようなノードを介して伝搬する際に６ワード
遅延を引き起こす６ワードＦＩＦＯバッファを有する。
【図２】従来のファイバチャネル調停ループ構造におけ
るデータフレームと充填ワードの関係図である。
るデータフレームと充填ワードの関係図である。
【図３】ファイバチャネル調停ループプロトコルにおけ
るプリミティブの種類、その意味およびそれぞれのデー
タ構造を示す表である。
るプリミティブの種類、その意味およびそれぞれのデー
タ構造を示す表である。
【図４】従来の４ノードファイバチャネル調停ループ構
造の図である。
造の図である。
【図５】ループ制御を行う従来のファイバチャネル調停
ループ保有の工程を示す図である。
ループ保有の工程を示す図である。
【図６】本発明の好適な実施の形態に係るハーフブリッ
ジの内部構成を示す図である。
ジの内部構成を示す図である。
【図７】本発明の好適な実施の形態に係るハーフブリッ
ジのＴＸポートの内部構成を示す図である。
ジのＴＸポートの内部構成を示す図である。
【図８】本発明の好適な実施の形態に係るハーフブリッ
ジのＲＸポートの内部構成を示す図である。
ジのＲＸポートの内部構成を示す図である。
【図９】図９〜図１９からなる本発明の好適な実施の形
態に係るハーフブリッジのＴＸポートおよびＲＸポート
がＯＰＮ先取り判定のブリッジ、学習および競争を行う
処理を示すフローチャートの一部である。
態に係るハーフブリッジのＴＸポートおよびＲＸポート
がＯＰＮ先取り判定のブリッジ、学習および競争を行う
処理を示すフローチャートの一部である。
【図１０】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１１】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１２】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１３】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１４】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１５】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１６】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１７】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１８】上記本発明の好適な実施の形態に係るフロー
チャートの一部である。
チャートの一部である。
【図１９】上記発明の好適な実施の形態に係るフローチ
ャートの一部である。
ャートの一部である。
【図２０】図８および図９〜１９の好適なＴＸポートお
よびＲＸポートの構造を用いるフルブリッジのブロック
図である。
よびＲＸポートの構造を用いるフルブリッジのブロック
図である。
【図２１】本発明が教示するいずれかの実施の形態にし
たがって構成された２つのハーフブリッジが互いに接続
され、２つのファイバチャネル調停ループを連結すると
ともに、２つのハーフブリッジによって連結された２つ
の小さなＦＣ−ＡＬと同数のノードを有する１つのＦＣ
−ＡＬで加速を行う方法を示す図である。
たがって構成された２つのハーフブリッジが互いに接続
され、２つのファイバチャネル調停ループを連結すると
ともに、２つのハーフブリッジによって連結された２つ
の小さなＦＣ−ＡＬと同数のノードを有する１つのＦＣ
−ＡＬで加速を行う方法を示す図である。
７８…メモリ １００…ハ−フブリッジＲＸポート １０２…ハ−フブリッジＴＸポート ２００、２０２…ＡＬ−ＰＡラッチ回路 ４０２…比較器 ６１０…挿入／置換／削除ＦＩＦＯ ６０２…ＴＸボート状態マシン ６０４…リモート複合 ６０８、６１４…スイッチ ６１６…挿入／置換ＦＩＦＯ回路 ６２０…複合 ７６２…ローカル複合
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｌ 12/66 (72)発明者 アリステアー・ディー・ブラック アメリカ合衆国、カリフォルニア州 95032、ロス・ガトス、トッピング・ウェ イ 16611
Claims (10)
- 【請求項１】 ファイバチャネル調停ループネットワー
クにおいて動作するためフルブリッジで用いられるハー
フブリッジ装置において、 転送テーブルを記憶するメモリと、 ローカルファイバチャネル調停ループセグメントとリモ
ートファイバチャネル調停ループセグメントとの間に接
続され、リモートハーフブリッジに接続する切り替え手
段とを備え、 前記切り替え手段は前記メモリに接続されるとともに、
ローカルリターンファイバチャネル調停ループセグメン
トを有し、ローカルリターンファイバチャネル調停ルー
プセグメントは前記切り替え手段によって前記ローカル
ファイバチャネル調停ループセグメントに接続されるよ
うに切り替えることができることによって、前記ローカ
ルファイバチャネル調停ループセグメントおよび前記ロ
ーカルセグメントリターンファイバチャネル調停ループ
セグメントを前記切り替え手段を介して完全なファイバ
チャネル調停ループに形成し、前記切り替え手段は前記
ファイバチャネル調停ループセグメントのトラフィック
および前記トラフィックのＯＰＮプリミティブの伝送先
アドレスを監視し、前記トラフィックのＯＰＮプリミテ
ィブ内に伝送先アドレスを有するノードの位置について
前記ローカルおよびリモートファイバチャネル調停ルー
プセグメントに到着するＦＣ−ＡＬプリミティブシーケ
ンスから推断し、前記ノードの位置に関する結論が出さ
れたとき、ノードが前記ローカルファイバチャネル調停
ループセグメントにあるか否かを示すデータを前記メモ
リに記憶し、メモリの前記転送テーブルの前記データを
用いて切り替えを制御し、前記ローカルリターンファイ
バチャネル調停ループセグメントを前記ローカルファイ
バチャネル調停ループセグメントに接続し、ループ保有
の伝送元ノードおよび伝送先ノードがともに前記ローカ
ルファイバチャネル調停ループセグメントにある適宜環
境においてトラフィックの経路を前記切り替え手段を介
して決定し、半２重方式ＯＰＮの伝送元アドレスの代わ
りに１６進法のＦ７アドレスまたは１６進法のＦ８アド
レスのうち選択された１つを自動的に用いることを特徴
とするハーフブリッジ装置。 - 【請求項２】 ファイバチャネル調停ループで用いるブ
リッジにおいて、 送信ポートと、受信ポートと、前記送信ポートおよび前
記受信ポートに接続され転送テーブルのデータを記憶す
るメモリとを備え、前記送信ポートおよび前記受信ポー
トがローカルＦＣ−ＡＬループセグメントおよびローカ
ルＦＣ−ＡＬリターンセグメントに接続する第１のハー
フブリッジと、 送信ポートと、受信ポートと、前記送信ポートおよび前
記受信ポートに接続され転送テーブルのデータを記憶す
るメモリとを備え、前記送信ポートおよび前記受信ポー
トがローカルＦＣ−ＡＬループセグメントおよびローカ
ルＦＣ−ＡＬリターンセグメントに接続する第２のハー
フブリッジとを備え、 前記第１および第２のハーフブリッジは、それぞれ、リ
モートＴＸＦＣ−ＡＬ出力と、ＦＣ−ＡＬリモートセグ
メントに接続するリモートＲＸＦＣ−ＡＬ入力とを有
し、ＦＣ−ＡＬリモートセグメントは前記第１のハーフ
ブリッジの受信ポートを前記第２のハーフブリッジの送
信ポートに接続するとともに、前記第２のハーフブリッ
ジの受信ポートを前記第１のハーフブリッジの送信ポー
トに接続することを特徴とするブリッジ。 - 【請求項３】 ファイバチャネル調停ループ環境におい
てフルブリッジで用いられるハーフブリッジのための送
信ポートにおいて、 ローカルＴＸポート出力と、 データ入力、データ出力および複数の制御信号入力を有
する挿入／置換／削除ＦＩＦＯ回路と、 前記挿入／置換／削除ＦＩＦＯ回路の前記複数の制御信
号入力に接続されたＴＸポート状態マシンと、 リモートＲＸポート入力と、 ＦＣ−ＡＬローカルセグメントリターン入力と、 前記挿入／置換／削除ＦＩＦＯの前記データ入力に接続
された１つの出力と、前記ＦＣ−ＡＬローカルセグメン
トリターン入力に接続された第１の入力と、前記リモー
トＲＸポート入力に接続された第２の入力と、前記ＴＸ
ポート状態マシンに接続され、前記第１の入力または前
記第２の入力を前記出力に接続するかどうかを制御する
信号を受信する切り替え制御入力とを有するスイッチ
と、 前記リモートＲＸポート入力に接続されたデータ入力
と、前記挿入／置換／削除ＦＩＦＯ回路の前記データ入
力に接続されたデータ出力と、メモリのアドレス入力に
接続するデータ出力とを有するＡＬ＿ＰＡラッチと、 前記リモートＲＸポート入力に接続された入力と、前記
ＴＸポート状態マシンに接続された複数の制御出力とを
有するリモート復号回路と、 前記ＦＣ−ＡＬローカルセグメントリターン入力に接続
された入力と、前記ＴＸポート状態マシンに接続された
複数の制御出力とを有するローカル復号回路とを備える
ことを特徴とする送信ポート。 - 【請求項４】 ファイバチャネル調停ループネットワー
クにおいてフルブリッジに用いられるハーフブリッジの
ための受信ポートにおいて、 リモートＴＸポート出力と、 データ入力、データ出力および複数の制御信号入力を有
する挿入／置換／削除ＦＩＦＯ回路と、 前記挿入／置換／削除ＦＩＦＯ回路の前記複数の制御信
号入力に接続されたＲＸポート状態マシンと、 ローカルＲＸポート入力と、 ＦＣ−ＡＬローカルセグメントリターン入力と、 前記挿入／置換／削除ＦＩＦＯの前記データ出力に接続
された１つの入力と、前記ＦＣ−ＡＬローカルセグメン
トリターン入力に接続された第１の出力と、前記リモー
トＴＸポート入力に接続された第２の出力と、前記ＲＸ
ポート状態マシンに接続され、前記第１の出力または前
記第２の出力を前記入力に接続するかどうかを制御する
信号を受信する切り替え制御入力とを有するスイッチ
と、 前記ローカルＲＸポート入力に接続されたデータ入力
と、前記挿入／置換／削除ＦＩＦＯ回路の前記データ入
力に接続されたデータ出力と、メモリのアドレス入力に
接続するデータ出力とを有するＡＬ＿ＰＡラッチと、 前記ローカルＲＸポート入力に接続された入力と、前記
ＲＸポート状態マシンに接続された複数の制御出力とを
有する復号回路とを備えることを特徴とする受信ポー
ト。 - 【請求項５】 ファイバチャネル調停ループコンピュー
タネットワークにおいてフルブリッジで用いられるハー
フブリッジ装置において、前記ハーフブリッジはファイ
バチャネル調停ループネットワークのセグメント間のル
ープトラフィック通信をブリッジ処理し、ファイバチャ
ネル調停ループネットワークは少なくとも２つのループ
セグメントからなり、ループセグメントは、それぞれ、
１つ以上のノードに接続され、前記ノードは、それぞ
れ、特定のアドレスを有し、特定のアドレスは、前記ノ
ードがループトラフィック通信を受信する場合は伝送先
アドレスであり、前記ノードがループトラフィック通信
を送信する場合は伝送元アドレスであり、前記ハーフブ
リッジ装置において、 リモートＦＣ−ＡＬループセグメントに接続する第１の
リモートトラフィック入力またはＦＣ−ＡＬローカルセ
グメントリターンに接続する第２のローカルバイパス入
力でファイバチャネル調停ループトラフィックを受信
し、前記第１のリモートトラフィック入力または前記第
２のローカルバイパス入力からの前記ループトラフィッ
クをローカルＦＣ−ＡＬセグメントに接続する第３のロ
ーカルループ出力に選択的に接続し、１つ以上の第１組
の制御信号を作動させ、１つ以上の第２組の制御信号を
受信し、適宜の切り替え状態への遷移を行い、前記第１
組および第２組の制御信号のうち所定の制御信号の作動
に応じて、所定の状態遷移および切り替え規則にしたが
って、所定の制御信号を作動させ、前記ループトラフィ
ックはＯＰＮプリミティブを含み、ＯＰＮプリミティブ
は前記ＯＰＮプリミティブがアドレス指定されるノード
の伝送先アドレスを含み、アドレス出力ポートを有し、
受信した各ＯＰＮプリミティブの伝送先アドレスを記憶
し、ＯＰＮプリミティブを受信する度に前記記憶伝送先
アドレスとともに前記アドレス出力ポートに接続された
アドレスバスの線路を動作させるＴＸポート手段と、 前記ＴＸポート手段の前記アドレス出力に第１のアドレ
スバスによって接続された第１のアドレス入力と、第２
のアドレスバスに接続する第２のアドレス入力と、アド
レス出力と、前記第１のアドレスバスまたは前記第２の
アドレスバスのアドレスのどちらを前記アドレス出力に
接続するかを制御する切り替え制御信号を受信する切り
替え制御入力とを有するマルチプレクサと、 複数の記憶位置を有し、前記記憶位置は、それぞれ、少
なくとも１ビットのデータを記憶することができ、前記
複数の記憶位置の少なくともいくつかは、前記ファイバ
チャネル調停ループネットワーク上のノードの存在し得
るすべての伝送先アドレスに対して１対１にマッピング
され、前記マルチプレクサの前記アドレス出力に接続さ
れたアドレスポートを有し、データバスに接続されたデ
ータポートを有し、読み出し／書き込み制御信号を受信
する読み出し／書き込み制御入力を有し、前記読み出し
／書き込み制御信号が読み出しが必要であると指示する
毎に前記アドレスバスのアドレスにマッピングされたあ
らゆる記憶位置の内容を前記データバスに位置づけ、前
記アドレスバスのアドレスにマッピングされたあらゆる
記憶位置の内容を前記読み出し／書き込み制御信号にし
たがって適宜論理１または論理０に設定するメモリと、 前記マルチプレクサの前記第２のアドレス入力に前記第
２のアドレスバスを介して接続され、前記メモリに前記
データバスを介して接続され、前記メモリの前記読み出
し／書き込み制御入力に接続され、前記ＴＸポート手段
が生成した前記第１組の制御信号の前記１つ以上の制御
信号に接続され、ＦＣ−ＡＬトラフィックをローカルＦ
Ｃ−ＡＬループセグメントから受信するローカルＲＸポ
ートを有し、ＦＣ−ＡＬローカルセグメントリターンに
接続するローカルバイパス出力を有し、リモートＦＣ−
ＡＬループセグメントに接続するリモートＴＸ出力を有
し、ループトラフィックを前記ローカルＲＸポートで受
信し、前記ループトラフィックを前記ローカルバイパス
出力または前記リモートＴＸ出力に選択的に切り替え、
前記第２組の制御信号および前記読み出し／書き込み制
御信号の所定の制御信号を前記第１組の制御信号の所定
の制御信号の作動、所定の状態遷移および切り替え規則
にしたがって作動させ、ラッチの前記ローカルＲＸポー
トで受信したＯＰＮプリミティブのＡＬ＿ＰＡアドレス
を記憶し、半２重方式ＯＰＮを検出した場合、１６進法
のＦ７またはＦ８のうち選択された方をＡＬ＿ＰＡアド
レスの伝送元アドレスの代わりに用いることによって、
半２重方式ＯＰＮを全２重方式ＯＰＮに自動的に変換
し、記憶されたＡＬ＿ＰＡアドレスを前記第２のアドレ
スバスに送り、前記切り替え制御信号を作動させ、前記
マルチプレクサによって所定の状態の下で前記第１組お
よび第２組の制御信号の所定の制御信号の作動、前記状
態遷移および切り替え規則にしたがって切り替えを制御
し、データ出力を前記データバスの前記メモリから受信
し、前記第１組および第２組の制御信号における制御信
号の状態とともに前記データを用い、前記ローカルＲＸ
入力、前記ローカルバイパス出力および前記リモートＴ
Ｘ出力間のＦＣ−ＡＬトラフィックのフローを前記状態
遷移および切り替え規則にしたがって切り替え制御する
ＲＸポート手段とを備えることを特徴とするハーフブリ
ッジ装置。 - 【請求項６】 ブリッジを含むファイバチャネル調停ル
ープネットワークにおいて、 ＦＣ−ＡＬトラフィックを搬送し、複数のノード、第１
の終端および第２の終端を有するローカルループセグメ
ントと、 ＦＣ−ＡＬトラフィックを搬送し、複数のノード、第１
の終端および第２の終端を有するリモートループセグメ
ントと、 前記ローカルループセグメントの前記第１の終端に接続
されたＴＸポートと、前記ローカルループセグメントの
前記第２の終端に接続されたＲＸポートと、前記ＲＸポ
ートを前記ＴＸポートに接続するローカルセグメントリ
ターンデータパスとを有し、前記ＴＸポートがリモート
ＲＸポートを有し、前記ＲＸポートがリモートＴＸポー
トを有する第１のハーフブリッジと、 前記リモートループセグメントの前記第１の終端に接続
されたＴＸポートと、前記リモートループセグメントの
前記第２の終端に接続されたＲＸポートと、前記ＲＸポ
ートを前記ＴＸポートに接続するローカルセグメントリ
ターンデータパスとを有し、前記ＴＸポートはリモート
ＲＸポートを有し、リモートＲＸポートは前記左側ハー
フブリッジの前記リモートＴＸポートに第１のＦＣ−Ａ
Ｌデータパスによって接続され、前記ＲＸポートはリモ
ートＴＸポートを有し、リモートＴＸポートは前記左側
ハーフブリッジの前記リモートＲＸポートに第２のＦＣ
−ＡＬデータパスによって接続されている第２のハーフ
ブリッジとを備え、 前記第１および第２のハーフブリッジは、それぞれ、Ｆ
Ｃ−ＡＬトラフィックと前記ループセグメントの前記Ｆ
Ｃ−ＡＬトラフィックのＯＰＮプリミティブに含まれる
伝送先アドレスと各ブリッジを接続するデータパスとを
監視するとともに、前記トラフィックのプリミティブお
よびデータフレームのシーケンスと種々のプリミティブ
またはデータフレームがシーケンス状に見えるループセ
グメントまたはデータパスとから推断することによっ
て、前記ローカルループセグメントおよびリモートルー
プセグメントのノードの位置を学習し、伝送元ノードお
よび伝送先ノードがともにハーフブリッジを接続するル
ープセグメントに存在することをハーフブリッジが認識
するたび、ＦＣ−ＡＬトラフィックを前記ローカルセグ
メントリターンデータパスを介して切り替える回路を備
えることを特徴とするファイバチャネル調停ループネッ
トワーク。 - 【請求項７】 ファイバチャネル調停ループのループセ
グメントを互いに接続するフルブリッジにおいて、 ファイバチャネル調停ループの第１のセグメントに接続
するように指定されたローカル送信コネクタおよびロー
カル受信コネクタと、前記ローカル送信コネクタに接続
された出力を有するＴＸポートと、前記ローカル受信コ
ネクタに接続された入力を有するＲＸポートとを有し、
前記ＴＸポートは、さらに、ローカルリターンセグメン
トに接続されたバイパス入力と、ファイバチャネル調停
ループの第２のセグメントに接続するリモート受信入力
とを有し、前記ＲＸポートは、さらに、前記ローカルリ
ターンセグメントに接続されたバイパス出力と、ファイ
バチャネル調停ループの第３のセグメントに接続するリ
モート送信出力とを有する第１のハーフブリッジと、 ファイバチャネル調停ループの第４のセグメントに接続
するように指定されたローカル送信コネクタおよびロー
カル受信コネクタと、前記ローカル送信コネクタに接続
された送信出力を有するＴＸポートと、前記ローカル受
信コネクタに接続された入力を有するＲＸポートとを有
し、前記ＴＸポートは、さらに、ローカルリターンセグ
メントに接続されたバイパス入力と、ファイバチャネル
調停ループの前記第３のセグメントに接続するリモート
受信入力とを有し、前記ＲＸポートは、さらに、前記ロ
ーカルリターンセグメントに接続されたバイパス出力
と、ファイバチャネル調停ループの前記第２のセグメン
トに接続するリモート送信出力とを有する第２のハーフ
ブリッジとを備え、 前記ハーフブリッジは、それぞれ、 前記ＲＸポートおよび前記ＴＸポートに接続された転送
テーブルを記憶するメモリと、 前記ＲＸポートおよびＴＸポートのそれぞれに設けら
れ、前記メモリに接続され、前記ＴＸポートおよびＲＸ
ポートの選択された入力および出力に接続された回路と
を備え、 前記回路は、前記ＲＸポートおよびＴＸポート内の接続
を選択的に切り替え、前記ローカルリターンセグメント
は前記ＲＸポートの前記ローカル受信コネクタおよび前
記ＴＸポートの前記ローカル送信コネクタに接続され、
ファイバチャネル調停ループトラフィックが伝送元ノー
ドと伝送先ノードとの間に存在し、伝送元ノードおよび
伝送先ノードがともに前記ＴＸポートの前記ローカル送
信コネクタおよび前記ＲＸポートの前記ローカル受信コ
ネクタに接続されたファイバチャネル調停ループのロー
カルループセグメントにある場合、前記ＴＸポートの前
記ローカル送信コネクタおよび前記ＲＸポートの前記ロ
ーカル受信コネクタに接続されるあらゆるループセグメ
ントで完全なループを形成することによって、他方のハ
ーフブリッジを迂回し、また、前記回路は、前記ＲＸポ
ートおよびＴＸポートの入力に到着するファイバチャネ
ル調停ループトラフィックおよび前記トラフィックに含
まれるＯＰＮプリミティブの伝送先アドレスを監視し、
到着トラフィックの種類および伝送先アドレスから前記
伝送先アドレスが決める伝送先ノードの位置について推
断することによって学習し、ＯＰＮプリミティブの伝送
先アドレスによって決められるノードが前記ＴＸポート
の前記ローカル送信コネクタと前記ＲＸポートの前記ロ
ーカル受信コネクタとの間に接続された前記ローカルル
ープセグメントに存在するか否かを示すことによって、
前記学習を記憶している前記メモリにデータを記憶さ
せ、伝送先ノードに到達するためにループセグメントの
ノードをトラフィックを介して迂回することによって保
有遅延を適宜減少させる必要がない場合、前記メモリの
前記データを用い、トラフィックの切り替えを前記ロー
カルセグメントリターンを介して制御することを特徴と
するフルブリッジ。 - 【請求項８】 ファイバチャネル調停ループネットワー
クにおいてブリッジを横切ってトラフィック転送する方
法において、前記ブリッジは第１のハーフブリッジおよ
び第２のハーフブリッジからなり、第２のハーフブリッ
ジは前記第１のハーフブリッジにリモートループセグメ
ントによって接続され、リモートループセグメントは送
信ループセグメントおよび受信ループセグメントからな
り、ハーフブリッジは、それぞれ、ローカルループセグ
メントおよびローカルセグメントリターンに接続され、
前記方法において、 各ハーフブリッジにおいて、前記ローカルループセグメ
ントにあるノードからのＯＰＮプリミティブおよび前記
リモートループセグメントを介して他方のハーフブリッ
ジから到着するＯＰＮプリミティブを受信し、 前記ＯＰＮの１つを先取りすることによって競合ＯＰＮ
状態を解消し、 伝送先ノードの位置が他方のハーフブリッジのローカル
ループにあると分かった場合、または、その位置が未知
の場合は、リモートループセグメントを介してＯＰＮを
伝送先ノードに転送し、また、伝送先ノードがＯＰＮを
受信したハーフブリッジのローカルループセグメントに
あると分かった場合、ローカルセグメントリターンを介
してＯＰＮを伝送先ノードに転送することを特徴とする
トラフィック転送方法。 - 【請求項９】 ファイバチャネル調停ループのノード間
でデータを転送する方法において、ファイバチャネル調
停ループは第１および第２のローカルループセグメント
に分割され、第１および第２のローカルループセグメン
トはブリッジによって互いに接続され、ブリッジは、前
記第１のローカルループセグメントに接続された第１の
ハーフブリッジと、前記第１のハーフブリッジおよび前
記第２のローカルループセグメントに接続された第２の
ハーフブリッジとを備え、ハーフブリッジは、それぞ
れ、ローカルリターンセグメントを有し、ローカルリタ
ーンセグメントは前記ハーフブリッジによって切り替え
ることができ、そのブリッジに接続されたローカルルー
プセグメントに接続され、各ローカルループセグメント
は完全なファイバチャネル調停ループに変換され、ロー
カルループセグメントは、それぞれ、複数のノードを有
し、各ノードは特定のアドレスを有し、特定のアドレス
は、データがそのノードに送信される場合は伝送先アド
レスであり、データがそのノードから他のノードに送信
される場合は伝送元アドレスであり、前記方法におい
て、 前記第１および第２のローカルループセグメント間のＯ
ＰＮ、ＲＲＤＹおよびＣＬＳの伝搬を監視し、どのプリ
ミティブがどのローカルループセグメントからどんな順
番で到着したかを調べることによって、すでに位置を学
習されている種々の伝送先アドレスおよび伝送元アドレ
スが前記第１および第２のローカルループセグメントの
どちらで見つかるかについて推断し、位置を学習されて
いる伝送先アドレスがどちらのローカルループセグメン
トで見つかるかを示すデータを転送テーブルに記録し、 前記第１のハーフブリッジの前記ローカルリターンセグ
メントを適宜切り替え、トランザクションの伝送元アド
レスおよび伝送先アドレスがともに第１のローカルルー
プセグメントにある場合、前記第１のハーフブリッジの
前記ローカルリターンセグメントは前記第１のローカル
ループセグメントに接続され、前記第１のローカルルー
プセグメントを完全なファイバチャネル調停ループに変
換し、 前記第２のハーフブリッジの前記ローカルリターンセグ
メントを適宜切り替え、トランザクションの伝送元アド
レスおよび伝送先アドレスがともに第２のローカルルー
プセグメントにある場合、前記第２のハーフブリッジの
前記ローカルリターンセグメントは前記第２のローカル
ループセグメントに接続され、前記第２のローカルルー
プセグメントを完全なファイバチャネル調停ループに変
換することを特徴とするデータを転送方法。 - 【請求項１０】 互いに接続されている場合、１つのフ
ァイバチャネル調停ループを形成する第１および第２の
ローカルループセグメントを選択的に接続することによ
ってファイバチャネル調停ループにおいてデータおよび
プリミティブを転送する学習ブリッジにおいて、前記ブ
リッジは、 前記第１のローカルループセグメントに接続された第１
のハーフブリッジと、 前記第１のハーフブリッジおよび前記第２のローカルル
ープセグメントに接続された第２のハーフブリッジとを
備え、 前記ハーフブリッジは、それぞれ、ローカルリターンセ
グメントを有し、ローカルリターンセグメントは前記ハ
ーフブリッジによって切り替えることができ、そのハー
フブリッジに接続されたローカルループセグメントに接
続され、各ローカルループセグメントを完全なファイバ
チャネル調停ループに変換し、ローカルループセグメン
トは、それぞれ、１つ以上のノードを有し、ノードは、
それぞれ、特定のアドレスを有し、特定のアドレスは、
データがそのノードに送信される場合は伝送先アドレス
であり、データがそのノードから他のノードに送信され
る場合は伝送元アドレスであり、 前記学習ブリッジは、さらに、切り替え回路を備え、前
記切り替え回路は、前記第１および第２のローカルルー
プセグメント間を伝搬するＯＰＮプリミティブ、ＲＲＤ
ＹプリミティブおよびＣＬＳプリミティブを監視するこ
とによって、前記第１および第２のローカルループセグ
メントのノードの伝送先アドレスの位置を学習し、位置
を学習されている各伝送先アドレスが前記第１のローカ
ルループセグメントまたは前記第２のローカルループセ
グメントにあるかどうかを示すデータを転送テーブルに
記録し、また、前記切り替え回路は、前記第１および第
２のローカルループセグメントのプリミティブトラフィ
ックを監視することによって、伝送元アドレスの位置に
ついて推断し、前記伝送元アドレスおよび前記伝送先ア
ドレスがともに前記第１のローカルループセグメントに
ある場合は、前記ローカルリターンセグメントを適宜切
り替えて前記第１のローカルループセグメントを完全な
ファイバチャネル調停ループにし、前記伝送元アドレス
および前記伝送先アドレスがともに前記第２のローカル
ループセグメントにある場合は、前記ローカルリターン
セグメントを適宜切り替えて前記第２のローカルループ
セグメントを完全なファイバチャネル調停ループにする
ことを特徴とする学習ブリッジ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US786891 | 1997-01-23 | ||
| US08/786,891 US5978379A (en) | 1997-01-23 | 1997-01-23 | Fiber channel learning bridge, learning half bridge, and protocol |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313333A true JPH10313333A (ja) | 1998-11-24 |
| JP3078521B2 JP3078521B2 (ja) | 2000-08-21 |
Family
ID=25139870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10010702A Expired - Lifetime JP3078521B2 (ja) | 1997-01-23 | 1998-01-22 | ファイバチャネル学習ブリッジ |
Country Status (3)
| Country | Link |
|---|---|
| US (11) | US5978379A (ja) |
| EP (1) | EP0858190A3 (ja) |
| JP (1) | JP3078521B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527777A (ja) * | 1999-08-06 | 2003-09-16 | エミュレックス コーポレーション | ファイバーチャネルアービトレーテッドループの可変アクセス公平性 |
Families Citing this family (289)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US6185203B1 (en) * | 1997-02-18 | 2001-02-06 | Vixel Corporation | Fibre channel switching fabric |
| US6118776A (en) * | 1997-02-18 | 2000-09-12 | Vixel Corporation | Methods and apparatus for fiber channel interconnection of private loop devices |
| DE19882830T1 (de) * | 1997-11-17 | 2000-11-16 | Seagate Technology | Verfahren und Vorrichtung zum Verwenden eines CRC für Datenintegrität in einem On-Chip-Speicher |
| US5941972A (en) | 1997-12-31 | 1999-08-24 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
| USRE42761E1 (en) | 1997-12-31 | 2011-09-27 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
| US6754207B1 (en) * | 1998-01-20 | 2004-06-22 | Interactic Holdings, Llc | Multiple-path wormhole interconnect |
| US6188668B1 (en) * | 1998-05-01 | 2001-02-13 | Emulex Corporation | Automatic isolation in loops |
| JP3196726B2 (ja) * | 1998-06-10 | 2001-08-06 | 日本電気株式会社 | ディスクアレイ接続システム及びその障害発生装置検出方法並びにその制御プログラムを記録した記録媒体 |
| IL125273A (en) * | 1998-07-08 | 2006-08-20 | Marvell Israel Misl Ltd | Crossbar network switch |
| US7013305B2 (en) * | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| US6215775B1 (en) * | 1998-10-22 | 2001-04-10 | Emulex Corporation | Node insertion and removal in a loop network |
| US7430171B2 (en) * | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US7382736B2 (en) * | 1999-01-12 | 2008-06-03 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
| US7899052B1 (en) * | 1999-01-27 | 2011-03-01 | Broadcom Corporation | Memory structure for resolving addresses in a packet-based network switch |
| US6341315B1 (en) | 1999-02-26 | 2002-01-22 | Crossroads Systems, Inc. | Streaming method and system for fiber channel network devices |
| US6289376B1 (en) * | 1999-03-31 | 2001-09-11 | Diva Systems Corp. | Tightly-coupled disk-to-CPU storage server |
| US6567417B2 (en) * | 2000-06-19 | 2003-05-20 | Broadcom Corporation | Frame forwarding in a switch fabric |
| US7102999B1 (en) | 1999-11-24 | 2006-09-05 | Juniper Networks, Inc. | Switching device |
| US6671727B1 (en) * | 1999-12-20 | 2003-12-30 | Lsi Logic Corporation | Methodology for providing persistent target identification in a fibre channel environment |
| US6598088B1 (en) * | 1999-12-30 | 2003-07-22 | Nortel Networks Corporation | Port switch |
| US8266367B2 (en) * | 2003-12-02 | 2012-09-11 | Super Talent Electronics, Inc. | Multi-level striping and truncation channel-equalization for flash-memory system |
| US8341332B2 (en) * | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
| US7155516B2 (en) * | 2000-02-08 | 2006-12-26 | Mips Technologies, Inc. | Method and apparatus for overflowing data packets to a software-controlled memory when they do not fit into a hardware-controlled memory |
| US7076630B2 (en) * | 2000-02-08 | 2006-07-11 | Mips Tech Inc | Method and apparatus for allocating and de-allocating consecutive blocks of memory in background memo management |
| US7082552B2 (en) * | 2000-02-08 | 2006-07-25 | Mips Tech Inc | Functional validation of a packet management unit |
| US7165257B2 (en) * | 2000-02-08 | 2007-01-16 | Mips Technologies, Inc. | Context selection and activation mechanism for activating one of a group of inactive contexts in a processor core for servicing interrupts |
| US7032226B1 (en) * | 2000-06-30 | 2006-04-18 | Mips Technologies, Inc. | Methods and apparatus for managing a buffer of events in the background |
| US7058065B2 (en) * | 2000-02-08 | 2006-06-06 | Mips Tech Inc | Method and apparatus for preventing undesirable packet download with pending read/write operations in data packet processing |
| US7649901B2 (en) * | 2000-02-08 | 2010-01-19 | Mips Technologies, Inc. | Method and apparatus for optimizing selection of available contexts for packet processing in multi-stream packet processing |
| US7139901B2 (en) * | 2000-02-08 | 2006-11-21 | Mips Technologies, Inc. | Extended instruction set for packet processing applications |
| US7042887B2 (en) * | 2000-02-08 | 2006-05-09 | Mips Technologies, Inc. | Method and apparatus for non-speculative pre-fetch operation in data packet processing |
| US7502876B1 (en) | 2000-06-23 | 2009-03-10 | Mips Technologies, Inc. | Background memory manager that determines if data structures fits in memory with memory state transactions map |
| US7058064B2 (en) * | 2000-02-08 | 2006-06-06 | Mips Technologies, Inc. | Queueing system for processors in packet routing operations |
| US20010052053A1 (en) * | 2000-02-08 | 2001-12-13 | Mario Nemirovsky | Stream processing unit for a multi-streaming processor |
| US7065096B2 (en) | 2000-06-23 | 2006-06-20 | Mips Technologies, Inc. | Method for allocating memory space for limited packet head and/or tail growth |
| US6772270B1 (en) * | 2000-02-10 | 2004-08-03 | Vicom Systems, Inc. | Multi-port fibre channel controller |
| US6877044B2 (en) | 2000-02-10 | 2005-04-05 | Vicom Systems, Inc. | Distributed storage management platform architecture |
| US6636239B1 (en) | 2000-02-24 | 2003-10-21 | Sanavigator, Inc. | Method of operating a graphical user interface to selectively enable and disable a datapath in a network |
| US6629156B1 (en) | 2000-03-02 | 2003-09-30 | Lsi Logic Corporation | Fibre Channel service parameter cache |
| GB0012592D0 (en) * | 2000-05-24 | 2000-07-12 | Power X Limited | High speed digital switch arbiter |
| US7239607B1 (en) * | 2000-06-30 | 2007-07-03 | Broadband Royalty Corp. | Guaranteed quality of service in an asynchronous metro packet transport ring |
| IES20010396A2 (en) * | 2000-07-06 | 2002-02-06 | Richmount Computers Ltd | Fibre channel diagnostics in a storage enclosure |
| IES20010395A2 (en) * | 2000-07-26 | 2002-02-06 | Richmount Computers Ltd | Crosspoint switch for a fibre channel arbitrated loop |
| US6721313B1 (en) * | 2000-08-01 | 2004-04-13 | International Business Machines Corporation | Switch fabric architecture using integrated serdes transceivers |
| US7469297B1 (en) | 2000-08-04 | 2008-12-23 | Intellon Corporation | Mechanism for using a quasi-addressed response to bind to a message requesting the response |
| US7352770B1 (en) | 2000-08-04 | 2008-04-01 | Intellon Corporation | Media access control protocol with priority and contention-free intervals |
| US6907044B1 (en) | 2000-08-04 | 2005-06-14 | Intellon Corporation | Method and protocol to support contention-free intervals and QoS in a CSMA network |
| US6987770B1 (en) | 2000-08-04 | 2006-01-17 | Intellon Corporation | Frame forwarding in an adaptive network |
| US6577630B1 (en) * | 2000-08-04 | 2003-06-10 | Intellon Corporation | Self-configuring source-aware bridging for noisy media |
| US6909723B1 (en) | 2000-08-04 | 2005-06-21 | Intellon Corporation | Segment bursting with priority pre-emption and reduced latency |
| US7298691B1 (en) | 2000-08-04 | 2007-11-20 | Intellon Corporation | Method and protocol to adapt each unique connection in a multi-node network to a maximum data rate |
| US7197545B1 (en) | 2000-08-28 | 2007-03-27 | Sanavigator, Inc. | Techniques for dynamically loading modules for devices discovered in a storage network |
| US6917988B1 (en) | 2000-08-31 | 2005-07-12 | International Business Machines Corporation | System and method for efficient management of fibre channel communication |
| US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
| US6483843B1 (en) * | 2000-10-12 | 2002-11-19 | Emulex Corporation | Detecting and counting open ordered sets originating from an attached node port |
| US6999460B1 (en) * | 2000-10-16 | 2006-02-14 | Storage Technology Corporation | Arbitrated loop port switching |
| US7000011B1 (en) * | 2000-11-06 | 2006-02-14 | Hewlett-Packard Development Company, Lp. | Designing interconnect fabrics |
| US6915429B1 (en) * | 2000-11-16 | 2005-07-05 | International Business Machines Corporation | System and method for fiber channel remote activation and enhanced security |
| US6765871B1 (en) * | 2000-11-29 | 2004-07-20 | Akara Corporation | Fiber channel flow control method and apparatus for interface to metro area transport link |
| US6496514B2 (en) * | 2000-12-04 | 2002-12-17 | Emulex Corporation | Old-port node detection and hub port bypass |
| US7490275B2 (en) | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| US20040179471A1 (en) * | 2001-03-07 | 2004-09-16 | Adisak Mekkittikul | Bi-directional flow-switched ring |
| US7149212B2 (en) * | 2001-03-21 | 2006-12-12 | International Business Machines Corporation | Apparatus, method and limited set of messages to transmit data between scheduler and a network processor |
| US20060005738A1 (en) * | 2001-03-27 | 2006-01-12 | Kumar Ajith K | Railroad vehicle with energy regeneration |
| US6947393B2 (en) * | 2001-03-30 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Segmented fiber channel arbitrated loop and intra-loop routing system |
| US6993023B2 (en) * | 2001-04-27 | 2006-01-31 | The Boeing Company | Parallel analysis of incoming data transmissions |
| US20020172197A1 (en) * | 2001-05-18 | 2002-11-21 | Dale Michele Zampetti | System interconnect with minimal overhead suitable for real-time applications |
| US20020181453A1 (en) * | 2001-06-01 | 2002-12-05 | Norman Richard S. | Cell-based switch fabric with distributed arbitration |
| DE10130749A1 (de) * | 2001-06-26 | 2003-01-02 | Philips Corp Intellectual Pty | Paketvermittlungsvorrichtung mit einem Rückkopplungsverfahren der Zuteileinheit |
| US6941357B2 (en) * | 2001-07-18 | 2005-09-06 | Dell Products L.P. | Fibre channel switching appliance |
| US7239636B2 (en) | 2001-07-23 | 2007-07-03 | Broadcom Corporation | Multiple virtual channels for use in network devices |
| US7215680B2 (en) * | 2001-07-26 | 2007-05-08 | Nishan Systems, Inc. | Method and apparatus for scheduling packet flow on a fibre channel arbitrated loop |
| US6944691B1 (en) * | 2001-07-26 | 2005-09-13 | Cypress Semiconductor Corp. | Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant |
| FI20011680A7 (fi) * | 2001-08-21 | 2003-02-22 | Bookit Oy | Ajanvarausmenetelmä ja -järjestelmä |
| US8429221B2 (en) * | 2001-12-13 | 2013-04-23 | Rockstar Consortium Us Lp | Content request routing method |
| US8418129B1 (en) | 2001-12-14 | 2013-04-09 | Qualcomm Incorporated | Method for automatically generating code to define a system of hardware elements |
| US7424013B1 (en) * | 2001-12-20 | 2008-09-09 | Applied Micro Circuits Corporation | System and method for granting arbitrated bids in the switching of information |
| US7352694B1 (en) * | 2001-12-14 | 2008-04-01 | Applied Micro Circuits Corporation | System and method for tolerating data link faults in a packet communications switch fabric |
| US7734808B1 (en) | 2001-12-18 | 2010-06-08 | Cisco Technology, Inc. | End-to-end congestion control in a Fibre Channel network |
| US7596627B2 (en) * | 2001-12-18 | 2009-09-29 | Cisco Technology, Inc. | Methods and apparatus for network congestion control |
| EP1953919A3 (en) * | 2002-01-16 | 2009-09-23 | Aviom, Inc. | System and method for transmitting audio or video data using multiple levels of protection |
| US20030145294A1 (en) | 2002-01-25 | 2003-07-31 | Ward Julie Ann | Verifying interconnect fabric designs |
| US9009004B2 (en) * | 2002-01-31 | 2015-04-14 | Hewlett-Packasrd Development Comany, L.P. | Generating interconnect fabric requirements |
| US7383354B2 (en) * | 2002-02-12 | 2008-06-03 | Fujitsu Limited | Spatial reuse and multi-point interconnection in bridge-interconnected ring networks |
| US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| US20040027261A1 (en) * | 2002-03-15 | 2004-02-12 | Tymchuk Kevin Bruce | Centrally synchronized distributed switch |
| US7313103B2 (en) * | 2002-06-03 | 2007-12-25 | Motorola, Inc. | Method and apparatus for interactive communication between half-duplex and full-duplex systems |
| US8149703B2 (en) * | 2002-06-26 | 2012-04-03 | Qualcomm Atheros, Inc. | Powerline network bridging congestion control |
| US7826466B2 (en) * | 2002-06-26 | 2010-11-02 | Atheros Communications, Inc. | Communication buffer scheme optimized for VoIP, QoS and data networking over a power line |
| US7120847B2 (en) * | 2002-06-26 | 2006-10-10 | Intellon Corporation | Powerline network flood control restriction |
| US7630300B2 (en) * | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
| US7664018B2 (en) * | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
| US7660316B2 (en) * | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
| US7397788B2 (en) * | 2002-07-02 | 2008-07-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device zoning in fibre channel arbitrated loop systems |
| US7382790B2 (en) * | 2002-07-02 | 2008-06-03 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop systems |
| US7154886B2 (en) | 2002-07-22 | 2006-12-26 | Qlogic Corporation | Method and system for primary blade selection in a multi-module fiber channel switch |
| EP1385343A1 (en) * | 2002-07-24 | 2004-01-28 | Koninklijke KPN N.V. | System and method for controlling a telecom network |
| US7055068B2 (en) * | 2002-07-25 | 2006-05-30 | Lsi Logic Corporation | Method for validating operation of a fibre link |
| US8320241B2 (en) | 2002-07-30 | 2012-11-27 | Brocade Communications System, Inc. | Fibre channel network employing registered state change notifications with enhanced payload |
| US8295288B2 (en) * | 2002-07-30 | 2012-10-23 | Brocade Communications System, Inc. | Registered state change notification for a fibre channel network |
| US7334046B1 (en) | 2002-08-05 | 2008-02-19 | Qlogic, Corporation | System and method for optimizing frame routing in a network |
| US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
| US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
| US7411959B2 (en) | 2002-08-30 | 2008-08-12 | Broadcom Corporation | System and method for handling out-of-order frames |
| US8180928B2 (en) | 2002-08-30 | 2012-05-15 | Broadcom Corporation | Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney |
| US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
| US7397768B1 (en) | 2002-09-11 | 2008-07-08 | Qlogic, Corporation | Zone management in a multi-module fibre channel switch |
| US20040059807A1 (en) * | 2002-09-16 | 2004-03-25 | Finisar Corporation | Network analysis topology detection |
| US7219300B2 (en) * | 2002-09-30 | 2007-05-15 | Sanavigator, Inc. | Method and system for generating a network monitoring display with animated utilization information |
| US7362717B1 (en) | 2002-10-03 | 2008-04-22 | Qlogic, Corporation | Method and system for using distributed name servers in multi-module fibre channel switches |
| US7623542B2 (en) | 2002-10-21 | 2009-11-24 | Intellon Corporation | Contention-free access intervals on a CSMA network |
| US7319669B1 (en) | 2002-11-22 | 2008-01-15 | Qlogic, Corporation | Method and system for controlling packet flow in networks |
| JP4062071B2 (ja) * | 2002-11-26 | 2008-03-19 | 日本電気株式会社 | Ｇｍｐｌｓラベル管理装置 |
| EP1434133A1 (en) * | 2002-12-23 | 2004-06-30 | Alcatel | Software traffic generator/analyser |
| US7184395B2 (en) * | 2003-03-18 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | Providing reconditioned signals at a plurality of ports |
| US7397848B2 (en) | 2003-04-09 | 2008-07-08 | Rambus Inc. | Partial response receiver |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| US7590175B2 (en) | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| JP2005005218A (ja) | 2003-06-13 | 2005-01-06 | Fujitsu Ltd | 接続装置及び電子機器 |
| US6883300B2 (en) * | 2003-07-11 | 2005-04-26 | Allan Sanders | Assembly including a chain for suspending an article such as a light and for concealing an electrical conductor |
| US7453802B2 (en) * | 2003-07-16 | 2008-11-18 | Qlogic, Corporation | Method and apparatus for detecting and removing orphaned primitives in a fibre channel network |
| US7471635B2 (en) | 2003-07-16 | 2008-12-30 | Qlogic, Corporation | Method and apparatus for test pattern generation |
| US7525910B2 (en) | 2003-07-16 | 2009-04-28 | Qlogic, Corporation | Method and system for non-disruptive data capture in networks |
| US7463646B2 (en) | 2003-07-16 | 2008-12-09 | Qlogic Corporation | Method and system for fibre channel arbitrated loop acceleration |
| US7355966B2 (en) | 2003-07-16 | 2008-04-08 | Qlogic, Corporation | Method and system for minimizing disruption in common-access networks |
| US7620059B2 (en) | 2003-07-16 | 2009-11-17 | Qlogic, Corporation | Method and apparatus for accelerating receive-modify-send frames in a fibre channel network |
| US7388843B2 (en) | 2003-07-16 | 2008-06-17 | Qlogic, Corporation | Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop |
| US20050013251A1 (en) * | 2003-07-18 | 2005-01-20 | Hsuan-Wen Wang | Flow control hub having scoreboard memory |
| US7583597B2 (en) | 2003-07-21 | 2009-09-01 | Qlogic Corporation | Method and system for improving bandwidth and reducing idles in fibre channel switches |
| US7477655B2 (en) | 2003-07-21 | 2009-01-13 | Qlogic, Corporation | Method and system for power control of fibre channel switches |
| US7512067B2 (en) | 2003-07-21 | 2009-03-31 | Qlogic, Corporation | Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch |
| US7646767B2 (en) | 2003-07-21 | 2010-01-12 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7894348B2 (en) | 2003-07-21 | 2011-02-22 | Qlogic, Corporation | Method and system for congestion control in a fibre channel switch |
| US7406092B2 (en) | 2003-07-21 | 2008-07-29 | Qlogic, Corporation | Programmable pseudo virtual lanes for fibre channel systems |
| US7580354B2 (en) | 2003-07-21 | 2009-08-25 | Qlogic, Corporation | Multi-speed cut through operation in fibre channel switches |
| US7522529B2 (en) | 2003-07-21 | 2009-04-21 | Qlogic, Corporation | Method and system for detecting congestion and over subscription in a fibre channel network |
| US7684401B2 (en) | 2003-07-21 | 2010-03-23 | Qlogic, Corporation | Method and system for using extended fabric features with fibre channel switch elements |
| US7573909B2 (en) | 2003-07-21 | 2009-08-11 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7430175B2 (en) | 2003-07-21 | 2008-09-30 | Qlogic, Corporation | Method and system for managing traffic in fibre channel systems |
| US7420982B2 (en) | 2003-07-21 | 2008-09-02 | Qlogic, Corporation | Method and system for keeping a fibre channel arbitrated loop open during frame gaps |
| US7792115B2 (en) | 2003-07-21 | 2010-09-07 | Qlogic, Corporation | Method and system for routing and filtering network data packets in fibre channel systems |
| US7630384B2 (en) | 2003-07-21 | 2009-12-08 | Qlogic, Corporation | Method and system for distributing credit in fibre channel systems |
| US7525983B2 (en) * | 2003-07-21 | 2009-04-28 | Qlogic, Corporation | Method and system for selecting virtual lanes in fibre channel switches |
| US7522522B2 (en) | 2003-07-21 | 2009-04-21 | Qlogic, Corporation | Method and system for reducing latency and congestion in fibre channel switches |
| US7558281B2 (en) | 2003-07-21 | 2009-07-07 | Qlogic, Corporation | Method and system for configuring fibre channel ports |
| US7447224B2 (en) * | 2003-07-21 | 2008-11-04 | Qlogic, Corporation | Method and system for routing fibre channel frames |
| US7466700B2 (en) | 2003-07-21 | 2008-12-16 | Qlogic, Corporation | LUN based hard zoning in fibre channel switches |
| US7873785B2 (en) * | 2003-08-19 | 2011-01-18 | Oracle America, Inc. | Multi-core multi-thread processor |
| US20050044320A1 (en) * | 2003-08-19 | 2005-02-24 | Sun Microsystems, Inc. | Cache bank interface unit |
| US8165136B1 (en) * | 2003-09-03 | 2012-04-24 | Cisco Technology, Inc. | Virtual port based SPAN |
| US7352701B1 (en) | 2003-09-19 | 2008-04-01 | Qlogic, Corporation | Buffer to buffer credit recovery for in-line fibre channel credit extension devices |
| JP4210922B2 (ja) * | 2003-10-27 | 2009-01-21 | ソニー株式会社 | 撮像装置および方法 |
| US7412718B2 (en) * | 2003-11-20 | 2008-08-12 | International Business Machines Corporation | Method for bidirectional data transfer |
| US7281187B2 (en) | 2003-11-20 | 2007-10-09 | Intellon Corporation | Using error checking bits to communicated an address or other bits |
| US8090857B2 (en) | 2003-11-24 | 2012-01-03 | Qualcomm Atheros, Inc. | Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks |
| US7545817B1 (en) * | 2003-12-01 | 2009-06-09 | Vitesse Semiconductor Corporation | Data loop port acceleration circuit |
| US20090193184A1 (en) * | 2003-12-02 | 2009-07-30 | Super Talent Electronics Inc. | Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System |
| US7586942B2 (en) * | 2003-12-09 | 2009-09-08 | Dell Products L.P. | Identifying host computers at a physical layer |
| US8243590B2 (en) * | 2003-12-12 | 2012-08-14 | Broadcom Corporation | Method and system for seamless dual switching in a port bypass controller |
| US7447788B2 (en) | 2004-01-27 | 2008-11-04 | Dell Products L.P. | Providing host information to devices in multi SCSI transport protocols |
| US7403481B1 (en) * | 2004-01-30 | 2008-07-22 | Emulex Design & Manufacturing Corporation | Methodology and apparatus for solving lockup conditions while trunking in fibre channel switched arbitrated loop systems |
| US7660327B2 (en) * | 2004-02-03 | 2010-02-09 | Atheros Communications, Inc. | Temporary priority promotion for network communications in which access to a shared medium depends on a priority level |
| US7480293B2 (en) | 2004-02-05 | 2009-01-20 | Qlogic, Corporation | Method and system for preventing deadlock in fibre channel fabrics using frame priorities |
| US7564789B2 (en) | 2004-02-05 | 2009-07-21 | Qlogic, Corporation | Method and system for reducing deadlock in fibre channel fabrics using virtual lanes |
| KR20050079563A (ko) * | 2004-02-06 | 2005-08-10 | 삼성전자주식회사 | 응답 지연 시간을 단축시킨 버스 시스템 |
| US7664110B1 (en) | 2004-02-07 | 2010-02-16 | Habanero Holdings, Inc. | Input/output controller for coupling the processor-memory complex to the fabric in fabric-backplane interprise servers |
| US7757033B1 (en) | 2004-02-13 | 2010-07-13 | Habanero Holdings, Inc. | Data exchanges among SMP physical partitions and I/O interfaces enterprise servers |
| US7561571B1 (en) * | 2004-02-13 | 2009-07-14 | Habanero Holdings, Inc. | Fabric address and sub-address resolution in fabric-backplane enterprise servers |
| US7860097B1 (en) | 2004-02-13 | 2010-12-28 | Habanero Holdings, Inc. | Fabric-backplane enterprise servers with VNICs and VLANs |
| US8145785B1 (en) | 2004-02-13 | 2012-03-27 | Habanero Holdings, Inc. | Unused resource recognition in real time for provisioning and management of fabric-backplane enterprise servers |
| US8868790B2 (en) | 2004-02-13 | 2014-10-21 | Oracle International Corporation | Processor-memory module performance acceleration in fabric-backplane enterprise servers |
| US7873693B1 (en) | 2004-02-13 | 2011-01-18 | Habanero Holdings, Inc. | Multi-chassis fabric-backplane enterprise servers |
| US7843907B1 (en) | 2004-02-13 | 2010-11-30 | Habanero Holdings, Inc. | Storage gateway target for fabric-backplane enterprise servers |
| US7990994B1 (en) | 2004-02-13 | 2011-08-02 | Habanero Holdings, Inc. | Storage gateway provisioning and configuring |
| US7633955B1 (en) | 2004-02-13 | 2009-12-15 | Habanero Holdings, Inc. | SCSI transport for fabric-backplane enterprise servers |
| US7860961B1 (en) | 2004-02-13 | 2010-12-28 | Habanero Holdings, Inc. | Real time notice of new resources for provisioning and management of fabric-backplane enterprise servers |
| US7953903B1 (en) | 2004-02-13 | 2011-05-31 | Habanero Holdings, Inc. | Real time detection of changed resources for provisioning and management of fabric-backplane enterprise servers |
| US7843906B1 (en) | 2004-02-13 | 2010-11-30 | Habanero Holdings, Inc. | Storage gateway initiator for fabric-backplane enterprise servers |
| US7685281B1 (en) | 2004-02-13 | 2010-03-23 | Habanero Holdings, Inc. | Programmatic instantiation, provisioning and management of fabric-backplane enterprise servers |
| US7715425B2 (en) | 2004-02-26 | 2010-05-11 | Atheros Communications, Inc. | Channel adaptation synchronized to periodically varying channel |
| US8923292B2 (en) | 2004-04-06 | 2014-12-30 | Rockstar Consortium Us Lp | Differential forwarding in address-based carrier networks |
| US20050220096A1 (en) | 2004-04-06 | 2005-10-06 | Robert Friskney | Traffic engineering in frame-based carrier networks |
| US7930377B2 (en) | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
| US7340167B2 (en) | 2004-04-23 | 2008-03-04 | Qlogic, Corporation | Fibre channel transparent switch for mixed switch fabrics |
| JP3780457B2 (ja) * | 2004-06-07 | 2006-05-31 | 株式会社トヨタＩｔ開発センター | 信号処理装置、方法、プログラムおよび記録媒体 |
| US7860096B2 (en) * | 2004-06-08 | 2010-12-28 | Oracle America, Inc. | Switching method and apparatus for use in a communications network |
| US7733855B1 (en) | 2004-06-08 | 2010-06-08 | Oracle America, Inc. | Community separation enforcement |
| US8964547B1 (en) | 2004-06-08 | 2015-02-24 | Oracle America, Inc. | Credit announcement |
| US7602712B2 (en) * | 2004-06-08 | 2009-10-13 | Sun Microsystems, Inc. | Switch method and apparatus with cut-through routing for use in a communications network |
| US7539891B2 (en) * | 2004-06-18 | 2009-05-26 | International Business Machines Corporation | Switched FC-AL fault tolerant topology |
| US8713295B2 (en) | 2004-07-12 | 2014-04-29 | Oracle International Corporation | Fabric-backplane enterprise servers with pluggable I/O sub-system |
| US7404020B2 (en) | 2004-07-20 | 2008-07-22 | Qlogic, Corporation | Integrated fibre channel fabric controller |
| US7907626B2 (en) * | 2004-08-12 | 2011-03-15 | Broadcom Corporation | Method and system to allocate exchange identifications for Fibre Channel N-Port aggregation |
| US7593997B2 (en) | 2004-10-01 | 2009-09-22 | Qlogic, Corporation | Method and system for LUN remapping in fibre channel networks |
| US8295299B2 (en) | 2004-10-01 | 2012-10-23 | Qlogic, Corporation | High speed fibre channel switch element |
| US7380030B2 (en) | 2004-10-01 | 2008-05-27 | Qlogic, Corp. | Method and system for using an in-line credit extender with a host bus adapter |
| US7411958B2 (en) | 2004-10-01 | 2008-08-12 | Qlogic, Corporation | Method and system for transferring data directly between storage devices in a storage area network |
| US7519058B2 (en) | 2005-01-18 | 2009-04-14 | Qlogic, Corporation | Address translation in fibre channel switches |
| US7839865B2 (en) * | 2005-01-26 | 2010-11-23 | Emulex Design & Manufacturing Corporation | Dynamically controlling fair access to a system packet interface attached switch enclosure |
| US20060174050A1 (en) * | 2005-01-31 | 2006-08-03 | International Business Machines Corporation | Internal data bus interconnection mechanism utilizing shared buffers supporting communication among multiple functional components of an integrated circuit chip |
| US7136954B2 (en) * | 2005-01-31 | 2006-11-14 | International Business Machines Corporation | Data communication method and apparatus utilizing credit-based data transfer protocol and credit loss detection mechanism |
| US7493426B2 (en) * | 2005-01-31 | 2009-02-17 | International Business Machines Corporation | Data communication method and apparatus utilizing programmable channels for allocation of buffer space and transaction control |
| US7826379B2 (en) * | 2005-02-07 | 2010-11-02 | International Business Machines Corporation | All-to-all sequenced fault detection system |
| US7451342B2 (en) * | 2005-02-07 | 2008-11-11 | International Business Machines Corporation | Bisectional fault detection system |
| US7506197B2 (en) | 2005-02-07 | 2009-03-17 | International Business Machines Corporation | Multi-directional fault detection system |
| US7529963B2 (en) * | 2005-02-07 | 2009-05-05 | International Business Machines Corporation | Cell boundary fault detection system |
| US7437595B2 (en) * | 2005-02-07 | 2008-10-14 | International Business Machines Corporation | Row fault detection system |
| US8495411B2 (en) * | 2005-02-07 | 2013-07-23 | International Business Machines Corporation | All row, planar fault detection system |
| US7636370B2 (en) * | 2005-03-03 | 2009-12-22 | Intellon Corporation | Reserving time periods for communication on power line networks |
| US7150689B2 (en) * | 2005-03-21 | 2006-12-19 | Balingit Ronald F | Pitching practice apparatus |
| US7990983B2 (en) * | 2005-03-31 | 2011-08-02 | Intel Corporation | Modular interconnect structure |
| US20070058641A1 (en) * | 2005-04-01 | 2007-03-15 | Cicchetti Christopher J | Enterprise physical layer switch |
| US7287114B2 (en) * | 2005-05-10 | 2007-10-23 | Intel Corporation | Simulating multiple virtual channels in switched fabric networks |
| US7876900B1 (en) * | 2005-05-23 | 2011-01-25 | Force 10 Networks, Inc. | Hybrid scrambled transmission coding |
| EP1727319B1 (de) * | 2005-05-27 | 2008-01-30 | Tektronix International Sales GmbH | Verfahren und Vorrichtung zum nach ATM-Kanälen geordneten Bereitstellen von ATM-Zellen an einer zwischen einem ersten und einem zweiten Knoten eines Übertragungssystems angeordneten Schnittstelle |
| US7822059B2 (en) | 2005-07-27 | 2010-10-26 | Atheros Communications, Inc. | Managing contention-free time allocations in a network |
| US8175190B2 (en) | 2005-07-27 | 2012-05-08 | Qualcomm Atheros, Inc. | Managing spectra of modulated signals in a communication network |
| JP4536618B2 (ja) * | 2005-08-02 | 2010-09-01 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
| US20070109015A1 (en) * | 2005-11-15 | 2007-05-17 | Alcatel | Switched integrated circuit connection architectures and techniques |
| US8306070B2 (en) * | 2005-12-02 | 2012-11-06 | Broadcom Corporation | Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems |
| JP4637021B2 (ja) * | 2006-01-19 | 2011-02-23 | 富士通株式会社 | 伝送装置、伝送路リング間接続方法および伝送路リング間接続プログラム |
| WO2007114944A2 (en) | 2006-04-04 | 2007-10-11 | Rambus, Inc. | Phase control block for managing multiple clock domains in systems with frequency offsets |
| US8117320B2 (en) * | 2006-06-30 | 2012-02-14 | Intel Corporation | Allocation of tracker resources in a computing system |
| US7792137B2 (en) * | 2006-07-05 | 2010-09-07 | Abidanet, Llc | Self-organized and self-managed ad hoc communications network |
| US7843846B1 (en) * | 2006-09-18 | 2010-11-30 | Qlogic, Corporation | Method and system for processing network information |
| EP3048729B1 (en) | 2006-10-06 | 2017-11-22 | Rambus Inc. | Clock and data recovery employing piece-wise estimation of the derivative of the frequency |
| KR100812330B1 (ko) * | 2006-11-23 | 2008-03-10 | 삼성전자주식회사 | 이동 단말에서 데이터 서비스 재접속 방법 |
| US7860103B1 (en) * | 2006-12-18 | 2010-12-28 | Pmc-Sierra Us, Inc. | Method and apparatus for extended addressing in a fiber channel arbitrated loop |
| US8548110B2 (en) | 2007-01-09 | 2013-10-01 | Rambus Inc. | Receiver with clock recovery circuit and adaptive sample and equalizer timing |
| WO2008141165A1 (en) | 2007-05-10 | 2008-11-20 | Intellon Corporation | Managing distributed access to a shared medium |
| CN101715648B (zh) * | 2007-06-04 | 2012-11-14 | 艾利森电话股份有限公司 | 用于改进的频道转换的方法和设备 |
| US7924938B2 (en) | 2007-09-24 | 2011-04-12 | Wally Haas | Context-sensitive overhead processor |
| EP2223227B1 (en) | 2007-10-22 | 2013-02-27 | Rambus Inc. | Low-power source-synchronous signaling |
| US9081901B2 (en) * | 2007-10-31 | 2015-07-14 | Raytheon Company | Means of control for reconfigurable computers |
| US7878930B2 (en) | 2007-11-15 | 2011-02-01 | Leinert Bruce R | Baseball bat |
| US8929496B2 (en) | 2008-02-01 | 2015-01-06 | Rambus Inc. | Receiver with enhanced clock and data recovery |
| JP2010033125A (ja) * | 2008-07-25 | 2010-02-12 | Hitachi Ltd | ストレージ装置及びデータ転送方法 |
| CN101645752B (zh) * | 2008-08-08 | 2013-01-09 | 鸿富锦精密工业（深圳）有限公司 | 通信协议自动侦测系统及方法 |
| US7860113B2 (en) * | 2008-10-02 | 2010-12-28 | International Business Machines Corporation | Enforced routing in switch |
| US8285900B2 (en) | 2009-02-17 | 2012-10-09 | The Board Of Regents Of The University Of Texas System | Method and apparatus for congestion-aware routing in a computer interconnection network |
| US8477791B2 (en) * | 2009-05-13 | 2013-07-02 | Avaya Inc. | Method and apparatus for locally implementing port selection via synchronized port state databases maintained by the forwarding plane of a network element |
| US8116330B2 (en) * | 2009-06-01 | 2012-02-14 | Lsi Corporation | Bridge apparatus and methods for coupling multiple non-fibre channel devices to a fibre channel arbitrated loop |
| US8379665B2 (en) * | 2009-06-01 | 2013-02-19 | Lsi Corporation | Apparatus and methods for access fairness for a multiple target bridge/router in a fibre channel arbitrated loop system |
| DE102009030204A1 (de) * | 2009-06-24 | 2010-12-30 | Audi Ag | Sternkoppler für ein Bussystem, Bussystem mit einem solchen Sternkoppler sowie Verfahren zum Austauschen von Signalen in einem Bussystem |
| CN102460972B (zh) | 2009-06-30 | 2015-10-14 | 拉姆伯斯公司 | 用于调整时钟信号以补偿噪声的方法、系统和集成电路 |
| JP4778594B2 (ja) * | 2009-10-30 | 2011-09-21 | ソフトバンクＢｂ株式会社 | パケット中継装置、パケット中継方法およびプログラム |
| US8660013B2 (en) | 2010-04-12 | 2014-02-25 | Qualcomm Incorporated | Detecting delimiters for low-overhead communication in a network |
| US9923711B2 (en) | 2010-04-30 | 2018-03-20 | Rambus Inc. | Low power edge and data sampling |
| US8193832B1 (en) | 2011-02-19 | 2012-06-05 | Texas Instruments Incorporated | Arbiter array using two-dimensional address decoding |
| US8930036B2 (en) * | 2011-04-13 | 2015-01-06 | GM Global Technology Operations LLC | Reconfigurable interface-based electrical architecture |
| US8831021B2 (en) * | 2011-09-25 | 2014-09-09 | Qualcomm Incorporated | System and method for dynamically configurable multi-window divergent protocol bridge |
| US8774187B2 (en) * | 2011-10-24 | 2014-07-08 | Richard L. Hartman | Methods, systems, and devices for interfacing to networks |
| WO2013137863A1 (en) | 2012-03-13 | 2013-09-19 | Rambus Inc. | Clock and data recovery having shared clock generator |
| US8836394B2 (en) | 2012-03-26 | 2014-09-16 | Rambus Inc. | Method and apparatus for source-synchronous signaling |
| US9071407B2 (en) | 2012-05-02 | 2015-06-30 | Ramnus Inc. | Receiver clock test circuitry and related methods and apparatuses |
| US9036764B1 (en) | 2012-12-07 | 2015-05-19 | Rambus Inc. | Clock recovery circuit |
| US9251554B2 (en) * | 2012-12-26 | 2016-02-02 | Analog Devices, Inc. | Block-based signal processing |
| US8867533B2 (en) * | 2013-01-08 | 2014-10-21 | Apple Inc. | Multi-tier switch interface unit arbiter |
| US8891605B2 (en) | 2013-03-13 | 2014-11-18 | Qualcomm Incorporated | Variable line cycle adaptation for powerline communications |
| US9811487B2 (en) | 2013-07-03 | 2017-11-07 | Cisco Technology, Inc. | Back channel support for systems with split lane swap |
| WO2015038867A1 (en) | 2013-09-16 | 2015-03-19 | Rambus Inc. | Source-synchronous receiver using edged-detection clock recovery |
| KR102211709B1 (ko) | 2014-05-19 | 2021-02-02 | 삼성전자주식회사 | 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 |
| US9258256B2 (en) * | 2014-07-01 | 2016-02-09 | Netronome Systems, Inc. | Inverse PCP flow remapping for PFC pause frame generation |
| US9515946B2 (en) * | 2014-07-01 | 2016-12-06 | Netronome Systems, Inc. | High-speed dequeuing of buffer IDS in frame storing system |
| US9059723B1 (en) | 2014-08-22 | 2015-06-16 | Applied Micro Circuits Corporation | Data dependent jitter reduction of switch driver signals in high speed current steering digital-to-analog converters |
| WO2016037307A1 (zh) * | 2014-09-09 | 2016-03-17 | 华为技术有限公司 | 处理器 |
| US9619312B2 (en) * | 2015-02-12 | 2017-04-11 | International Business Machines Corporation | Persistent command parameter table for pre-silicon device testing |
| US9606942B2 (en) | 2015-03-30 | 2017-03-28 | Cavium, Inc. | Packet processing system, method and device utilizing a port client chain |
| US10003551B2 (en) | 2015-03-30 | 2018-06-19 | Cavium, Inc. | Packet memory system, method and device for preventing underrun |
| US9794120B2 (en) * | 2015-04-14 | 2017-10-17 | Quanta Computer, Inc. | Managing network configurations in a server system |
| US10305671B2 (en) * | 2015-05-21 | 2019-05-28 | Cirrus Logic, Inc. | Synchronous differential signaling protocol |
| US10594627B2 (en) * | 2016-01-27 | 2020-03-17 | Oracle International Corporation | System and method for supporting scalable representation of switch port status in a high performance computing environment |
| US11271870B2 (en) | 2016-01-27 | 2022-03-08 | Oracle International Corporation | System and method for supporting scalable bit map based P_Key table in a high performance computing environment |
| US9853916B2 (en) * | 2016-04-01 | 2017-12-26 | Intel Corporation | Modular fabric internal datapath |
| CN105915624B (zh) * | 2016-05-20 | 2020-04-03 | 广州视睿电子科技有限公司 | 更新数据的方法、装置、系统以及外置设备 |
| US10182020B2 (en) | 2016-05-31 | 2019-01-15 | Anchorfree Inc. | System and method for improving an aggregated throughput of simultaneous connections |
| AU2017325988B2 (en) * | 2016-09-16 | 2023-08-31 | Oceanetics, Inc. | Boat gate |
| CN106375329B (zh) * | 2016-09-20 | 2019-08-06 | 腾讯科技（深圳）有限公司 | 一种数据推送方法和时序控制器以及数据推送系统 |
| US10275379B2 (en) | 2017-02-06 | 2019-04-30 | International Business Machines Corporation | Managing starvation in a distributed arbitration scheme |
| US10860449B2 (en) | 2017-03-31 | 2020-12-08 | Intel Corporation | Adjustable retimer buffer |
| US10193507B1 (en) | 2017-07-31 | 2019-01-29 | Analog Devices Global | Current switching circuit |
| US11249808B2 (en) | 2017-08-22 | 2022-02-15 | Intel Corporation | Connecting accelerator resources using a switch |
| CN109347484B (zh) * | 2018-11-05 | 2022-07-12 | 西安微电子技术研究所 | 一种基于二级查表的64b/66b编码器及编码方法 |
| US11159455B1 (en) | 2018-12-28 | 2021-10-26 | Innovium, Inc. | Reducing power consumption in an electronic device |
| US12231354B1 (en) | 2018-12-28 | 2025-02-18 | Marvell Asia Pte Ltd | Reducing power consumption in an electronic device |
| US11251245B1 (en) * | 2019-01-21 | 2022-02-15 | Xsight Labs Ltd. | Responding to a failure of a main die of a switch data-plane device |
| DE102020203113A1 (de) | 2020-03-11 | 2021-09-16 | Siemens Healthcare Gmbh | Paketbasiertes Multicast-Kommunikationssystem |
| US11734115B2 (en) * | 2020-12-28 | 2023-08-22 | Alibaba Group Holding Limited | Method and system for facilitating write latency reduction in a queue depth of one scenario |
Family Cites Families (626)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US556171A (en) * | 1896-03-10 | John anderson | ||
| US692892A (en) | 1901-03-02 | 1902-02-11 | Walter S Mckinney | Excavator. |
| US1345382A (en) | 1918-07-18 | 1920-07-06 | Mckibbin Alexander | Valve |
| US1460805A (en) | 1920-09-22 | 1923-07-03 | Sway Henry | Radiator core |
| US3680774A (en) | 1970-04-15 | 1972-08-01 | Robins Industries Corp | Device for punching cards or the like |
| US3749845A (en) | 1971-08-27 | 1973-07-31 | Bell Telephone Labor Inc | Digital data communication system |
| DE2537589C3 (de) | 1975-08-23 | 1980-05-29 | Hoechst Ag, 6000 Frankfurt | Verfahren zum kontinuierlichen Färben von aus synthetischen Fasern bestehendem, flächigem Textilgut im wesentlichen in Strangform |
| US4083396A (en) * | 1977-04-05 | 1978-04-11 | Ashland Oil, Inc. | Rotary type core-making machine |
| US4115759A (en) | 1977-08-08 | 1978-09-19 | Honeywell Information Systems Inc. | Multiple bit deskew buffer |
| US4218756A (en) | 1978-06-19 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Control circuit for modifying contents of packet switch random access memory |
| US4333020A (en) | 1979-05-23 | 1982-06-01 | Motorola, Inc. | MOS Latch circuit |
| FR2494465B1 (fr) | 1980-11-14 | 1987-02-13 | Epd Engineering Projectdevelop | Ordinateur de poche |
| US4395774A (en) | 1981-01-12 | 1983-07-26 | National Semiconductor Corporation | Low power CMOS frequency divider |
| US4463424A (en) | 1981-02-19 | 1984-07-31 | International Business Machines Corporation | Method for dynamically allocating LRU/MRU managed memory among concurrent sequential processes |
| US4445051A (en) | 1981-06-26 | 1984-04-24 | Burroughs Corporation | Field effect current mode logic gate |
| US4433378A (en) | 1981-09-28 | 1984-02-21 | Western Digital | Chip topography for MOS packet network interface circuit |
| US4500954A (en) | 1981-10-15 | 1985-02-19 | International Business Machines Corporation | Cache bypass system with post-block transfer directory examinations for updating cache and/or maintaining bypass |
| US4449248A (en) | 1982-02-01 | 1984-05-15 | General Electric Company | Battery saving radio circuit and system |
| JPS5968072A (ja) | 1982-10-13 | 1984-04-17 | Sharp Corp | 機能変換用小形電子機器 |
| US4599526A (en) | 1983-05-13 | 1986-07-08 | At&T Bell Laboratories | Clocked latching circuit |
| US4590550A (en) | 1983-06-29 | 1986-05-20 | International Business Machines Corporation | Internally distributed monitoring system |
| US4519068A (en) | 1983-07-11 | 1985-05-21 | Motorola, Inc. | Method and apparatus for communicating variable length messages between a primary station and remote stations of a data communications system |
| JPS6047513A (ja) | 1983-08-26 | 1985-03-14 | Nec Corp | 周波数ずれ吸収回路 |
| JPS6052147A (ja) | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
| US4658250A (en) * | 1984-06-15 | 1987-04-14 | Nering Douglas G | Computer network operating method and apparatus for detecting and exploiting data collisions to merge read transactions |
| US4760571A (en) | 1984-07-25 | 1988-07-26 | Siegfried Schwarz | Ring network for communication between one chip processors |
| NZ212899A (en) | 1984-07-31 | 1987-10-30 | Phillips Pty Ltd N J | Piston operated adjustable volume dose injector for animals |
| US4737975A (en) | 1984-09-18 | 1988-04-12 | Metrofone, Inc. | Programmable system for interfacing a standard telephone set with a radio transceiver |
| FR2573211B1 (fr) | 1984-11-09 | 1986-12-12 | Labo Electronique Physique | Comparateur synchronise |
| US4680787A (en) | 1984-11-21 | 1987-07-14 | Motorola, Inc. | Portable radiotelephone vehicular converter and remote handset |
| GB8521159D0 (en) | 1985-08-23 | 1985-10-02 | Pa Consulting Services | Two-way radio communications system |
| EP0219049B1 (en) * | 1985-10-07 | 1992-09-02 | Nec Corporation | High-speed packet-switched communications system with end-to-end flow control and retransmission |
| GB2181907B (en) | 1985-10-18 | 1989-10-11 | Stc Plc | Phase rotation of signals |
| US4620180A (en) | 1985-10-21 | 1986-10-28 | Northern Telecom Limited | Serial-to-parallel converter for high-speed bit streams |
| US4721866A (en) | 1985-11-21 | 1988-01-26 | Digital Equipment Corporation | CMOS current switching circuit |
| US4817054A (en) | 1985-12-04 | 1989-03-28 | Advanced Micro Devices, Inc. | High speed RAM based data serializers |
| US4807282A (en) | 1985-12-30 | 1989-02-21 | International Business Machines Corp. | Programmable P/C compatible communications card |
| NL8600889A (nl) | 1986-04-09 | 1987-11-02 | Philips Nv | Inrichting voor het terugwinnen van kanaalklokinformatie bij synchrone informatietransmissie en een inrichting voor het terugwinnen van de informatie voorzien van een dergelijke inrichting. |
| JPH06105884B2 (ja) | 1986-05-06 | 1994-12-21 | 日本電気株式会社 | 無線電話システム |
| US4850009A (en) | 1986-05-12 | 1989-07-18 | Clinicom Incorporated | Portable handheld terminal including optical bar code reader and electromagnetic transceiver means for interactive wireless communication with a base communications station |
| US4763319A (en) | 1986-05-19 | 1988-08-09 | Bell Communications Research, Inc. | Multi-rate synchronous virtual circuit network for voice and data communications |
| US5239662A (en) | 1986-09-15 | 1993-08-24 | Norand Corporation | System including multiple device communications controller which coverts data received from two different customer transaction devices each using different communications protocols into a single communications protocol |
| US4717838A (en) | 1986-11-14 | 1988-01-05 | National Semiconductor Corporation | High input impedance, high gain CMOS strobed comparator |
| US4727309A (en) | 1987-01-22 | 1988-02-23 | Intel Corporation | Current difference current source |
| US4821034A (en) * | 1987-02-06 | 1989-04-11 | Ancor Communications, Inc. | Digital exchange switch element and network |
| KR910008738B1 (ko) | 1987-02-20 | 1991-10-19 | 닛본 덴기 가부시기가이샤 | 밧데리 절약 채널 스캔 기능을 갖고 있는 휴대용 무선 송수신기 |
| US4817115A (en) | 1987-02-27 | 1989-03-28 | Telxon Corporation | Encoding and decoding system for electronic data communication system |
| US4817082A (en) | 1987-03-09 | 1989-03-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Crosspoint switching system using control rings with fast token circulation |
| US4777657A (en) | 1987-04-01 | 1988-10-11 | Iss Engineering, Inc. | Computer controlled broadband receiver |
| US4791324A (en) | 1987-04-10 | 1988-12-13 | Motorola, Inc. | CMOS differential-amplifier sense amplifier |
| US4804954A (en) | 1987-04-30 | 1989-02-14 | Motorola, Inc. | Battery saving method for portable communications receivers |
| US4763105A (en) | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
| KR920001576B1 (ko) | 1987-09-09 | 1992-02-18 | 가부시끼가이샤 도시바 | 토큰패싱 버스 방식을 사용한 네트워크 시스템 |
| US5249302A (en) | 1987-10-09 | 1993-09-28 | Motorola, Inc. | Mixed-mode transceiver system |
| US5002057A (en) | 1987-12-28 | 1991-03-26 | G. L. Spaeth | Cover for prism of an applanation tonometer and method of application thereof |
| US4970406A (en) | 1987-12-30 | 1990-11-13 | Gazelle Microcircuits, Inc. | Resettable latch circuit |
| US5022057A (en) | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
| US4806796A (en) | 1988-03-28 | 1989-02-21 | Motorola, Inc. | Active load for emitter coupled logic gate |
| US4905231A (en) | 1988-05-03 | 1990-02-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multi-media virtual circuit |
| US5055660A (en) | 1988-06-16 | 1991-10-08 | Avicom International, Inc. | Portable transaction monitoring unit for transaction monitoring and security control systems |
| US4910713A (en) | 1988-06-27 | 1990-03-20 | Digital Euipment Corporation | High input impedance, strobed CMOS differential sense amplifier |
| JP2583578B2 (ja) | 1988-07-01 | 1997-02-19 | 三菱電機株式会社 | ポケット電話機 |
| US5117501A (en) | 1988-08-08 | 1992-05-26 | General Electric Company | Dynamic regrouping in a trunked radio communications system |
| US5087099A (en) | 1988-09-02 | 1992-02-11 | Stolar, Inc. | Long range multiple point wireless control and monitoring system |
| US4916441A (en) | 1988-09-19 | 1990-04-10 | Clinicom Incorporated | Portable handheld terminal |
| JP2805767B2 (ja) | 1988-09-26 | 1998-09-30 | 日本電気株式会社 | 無線送受信機 |
| US4894792A (en) | 1988-09-30 | 1990-01-16 | Tandy Corporation | Portable computer with removable and replaceable add-on modules |
| US4968986A (en) | 1988-10-06 | 1990-11-06 | Ideas, Inc. | Wide bandwidth analog-to-digital converter and method |
| US5008879B1 (en) | 1988-11-14 | 2000-05-30 | Datapoint Corp | Lan with interoperative multiple operational capabilities |
| US4995099A (en) | 1988-12-01 | 1991-02-19 | Motorola, Inc. | Power conservation method and apparatus for a portion of a predetermined signal |
| US5025486A (en) | 1988-12-09 | 1991-06-18 | Dallas Semiconductor Corporation | Wireless communication system with parallel polling |
| GB2226475A (en) | 1988-12-23 | 1990-06-27 | Philips Electronic Associated | Power economising in multiple user radio systems |
| NL8900095A (nl) | 1989-01-17 | 1990-08-16 | Philips Nv | Transistorschakeling. |
| US5150361A (en) | 1989-01-23 | 1992-09-22 | Motorola, Inc. | Energy saving protocol for a TDM radio |
| US5128938A (en) | 1989-03-03 | 1992-07-07 | Motorola, Inc. | Energy saving protocol for a communication system |
| US6014705A (en) | 1991-10-01 | 2000-01-11 | Intermec Ip Corp. | Modular portable data processing terminal having a higher layer and lower layer partitioned communication protocol stack for use in a radio frequency communications network |
| US5680633A (en) | 1990-01-18 | 1997-10-21 | Norand Corporation | Modular, portable data processing terminal for use in a radio frequency communication network |
| US5428636A (en) | 1993-05-03 | 1995-06-27 | Norand Corporation | Radio frequency local area network |
| US5247656A (en) | 1989-06-01 | 1993-09-21 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for controlling a clock signal |
| US5029183A (en) | 1989-06-29 | 1991-07-02 | Symbol Technologies, Inc. | Packet data communication network |
| GB2234371A (en) | 1989-07-07 | 1991-01-30 | Inmos Ltd | Clock generation |
| US4969206A (en) | 1989-07-18 | 1990-11-06 | Phyle Industries Limited | Portable data collection device with RF transmission |
| GB2234872B (en) | 1989-08-03 | 1994-04-06 | Plessey Co Plc | High speed CMOS differential interface circuits |
| US4964121A (en) | 1989-08-30 | 1990-10-16 | Motorola, Inc. | Battery saver for a TDM system |
| DE3929351C1 (ja) | 1989-09-04 | 1990-10-11 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
| US5163131A (en) | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
| US5121408A (en) | 1989-10-16 | 1992-06-09 | Hughes Aircraft Company | Synchronization for entry to a network in a frequency hopping communication system |
| JP2508298B2 (ja) | 1989-10-18 | 1996-06-19 | 日本電気株式会社 | ディジタル信号受信方式及び受信装置 |
| AU6721890A (en) | 1989-11-03 | 1991-05-31 | Microcom Systems, Inc. | Method and apparatus for effecting efficient transmission of data |
| EP0500794A4 (en) | 1989-11-22 | 1993-02-03 | David C. Russell | Computer control system |
| US5153878A (en) | 1989-12-11 | 1992-10-06 | Motorola Inc. | Radio data communications system with diverse signaling capability |
| US5055659A (en) | 1990-02-06 | 1991-10-08 | Amtech Technology Corp. | High speed system for reading and writing data from and into remote tags |
| JPH0810995Y2 (ja) | 1990-02-08 | 1996-03-29 | 沖電気工業株式会社 | 自動車電話機用アダプタ |
| EP0447038B1 (en) | 1990-02-14 | 1997-05-28 | Fujitsu Limited | A system for establishing a communication path in a closely coupled computer system |
| ATE126617T1 (de) | 1990-03-03 | 1995-09-15 | Cedardell Ltd | Kommunikationsanlage. |
| US5084669A (en) | 1990-03-08 | 1992-01-28 | Telefonaktiebolaget L M Ericsson | Direct phase digitization |
| GB2241851A (en) | 1990-03-09 | 1991-09-11 | Philips Electronic Associated | Optimising transmitter power in a communications system |
| US5085927A (en) | 1990-04-10 | 1992-02-04 | Paragon Films, Inc. | Stretch film cling enhancement by addition of elastomers |
| US5041740A (en) | 1990-04-30 | 1991-08-20 | Motorola, Inc. | Parallel clocked latch |
| JPH0414314A (ja) | 1990-05-08 | 1992-01-20 | Toshiba Corp | ソース電極結合形論理回路 |
| US5179666A (en) | 1990-06-07 | 1993-01-12 | Unisys Corporation | Block oriented peripheral device interface |
| US5115151A (en) | 1990-06-08 | 1992-05-19 | Western Digital Corporation | Triple comparator circuit |
| US5363121A (en) | 1990-06-29 | 1994-11-08 | International Business Machines Corporation | Multiple protocol communication interface for distributed transaction processing |
| US5079452A (en) | 1990-06-29 | 1992-01-07 | Digital Equipment Corporation | High speed ECL latch with clock enable |
| EP0719011A3 (en) * | 1990-06-29 | 1997-01-08 | Digital Equipment Corp | Frame extractor mechanism in a token ring network |
| US5253248A (en) | 1990-07-03 | 1993-10-12 | At&T Bell Laboratories | Congestion control for connectionless traffic in data networks via alternate routing |
| FR2664765B1 (fr) | 1990-07-11 | 2003-05-16 | Bull Sa | Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant. |
| US5584048A (en) | 1990-08-17 | 1996-12-10 | Motorola, Inc. | Beacon based packet radio standby energy saver |
| US5119502A (en) | 1990-08-30 | 1992-06-02 | Telefonaktiebolaget L M Ericsson | Periodic system ordered rescan in a cellular communication system |
| DE9013889U1 (de) | 1990-10-05 | 1991-01-24 | Krauleidies, Horst, Dipl.-Ing., 2000 Hamburg | Vorrichtung zum Erfassen und Melden von Flüssigkeiten |
| JP2646831B2 (ja) | 1990-10-25 | 1997-08-27 | 日本電気株式会社 | 選択呼出受信機 |
| US5181200A (en) | 1990-10-29 | 1993-01-19 | International Business Machines Corporation | Handoff method and apparatus for mobile wireless workstation |
| EP0483439B1 (en) | 1990-10-30 | 1995-06-28 | International Business Machines Corporation | Self-training adaptive equalization method and apparatus |
| US5265270A (en) | 1990-10-31 | 1993-11-23 | Motorola, Inc. | Method and apparatus for providing power conservation in a communication system |
| US5179721A (en) | 1990-11-05 | 1993-01-12 | Motorola Inc. | Method for inter operation of a cellular communication system and a trunking communication system |
| JPH06502973A (ja) | 1990-11-26 | 1994-03-31 | モトローラ・インコーポレイテッド | 通信システムにおけるページング方法および装置 |
| JP2570492B2 (ja) | 1990-11-28 | 1997-01-08 | 日本電気株式会社 | 半導体回路 |
| US5230084A (en) | 1990-12-06 | 1993-07-20 | Motorola, Inc. | Selective call receiver having extended battery saving capability |
| US5216671A (en) | 1990-12-13 | 1993-06-01 | Rca Licensing Corporation | High speed bit serial systems |
| US5945585A (en) | 1990-12-20 | 1999-08-31 | E. I. Du Pont De Nemours And Company | Specific for palmitoyl, stearoyl and oleoyl-alp thioesters nucleic acid fragments encoding acyl-acp thiosesterase enzymes and the use of these fragments in altering plant oil composition |
| JP3130593B2 (ja) * | 1991-01-08 | 2001-01-31 | 株式会社リコー | 原稿読取り装置 |
| JP2530060B2 (ja) | 1991-01-17 | 1996-09-04 | 株式会社東芝 | 通信制御装置 |
| US5329192A (en) | 1991-01-17 | 1994-07-12 | Industrial Technology Research Institute | High speed CMOS current switching circuit |
| US5297144A (en) | 1991-01-22 | 1994-03-22 | Spectrix Corporation | Reservation-based polling protocol for a wireless data communications network |
| US5265238A (en) | 1991-01-25 | 1993-11-23 | International Business Machines Corporation | Automatic device configuration for dockable portable computers |
| US5081402A (en) | 1991-02-22 | 1992-01-14 | Comfortex Corporation | Low power consumption wireless data transmission and control system |
| US5134347A (en) | 1991-02-22 | 1992-07-28 | Comfortex Corporation | Low power consumption wireless data transmission and control system |
| US5152006A (en) | 1991-02-25 | 1992-09-29 | Motorola, Inc. | Receiver controller method and apparatus |
| US5148061A (en) | 1991-02-27 | 1992-09-15 | Motorola, Inc. | ECL to CMOS translation and latch logic circuit |
| EP0503207B1 (en) | 1991-03-13 | 1997-06-18 | International Business Machines Corporation | Adaptation device and method for efficient interconnection of data processing devices and networks |
| US5162666A (en) | 1991-03-15 | 1992-11-10 | Tran Dzung J | Transmission gate series multiplexer |
| CA2040234C (en) | 1991-04-11 | 2000-01-04 | Steven Messenger | Wireless coupling of devices to wired network |
| US5249220A (en) | 1991-04-18 | 1993-09-28 | Rts Electronics, Inc. | Handheld facsimile and alphanumeric message transceiver operating over telephone or wireless networks |
| JP2930257B2 (ja) | 1991-04-22 | 1999-08-03 | 株式会社東芝 | 携帯可能電子装置 |
| US5149992A (en) | 1991-04-30 | 1992-09-22 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | MOS folded source-coupled logic |
| US5162674A (en) | 1991-05-10 | 1992-11-10 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Current-steering CMOS logic family |
| US5940771A (en) | 1991-05-13 | 1999-08-17 | Norand Corporation | Network supporting roaming, sleeping terminals |
| DE69232943T2 (de) | 1991-05-13 | 2003-08-28 | Xircom Wireless, Inc. | Sender/empfänger mit zwei betriebsarten |
| US5394436A (en) | 1991-10-01 | 1995-02-28 | Norand Corporation | Radio frequency local area network |
| US5121121A (en) | 1991-05-15 | 1992-06-09 | United Technologies Corporation | Fast A/D converter |
| US5202901A (en) | 1991-05-21 | 1993-04-13 | General Electric Company | Digital discriminator for pulse shaped π/4 shifted differentially encoded quadrature phase shift keying |
| JPH04352523A (ja) | 1991-05-30 | 1992-12-07 | Oki Electric Ind Co Ltd | データ伝送復調器 |
| US5245611A (en) | 1991-05-31 | 1993-09-14 | Motorola, Inc. | Method and apparatus for providing carrier frequency offset compensation in a tdma communication system |
| US5123029A (en) | 1991-06-21 | 1992-06-16 | International Business Machines Corporation | Broadcast-initiated bipartite frame multi-access protocol |
| US5440752A (en) * | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
| GB9114808D0 (en) | 1991-07-09 | 1991-08-28 | Philips Electronic Associated | Information transmission system |
| US5239299A (en) | 1991-08-06 | 1993-08-24 | Trw Inc. | Digital equalization of time interleaved analog to digital converters |
| US5293639A (en) | 1991-08-09 | 1994-03-08 | Motorola, Inc. | Reduction of power consumption in a portable communication unit |
| US5241542A (en) | 1991-08-23 | 1993-08-31 | International Business Machines Corporation | Battery efficient operation of scheduled access protocol |
| US5361397A (en) | 1991-08-26 | 1994-11-01 | Motorola, Inc. | Communication device and system capable of automatic programmable energizing |
| US5216295A (en) | 1991-08-30 | 1993-06-01 | General Instrument Corp. | Current mode logic circuits employing IGFETS |
| US5392023A (en) | 1991-09-06 | 1995-02-21 | Motorola, Inc. | Data communication system with automatic power control |
| US5390206A (en) | 1991-10-01 | 1995-02-14 | American Standard Inc. | Wireless communication system for air distribution system |
| US5274666A (en) | 1991-10-16 | 1993-12-28 | Telephonics Corporation | Wireless communication system |
| US5396224A (en) | 1991-11-22 | 1995-03-07 | Hewlett-Packard Company | Telemetered patient location system and method |
| GB2261798B (en) | 1991-11-23 | 1995-09-06 | Dowty Communications Ltd | Packet switching networks |
| US5861881A (en) | 1991-11-25 | 1999-01-19 | Actv, Inc. | Interactive computer system for providing an interactive presentation with personalized video, audio and graphics responses for multiple viewers |
| JP2571655B2 (ja) | 1991-11-27 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロトコル変換機構、交換ネットワーク及びコンピュータ・システム |
| US5440560A (en) | 1991-12-24 | 1995-08-08 | Rypinski; Chandos A. | Sleep mode and contention resolution within a common channel medium access method |
| EP0548551A1 (en) | 1991-12-26 | 1993-06-30 | Nec Corporation | Logic circuit having high speed low power consumption characteristic |
| US5196805A (en) | 1992-01-31 | 1993-03-23 | Motorola, Inc. | Distributed differential amplifier arrangement |
| SE500357C2 (sv) | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
| US5301196A (en) | 1992-03-16 | 1994-04-05 | International Business Machines Corporation | Half-speed clock recovery and demultiplexer circuit |
| US5754792A (en) | 1992-03-19 | 1998-05-19 | Hitachi, Ltd. | Switch circuit comprised of logically split switches for parallel transfer of messages and a parallel processor system using the same |
| US5304869A (en) | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
| DE69330981T2 (de) | 1992-04-20 | 2002-06-27 | 3Com Corp., Santa Clara | Vorrichtung zur Netzmittelerweiterung auf entfernte Netzwerke |
| US5744366A (en) | 1992-05-01 | 1998-04-28 | Trustees Of The University Of Pennsylvania | Mesoscale devices and methods for analysis of motile cells |
| US5214317A (en) | 1992-05-04 | 1993-05-25 | National Semiconductor Corporation | CMOS to ECL translator with incorporated latch |
| JPH0637797A (ja) | 1992-05-20 | 1994-02-10 | Xerox Corp | パケット交換網の予約リング機構 |
| US5485490A (en) | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
| US5313501A (en) | 1992-06-15 | 1994-05-17 | Digital Equipment Corporation | Method and apparatus for deskewing digital data |
| US5276681A (en) * | 1992-06-25 | 1994-01-04 | Starlight Networks | Process for fair and prioritized access to limited output buffers in a multi-port switch |
| ATE173877T1 (de) | 1992-06-29 | 1998-12-15 | Elonex Technologies Inc | Modular tragbarer rechner |
| SE515076C2 (sv) | 1992-07-01 | 2001-06-05 | Ericsson Telefon Ab L M | Multiplexor-/demultiplexorkrets |
| US5974508A (en) | 1992-07-31 | 1999-10-26 | Fujitsu Limited | Cache memory system and method for automatically locking cache entries to prevent selected memory items from being replaced |
| US5298810A (en) | 1992-09-11 | 1994-03-29 | Cypress Semiconductor Corporation | BiCMOS CMOS/ECL data multiplexer |
| DE59205707D1 (de) | 1992-09-18 | 1996-04-18 | Siemens Ag | Integrierte Pufferschaltung |
| US5579487A (en) | 1992-10-02 | 1996-11-26 | Teletransaction, Inc. | Portable work slate computer with multiple docking positions for interchangeably receiving removable modules |
| EP0590818A3 (en) | 1992-10-02 | 1994-05-11 | Nat Semiconductor Corp | Ecl-to-bicmos/cmos translator |
| US5519707A (en) | 1992-10-13 | 1996-05-21 | Synoptics Communications, Inc. | Multiplexing of communications services on a virtual service path in an ATM network or the like |
| US5432932A (en) | 1992-10-23 | 1995-07-11 | International Business Machines Corporation | System and method for dynamically controlling remote processes from a performance monitor |
| US5289055A (en) | 1992-11-17 | 1994-02-22 | At&T Bell Laboratories | Digital ECL bipolar logic gates suitable for low-voltage operation |
| JPH06162782A (ja) | 1992-11-17 | 1994-06-10 | Hitachi Ltd | 半導体集積回路装置 |
| US5426637A (en) | 1992-12-14 | 1995-06-20 | International Business Machines Corporation | Methods and apparatus for interconnecting local area networks with wide area backbone networks |
| US5379291A (en) | 1992-12-29 | 1995-01-03 | International Business Machines Corporation | Apparatus for fiber distributed data interface dynamic station bypass via skipping and hopping |
| US5619650A (en) | 1992-12-31 | 1997-04-08 | International Business Machines Corporation | Network processor for transforming a message transported from an I/O channel to a network by adding a message identifier and then converting the message |
| US5422917A (en) | 1993-01-04 | 1995-06-06 | Novatel Communications Ltd. | Frequency offset estimation using the phase rotation of channel estimates |
| US5355035A (en) | 1993-01-08 | 1994-10-11 | Vora Madhukar B | High speed BICMOS switches and multiplexers |
| US5343094A (en) | 1993-01-13 | 1994-08-30 | National Semiconductor Corporation | Low noise logic amplifier with nondifferential to differential conversion |
| US5373149A (en) | 1993-02-01 | 1994-12-13 | At&T Bell Laboratories | Folding electronic card assembly |
| US5406643A (en) | 1993-02-11 | 1995-04-11 | Motorola, Inc. | Method and apparatus for selecting between a plurality of communication paths |
| AU690099B2 (en) | 1993-03-04 | 1998-04-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Modular radio communications system |
| US5392044A (en) | 1993-03-08 | 1995-02-21 | Motorola, Inc. | Method and apparatus for digitizing a wide frequency bandwidth signal |
| WO1994022220A1 (en) | 1993-03-24 | 1994-09-29 | Apple Computer, Inc. | Differential- to single-ended cmos converter |
| JPH06284159A (ja) | 1993-03-29 | 1994-10-07 | Toshiba Corp | ディジタル復調器 |
| US5630061A (en) | 1993-04-19 | 1997-05-13 | International Business Machines Corporation | System for enabling first computer to communicate over switched network with second computer located within LAN by using media access control driver in different modes |
| US5796727A (en) | 1993-04-30 | 1998-08-18 | International Business Machines Corporation | Wide-area wireless lan access |
| US5444763A (en) | 1993-06-17 | 1995-08-22 | Research In Motion Limited | Translation and connection device for radio frequency point of sale transaction systems |
| US5394402A (en) | 1993-06-17 | 1995-02-28 | Ascom Timeplex Trading Ag | Hub for segmented virtual local area network with shared media access |
| US5459412A (en) | 1993-07-01 | 1995-10-17 | National Semiconductor Corporation | BiCMOS circuit for translation of ECL logic levels to MOS logic levels |
| US5598437A (en) | 1993-07-16 | 1997-01-28 | Litton Systems, Inc. | Multichannel frequency and phase variable radio frequency simulator |
| JP3143277B2 (ja) | 1993-07-21 | 2001-03-07 | 株式会社日立製作所 | 差動型ｍｏｓ伝送回路 |
| US5418837A (en) | 1993-07-30 | 1995-05-23 | Ericsson-Ge Mobile Communications Inc. | Method and apparatus for upgrading cellular mobile telephones |
| US5406615A (en) | 1993-08-04 | 1995-04-11 | At&T Corp. | Multi-band wireless radiotelephone operative in a plurality of air interface of differing wireless communications systems |
| US5473607A (en) | 1993-08-09 | 1995-12-05 | Grand Junction Networks, Inc. | Packet filtering for data networks |
| US5377182A (en) | 1993-08-18 | 1994-12-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Non-blocking crossbar permutation engine with constant routing latency |
| US5450085A (en) | 1993-08-31 | 1995-09-12 | Advanced Micro Devices, Inc. | Method and apparatus for high speed analog to digital conversion using multiplexed flash sections |
| FI97517C (fi) | 1993-09-06 | 1996-12-27 | Nokia Mobile Phones Ltd | Pakettidatan siirto digitaalisessa solukkoverkossa |
| US5548238A (en) | 1993-10-01 | 1996-08-20 | Cirrus Logic Inc. | Low power high speed CMOS current switching circuit |
| JP2637918B2 (ja) | 1993-10-15 | 1997-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | カスケード・スイッチの競合解消方法及びその装置 |
| US5887187A (en) | 1993-10-20 | 1999-03-23 | Lsi Logic Corporation | Single chip network adapter apparatus |
| US5469076A (en) | 1993-10-20 | 1995-11-21 | Hewlett-Packard Corporation | Static current testing apparatus and method for current steering logic (CSL) |
| US5640399A (en) | 1993-10-20 | 1997-06-17 | Lsi Logic Corporation | Single chip network router |
| US5914955A (en) | 1993-10-20 | 1999-06-22 | Lsi Logic Corporation | Switched network hub on a chip |
| US5802287A (en) | 1993-10-20 | 1998-09-01 | Lsi Logic Corporation | Single chip universal protocol multi-function ATM network interface |
| US5668809A (en) | 1993-10-20 | 1997-09-16 | Lsi Logic Corporation | Single chip network hub with dynamic window filter |
| US5544222A (en) | 1993-11-12 | 1996-08-06 | Pacific Communication Sciences, Inc. | Cellular digtial packet data mobile data base station |
| US6380775B1 (en) | 1993-11-30 | 2002-04-30 | Analog Devices, Inc. | Multiplexed distribution system for CMOS signals |
| JP3337795B2 (ja) | 1993-12-10 | 2002-10-21 | 富士通株式会社 | 中継装置 |
| US5510748A (en) | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
| JPH07212421A (ja) | 1994-01-19 | 1995-08-11 | Toshiba Corp | Ａｆｃ回路 |
| US5437329A (en) | 1994-01-25 | 1995-08-01 | Baker Hughes Incorporated | Method and apparatus for activation of furnace slag base cement |
| US5805927A (en) | 1994-01-28 | 1998-09-08 | Apple Computer, Inc. | Direct memory access channel architecture and method for reception of network information |
| US5554945A (en) | 1994-02-15 | 1996-09-10 | Rambus, Inc. | Voltage controlled phase shifter with unlimited range |
| JP3754070B2 (ja) | 1994-02-15 | 2006-03-08 | ラムバス・インコーポレーテッド | 遅延ロック・ループ |
| JPH07302938A (ja) | 1994-04-28 | 1995-11-14 | Sony Corp | 圧電セラミックトランス及びその製造方法 |
| US5420529A (en) | 1994-05-19 | 1995-05-30 | Northern Telecom Limited | Current steering switch and hybrid BiCMOS multiplexer with CMOS commutation signal and CML/ECL data signals |
| EP0683457A1 (en) | 1994-05-20 | 1995-11-22 | Advanced Micro Devices, Inc. | A computer system including a snoop control circuit |
| KR970002949B1 (ko) | 1994-05-25 | 1997-03-13 | 삼성전자 주식회사 | 디지탈 통신시스템의 클럭발생방법 및 그 회로 |
| CA2124745C (en) | 1994-05-31 | 2001-11-20 | Pmc-Sierra Ltd. | High-speed cmos pseudo-ecl output driver |
| US5714904A (en) | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
| US5465060A (en) | 1994-06-10 | 1995-11-07 | International Business Machines Corporation | Fast edge triggered self-resetting CMOS receiver with parallel L1/L2 (Master/Slave) latch |
| JP2713167B2 (ja) | 1994-06-14 | 1998-02-16 | 日本電気株式会社 | 比較器 |
| US5617421A (en) | 1994-06-17 | 1997-04-01 | Cisco Systems, Inc. | Extended domain computer network using standard links |
| US5600267A (en) | 1994-06-24 | 1997-02-04 | Cypress Semiconductor Corporation | Apparatus for a programmable CML to CMOS translator for power/speed adjustment |
| IT1271667B (it) | 1994-07-14 | 1997-06-04 | Italtel Spa | Metodo ed apparecchiatura per la gestione in tempo reale delle risorse in una rete privata virturale in tecnica atm |
| US5757857A (en) | 1994-07-21 | 1998-05-26 | The Regents Of The University Of California | High speed self-adjusting clock recovery circuit with frequency detection |
| US5552489A (en) | 1994-07-22 | 1996-09-03 | Exxon Chemical Patents Inc. | Tackifiers and a process to obtain tackifiers |
| FR2723282B1 (fr) | 1994-07-29 | 1996-09-13 | Alcatel Telspace | Procede d'entrelacement et de desentrelacement de trames sdh et systeme correspondant |
| FR2723494B1 (fr) | 1994-08-04 | 1996-09-06 | Bull Sa | Procede d'echantillonnage d'un signal numerique en serie |
| US5488319A (en) | 1994-08-18 | 1996-01-30 | International Business Machines Corporation | Latch interface for self-reset logic |
| JP2630272B2 (ja) | 1994-08-25 | 1997-07-16 | 日本電気株式会社 | 半導体集積回路 |
| US5583859A (en) | 1994-08-30 | 1996-12-10 | Bell Communications Research, Inc. | Data labeling technique for high performance protocol processing |
| US5521530A (en) | 1994-08-31 | 1996-05-28 | Oki Semiconductor America, Inc. | Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages |
| JP2600619B2 (ja) | 1994-09-28 | 1997-04-16 | 日本電気株式会社 | 電流モード論理回路 |
| US5566177A (en) | 1994-10-09 | 1996-10-15 | International Business Machines Corporation | Priority-based arbitrator on a token-based communication medium |
| FR2725573B1 (fr) | 1994-10-11 | 1996-11-15 | Thomson Csf | Procede et dispositif pour le controle de congestion des echanges sporadiques de paquets de donnees dans un reseau de transmission numerique |
| US5598541A (en) | 1994-10-24 | 1997-01-28 | Lsi Logic Corporation | Node loop port communication interface super core for fibre channel |
| FR2726141B1 (fr) | 1994-10-25 | 1997-01-03 | Alcatel Mobile Comm France | Correction d'un decalage de frequence |
| US5528584A (en) | 1994-10-27 | 1996-06-18 | Hewlett-Packard Company | High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch |
| US5519695A (en) | 1994-10-27 | 1996-05-21 | Hewlett-Packard Company | Switch element for fiber channel networks |
| US5502719A (en) * | 1994-10-27 | 1996-03-26 | Hewlett-Packard Company | Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch |
| JP3519143B2 (ja) | 1994-11-17 | 2004-04-12 | 三菱電機株式会社 | 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路 |
| US5561655A (en) | 1994-12-02 | 1996-10-01 | Eastman Kodak Company | Apparatus and method for differential tracking in a magneto-optic data storage system using mark edge detection |
| US5619497A (en) * | 1994-12-22 | 1997-04-08 | Emc Corporation | Method and apparatus for reordering frames |
| JP3234732B2 (ja) | 1995-01-09 | 2001-12-04 | 株式会社東芝 | レベル変換回路 |
| US5857075A (en) | 1995-01-11 | 1999-01-05 | Sony Corporation | Method and integrated circuit for high-bandwidth network server interfacing to a local area network |
| US5525914A (en) | 1995-01-23 | 1996-06-11 | International Business Machines Corporation | CMOS driver circuit |
| JP2728013B2 (ja) | 1995-03-10 | 1998-03-18 | 日本電気株式会社 | ＢｉＣＭＯＳ論理ゲート回路 |
| US5566171A (en) | 1995-03-15 | 1996-10-15 | Finisar Corporation | Multi-mode high speed network switch for node-to-node communication |
| US5546433A (en) | 1995-03-21 | 1996-08-13 | National Semiconductor Corporation | Digital phase lock loop having frequency offset cancellation circuitry |
| US5574724A (en) | 1995-05-26 | 1996-11-12 | Lucent Technologies Inc. | Adjustment of call bandwidth during a communication call |
| US5675583A (en) | 1995-05-26 | 1997-10-07 | Lucent Technologies Inc. | Variable communication bandwidth for conference call initiation |
| US5548231A (en) | 1995-06-02 | 1996-08-20 | Translogic Technology, Inc. | Serial differential pass gate logic design |
| US5603051A (en) | 1995-06-06 | 1997-02-11 | Hewlett-Packard Company | Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus |
| US5570356A (en) | 1995-06-07 | 1996-10-29 | International Business Machines Corporation | High bandwidth communications system having multiple serial links |
| JPH08335860A (ja) | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 差動ラッチ回路 |
| US5798658A (en) | 1995-06-15 | 1998-08-25 | Werking; Paul M. | Source-coupled logic with reference controlled inputs |
| US5906235A (en) | 1995-06-16 | 1999-05-25 | Thomas Robert Anthony | Pressurized squeeze casting apparatus and method and low pressure furnace for use therewith |
| US5565794A (en) | 1995-06-23 | 1996-10-15 | Advanced Micro Devices, Inc. | Voltage range tolerant CMOS output buffer with reduced input capacitance |
| US5768268A (en) | 1995-07-19 | 1998-06-16 | Watkins Johnson Company | Wideband base station architecture for digital cellular communications system |
| GB9515842D0 (en) | 1995-08-02 | 1995-10-04 | British Tech Group Int | Frequency detection |
| US5748612A (en) | 1995-08-10 | 1998-05-05 | Mcdata Corporation | Method and apparatus for implementing virtual circuits in a fibre channel system |
| US5714906A (en) | 1995-08-14 | 1998-02-03 | Motamed; Ali | Constant transductance input stage and integrated circuit implementations thereof |
| US5887146A (en) | 1995-08-14 | 1999-03-23 | Data General Corporation | Symmetric multiprocessing computer with non-uniform memory access architecture |
| US5717871A (en) * | 1995-08-17 | 1998-02-10 | I-Cube, Inc. | Crossbar switch with input/output buffers having multiplexed control inputs |
| JPH0993118A (ja) | 1995-09-22 | 1997-04-04 | Kawasaki Steel Corp | パストランジスタ論理回路 |
| KR0179842B1 (ko) | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
| US5826027A (en) | 1995-10-11 | 1998-10-20 | Citrix Systems, Inc. | Method for supporting an extensible and dynamically bindable protocol stack in a distrubited process system |
| WO1997014431A1 (en) | 1995-10-20 | 1997-04-24 | Collagen Corporation | Production of recombinant procollagen in yeast |
| US5760984A (en) | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
| US5828475A (en) * | 1995-10-25 | 1998-10-27 | Mcdata Corporation | Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch using a bypass bus and buffer |
| US5610745A (en) * | 1995-10-26 | 1997-03-11 | Hewlett-Packard Co. | Method and apparatus for tracking buffer availability |
| US5831985A (en) * | 1995-11-09 | 1998-11-03 | Emc Corporation | Method and apparatus for controlling concurrent data transmission from multiple sources in a channel communication system |
| JP3149759B2 (ja) | 1995-11-17 | 2001-03-26 | 日本電気株式会社 | ラッチ回路 |
| US5892932A (en) | 1995-11-21 | 1999-04-06 | Fore Systems, Inc. | Reprogrammable switching apparatus and method |
| US5892982A (en) | 1995-11-29 | 1999-04-06 | Matsushita Electric Industrial Co., Ltd. | External expansion bus interface circuit for connecting a micro control unit, and a digital recording and reproducing apparatus incorporating said interface circuit |
| US5684805A (en) | 1995-11-30 | 1997-11-04 | Brown; Anthony Kevin Dale | Microwave multiphase detector |
| US6175870B1 (en) * | 1995-11-30 | 2001-01-16 | Lucent Technologies Inc. | Method of admission control and routing of virtual circuits |
| JPH09153593A (ja) | 1995-11-30 | 1997-06-10 | Nec Corp | ＢｉＭＯＳ論理回路 |
| US5754549A (en) * | 1995-12-05 | 1998-05-19 | International Business Machines Corporation | Inexpensive two-way communications switch |
| JP2978752B2 (ja) | 1995-12-13 | 1999-11-15 | 日本電気株式会社 | Ａｔｍ無音圧縮方式 |
| US5909127A (en) | 1995-12-22 | 1999-06-01 | International Business Machines Corporation | Circuits with dynamically biased active loads |
| US5777987A (en) | 1995-12-29 | 1998-07-07 | Symbios, Inc. | Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver |
| US5640356A (en) | 1995-12-29 | 1997-06-17 | Cypress Semiconductor Corp. | Two-stage differential sense amplifier with positive feedback in the first and second stages |
| US5793225A (en) | 1996-01-02 | 1998-08-11 | Pmc-Sierra, Inc. | CMOS SONET/ATM receiver suitable for use with pseudo ECL and TTL signaling environments |
| US5748020A (en) | 1996-02-02 | 1998-05-05 | Lsi Logic Corporation | High speed capture latch |
| JPH09236070A (ja) * | 1996-02-29 | 1997-09-09 | Denso Corp | スタータ |
| US6373846B1 (en) | 1996-03-07 | 2002-04-16 | Lsi Logic Corporation | Single chip networking device with enhanced memory access co-processor |
| US5724361A (en) | 1996-03-12 | 1998-03-03 | Lsi Logic Corporation | High performance n:1 multiplexer with overlap control of multi-phase clocks |
| US5821908A (en) | 1996-03-22 | 1998-10-13 | Ball Aerospace And Technologies Corp. | Spherical lens antenna having an electronically steerable beam |
| US5689644A (en) * | 1996-03-25 | 1997-11-18 | I-Cube, Inc. | Network switch with arbitration sytem |
| JP3047808B2 (ja) | 1996-03-28 | 2000-06-05 | 日本電気株式会社 | フリップフロップ回路 |
| US5742604A (en) | 1996-03-28 | 1998-04-21 | Cisco Systems, Inc. | Interswitch link mechanism for connecting high-performance network switches |
| GB2311880A (en) | 1996-04-03 | 1997-10-08 | Advanced Risc Mach Ltd | Partitioned cache memory |
| US5815041A (en) | 1996-04-12 | 1998-09-29 | Silicon Image, Inc. | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure |
| US5828653A (en) | 1996-04-26 | 1998-10-27 | Cascade Communications Corp. | Quality of service priority subclasses |
| US5802258A (en) | 1996-05-03 | 1998-09-01 | International Business Machines Corporation | Loosely coupled system environment designed to handle a non-disruptive host connection switch after detection of an error condition or during a host outage or failure |
| US5748631A (en) | 1996-05-09 | 1998-05-05 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with multiple cell source multiplexing |
| US5821809A (en) | 1996-05-23 | 1998-10-13 | International Business Machines Corporation | CMOS high-speed differential to single-ended converter circuit |
| US5767699A (en) | 1996-05-28 | 1998-06-16 | Sun Microsystems, Inc. | Fully complementary differential output driver for high speed digital communications |
| US5859881A (en) | 1996-06-07 | 1999-01-12 | International Business Machines Corporation | Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources |
| US5778414A (en) | 1996-06-13 | 1998-07-07 | Racal-Datacom, Inc. | Performance enhancing memory interleaver for data frame processing |
| JP3230655B2 (ja) | 1996-06-17 | 2001-11-19 | 日本電気株式会社 | ダイナミック型ラッチ回路およびフリップフロップ回路 |
| US5680038A (en) | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
| US5783953A (en) | 1996-07-01 | 1998-07-21 | Sun Microsystems, Inc. | CMOS current controlled delay element using cascoded complementary differential amplifiers with replicated bias clamp |
| US5893150A (en) | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | Efficient allocation of cache memory space in a computer system |
| US5802576A (en) | 1996-07-01 | 1998-09-01 | Sun Microsystems, Inc. | Speculative cache snoop during DMA line update |
| US5859548A (en) | 1996-07-24 | 1999-01-12 | Lg Semicon Co., Ltd. | Charge recycling differential logic (CRDL) circuit and devices using the same |
| EP0821505A1 (en) | 1996-07-25 | 1998-01-28 | Hewlett-Packard Company | Apparatus providing connectivity between devices attached to different interfaces of the apparatus |
| US5893153A (en) | 1996-08-02 | 1999-04-06 | Sun Microsystems, Inc. | Method and apparatus for preventing a race condition and maintaining cache coherency in a processor with integrated cache memory and input/output control |
| US5886541A (en) | 1996-08-05 | 1999-03-23 | Fujitsu Limited | Combined logic gate and latch |
| US5848251A (en) * | 1996-08-06 | 1998-12-08 | Compaq Computer Corporation | Secondary channel for command information for fibre channel system interface bus |
| US5991817A (en) | 1996-09-06 | 1999-11-23 | Cisco Systems, Inc. | Apparatus and method for a network router |
| US5751715A (en) | 1996-08-08 | 1998-05-12 | Gadzoox Microsystems, Inc. | Accelerator fiber channel hub and protocol |
| US5903176A (en) | 1996-09-04 | 1999-05-11 | Litton Systems, Inc. | Clock circuit for generating a high resolution output from a low resolution clock |
| US5805089A (en) | 1996-09-05 | 1998-09-08 | Lsi Logic Corporation | Time-division data multiplexer with feedback for clock cross-over adjustment |
| US5894481A (en) | 1996-09-11 | 1999-04-13 | Mcdata Corporation | Fiber channel switch employing distributed queuing |
| US5862355A (en) | 1996-09-12 | 1999-01-19 | Telxon Corporation | Method and apparatus for overriding bus prioritization scheme |
| US6209020B1 (en) | 1996-09-20 | 2001-03-27 | Nortel Networks Limited | Distributed pipeline memory architecture for a computer system with even and odd pids |
| JP3015747B2 (ja) | 1996-10-29 | 2000-03-06 | 株式会社ミツトヨ | エンコーダの内挿回路 |
| JPH10143613A (ja) | 1996-10-30 | 1998-05-29 | Hewlett Packard Co <Hp> | パタン認識方法 |
| US6697931B1 (en) | 1996-10-31 | 2004-02-24 | Stmicroelectronics Limited | System and method for communicating information to and from a single chip computer system through an external communication port with translation circuitry |
| US6202125B1 (en) | 1996-11-25 | 2001-03-13 | Intel Corporation | Processor-cache protocol using simple commands to implement a range of cache configurations |
| US5859669A (en) | 1996-11-26 | 1999-01-12 | Texas Instruments Incorporated | System for encoding an image control signal onto a pixel clock signal |
| US6097722A (en) | 1996-12-13 | 2000-08-01 | Nortel Networks Corporation | Bandwidth management processes and systems for asynchronous transfer mode networks using variable virtual paths |
| US5953338A (en) | 1996-12-13 | 1999-09-14 | Northern Telecom Limited | Dynamic control processes and systems for asynchronous transfer mode networks |
| US5829025A (en) | 1996-12-17 | 1998-10-27 | Intel Corporation | Computer system and method of allocating cache memories in a multilevel cache hierarchy utilizing a locality hint within an instruction |
| US20020103988A1 (en) | 1996-12-18 | 2002-08-01 | Pascal Dornier | Microprocessor with integrated interfaces to system memory and multiplexed input/output bus |
| US6025746A (en) | 1996-12-23 | 2000-02-15 | Stmicroelectronics, Inc. | ESD protection circuits |
| US6111859A (en) | 1997-01-16 | 2000-08-29 | Advanced Micro Devices, Inc. | Data transfer network on a computer chip utilizing combined bus and ring topologies |
| US6266797B1 (en) | 1997-01-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Data transfer network on a computer chip using a re-configurable path multiple ring topology |
| US5908468A (en) | 1997-10-24 | 1999-06-01 | Advanced Micro Devices, Inc. | Data transfer network on a chip utilizing a multiple traffic circle topology |
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US5789989A (en) | 1997-01-23 | 1998-08-04 | International Business Machines Corporation | Delay interpolating voltage-controlled oscillator with linear transfer function |
| US6128305A (en) | 1997-01-31 | 2000-10-03 | At&T Corp. | Architecture for lightweight signaling in ATM networks |
| US6125157A (en) | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
| US6061358A (en) | 1997-02-13 | 2000-05-09 | Mcdata Corporation | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method |
| US6393548B1 (en) | 1997-02-14 | 2002-05-21 | Advanced Micro Devices, Inc. | Variable 16 or 32 bit PCI interface which supports steering and swapping of data |
| US6061351A (en) | 1997-02-14 | 2000-05-09 | Advanced Micro Devices, Inc. | Multicopy queue structure with searchable cache area |
| US6118776A (en) | 1997-02-18 | 2000-09-12 | Vixel Corporation | Methods and apparatus for fiber channel interconnection of private loop devices |
| US6185203B1 (en) | 1997-02-18 | 2001-02-06 | Vixel Corporation | Fibre channel switching fabric |
| US6026075A (en) | 1997-02-25 | 2000-02-15 | International Business Machines Corporation | Flow control mechanism |
| US5892922A (en) | 1997-02-28 | 1999-04-06 | 3Com Corporation | Virtual local area network memory access system |
| JP3681497B2 (ja) | 1997-03-05 | 2005-08-10 | 株式会社ルネサステクノロジ | フリップフロップ回路、シフトレジスタ回路、直列−並列変換回路、並列−直列変換回路およびラッチ回路 |
| JP3579208B2 (ja) | 1997-03-11 | 2004-10-20 | 株式会社東芝 | ノード装置及びメッセージ交換方法 |
| US6160813A (en) * | 1997-03-21 | 2000-12-12 | Brocade Communications Systems, Inc. | Fibre channel switching system and method |
| JP3715066B2 (ja) | 1997-03-25 | 2005-11-09 | 三菱電機株式会社 | 電流モードロジック回路 |
| US6504817B2 (en) | 1997-03-31 | 2003-01-07 | Hewlett-Packard Company | Fiber channel arbitrated loop dynamic loop sizing |
| JP3060987B2 (ja) | 1997-03-31 | 2000-07-10 | 日本電気株式会社 | クロック同期式フリップフロップ回路 |
| US6038226A (en) | 1997-03-31 | 2000-03-14 | Ericcson Inc. | Combined signalling and PCM cross-connect and packet engine |
| US6356944B1 (en) | 1997-03-31 | 2002-03-12 | Compaq Information Technologies Group, L.P. | System and method for increasing write performance in a fibre channel environment |
| US6000020A (en) | 1997-04-01 | 1999-12-07 | Gadzoox Networks, Inc. | Hierarchical storage management from a mirrored file system on a storage network segmented by a bridge |
| US6141376A (en) | 1997-04-01 | 2000-10-31 | Lsi Logic Corporation | Single chip communication device that implements multiple simultaneous communication channels |
| GB9707349D0 (en) | 1997-04-11 | 1997-05-28 | Univ Waterloo | A dynamic current mode logic family |
| US5939899A (en) | 1997-04-23 | 1999-08-17 | Lucent Technologies Inc. | MOSFET substrate current logic |
| JP3063721B2 (ja) | 1997-04-30 | 2000-07-12 | 日本電気株式会社 | トポロジー情報交換装置及びプログラムを記録した機械読み取り可能な記録媒体 |
| US5951637A (en) | 1997-05-07 | 1999-09-14 | Intel Corporation | Bandwidth reservation system |
| US5945847A (en) | 1997-05-20 | 1999-08-31 | Lucent Technologies | Distributed amplifier logic designs |
| JP3003625B2 (ja) | 1997-06-05 | 2000-01-31 | 日本電気株式会社 | Ｃｍｌｃｍｏｓ変換回路 |
| GB9711788D0 (en) | 1997-06-06 | 1997-08-06 | Northern Telecom Ltd | Method and interface for connecting communication traffic between narrowband and broadband networks |
| JP3134810B2 (ja) | 1997-06-09 | 2001-02-13 | 日本電気株式会社 | 帯域制御方法および帯域制御方式 |
| US6247138B1 (en) | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| US5978849A (en) | 1997-06-13 | 1999-11-02 | International Business Machines Corporation | Systems, methods, and computer program products for establishing TCP connections using information from closed TCP connections in time-wait state |
| US5945863A (en) | 1997-06-18 | 1999-08-31 | Applied Micro Circuits Corporation | Analog delay circuit |
| US5909686A (en) | 1997-06-30 | 1999-06-01 | Sun Microsystems, Inc. | Hardware-assisted central processing unit access to a forwarding database |
| US5961631A (en) | 1997-07-16 | 1999-10-05 | Arm Limited | Data processing apparatus and method for pre-fetching an instruction in to an instruction cache |
| US6404525B1 (en) | 1997-07-31 | 2002-06-11 | Nec Corporation | Optical add-drop multiplexer |
| US6018260A (en) | 1997-08-06 | 2000-01-25 | Lucent Technologies Inc. | High-speed clock-enabled latch circuit |
| US6008670A (en) | 1997-08-19 | 1999-12-28 | Hewlett-Packard | Differential CMOS logic family |
| US5970070A (en) * | 1997-08-20 | 1999-10-19 | Sun Microsystems, Inc. | Communication controllers and methods therefor |
| US6194950B1 (en) | 1997-08-28 | 2001-02-27 | Lucent Technologies Inc. | High-speed CMOS multiplexer |
| JPH1188301A (ja) | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 低ビットレートマルチメディア通信方法 |
| US6122336A (en) | 1997-09-11 | 2000-09-19 | Lsi Logic Corporation | Digital clock recovery circuit with phase interpolation |
| US6014041A (en) | 1997-09-26 | 2000-01-11 | Intel Corporation | Differential current switch logic gate |
| JPH11103303A (ja) | 1997-09-26 | 1999-04-13 | Sony Corp | ネットワーク資源予約制御方法および装置、受信端末、送信端末、並びに中継装置 |
| US6192048B1 (en) | 1997-10-02 | 2001-02-20 | Mcdata Corporation | Method and apparatus for implementing hunt group support for a crosspoint controller |
| US6266799B1 (en) | 1997-10-02 | 2001-07-24 | Xaqti, Corporation | Multi-phase data/clock recovery circuitry and methods for implementing same |
| US6037841A (en) | 1997-10-07 | 2000-03-14 | Applied Micro Circuits Corporation | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications |
| US6307906B1 (en) | 1997-10-07 | 2001-10-23 | Applied Micro Circuits Corporation | Clock and data recovery scheme for multi-channel data communications receivers |
| GB9721384D0 (en) | 1997-10-08 | 1997-12-10 | Phoenix Vlsi Consultants | Phase locked loop |
| US5963053A (en) | 1997-10-09 | 1999-10-05 | Pericom Semiconductor Corp. | Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder |
| US6133773A (en) | 1997-10-10 | 2000-10-17 | Rambus Inc | Variable delay element |
| US6061742A (en) | 1997-10-10 | 2000-05-09 | Nortel Networks Corporation | Computer network adaptor |
| US6427171B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
| US7133940B2 (en) | 1997-10-14 | 2006-11-07 | Alacritech, Inc. | Network interface device employing a DMA command queue |
| US6757746B2 (en) | 1997-10-14 | 2004-06-29 | Alacritech, Inc. | Obtaining a destination address so that a network interface device can write network data without headers directly into host memory |
| US6658480B2 (en) | 1997-10-14 | 2003-12-02 | Alacritech, Inc. | Intelligent network interface system and method for accelerated protocol processing |
| US6389479B1 (en) | 1997-10-14 | 2002-05-14 | Alacritech, Inc. | Intelligent network interface device and system for accelerated communication |
| US6687758B2 (en) | 2001-03-07 | 2004-02-03 | Alacritech, Inc. | Port aggregation for network connections that are offloaded to network interface devices |
| US7167927B2 (en) | 1997-10-14 | 2007-01-23 | Alacritech, Inc. | TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism |
| US7076568B2 (en) | 1997-10-14 | 2006-07-11 | Alacritech, Inc. | Data communication apparatus for computer intelligent network interface card which transfers data between a network and a storage device according designated uniform datagram protocol socket |
| US7185266B2 (en) | 2003-02-12 | 2007-02-27 | Alacritech, Inc. | Network interface device for error detection using partial CRCS of variable length message portions |
| US6226680B1 (en) | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
| US6434620B1 (en) | 1998-08-27 | 2002-08-13 | Alacritech, Inc. | TCP/IP offload network interface device |
| US6427173B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Intelligent network interfaced device and system for accelerated communication |
| US6697868B2 (en) | 2000-02-28 | 2004-02-24 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
| US6560305B1 (en) | 1997-10-15 | 2003-05-06 | Analog Devices, Inc. | Frequency detector |
| US6424624B1 (en) | 1997-10-16 | 2002-07-23 | Cisco Technology, Inc. | Method and system for implementing congestion detection and flow control in high speed digital network |
| US6061747A (en) | 1997-10-16 | 2000-05-09 | Lsi Logic Corporation | System for sending data from-and-to a computer monitor using a high speed serial line |
| US5977800A (en) | 1997-10-20 | 1999-11-02 | Vlsi Technology, Inc. | Differential MOS current-mode logic circuit having high gain and fast speed |
| US6002279A (en) | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
| US5937169A (en) | 1997-10-29 | 1999-08-10 | 3Com Corporation | Offload of TCP segmentation to a smart adapter |
| JP3316744B2 (ja) | 1997-10-30 | 2002-08-19 | 三菱電機株式会社 | Ａｆｃ回路、それを備えた受信機、及び自動周波数制御通信システム |
| US6247139B1 (en) | 1997-11-11 | 2001-06-12 | Compaq Computer Corp. | Filesystem failover in a single system image environment |
| US6128673A (en) | 1997-11-14 | 2000-10-03 | Aronson; Michael D. | Method and apparatus for communication and translation of a plurality of digital protocols |
| US6201443B1 (en) | 1997-11-20 | 2001-03-13 | Applied Micro Circuits Corporation | Radio frequency variable gain amplifier fabricated in complementary metal oxide semiconductor technology |
| US6185185B1 (en) | 1997-11-21 | 2001-02-06 | International Business Machines Corporation | Methods, systems and computer program products for suppressing multiple destination traffic in a computer network |
| US6151662A (en) | 1997-12-02 | 2000-11-21 | Advanced Micro Devices, Inc. | Data transaction typing for improved caching and prefetching characteristics |
| JP3109465B2 (ja) | 1997-12-04 | 2000-11-13 | 日本電気株式会社 | ディジタルｐｌｌ回路及び信号再生方法 |
| US6810040B1 (en) | 1997-12-22 | 2004-10-26 | Cisco Technology, Inc. | Method and apparatus for configuring network devices |
| US6700890B1 (en) | 1997-12-22 | 2004-03-02 | Cisco Technology, Inc. | Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks |
| US6167077A (en) | 1997-12-23 | 2000-12-26 | Lsi Logic Corporation | Using multiple high speed serial lines to transmit high data rates while compensating for overall skew |
| SE513044C2 (sv) | 1997-12-29 | 2000-06-26 | Ericsson Telefon Ab L M | Analog-digitalomvandlare med global klocka och global strömställare |
| US6343081B1 (en) | 1997-12-30 | 2002-01-29 | International Business Machines Corporation | Method and apparatus for managing contention in a self-routing switching architecture in a port expansion mode |
| US6493343B1 (en) | 1998-01-07 | 2002-12-10 | Compaq Information Technologies Group | System and method for implementing multi-pathing data transfers in a system area network |
| US5970110A (en) | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
| US6560290B2 (en) | 1998-01-20 | 2003-05-06 | Silicon Image, Inc. | CMOS driver and on-chip termination for gigabaud speed data communication |
| US6188339B1 (en) | 1998-01-23 | 2001-02-13 | Fuji Photo Film Co., Ltd. | Differential multiplexer and differential logic circuit |
| US6111445A (en) | 1998-01-30 | 2000-08-29 | Rambus Inc. | Phase interpolator with noise immunity |
| US6016082A (en) | 1998-02-13 | 2000-01-18 | Sun Microsystems, Inc. | Low phase noise LC oscillator for microprocessor clock distribution |
| US6178159B1 (en) | 1998-03-02 | 2001-01-23 | Lucent Technologies Inc. | Available bit rate flow control algorithms for ATM networks |
| US6194949B1 (en) | 1998-03-04 | 2001-02-27 | Nortel Networks Limited | Driver circuit for high speed data |
| US6397042B1 (en) | 1998-03-06 | 2002-05-28 | Texas Instruments Incorporated | Self test of an electronic device |
| US6151647A (en) | 1998-03-26 | 2000-11-21 | Gemplus | Versatile interface smart card |
| US6073132A (en) | 1998-03-27 | 2000-06-06 | Lsi Logic Corporation | Priority arbiter with shifting sequential priority scheme |
| US6202129B1 (en) | 1998-03-31 | 2001-03-13 | Intel Corporation | Shared cache structure for temporal and non-temporal information using indicative bits |
| US6279035B1 (en) | 1998-04-10 | 2001-08-21 | Nortel Networks Limited | Optimizing flow detection and reducing control plane processing in a multi-protocol over ATM (MPOA) system |
| US6324181B1 (en) * | 1998-04-16 | 2001-11-27 | 3Com Corporation | Fibre channel switched arbitrated loop |
| US6349098B1 (en) | 1998-04-17 | 2002-02-19 | Paxonet Communications, Inc. | Method and apparatus for forming a virtual circuit |
| US6426947B1 (en) | 1998-10-21 | 2002-07-30 | Kim K. Banker | Apparatus and method for unilateral topology discovery in network management |
| US5955924A (en) | 1998-04-21 | 1999-09-21 | Applied Micro Circuits Corporation | Differential metal-oxide semiconductor (CMOS) push-pull buffer |
| US6037842A (en) | 1998-04-21 | 2000-03-14 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor voltage controlled oscillator (CMOS VCO) |
| US6377571B1 (en) | 1998-04-23 | 2002-04-23 | 3Com Corporation | Virtual modem for dialout clients in virtual private network |
| US6374361B1 (en) | 1998-04-23 | 2002-04-16 | Silicon Image, Inc. | Skew-insensitive low voltage differential receiver |
| US6157652A (en) * | 1998-05-01 | 2000-12-05 | Emulex Corporation | Hub port with constant phase |
| US6314488B1 (en) | 1998-05-12 | 2001-11-06 | Crossroads Systems, Inc. | System for segmenting a fibre channel arbitrated loop to a plurality of logical sub-loops using segmentation router as a master to cause the segmentation of physical addresses |
| US6636485B1 (en) | 1998-05-14 | 2003-10-21 | 3Com Corporation | Method and system for providing quality-of-service in a data-over-cable system |
| US6121808A (en) | 1998-05-18 | 2000-09-19 | National Semiconductor Corporation | DLL calibrated phase multiplexer and interpolator |
| US6065087A (en) | 1998-05-21 | 2000-05-16 | Hewlett-Packard Company | Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols |
| US6098064A (en) | 1998-05-22 | 2000-08-01 | Xerox Corporation | Prefetching and caching documents according to probability ranked need S list |
| GB2337905B (en) | 1998-05-28 | 2003-02-12 | 3Com Technologies Ltd | Buffer management in network devices |
| US6085278A (en) * | 1998-06-02 | 2000-07-04 | Adaptec, Inc. | Communications interface adapter for a computer system including posting of system interrupt status |
| US6765901B1 (en) | 1998-06-11 | 2004-07-20 | Nvidia Corporation | TCP/IP/PPP modem |
| US6141705A (en) | 1998-06-12 | 2000-10-31 | Microsoft Corporation | System for querying a peripheral device to determine its processing capabilities and then offloading specific processing tasks from a host to the peripheral device when needed |
| US6904519B2 (en) | 1998-06-12 | 2005-06-07 | Microsoft Corporation | Method and computer program product for offloading processing tasks from software to hardware |
| US6222380B1 (en) | 1998-06-15 | 2001-04-24 | International Business Machines Corporation | High speed parallel/serial link for data communication |
| US6081215A (en) | 1998-07-06 | 2000-06-27 | Motorola, Inc. | High speed interlaced analog interface |
| US6640248B1 (en) | 1998-07-10 | 2003-10-28 | Malibu Networks, Inc. | Application-aware, quality of service (QoS) sensitive, media access control (MAC) layer |
| US20020089353A1 (en) | 1998-07-13 | 2002-07-11 | Abdellatif Bellaouar | Current mode logic gates for low-voltage high-speed applications |
| US6094074A (en) | 1998-07-16 | 2000-07-25 | Seiko Epson Corporation | High speed common mode logic circuit |
| JP3510794B2 (ja) | 1998-07-21 | 2004-03-29 | シャープ株式会社 | 信号処理装置および通信機 |
| US6483355B1 (en) | 1998-07-24 | 2002-11-19 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver and method of using same |
| US6335952B1 (en) | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
| US6064626A (en) | 1998-07-31 | 2000-05-16 | Arm Limited | Peripheral buses for integrated circuit |
| US6212194B1 (en) * | 1998-08-05 | 2001-04-03 | I-Cube, Inc. | Network routing switch with non-blocking arbitration system |
| JP2000059203A (ja) | 1998-08-10 | 2000-02-25 | Toshiba Corp | 電流により論理を決定する論理回路 |
| US6223239B1 (en) | 1998-08-12 | 2001-04-24 | Compaq Computer Corporation | Dual purpose apparatus, method and system for accelerated graphics port or system area network interface |
| US6215497B1 (en) | 1998-08-12 | 2001-04-10 | Monolithic System Technology, Inc. | Method and apparatus for maximizing the random access bandwidth of a multi-bank DRAM in a computer graphics system |
| US6114843A (en) | 1998-08-18 | 2000-09-05 | Xilinx, Inc. | Voltage down converter for multiple voltage levels |
| US6104068A (en) | 1998-09-01 | 2000-08-15 | Micron Technology, Inc. | Structure and method for improved signal processing |
| JP2949624B1 (ja) | 1998-09-01 | 1999-09-20 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | ファイバチャネル接続装置におけるコネクション制御方式 |
| US6597691B1 (en) | 1998-09-01 | 2003-07-22 | Ancor Communications, Inc. | High performance switching |
| US6396832B1 (en) * | 1998-09-04 | 2002-05-28 | 3Com Corporation | Method and apparatus for optimizing a switched arbitrated loop for maximum access fairness |
| US6463092B1 (en) | 1998-09-10 | 2002-10-08 | Silicon Image, Inc. | System and method for sending and receiving data signals over a clock signal line |
| US6337865B1 (en) | 1998-09-23 | 2002-01-08 | Maxtor Corporation | Fair buffer credit distribution flow control |
| US6111425A (en) | 1998-10-15 | 2000-08-29 | International Business Machines Corporation | Very low power logic circuit family with enhanced noise immunity |
| US6134268A (en) | 1998-10-19 | 2000-10-17 | Motorola, Inc. | Apparatus for performing a non-integer sampling rate change in a multichannel polyphase filter |
| GB2343092B (en) | 1998-10-22 | 2003-05-14 | 3Com Technologies Ltd | Framing codes for high-speed parallel data buses |
| US6765919B1 (en) | 1998-10-23 | 2004-07-20 | Brocade Communications Systems, Inc. | Method and system for creating and implementing zones within a fibre channel system |
| US6289406B1 (en) | 1998-11-06 | 2001-09-11 | Vlsi Technology, Inc. | Optimizing the performance of asynchronous bus bridges with dynamic transactions |
| US6459681B1 (en) | 1998-11-13 | 2002-10-01 | Sprint Communications Company L.P. | Method and system for connection admission control |
| US6219379B1 (en) | 1998-11-17 | 2001-04-17 | Philips Electronics North America Corporation | VSB receiver with complex equalization for improved multipath performance |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| FR2786632B1 (fr) | 1998-11-27 | 2002-08-23 | Texas Instruments France | Procede et dispositif d'alignement de phase a grande vitesse |
| EP1006697A3 (en) | 1998-12-02 | 2004-01-02 | Lucent Technologies Inc. | Parellel signal processing for equalisation on fibre channels |
| JP3156924B2 (ja) | 1998-12-11 | 2001-04-16 | 日本電気株式会社 | 経路制御方法及びそれに用いるデータ交換装置 |
| US6597689B1 (en) | 1998-12-30 | 2003-07-22 | Nortel Networks Limited | SVC signaling system and method |
| US6912221B1 (en) | 1999-01-15 | 2005-06-28 | Cisco Technology, Inc. | Method of providing network services |
| US6631134B1 (en) | 1999-01-15 | 2003-10-07 | Cisco Technology, Inc. | Method for allocating bandwidth in an optical network |
| JP3183343B2 (ja) | 1999-02-26 | 2001-07-09 | 日本電気株式会社 | データ通信方法、端末装置、中継装置、データ通信システム及びその記録媒体 |
| US6269427B1 (en) | 1999-03-18 | 2001-07-31 | International Business Machines Corporation | Multiple load miss handling in a cache memory system |
| US6345301B1 (en) | 1999-03-30 | 2002-02-05 | Unisys Corporation | Split data path distributed network protocol |
| KR100382851B1 (ko) | 1999-03-31 | 2003-05-09 | 인터내셔널 비지네스 머신즈 코포레이션 | 분산형 데이터 처리 시스템에서 클라이언트 컴퓨터를관리하기 위한 방법 및 장치 |
| US6223270B1 (en) | 1999-04-19 | 2001-04-24 | Silicon Graphics, Inc. | Method for efficient translation of memory addresses in computer systems |
| US6426847B1 (en) * | 1999-04-21 | 2002-07-30 | Seagate Technology Llc | Over-molded base plate and method of manufacture of over-molded base plate for a disc drive |
| JP3299219B2 (ja) | 1999-05-07 | 2002-07-08 | 日本電気株式会社 | ディジタルｐｌｌ回路 |
| US6614791B1 (en) | 1999-05-11 | 2003-09-02 | Nortel Networks Limited | System, device, and method for supporting virtual private networks |
| US6718415B1 (en) | 1999-05-14 | 2004-04-06 | Acqis Technology, Inc. | Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers |
| JP3486576B2 (ja) | 1999-05-18 | 2004-01-13 | シャープ株式会社 | Ｏｆｄｍ受信装置及びその周波数オフセット補償方法 |
| US6452601B1 (en) | 1999-05-20 | 2002-09-17 | International Business Machines Corporation | Pixel component packing, unpacking, and modification |
| US6442225B1 (en) | 1999-06-14 | 2002-08-27 | Realtek Semiconductor Corporation | Multi-phase-locked loop for data recovery |
| US6081162A (en) | 1999-06-17 | 2000-06-27 | Intel Corporation | Robust method and apparatus for providing a digital single-ended output from a differential input |
| US6424194B1 (en) | 1999-06-28 | 2002-07-23 | Broadcom Corporation | Current-controlled CMOS logic family |
| US6897697B2 (en) | 1999-06-28 | 2005-05-24 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| US6911855B2 (en) | 1999-06-28 | 2005-06-28 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| US6526112B1 (en) | 1999-06-29 | 2003-02-25 | Agilent Technologies, Inc. | System for clock and data recovery for multi-channel parallel data streams |
| US6477646B1 (en) | 1999-07-08 | 2002-11-05 | Broadcom Corporation | Security chip architecture and implementations for cryptography acceleration |
| US6839393B1 (en) | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| JP4193297B2 (ja) | 1999-08-04 | 2008-12-10 | ソニー株式会社 | 通信装置および方法、通信システム、並びに記録媒体 |
| US6788704B1 (en) | 1999-08-05 | 2004-09-07 | Intel Corporation | Network adapter with TCP windowing support |
| US6775328B1 (en) | 1999-08-11 | 2004-08-10 | Rambus Inc. | High-speed communication system with a feedback synchronization loop |
| US6681283B1 (en) | 1999-08-12 | 2004-01-20 | Mips Technologies, Inc. | Coherent data apparatus for an on-chip split transaction system bus |
| US6332179B1 (en) | 1999-08-19 | 2001-12-18 | International Business Machines Corporation | Allocation for back-to-back misses in a directory based cache |
| US7227834B1 (en) | 1999-08-27 | 2007-06-05 | Mitsubishi Kabushiki Kaisha | Synchronizing pulse generating method and method of receiving OFDM signal |
| US6631351B1 (en) | 1999-09-14 | 2003-10-07 | Aidentity Matrix | Smart toys |
| JP2001084506A (ja) | 1999-09-17 | 2001-03-30 | Fujitsu Ltd | ノイズ除去回路、増幅回路、及び磁気記録装置 |
| JP3226906B2 (ja) | 1999-09-24 | 2001-11-12 | 埼玉日本電気株式会社 | 局部発振信号供給方法およびその回路 |
| US6496199B1 (en) | 1999-10-01 | 2002-12-17 | Koninklijke Philips Electronics N.V. | Method for storing and retrieving data that conserves memory bandwidth |
| US6349365B1 (en) | 1999-10-08 | 2002-02-19 | Advanced Micro Devices, Inc. | User-prioritized cache replacement |
| US8363757B1 (en) | 1999-10-12 | 2013-01-29 | Qualcomm Incorporated | Method and apparatus for eliminating the effects of frequency offsets in a digital communication system |
| US6859435B1 (en) | 1999-10-13 | 2005-02-22 | Lucent Technologies Inc. | Prevention of deadlocks and livelocks in lossless, backpressured packet networks |
| US6643787B1 (en) | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
| US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| US6952431B1 (en) | 1999-10-28 | 2005-10-04 | Rambus Inc. | Clock multiplying delay-locked loop for data communications |
| US6438651B1 (en) | 1999-11-01 | 2002-08-20 | International Business Machines Corporation | Method, system, and program for managing requests to a cache using flags to queue and dequeue data in a buffer |
| US6262594B1 (en) | 1999-11-05 | 2001-07-17 | Ati International, Srl | Apparatus and method for configurable use of groups of pads of a system on chip |
| US6564267B1 (en) | 1999-11-22 | 2003-05-13 | Intel Corporation | Network adapter with large frame transfer emulation |
| US6601200B1 (en) | 1999-11-24 | 2003-07-29 | International Business Machines Corporation | Integrated circuit with a VLSI chip control and monitor interface, and apparatus and method for performing operations on an integrated circuit using the same |
| US6484224B1 (en) | 1999-11-29 | 2002-11-19 | Cisco Technology Inc. | Multi-interface symmetric multiprocessor |
| US6788686B1 (en) | 1999-11-30 | 2004-09-07 | Lucent Technologies Inc. | Method of maintaining packet order in multipath transmission systems having non-uniform traffic splitting |
| JP3482996B2 (ja) | 1999-12-03 | 2004-01-06 | 日本電気株式会社 | Ａｔｍスイッチ |
| US6643752B1 (en) | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
| US6862296B1 (en) | 1999-12-21 | 2005-03-01 | Lsi Logic Corporation | Receive deserializer circuit for framing parallel data |
| US6606321B1 (en) | 1999-12-29 | 2003-08-12 | 3Com Corporation | Method of establishing MPOA shortcut virtual channel connections |
| US6606360B1 (en) | 1999-12-30 | 2003-08-12 | Intel Corporation | Method and apparatus for receiving data |
| AU2001232894A1 (en) | 2000-01-20 | 2001-07-31 | Mci Worldcom, Inc. | Intelligent network and method for providing voice telephony over atm and closeduser groups |
| DE10005449B4 (de) | 2000-02-08 | 2008-06-12 | Siemens Ag | Überspannungsschutzvorrichtung für einen Matrixumrichter |
| US6757291B1 (en) | 2000-02-10 | 2004-06-29 | Simpletech, Inc. | System for bypassing a server to achieve higher throughput between data network and data storage system |
| US6366225B1 (en) | 2000-02-14 | 2002-04-02 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sample signal by linear approximation |
| GB2362045B (en) | 2000-02-23 | 2004-05-05 | Phoenix Vlsi Consultants Ltd | Analogue-Controlled phase interpolator |
| EP1262048A2 (en) | 2000-02-28 | 2002-12-04 | Broadcom Corporation | System and method for high speed communications using digital signal processing |
| US7227918B2 (en) | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US6975629B2 (en) | 2000-03-22 | 2005-12-13 | Texas Instruments Incorporated | Processing packets based on deadline intervals |
| US6329859B1 (en) | 2000-03-23 | 2001-12-11 | Bitblitz Communications, Inc. | N-way circular phase interpolator for generating a signal having arbitrary phase |
| JP3495311B2 (ja) | 2000-03-24 | 2004-02-09 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路 |
| US6631135B1 (en) | 2000-03-27 | 2003-10-07 | Nortel Networks Limited | Method and apparatus for negotiating quality-of-service parameters for a network connection |
| US6917366B1 (en) | 2000-04-04 | 2005-07-12 | Pixelworks, Inc. | System and method for aligning multi-channel coded data over multiple clock periods |
| US20020018444A1 (en) | 2000-04-11 | 2002-02-14 | Cremin Con D. | Method and apparatus for multi-lane communication channel with deskewing capability |
| JP2001298481A (ja) | 2000-04-13 | 2001-10-26 | Nec Corp | 通信制御方法、通信制御装置および記録媒体 |
| US6636906B1 (en) | 2000-04-28 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Apparatus and method for ensuring forward progress in coherent I/O systems |
| US7058150B2 (en) | 2000-04-28 | 2006-06-06 | Broadcom Corporation | High-speed serial data transceiver and related methods |
| US6954285B2 (en) * | 2000-05-02 | 2005-10-11 | Canon Kabushiki Kaisha | Developing method and developing apparatus featuring two latent image developing operations using two electrical fields |
| CA2408119A1 (en) | 2000-05-04 | 2001-11-08 | Shwu-Yan Chang Scoggins | Method and apparatus for negotiating bearer control parameters using property sets |
| FI109061B (fi) | 2000-05-10 | 2002-05-15 | Nokia Corp | Resurssien varaaminen pakettiverkossa |
| US6658599B1 (en) | 2000-06-22 | 2003-12-02 | International Business Machines Corporation | Method for recovering from a machine check interrupt during runtime |
| US6629166B1 (en) | 2000-06-29 | 2003-09-30 | Intel Corporation | Methods and systems for efficient connection of I/O devices to a channel-based switched fabric |
| US6757748B1 (en) | 2000-07-20 | 2004-06-29 | Rlx Technologies, Inc. | Modular network interface system and method |
| US6633967B1 (en) | 2000-08-31 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Coherent translation look-aside buffer |
| US6654817B1 (en) | 2000-09-01 | 2003-11-25 | Abocom Systems, Inc. | Integral peripheral device of USB local network card and USB modem |
| US6658520B1 (en) | 2000-09-26 | 2003-12-02 | Intel Corporation | Method and system for keeping two independent busses coherent following a direct memory access |
| US6633936B1 (en) | 2000-09-26 | 2003-10-14 | Broadcom Corporation | Adaptive retry mechanism |
| US6822940B1 (en) | 2000-09-29 | 2004-11-23 | Cisco Technology, Inc. | Method and apparatus for adapting enforcement of network quality of service policies based on feedback about network conditions |
| US6816932B2 (en) | 2000-10-06 | 2004-11-09 | Broadcom Corporation | Bus precharge during a phase of a clock signal to eliminate idle clock cycle |
| US6522629B1 (en) | 2000-10-10 | 2003-02-18 | Tellicent Inc. | Traffic manager, gateway signaling and provisioning service for all packetized networks with total system-wide standards for broad-band applications including all legacy services |
| WO2002035784A1 (en) | 2000-10-23 | 2002-05-02 | Radisys Corporation | Method and apparatus for common channel communication using a packet switched network |
| US6985988B1 (en) | 2000-11-09 | 2006-01-10 | International Business Machines Corporation | System-on-a-Chip structure having a multiple channel bus bridge |
| US7035255B2 (en) | 2000-11-14 | 2006-04-25 | Broadcom Corporation | Linked network switch configuration |
| US20020085562A1 (en) | 2000-12-13 | 2002-07-04 | International Business Machines Corporation | IP headers for remote direct memory access and upper level protocol framing |
| US20020078265A1 (en) | 2000-12-15 | 2002-06-20 | Frazier Giles Roger | Method and apparatus for transferring data in a network data processing system |
| US6981087B1 (en) | 2001-01-02 | 2005-12-27 | Juniper Networks, Inc. | Multi-master and diverse serial bus in a complex electrical system |
| US6957269B2 (en) | 2001-01-03 | 2005-10-18 | Advanced Micro Devices, Inc. | Method and apparatus for performing priority-based flow control |
| US20020089927A1 (en) | 2001-01-11 | 2002-07-11 | Fischer Michael A. | System and method for synchronizing data trasnmission across a variable delay interface |
| JP4512699B2 (ja) | 2001-01-11 | 2010-07-28 | 富士通株式会社 | フロー制御装置およびノード装置 |
| US6886049B2 (en) | 2001-01-16 | 2005-04-26 | Sierra Wireless, Inc. | Multi-function interface for connectivity between a communication device and a host |
| US6552619B2 (en) | 2001-02-05 | 2003-04-22 | Pmc Sierra, Inc. | Multi-channel clock recovery circuit |
| US20020110087A1 (en) | 2001-02-14 | 2002-08-15 | David Zelig | Efficient setup of label-switched connections |
| US6665759B2 (en) | 2001-03-01 | 2003-12-16 | International Business Machines Corporation | Method and apparatus to implement logical partitioning of PCI I/O slots |
| US20020149400A1 (en) | 2001-04-16 | 2002-10-17 | Namik Kocaman | Low voltage differential to single-ended converter |
| US20030051142A1 (en) * | 2001-05-16 | 2003-03-13 | Hidalgo Lluis Mora | Firewalls for providing security in HTTP networks and applications |
| US6766389B2 (en) | 2001-05-18 | 2004-07-20 | Broadcom Corporation | System on a chip for networking |
| US6574708B2 (en) | 2001-05-18 | 2003-06-03 | Broadcom Corporation | Source controlled cache allocation |
| JP4573470B2 (ja) | 2001-06-08 | 2010-11-04 | 富士通株式会社 | 伝送装置及びそのフロー制御方法 |
| US7318146B2 (en) | 2001-06-19 | 2008-01-08 | Micron Technology, Inc. | Peripheral device with hardware linked list |
| US7239636B2 (en) | 2001-07-23 | 2007-07-03 | Broadcom Corporation | Multiple virtual channels for use in network devices |
| US7020716B2 (en) | 2001-08-31 | 2006-03-28 | Adaptec, Inc. | Method and system for verifying the hardware implementation of TCP/IP |
| EP1421500A1 (en) | 2001-08-31 | 2004-05-26 | Adaptec, Inc. | Systems and methods for high speed data transmission using tcp/ip |
| US20030046330A1 (en) | 2001-09-04 | 2003-03-06 | Hayes John W. | Selective offloading of protocol processing |
| US6976205B1 (en) | 2001-09-21 | 2005-12-13 | Syrus Ziai | Method and apparatus for calculating TCP and UDP checksums while preserving CPU resources |
| US7124198B2 (en) | 2001-10-30 | 2006-10-17 | Microsoft Corporation | Apparatus and method for scaling TCP off load buffer requirements by segment size |
| US6845403B2 (en) | 2001-10-31 | 2005-01-18 | Hewlett-Packard Development Company, L.P. | System and method for storage virtualization |
| US6888532B2 (en) | 2001-11-30 | 2005-05-03 | Palmone, Inc. | Automatic orientation-based user interface for an ambiguous handheld device |
| US20030105977A1 (en) | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Offload processing for secure data transfer |
| US7062568B1 (en) | 2002-01-31 | 2006-06-13 | Forcelo Networks, Inc. | Point-to-point protocol flow control extension |
| US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| WO2003079612A1 (en) | 2002-03-15 | 2003-09-25 | Adaptec, Inc. | Method and apparatus for direct data placement over tcp/ip |
| EP1357721A3 (en) | 2002-04-16 | 2004-07-14 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| US7496689B2 (en) | 2002-04-22 | 2009-02-24 | Alacritech, Inc. | TCP/IP offload device |
| US7007103B2 (en) | 2002-04-30 | 2006-02-28 | Microsoft Corporation | Method to offload a network stack |
| US7181531B2 (en) | 2002-04-30 | 2007-02-20 | Microsoft Corporation | Method to synchronize and upload an offloaded network stack connection with a network stack |
| JP4406604B2 (ja) | 2002-06-11 | 2010-02-03 | アシシュ エイ パンドヤ | Ｔｃｐ／ｉｐ、ｒｄｍａ、及びｉｐストレージアプリケーションのための高性能ｉｐプロセッサ |
| US7660316B2 (en) | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
| US7397788B2 (en) | 2002-07-02 | 2008-07-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device zoning in fibre channel arbitrated loop systems |
| US7630300B2 (en) | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
| US7382790B2 (en) | 2002-07-02 | 2008-06-03 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop systems |
| US7664018B2 (en) | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
| US7403542B1 (en) | 2002-07-19 | 2008-07-22 | Qlogic, Corporation | Method and system for processing network data packets |
| US6968358B2 (en) | 2002-07-25 | 2005-11-22 | International Business Machines Corporation | Method and apparatus for network communication card memory management |
| US7480312B2 (en) | 2002-08-19 | 2009-01-20 | Tehuti Networks Ltd. | Network traffic accelerator system and method |
| US8631162B2 (en) | 2002-08-30 | 2014-01-14 | Broadcom Corporation | System and method for network interfacing in a multiple network environment |
| US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
| US7411959B2 (en) | 2002-08-30 | 2008-08-12 | Broadcom Corporation | System and method for handling out-of-order frames |
| US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
| US7397800B2 (en) | 2002-08-30 | 2008-07-08 | Broadcom Corporation | Method and system for data placement of out-of-order (OOO) TCP segments |
| US7283522B2 (en) | 2002-09-27 | 2007-10-16 | Sun Microsystems, Inc. | Method and apparatus for offloading message segmentation to a network interface card |
| US7433326B2 (en) | 2002-11-27 | 2008-10-07 | Cisco Technology, Inc. | Methods and devices for exchanging peer parameters between network devices |
| US6874054B2 (en) | 2002-12-19 | 2005-03-29 | Emulex Design & Manufacturing Corporation | Direct memory access controller system with message-based programming |
| EP1460804B1 (en) | 2003-03-20 | 2008-10-22 | Broadcom Corporation | System and method for handling out-of-order frames (fka reception of out-of-order tcp data with zero copy service) |
| EP1460806A3 (en) | 2003-03-20 | 2006-03-22 | Broadcom Corporation | System and method for network interfacing in a multiple network environment |
| US7400639B2 (en) | 2003-08-07 | 2008-07-15 | Intel Corporation | Method, system, and article of manufacture for utilizing host memory from an offload adapter |
| US6996070B2 (en) | 2003-12-05 | 2006-02-07 | Alacritech, Inc. | TCP/IP offload device with reduced sequential processing |
| US7562158B2 (en) | 2004-03-24 | 2009-07-14 | Intel Corporation | Message context based TCP transmission |
| US7813360B2 (en) | 2005-01-26 | 2010-10-12 | Emulex Design & Manufacturing Corporation | Controlling device access fairness in switched fibre channel fabric loop attachment systems |
| US7586850B2 (en) | 2005-02-23 | 2009-09-08 | Emulex Design & Manufacturing Corporation | Prevention of head of line blocking in a multi-rate switched Fibre Channel loop attached system |
| DE102007024011A1 (de) | 2007-05-22 | 2008-11-27 | Lanxess Deutschland Gmbh | Nitrilkautschuke |
| JP5268009B2 (ja) | 2008-06-27 | 2013-08-21 | 独立行政法人産業技術総合研究所 | 成体膵臓幹細胞の樹立方法及び分化方法 |
-
1997
- 1997-01-23 US US08/786,891 patent/US5978379A/en not_active Expired - Lifetime
-
1998
- 1998-01-14 EP EP98660002A patent/EP0858190A3/en not_active Ceased
- 1998-01-22 JP JP10010702A patent/JP3078521B2/ja not_active Expired - Lifetime
- 1998-11-19 US US09/195,846 patent/US6614796B1/en not_active Expired - Fee Related
-
1999
- 1999-09-14 US US09/395,644 patent/US6243386B1/en not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/348,997 patent/US7450500B2/en not_active Expired - Fee Related
- 2003-01-21 US US10/348,687 patent/US7471691B2/en not_active Expired - Fee Related
- 2003-01-21 US US10/348,721 patent/US8750320B2/en not_active Expired - Fee Related
- 2003-01-21 US US10/348,648 patent/US7385972B2/en not_active Expired - Fee Related
- 2003-01-21 US US10/348,620 patent/US8774199B2/en not_active Expired - Fee Related
- 2003-01-21 US US10/349,377 patent/US20030108061A1/en not_active Abandoned
- 2003-01-21 US US10/349,045 patent/US7009985B2/en not_active Expired - Lifetime
-
2008
- 2008-11-19 US US12/292,440 patent/US8767756B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527777A (ja) * | 1999-08-06 | 2003-09-16 | エミュレックス コーポレーション | ファイバーチャネルアービトレーテッドループの可変アクセス公平性 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030198251A1 (en) | 2003-10-23 |
| US5978379A (en) | 1999-11-02 |
| US7471691B2 (en) | 2008-12-30 |
| US7385972B2 (en) | 2008-06-10 |
| EP0858190A2 (en) | 1998-08-12 |
| US6614796B1 (en) | 2003-09-02 |
| US7450500B2 (en) | 2008-11-11 |
| US8767756B2 (en) | 2014-07-01 |
| US20030174720A1 (en) | 2003-09-18 |
| US6243386B1 (en) | 2001-06-05 |
| US7009985B2 (en) | 2006-03-07 |
| US8750320B2 (en) | 2014-06-10 |
| US20030174722A1 (en) | 2003-09-18 |
| US20030108060A1 (en) | 2003-06-12 |
| US20030108061A1 (en) | 2003-06-12 |
| US20030169753A1 (en) | 2003-09-11 |
| EP0858190A3 (en) | 1998-09-23 |
| JP3078521B2 (ja) | 2000-08-21 |
| US8774199B2 (en) | 2014-07-08 |
| US20090074408A1 (en) | 2009-03-19 |
| US20030108058A1 (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3078521B2 (ja) | ファイバチャネル学習ブリッジ | |
| US6000020A (en) | Hierarchical storage management from a mirrored file system on a storage network segmented by a bridge | |
| EP0632913B1 (en) | Fiber optic memory coupling system | |
| JP3517245B2 (ja) | パケットスイッチングネットワーク内のルーチングデバイス出力アクセス用調整方法および装置 | |
| US5367636A (en) | Hypercube processor network in which the processor indentification numbers of two processors connected to each other through port number n, vary only in the nth bit | |
| US4845722A (en) | Computer interconnect coupler employing crossbar switching | |
| US4396983A (en) | Distributed data processing system having several local system and communication modules for use in such data processing system | |
| EP0214593B1 (en) | Ring packet switch | |
| US20040100944A1 (en) | Serial ATA frame structure routing circuitry and protocols | |
| EP1287648B1 (en) | Switching system | |
| US5444705A (en) | Dual priority switching apparatus for simplex networks | |
| EP1591908A1 (en) | Separating transactions into different virtual channels | |
| US5309426A (en) | High performance cascadable simplex switch | |
| JPH0241221B2 (ja) | ||
| JPH0522425B2 (ja) | ||
| JPH05508278A (ja) | ディジタルデータ通信網のリピータ | |
| US5566178A (en) | Method and system for improving the performance of a token ring network | |
| US5493651A (en) | Method and system for dequeuing connection requests in a simplex switch | |
| US20040264457A1 (en) | System and method for packet switch cards re-synchronization | |
| RU2060539C1 (ru) | Устройство передачи данных и доступа к каналу для локальной вычислительной сети | |
| JPH0191556A (ja) | 不定形通信網のノ−ド装置 | |
| CN108632172A (zh) | 片上网络及对冲挂死解除方法 | |
| JP3309212B2 (ja) | ネットワークスイッチ装置 | |
| EP0461816B1 (en) | Communication network node used for network interconnection | |
| JPS6374241A (ja) | 不定形通信網のノ−ド装置 |