JPH1031459A

JPH1031459A - 液晶表示パネルの駆動装置

Info

Publication number: JPH1031459A
Application number: JP8187543A
Authority: JP
Inventors: Hideki Nozaki; 秀樹野崎; Takahiro Kobayashi; 隆宏小林; Yasuhito Fukui; 康仁福井; Hideyuki Nakanishi; 英行中西
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-07-17
Filing date: 1996-07-17
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】複数の行を同時選択するＳＴＮ液晶表示パネ
ルの駆動装置において、メモリの容量を削減した駆動回
路を実現する。【解決手段】画像データ用バッファメモリ１は、列方
向に入力された画像データを、１Ｈ区間にＹ個の列ベク
トルとして出力する。行列発生回路２は１Ｈ区間に直交
行列の１行の行ベクトルを出力する。演算回路３は画像
データを行列演算により列信号データに変換する。列信
号データ用列フレームメモリ４は列信号データの１フレ
ーム分の画像データを行方向に変換し出力する。行ドラ
イバ５は行信号用の行データを行信号に、列ドライバ６
は列信号データを列信号にそれぞれ用いて単純マトリッ
クス型液晶表示パネル７を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数行同時選択
駆動法を用いて単純マトリクス型液晶表示パネルを駆動
する液晶表示パネルの駆動装置に関するものである。

【０００２】

【従来の技術】現在、液晶表示パネルは、フラットパネ
ルディスプレイとして広く一般で使用されている。その
代表的な種類の１つに、ＳＴＮ単純マトリクス型液晶表
示パネルがある。以後、ＳＴＮ単純マトリクス型液晶表
示パネルをＳＴＮ液晶表示パネルと略す。このＳＴＮ液
晶表示パネルは、図１７に示されるように、２枚のガラ
ス基板１０３ａと１０３ｂとで実効値電圧に応答する液
晶層１０４を挟持する構造となっている。

【０００３】ガラス基板１０３ａには複数の縞状透明電
極である行電極１０１が、ガラス基板１０３ｂには同じ
く複数の縞状透明電極である列電極１０２が、それぞれ
形成されており、行電極１０１と列電極１０２とは互い
に直交する関係を持つ。このような単純構造から、ＳＴ
Ｎ液晶表示パネルは、低コストで生産できるという利点
を持つ。また、ビデオレートの動画を表示できる、高速
応答のＳＴＮ液晶表示パネルが開発されつつある現在、
その利用分野が広がりつつある。

【０００４】しかし、高速応答のＳＴＮ液晶表示パネル
に対し、１つの行電極１０１に１フレーム期間に１度だ
け選択電圧を印加し、その行の上にある画素の情報を列
電極１０２から供給する従来の線順次駆動法を用いる
と、コントラストが著しく低下する。この現象は図１８
で説明される。図１８において、（ａ）の信号は１つの
行電極１０１に印加される行信号であり、（ｂ）の信号
は１つの列電極１０２に印加される列信号であり、
（ｃ）の信号は、行電極１０１と列電極１０２の交点に
ある１つの画素に印加される（ａ）の信号と（ｂ）の信
号との差信号である。

【０００５】図１８（ａ）の信号は行選択パルスである
ため、従来の駆動法では、それぞれの行電極１０１は１
フレーム期間に１度だけ選択される。液晶層１０４内の
応答速度の速い液晶は図１８（ｃ）の信号によって駆動
され、図１８（ｄ）の波形のような光学応答を示し、オ
ン輝度の低下およびオフ輝度の上昇の現象が現れてい
る。そして、人間の目には図１８（ｄ）の波形上に２つ
の破線で示されているオン輝度およびオフ輝度として知
覚されるため、線順次駆動法を高速応答の液晶に用いた
場合、表示される画像のコントラストは低下してしま
う。この現象をフレーム応答現象という。

【０００６】そこで、近年、複数行同時選択駆動法と呼
ばれる新しい駆動法が提案されている。これは、一度に
複数の行を同時に選択することで、１つの行を１フレー
ム期間に複数回選択し、フレーム応答現象を抑制する技
術である。図１９はこの複数行同時選択駆動法によって
フレーム応答現象が抑制されることを示している。図１
９において、（ａ）の信号は１つの行電極１０１に印加
される行信号であり、（ｂ）の信号は１つの列電極１０
２に印加される列信号であり、（ｃ）の信号は、（ａ）
の信号と（ｂ）の信号との差信号である。

【０００７】図１９（ａ）の信号に示されるように、１
フレーム期間内で等間隔に何度も１つの行を選択するた
め、図１９（ｃ）の信号で駆動される画素の液晶は、図
１９（ｄ）の波形のような光学応答を示し、線順次駆動
法のようなオン輝度の低下およびオフ輝度の上昇を防
ぎ、高いコントラストが得られる。図２０は、この複数
行同時選択駆動法の具体的な処理の概要を示したもので
ある。まず、行電極１０１への行信号について説明す
る。直交行列１１１は、各データが１，−１の２値、ま
たは、１，０，−１の３値からなり、行列を構成する列
ベクトルの内、任意の異なる２つの列ベクトルの内積値
が、必ず０になる行列である。行ドライバ５は、行信号
として直交行列１１１のデータに比例した電圧を繰り返
し行電極１０１に印加する。このような直交行列１１１
の３値の内、１，−１に対応する電圧が、行電極１０１
に対する選択パルスとなる。したがって、直交行列１１
１の１つの行ベクトルの１，−１の総数分だけ、行電極
１０１を同時に選択し、直交行列１１１の１つの列ベク
トルの１，−１の総数分だけ、１つの行電極１０１を、
１フレーム期間に選択することになる。

【０００８】つぎに、列電極１０２への列信号について
説明する。液晶表示パネルに表示する１フレーム分のデ
ィジタル画像データ１１２（−１がオン、１がオフに対
応）に対して、直交行列１１１との積である列信号デー
タ１１３を作成する。列ドライバ６は、列信号として列
信号データ１１３の各データの値に比例した電圧を列電
極１０２に印加する。

【０００９】上記の行および列の２つの信号は、ｉ番目
（ｉは０以上Ｘ未満の整数）の１Ｈ期間（１フレーム期
間＝１Ｈ期間×Ｘ）において、直交行列１１１のｉ行目
のデータが行電極１０１に、列信号データ１１３のｉ行
目のデータが列電極１０２にそれぞれ印加される。この
ようにすると１フレーム期間で、両電極１０１，１０２
間のそれぞれの画素に、表示すべき画像データ１１２に
比例した実効値電圧が蓄積される。各画素の液晶層１０
４は、行電極１０１および列電極１０２間の実効値電圧
に応じて光を透過するため、液晶表示パネルに画像が表
示されることになる。

【００１０】この駆動法を行う駆動装置においては、画
像データ１１２の１列のデータに対して演算を行い、列
信号データ１１３の１つのデータを求める。そこで、画
像データ１１２の各データの出力の順序は、図２０にお
ける画像データ１１２の行列で説明すると、ｘ_1,1→ｘ_2,1→ｘ_3,1→ｘ_4,1→ｘ_1,2→ｘ_2,2→・・・→ｘ_4,4 の順序で行われるが、画像データ１１２の入力はｘ_1,1→ｘ_1,2→ｘ_1,3→ｘ_1,4→ｘ_2,1→ｘ_2,2→・・・→ｘ_4,4 の順序で行われる。

【００１１】すなわち、入出力のアクセス方向が異なる
ので、画像データ１１２を一時記憶して出力するために
は、画像データ１１２を保持できる容量のフレームメモ
リを２つ使用し、一方のフレームメモリで入力を行い、
他方のフレームメモリに保持された１フレーム前の画像
データ１１２の出力を、演算を行うのに必要な方向で行
うという動作を１フレーム毎に交互に行う必要がある。

【００１２】一方、列信号データ１１３の各データは、
図２０に示すように画像データ１１２の列ベクトルと直
交行列１１１の行ベクトルの内積値であるが、画像デー
タ１１２の１つの列ベクトルに関して、直交行列１１１
の行ベクトルを１行目から最終行まで順に進めながら計
算するので、列信号データ１１３はつぎのような順で作
成される。

【００１３】ｙ_1,1→ｙ_2,1→ｙ_3,1→ｙ_4,1→ｙ_1,2→ｙ_2,2→・・・→ｙ_4,4 このように作成された列信号データ１１３は、図２０に
示すように１行単位で使用されるので、つぎのような順
序で列ドライバ６に送られることになる。ｙ_1,1→ｙ_1,2→ｙ_1,3→ｙ_1,4→ｙ_2,1→ｙ_2,2→・・・→ｙ_4,4 したがって、列信号データ１１３の場合も画像データ１
１２と同様に、そのデータサイズの２倍の容量のフレー
ムメモリが必要となる。

【００１４】また、直交行列１１１として、１，−１の
２値からなる直交行列に０を入れることで同時選択する
行数を減らしても、全行同時選択の場合と同等のコント
ラストを得られることが知られている（詳細は 1993 SI
D Digest of Papers,pp.89〜92参照）が、従来は１，
０，−１の３値からなる（数１）の行列Ｚを用いて演算
を行っていた。

【００１５】

【数１】

【００１６】

【数２】

【００１７】

【数３】

【００１８】

【数４】

【００１９】

【数５】

【００２０】これに対し、（数２）の行列Ｚａは、（数
３）のような１，−１の２値からなる直交行列Ｎと（数
４）のような単位行列Ｌを、（数５）の式で表される方
法で拡張することで求めることができ、（数２）の行列
Ｚａを用いると、列信号データ１１３の計算に必要な画
像データ数を削減することが可能である。ただし、その
ためにはコントラストを低下させないための時間方向へ
の展開が必要となるが、その方法については明示されて
いない。

【００２１】

【発明が解決しようとする課題】したがって、上記の複
数行同時選択駆動法を行おうとすると、列信号データ１
１３を算出するために、フレームメモリを画像データ用
と列信号データ用にそれぞれ２倍の容量を持つ必要があ
る。また、フレームメモリの書き込み方向と読み出し方
向が異なるため、それぞれの方向に対しアクセス速度の
同一なメモリを用いる必要がある。そのため、標準的な
ダイナミックＲＡＭを用いる場合、片方のアクセス方向
の速度が不足し使用できず、高価なビデオＲＡＭ（ＶＲ
ＡＭ）を用いる必要がある。したがって、駆動装置全体
のコストが増大するという問題がある。

【００２２】この発明の目的は、行バッファメモリと列
信号データ用フレームメモリを用い従来と同等の駆動方
式を実現することにより、メモリ容量を削減し、駆動装
置全体のコストを削減することができる液晶表示パネル
の駆動装置を提供することである。

【００２３】

【課題を解決するための手段】請求項１記載の液晶表示
パネルの駆動装置は、Ｘ個の行電極とＹ個の列電極の間
に実効値電圧に応答する液晶を挟持し、Ｘ個の行電極の
うち同時にｎ個を駆動する方式を用いてＳＴＮマトリク
ス型液晶表示パネルを駆動する液晶表示パネルの駆動装
置であり、ディジタル画像データの入出力を列方向に行
うＹ個の列電極分の容量を有するメモリ２ｎ個からなる
バッファメモリと、行電極を駆動する行信号のパターン
をｎ次の行列として保持し出力する行列発生回路と、行
列発生回路の出力データでバッファメモリから出力され
る画像データを変換し列信号データとして出力する演算
回路と、演算回路から出力されるＸ行Ｙ列の列信号デー
タの入出力を行うフレームメモリと、行列発生回路の出
力データを用いて行電極を駆動する行ドライバと、フレ
ームメモリから出力される列信号データを用いて列電極
を駆動する列ドライバとを備えている。

【００２４】この構成によれば、１画素のディジタル画
像データの入力単位時間であるシステムクロックの１ク
ロック毎にバッファメモリから列ベクトルである画像デ
ータが演算回路に入力され、行列発生回路の出力データ
が１Ｈ区間内の行ベクトルとして演算回路に入力され
る。したがって、演算回路の出力である列信号データは
列方向に出力され、フレームメモリによりアクセス方向
を変えることなく時間方向への展開を行い、所望の列信
号データを作成して列電極を駆動することができる。

【００２５】また、請求項２記載の液晶表示パネルの駆
動装置は、Ｘ個の行電極とＹ個の列電極の間に実効値電
圧に応答する液晶を挟持し、Ｘ個の行電極のうち同時に
ｎ個を駆動する方式を用いてＳＴＮマトリクス型液晶表
示パネルを駆動する液晶表示パネルの駆動装置であり、
ディジタル画像データのデータ削減を垂直方向に行う縮
小回路と、縮小回路から出力されるディジタル画像デー
タの入出力を列方向に行うＹ個の列電極分の容量を有す
るメモリ１．５ｎ個からなるバッファメモリと、行電極
を駆動する行信号のパターンをｎ次の行列として保持し
出力する行列発生回路と、行列発生回路の出力データで
バッファメモリから出力される画像データを変換し列信
号データとして出力する演算回路と、演算回路から出力
されるＸ行Ｙ列の列信号データの入出力を行うフレーム
メモリと、行列発生回路の出力データを用いて行電極を
駆動する行ドライバと、フレームメモリから出力される
列信号データを用いて列電極を駆動する列ドライバとを
備えている。

【００２６】この構成によれば、縮小回路で垂直方向に
１／２画素に削減することにより、１画素のディジタル
画像データの入力単位時間であるシステムクロックの１
クロック毎に、バッファメモリから列ベクトルである画
像データが半分の時間だけ演算回路に入力され、行列発
生回路の出力データが１Ｈ区間内の行ベクトルとして演
算回路に入力される。したがって、演算回路の出力であ
る列信号データは列方向に出力され、フレームメモリに
よりアクセス方向を変えることなく時間方向への展開を
行い、所望の列信号データを作成して列電極を駆動する
ことができる。

【００２７】

【発明の実施の形態】

（第１の実施の形態）以下、この発明の第１の実施の形
態について、図面を参照しながら説明する。図１はこの
発明の第１の実施の形態の液晶表示パネルの駆動装置の
ブロック図である。図１において、画像データ用バッフ
ァメモリ１は、列電極に対応する画素数Ｙのデータ信号
を保持する容量のラインメモリ群であり、１フレーム分
のディジタル画像データであるＸ行Ｙ列の行列Ａの一部
分であるｎ行Ｙ列を、いったん保持する。

【００２８】ｎ行Ｙ列の画像データを保持したｎ個のラ
インメモリは、１クロック毎にｎ次の行列演算に必要な
列ベクトルである画像データを列方向に出力する。ここ
で、１クロックとは１画素のディジタル画像データの入
力単位時間を示し、以降、１クロックと略す。行列発生
回路２はＲＯＭで構成され、１，−１の２値からなるｎ
行ｎ列の直交行列Ｎの１行のデータを行ベクトルとして
１Ｈ区間出力する。演算回路３は行列発生回路２から入
力する直交行列Ｎの行ベクトルと、バッファメモリ１か
ら出力される列ベクトルである画像データの内積を演算
し、列信号データであるＸ行Ｙ列の行列Ｂの列ベクトル
を順次求め、列信号データ用フレームメモリ４に転送す
る。

【００２９】列信号データ用フレームメモリ４は、Ｘ行
Ｙ列の容量を持つフレームメモリを２個用い、演算回路
３から入力される１フレーム分のディジタル列信号デー
タであるＸ行Ｙ列の行列Ｂを交互に保持する。列信号デ
ータを保持したフレームメモリは、列信号データの出力
順序を行方向に入れ換えて出力することにより時間方向
への展開を行う。

【００３０】列ドライバ６は、列信号データ用フレーム
メモリ４から送られてくるデータを、１フレーム期間内
の時刻ｔに対応する行列Ｂの列信号データに対応するア
ナログデータに応じた電圧として、ＳＴＮ液晶表示パネ
ル７の列電極に印加する。また、行列発生回路２はｎ次
の直交変換Ｎの行ベクトルを、列信号データの出力に対
応させ順に出力する。行ドライバ５は行列発生回路２か
ら出力されたデータに応じた電圧を、ＳＴＮ液晶表示パ
ネル７のＸ個の行電極に印加する。

【００３１】これによって、（数５）に示すｎ行ｎ列の
直交行列Ｎを単位行列で拡張した直交行列Ｚａを用いて
行列演算を行った後、（数２）を（数１）への変換を行
った列信号データに対応するように、時間方向への展開
を行った１つの行の各データに応じた電圧を、ＳＴＮ液
晶表示パネル７のＸ本の行電極に印加することができ
る。

【００３２】以下に、個々の構成について詳細に説明す
る。まず、バッファメモリ１の構成について説明する。
本実施の形態では、バッファメモリ１は図２に示す２ｎ
個のラインメモリ１２〜１４と入出力制御回路１１から
構成される。２ｎ個のラインメモリ１２〜１４には同一
のアドレスが入出力制御回路１１より入力し、有効な画
像データの入力に対して１個の入力可能なラインメモ
リ、例えば１２を選択し入力する。残りのラインメモリ
１３，１４は出力を行い、そのうちｎ次の直交行列に必
要なｎ行分のデータを保持しているｎ個のメモリからの
データ出力を、列ベクトルである画像データとして１ク
ロック毎に選択部１５から出力する。

【００３３】また、それぞれのラインメモリ１２〜１４
は、図３に示すように、列電極に対応するＹ画素の容量
を持つメモリにより構成される。本実施の形態では、ア
ドレスをアドレスカウンタ１７で発生させ、入出力制御
をバッファ１６で行い、ＳＲＡＭ１８を用いた構成で図
示しているが、同一容量のＦＩＦＯを用いることでも代
用できる。

【００３４】つぎに、バッファメモリ１の入出力のタイ
ミングについて詳細な動作を図４を用い説明する。ま
ず、画像データは、（ａ）のフレーム基準信号を基準に
図５に示す矢印の順で入力される。このうちの（ｂ）の
ライン同期信号に示すｎＨ区間で、（ｃ），（ｄ）の入
力制御信号に示すように、順次ｎ個のラインメモリにｎ
行の画像データを入力する。そして、つぎのｎＨ区間に
ｎ＋１個目のラインメモリから２ｎ個目のラインメモリ
に入力を行う。このように、ラインメモリ群には順次１
個のラインメモリに対しＹ個の画像データの入力を行
い、ｎ行の画像データが入力された時に、ｎ個のライン
メモリにｎ行Ｙ列の画像データが保持されていることに
なる。

【００３５】また、１個目からｎ個目のラインメモリに
入力された画像データは、（ｆ）の出力制御信号１の区
間、選択部１５を通して演算回路３に供給される。さら
に、（ｅ）の入力制御信号２ｎによる２ｎ個目のライン
メモリに入力が終了すると同時にｎ行Ｙ列の演算は完了
し、ｎ＋１個目から２ｎ個目のｎ行の保持された画像デ
ータは、つぎのｎＨ区間で（ｇ）の出力制御信号２によ
り選択部１５を通して演算回路３に供給される。したが
って、ｎ個のラインメモリ単位でｎＨ毎に入出力を切り
替えることにより、列ベクトルである画像データがバッ
ファメモリ１から演算回路３に供給され、ｎ行ｎ列の直
交行列Ｎのうちの１行の行ベクトルに対する演算を順次
行うことが可能となる。

【００３６】つぎに、行列演算について、行列発生回路
２と演算回路３の動作を図面を用い説明する。行列発生
回路２はＲＯＭで構成され直交行列Ｎの行ベクトルを発
生するため、１Ｈ期間中に１度直交行列Ｎの行ベクトル
を発生する。また、前記説明により画像データは図６
（ａ）に示す列ベクトルとして１Ｈ期間中にＹ回分、図
６（ｂ）のように出力される。

【００３７】行列演算は、図７（ａ）に示すようにｎ行
Ｙ列の画像データに対し、ｎ次の直交行列のうちの行ベ
クトルとを演算することにより、１行Ｙ列の列信号デー
タが出力される。それを、直交行列の１行目からｎ行目
まで繰り返すことにより、図７（ｂ）の演算が行われ、
図８のような順でｎ行Ｙ列の列信号データが作成され
る。行列発生回路２は、本実施の形態ではＲＯＭを用い
ているが、ＲＡＭで構成しても同様の効果が得られる。

【００３８】つぎに、列信号データ用フレームメモリ４
の構成について説明する。本実施の形態では、図１のフ
レームメモリ４は、図９に示す２個のフレームメモリ４
２，４３から構成される。２個のフレームメモリ４２，
４３は入出力モードで異なるアドレスを入出力制御回路
４１により入力し、演算回路３からの有効な列信号デー
タを、図８に示す順序でフレームメモリ、例えば４２に
入力する。他方のフレームメモリ４３は時間軸方向への
展開のために行を入れ換えて図１２に示す順序で出力す
る。選択部４４は出力するフレームメモリ４２，４３を
切り替えて列信号データを出力する。

【００３９】ここで、それぞれのフレームメモリ４２，
４３は、図１０に示すように水平方向の画素数であるＹ
画素と時間方向のデータ数であるＸ画素の容量を持つ２
次元のメモリにより構成される。本実施の形態では、入
出力に必要なアドレスを入力アドレスカウンタ４５およ
びアドレスカウンタ４６で発生させ、ＳＲＡＭを用いた
構成で図示しているが、同一容量のＤＲＡＭ等を用いて
も代用できる。

【００４０】図１１にフレームメモリ４の入出力のタイ
ミングを示す。図１１において、（ａ）はフレーム同期
信号、（ｂ）はライン同期信号、（ｃ）はフレームメモ
リ１（図９では符号４２を付している）の入出力制御信
号、（ｄ）はフレームメモリ２（図９では符号４３を付
している）の入出力制御信号であり、図１１からわかる
ように、フレームメモリ１，２の入力と出力はそれぞれ
フレーム毎に交互に行われ、かつ一方の入力を行ってい
るときは、他方は出力を行う。

【００４１】以上のように、この発明の第１の実施の形
態によれば、１Ｈ区間に列ベクトルである画像データの
Ｙ列と直交行列の同一行ベクトルとの演算を行うことに
より、列信号データを列方向に出力することが可能とな
り、所望の列信号データを作成して列電極を駆動するこ
とができ、メモリ容量を削減し、駆動装置全体のコスト
を削減することができる。

【００４２】（第２の実施の形態）この発明の第２の実
施の形態について、図面を参照しながら説明する。図１
３はこの発明の第２の実施の形態の液晶表示パネルの駆
動装置のブロック図である。図１３において、縮小回路
８は入力されたディジタル画像データを行方向に１／２
に間引く回路であり、入力されるディジタル画像データ
と出力される画像データは、２Ｘ行Ｙ列に対しＳＴＮ液
晶表示パネル７のＸ行Ｙ列という関係を持つ。また、画
像データ用のバッファメモリ１は、列電極に対応する画
素数Ｙのデータ信号を保持する容量のラインメモリ群で
あり、図１５に示すように１．５ｎ個のラインメモリ１
２〜１９から構成されている。その他のブロックに関し
ては、前述した構成と同一であるので説明を省略し、縮
小回路８とバッファメモリ１の構成と動作について詳細
に説明を行う。

【００４３】この実施の形態において、説明を簡単に行
うための一例として、入力されるディジタル画像データ
の有効サイズを水平走査線２４０本のノンインタレース
信号とし、ＳＴＮ液晶表示パネルの行数を１２０行とす
る。まず、縮小回路８には図１４（ａ）に示すように画
像データが入力される。縮小回路８では、ＳＴＮ液晶表
示パネルに対しデータを表示するために図１４（ｂ）に
示すように変換を行う。変換後は１２０行のデータが２
行の入力のうち半分の時間で出力される。変換された出
力は図１３に示すバッファメモリ１に入力される。

【００４４】バッファメモリ１は図１５に示す１．５ｎ
個のラインメモリ１２〜１９と入出力制御回路１１から
構成される。１．５ｎ個のラインメモリ１２〜１９には
同一のアドレスが入出力制御回路１１より入力され、外
部からの有効な画像データの入力に対して、１個の入力
可能なラインメモリ、例えば１２を選択し入力する。残
りのラインメモリ１３〜１９は出力を行い、そのうちｎ
次の直交行列に必要なｎ行分のデータを保持しているｎ
個のラインメモリからのデータ出力を、列ベクトルであ
る画像データとして１クロック毎に選択部１５から出力
する。また、それぞれのラインメモリは、前述の構成と
同一である。

【００４５】つぎに、バッファメモリ１の入力と出力の
タイミングについて詳細な動作を図１６を用い説明す
る。まず、縮小回路８から入力される画像データは、
（ａ）のフレーム基準信号を基準に、（ｂ）のライン同
期信号の２Ｈ区間に１度の割合でＹ個の画像データがラ
インメモリに入力される。そして、ｎ個のラインメモリ
に対し（ｃ），（ｄ）の入力制御信号と順次入力を行
う。

【００４６】このように、ラインメモリ群には順次１個
目から入力動作を行い、ｎ行の画像データが入力された
時には、１個目からｎ個目までのラインメモリにｎ行Ｙ
列の画像データが保持されている。さらに、ｎ個目のラ
インメモリに入力された後、ｎ＋１個目のラインメモリ
から順に１．５ｎ個目のラインメモリまで、（ｅ），
（ｆ）の入力制御信号と順次入力を行う。このとき１個
目からｎ個目に入力された画像データは、（ｇ）の出力
制御信号１の区間、選択部１５を通して演算回路３に供
給される。（ｆ）の入力制御信号１．５ｎにより１．５
ｎ個目のラインメモリに入力が終了すると同時にｎ行Ｙ
列の演算が完了し、再度１個目からｎ個目のラインメモ
リが入力可能状態となり、１個目から０．５ｎ個目まで
０．５ｎ行の画像データが蓄積され、つぎの２ｎＨ区間
で、（ｈ）の出力制御信号２により選択部１５を通して
演算回路３に供給される。したがって、２ｎ行の画像デ
ータ入力に対し、ｎ行の入出力を切り替えることによ
り、列ベクトルである画像データがバッファメモリ１か
ら出力され、ｎ行ｎ列の直交行列Ｎの行ベクトルに対す
る演算を順次行うことが可能となる。

【００４７】また、第２の実施の形態では、縮小回路８
を用いバッファメモリの入力を２分の１の区間で行う形
態としたが、画像データ数とＳＴＮ液晶表示パネルの行
数とを同一とし、出力に２倍の周波数のシステムクロッ
クを用いる方法等で、図１６に示すバッファのアクセス
を可能とすることが可能である。この場合は縮小回路８
は入力クロックと出力クロックを変換するＦＩＦＯを用
いた構成をとる。

【００４８】以上のように、この発明の第２の形態によ
れば、２Ｈ区間に列ベクトルである画像データのＹ列と
直交行列の同一行ベクトルとの演算を行うことにより、
ラインメモリの容量を削減したうえで列信号データを列
方向に出力することが可能となり、所望の列信号データ
を作成して列電極を駆動することができ、メモリ容量を
削減し、駆動装置全体のコストを削減することができ
る。

【００４９】

【発明の効果】以上のように、本発明によれば、バッフ
ァメモリの出力を列ベクトルとして画像データと同一の
アクセス速度で行うことにより、画像データメモリの容
量を削減し、低価格なメモリを用いた従来と同等の駆動
回路を低価格に提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態におけるＳＴＮ液
晶表示パネルの駆動装置の構成を示すブロック図であ
る。

【図２】画像データ用バッファメモリ１の構成を示すブ
ロック図である。

【図３】画像データ用ラインメモリ１２の構成を示すブ
ロック図である。

【図４】画像データ用バッファメモリ１の動作を示すタ
イミング図である。

【図５】画像データ用バッファメモリ１への画像データ
の入力順序を示す説明図である。

【図６】画像データ用バッファメモリ１から出力される
１単位とｎＨ区間で出力される画像データの出力順とを
示す説明図である。

【図７】１Ｈ区間で出力される列信号データとｎＨ区間
で出力される列信号データとを示す説明図である。

【図８】演算回路２からの列信号データの出力順序を示
す説明図である。

【図９】列信号データ用フレームメモリ４の構成を示す
ブロック図である。

【図１０】列信号データ用メモリ４２の構成を示すブロ
ック図である。

【図１１】列信号データ用フレームメモリ４の動作を示
すタイミング図である。

【図１２】フレームメモリ４からの時間方向に変換され
た列信号データの出力順を示す説明図である。

【図１３】本発明の第２の実施の形態におけるＳＴＮ液
晶表示パネルの駆動装置の構成を示すブロック図であ
る。

【図１４】縮小回路８の動作の一例を示す説明図であ
る。

【図１５】この発明の第２の実施の形態における画像デ
ータ用バッファメモリ１の構成を示すブロック図であ
る。

【図１６】縮小回路８の動作の一例を示すタイミング図
である。

【図１７】従来の単純マトリクス型の液晶表示パネルの
構造を示す概略図である。

【図１８】従来の線順次選択駆動法を用いた場合の駆動
波形図と光学応答波形図である。

【図１９】複数行同時選択駆動法を用いた場合の駆動波
形図と光学応答波形図である。

【図２０】複数行同時選択駆動法の概念を示す説明図で
ある。

【符号の説明】

１画像データ用バッファメモリ２行列発生回路３演算回路４列信号データ用フレームメモリ５行ドライバ６列ドライバ７単純マトリックス型液晶表示パネル

───────────────────────────────────────────────────── フロントページの続き (72)発明者中西英行大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、ディジタル画像データの入出力を列方向に行うＹ個の列
電極分の容量を有するメモリ２ｎ個からなるバッファメ
モリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記バッファメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記演算回路から出力されるＸ行Ｙ列の列信号データの
入出力を行うフレームメモリと、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記フレームメモリから出力される列信号データを用い
て列電極を駆動する列ドライバとを備えた液晶表示パネ
ルの駆動装置。
【請求項２】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、ディジタル画像データの１／２のデータ削減を垂直方向
に行う縮小回路と、前記縮小回路から出力されるディジタル画像データの入
出力を列方向に行うＹ個の列電極分の容量を有するメモ
リ１．５ｎ個からなるバッファメモリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記バッファメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記演算回路から出力されるＸ行Ｙ列の列信号データの
入出力を行うフレームメモリと、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記フレームメモリから出力される列信号データを用い
て列電極を駆動する列ドライバとを備えた液晶表示パネ
ルの駆動装置。