JPH1031460A

JPH1031460A - 液晶表示パネルの駆動装置

Info

Publication number: JPH1031460A
Application number: JP8187544A
Authority: JP
Inventors: Hideki Nozaki; 秀樹野崎; Takahiro Kobayashi; 隆宏小林; Yasuhito Fukui; 康仁福井; Hideyuki Nakanishi; 英行中西
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-07-17
Filing date: 1996-07-17
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】複数の行を同時選択するＳＴＮ液晶表示パネ
ルの駆動装置において、メモリの容量を削減した駆動回
路を実現する。【解決手段】画像データ用フレームメモリ１は、列方
向に入力された画像データを、Ｙ個の列ベクトルとして
行方向に展開し任意の速度で出力する。行列発生回路２
は１Ｈ分の列ベクトルの出力区間に直交行列の１行の行
ベクトルを出力する。演算回路３は画像データを行列演
算により列信号データに変換する。列ドライバ６は列信
号データを列信号にそれぞれ用いて単純マトリックス型
液晶表示パネル７を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数行同時選択
駆動法を用いて単純マトリクス型液晶表示パネルを駆動
する液晶表示パネルの駆動装置に関するものである。

【０００２】

【従来の技術】現在、液晶表示パネルは、フラットパネ
ルディスプレイとして広く一般で使用されている。その
代表的な種類の１つに、ＳＴＮ単純マトリクス型液晶表
示パネルがある。以後、ＳＴＮ単純マトリクス型液晶表
示パネルをＳＴＮ液晶表示パネルと略す。このＳＴＮ液
晶表示パネルは、図１７に示されるように、２枚のガラ
ス基板１０３ａと１０３ｂとで実効値電圧に応答する液
晶層１０４を挟持する構造となっている。

【０００３】ガラス基板１０３ａには複数の縞状透明電
極である行電極１０１が、ガラス基板１０３ｂには同じ
く複数の縞状透明電極である列電極１０２が、それぞれ
形成されており、行電極１０１と列電極１０２とは互い
に直交する関係を持つ。このような単純構造から、ＳＴ
Ｎ液晶表示パネルは、低コストで生産できるという利点
を持つ。また、ビデオレートの動画を表示できる、高速
応答のＳＴＮ液晶表示パネルが開発されつつある現在、
その利用分野が広がりつつある。

【０００４】しかし、高速応答のＳＴＮ液晶表示パネル
に対し、１つの行電極１０１に１フレーム期間に１度だ
け選択電圧を印加し、その行の上にある画素の情報を列
電極１０２から供給する従来の線順次駆動法を用いる
と、コントラストが著しく低下する。この現象は図１８
で説明される。図１８において、（ａ）の信号は１つの
行電極１０１に印加される行信号であり、（ｂ）の信号
は１つの列電極１０２に印加される列信号であり、
（ｃ）の信号は、行電極１０１と列電極１０２の交点に
ある１つの画素に印加される（ａ）の信号と（ｂ）の信
号との差信号である。

【０００５】図１８（ａ）の信号は行選択パルスである
ため、従来の駆動法では、それぞれの行電極１０１は１
フレーム期間に１度だけ選択される。液晶層１０４内の
応答速度の速い液晶は図１８（ｃ）の信号によって駆動
され、図１８（ｄ）の波形のような光学応答を示し、オ
ン輝度の低下およびオフ輝度の上昇の現象が現れてい
る。そして、人間の目には図１８（ｄ）の波形上に２つ
の破線で示されているオン輝度およびオフ輝度として知
覚されるため、線順次駆動法を高速応答の液晶に用いた
場合、表示される画像のコントラストは低下してしま
う。この現象をフレーム応答現象という。

【０００６】そこで、近年、複数行同時選択駆動法と呼
ばれる新しい駆動法が提案されている。これは、一度に
複数の行を同時に選択することで、１つの行を１フレー
ム期間に複数回選択し、フレーム応答現象を抑制する技
術である。図１９はこの複数行同時選択駆動法によって
フレーム応答現象が抑制されることを示している。図１
９において、（ａ）の信号は１つの行電極１０１に印加
される行信号であり、（ｂ）の信号は１つの列電極１０
２に印加される列信号であり、（ｃ）の信号は、（ａ）
の信号と（ｂ）の信号との差信号である。

【０００７】図１９（ａ）の信号に示されるように、１
フレーム期間内で等間隔に何度も１つの行を選択するた
め、図１９（ｃ）の信号で駆動される画素の液晶は、図
１９（ｄ）の波形のような光学応答を示し、線順次駆動
法のようなオン輝度の低下およびオフ輝度の上昇を防
ぎ、高いコントラストが得られる。図２０は、この複数
行同時選択駆動法の具体的な処理の概要を示したもので
ある。まず、行電極１０１への行信号について説明す
る。直交行列１１１は、各データが１，−１の２値、ま
たは、１，０，−１の３値からなり、行列を構成する列
ベクトルの内、任意の異なる２つの列ベクトルの内積値
が、必ず０になる行列である。行ドライバ５は、行信号
として直交行列１１１のデータに比例した電圧を繰り返
し行電極１０１に印加する。このような直交行列１１１
の３値の内、１，−１に対応する電圧が、行電極１０１
に対する選択パルスとなる。したがって、直交行列１１
１の１つの行ベクトルの１，−１の総数分だけ、行電極
１１１を同時に選択し、直交行列１１１の１つの列ベク
トルの１，−１の総数分だけ、１つの行電極１０１を、
１フレーム期間に選択することになる。

【０００８】つぎに、列電極１０２への列信号について
説明する。液晶表示パネルに表示する１フレーム分のデ
ィジタル画像データ１１２（−１がオン、１がオフに対
応）に対して、直交行列１１１との積である列信号デー
タ１１３を作成する。列ドライバ６は、列信号として列
信号データ１１３の各データの値に比例した電圧を列電
極１０２に印加する。

【０００９】行および列の２つの信号は、ｉ番目（ｉは
０以上Ｘ未満の整数）の１Ｈ期間（１フレーム期間＝１
Ｈ期間×Ｘ）において、直交行列１１１のｉ行目のデー
タが行電極１０１に、列信号データ１１３のｉ行目のデ
ータが列電極１０２にそれぞれ印加される。このように
すると１フレーム期間で、両電極１０１，１０２間のそ
れぞれの画素に、表示すべき画像データ１１２に比例し
た実効値電圧が蓄積される。各画素の液晶層１０４は、
行電極１０１および列電極１０２間の実効値電圧に応じ
て光を透過するため、液晶表示パネルに画像が表示され
ることになる。

【００１０】この駆動法を行う駆動装置においては、画
像データ１１２の１列のデータに対して演算を行い、列
信号データ１１３の１つのデータを求める。そこで、画
像データ１１２の各データの出力の順序は、図２０にお
ける画像データ１１２の行列で説明すると、ｘ_1,1→ｘ_2,1→ｘ_3,1→ｘ_4,1→ｘ_1,2→ｘ_2,2→・・・→ｘ_4,4 の順序で行われるが、画像データ１１２の入力はｘ_1,1→ｘ_1,2→ｘ_1,3→ｘ_1,4→ｘ_2,1→ｘ_2,2→・・・→ｘ₄,₄ の順序で行われる。

【００１１】すなわち、入出力のアクセス方向が異なる
ので、画像データ１１２を一時記憶して出力するために
は、画像データ１１２を保持できる容量のフレームメモ
リを２つ使用し、一方のフレームメモリで入力を行い、
他方のフレームメモリに保持された１フレーム前の画像
データ１１２の出力を、演算を行うのに必要な方向で行
う動作を１フレーム毎に交互に行う必要がある。

【００１２】一方、列信号データ１１３の各データは、
図２０に示すように画像データ１１２の列ベクトルと直
交行列１１１の行ベクトルの内積値であるが、画像デー
タ１１２の１つの列ベクトルに関して、直交行列１１１
の行ベクトルを１行目から最終行まで順に進めながら計
算するので、列信号データ１１３はつぎのような順で作
成される。

【００１３】ｙ_1,1→ｙ_2,1→ｙ_3,1→ｙ_4,1→ｙ_1,2→ｙ_2,2→・・・→ｙ_4,4 このように作成された列信号データ１１３は、図２０に
示すように１行単位で使用されるので、つぎのような順
序で列ドライバ６に送られることになる。ｙ_1,1→ｙ_1,2→ｙ_1,3→ｙ_1,4→ｙ_2,1→ｙ_2,2→・・・→ｙ_4,4 したがって、列信号データ１１３の場合も画像データ１
１２と同様に、そのデータサイズの２倍の容量のフレー
ムメモリが必要となる。

【００１４】また、直交行列として、１，−１の２値か
らなる直交行列に０を入れることで同時選択する行数を
減らしても、全行同時選択の場合と同等のコントラスト
を得られることが知られている（詳細は 1993 SID Dige
st of Papers,pp.89〜92参照）が、従来は１，０，−１
の３値からなる（数１）の行列Ｚを用いて演算を行って
いた。

【００１５】

【数１】

【００１６】

【数２】

【００１７】

【数３】

【００１８】

【数４】

【００１９】

【数５】これに対し、（数２）の行列Ｚａは、（数３）のような
１，−１の２値からなる直交行列Ｎと（数４）のような
単位行列Ｌを、（数５）の式で表される方法で拡張する
ことで求めることができ、（数２）の行列Ｚａを用いる
と、列信号データ１１３の計算に必要な画像データ数を
削減することが可能である。ただし、そのためにはコン
トラストを低下させないための時間方向への展開が必要
となるが、その方法については明示されていない。

【００２０】

【発明が解決しようとする課題】したがって、上記の複
数行同時選択駆動法を行おうとすると、列信号データ１
１３を算出するために、フレームメモリを画像データ用
と列信号データ用にそれぞれ２倍の容量を持つ必要があ
る。また、フレームメモリの書き込み方向と読み出し方
向が異なるため、それぞれの方向に対しアクセス速度の
同一なメモリを用いる必要がある。そのため、標準的な
ダイナミックＲＡＭを用いる場合、片方のアクセス方向
の速度が不足し使用できず、高価なビデオＲＡＭ（ＶＲ
ＡＭ）を用いる必要がある。したがって、駆動装置全体
のコストが増大するという問題がある。

【００２１】この発明の目的は、画像データ用フレーム
メモリのみで従来と同等の駆動方式を実現し、メモリ容
量を削減し駆動装置全体のコストを削減することができ
る液晶表示パネルの駆動装置を提供することである。

【００２２】

【課題を解決するための手段】請求項１記載の液晶表示
パネルの駆動装置は、Ｘ個の行電極とＹ個の列電極の間
に実効値電圧に応答する液晶を挟持し、Ｘ個の行電極の
うち同時にｎ個を駆動する方式を用いて、ＳＴＮ液晶表
示パネルを駆動するものであり、Ｘ行Ｙ列のディジタル
画像データの入出力を列方向に行うとともに、入力時の
複数倍の速度で出力を行うＸ／ｎ行Ｙ列の２倍の容量を
有するメモリｎ個からなるフレームメモリと、行電極を
駆動する行信号のパターンをｎ次の行列として保持し出
力する行列発生回路と、行列発生回路の出力データでバ
ッファメモリから出力される画像データを変換し列信号
データとして出力する演算回路と、行列発生回路の出力
データを用いて行電極を駆動する行ドライバと、演算回
路から出力される列信号データを用いて列電極を駆動す
る列ドライバとを備えている。

【００２３】この構成によれば、１画素のディジタル画
像データの入力単位時間であるシステムクロックを複数
倍したクロック毎にバッファメモリから列ベクトルであ
る画像データが演算回路に入力され、ｎ行１列の列信号
データ処理区間内の行ベクトルとして行列発生回路の出
力データが演算回路に入力される。また、列ベクトルで
ある画像データは、ｎ行１列の列信号データ処理毎に行
方向に切り替えることで時間方向に展開される。したが
って、演算回路の出力である列信号データは列方向に複
数倍の速度で出力され、所望の列信号データを作成して
列電極を駆動することができる。

【００２４】請求項２記載の液晶表示パネルの駆動装置
は、Ｘ個の行電極とＹ個の列電極の間に実効値電圧に応
答する液晶を挟持し、Ｘ個の行電極のうち同時にｎ個を
駆動する方式を用いて、ＳＴＮ液晶表示パネルを駆動す
るものであり、Ｘ行Ｙ列のディジタル画像データの入出
力を列方向に行うとともに、入力時の複数倍の速度で出
力を行うＸ／ｎ行Ｙ列の容量を有するメモリ２ｎ個から
なるフレームメモリと、行電極を駆動する行信号のパタ
ーンをｎ次の行列として保持し出力する行列発生回路
と、行列発生回路の出力データでバッファメモリから出
力される画像データを変換し列信号データとして出力す
る演算回路と、行列発生回路の出力データを用いて行電
極を駆動する行ドライバと、演算回路から出力される列
信号データを用いて列電極を駆動する列ドライバとを備
えている。

【００２５】この構成によれば、１画素のディジタル画
像データの入力単位時間であるシステムクロックを複数
倍したクロック毎にバッファメモリから列ベクトルであ
る画像データが演算回路に入力され、ｎ行１列の列信号
データ処理区間内の行ベクトルとして行列発生回路の出
力データが演算回路に入力される。また、列ベクトルで
ある画像データは、ｎ行１列の列信号データ処理毎に行
方向に切り替えることで時間方向に展開される。したが
って、演算回路の出力である列信号データは列方向に複
数倍の速度で出力され、所望の列信号データを作成して
列電極を駆動することができる。

【００２６】また、請求項３記載の液晶表示パネルの駆
動装置は、Ｘ個の行電極とＹ個の列電極の間に実効値電
圧に応答する液晶を挟持し、Ｘ個の行電極のうち同時に
ｎ個を駆動する方式を用いて、ＳＴＮ液晶表示パネルを
駆動するものであり、Ｘ行Ｙ列のディジタル画像データ
の入出力を列方向に行うとともに、入力時の２倍の速度
で出力を行うＸ／ｎ行Ｙ列の１．７５倍の容量を有する
メモリｎ個からなるフレームメモリと、行電極を駆動す
る行信号のパターンをｎ次の行列として保持し出力する
行列発生回路と、行列発生回路の出力データでバッファ
メモリから出力される画像データを変換し列信号データ
として出力する演算回路と、行列発生回路の出力データ
を用いて行電極を駆動する行ドライバと、演算回路から
出力される列信号データを用いて列電極を駆動する列ド
ライバとを備えている。

【００２７】この構成によれば、１画素のディジタル画
像データの入力単位時間であるシステムクロックを２倍
したクロック毎にバッファメモリから列ベクトルである
画像データが演算回路に入力され、ｎ行１列の列信号デ
ータ処理区間内の行ベクトルとして行列発生回路の出力
データが演算回路に入力される。また、列ベクトルであ
る画像データは、ｎ行１列の列信号データ処理毎に行方
向に切り替えることで時間方向に展開される。したがっ
て、演算回路の出力である列信号データは列方向に２倍
の速度で出力され、所望の列信号データを作成して列電
極を駆動することができる。

【００２８】また、請求項４記載の液晶表示パネルの駆
動装置は、Ｘ個の行電極とＹ個の列電極の間に実効値電
圧に応答する液晶を挟持し、Ｘ個の行電極のうち同時に
ｎ個を駆動する方式を用いて、ＳＴＮ液晶表示パネルを
駆動するものであり、Ｘ行Ｙ列のディジタル画像データ
の入出力を列方向に行うＸ／ｎ行Ｙ列の１．５倍の容量
を有するメモリｎ個からなるフレームメモリと、行電極
を駆動する行信号のパターンをｎ次の行列として保持し
出力する行列発生回路と、行列発生回路の出力データで
バッファメモリから出力される画像データを変換し列信
号データとして出力する演算回路と、行列発生回路の出
力データを用いて行電極を駆動する行ドライバと、演算
回路から出力される列信号データを用いて列電極を駆動
する列ドライバとを備えている。

【００２９】この構成によれば、１画素のディジタル画
像データの入力単位時間であるシステムクロック毎にバ
ッファメモリから列ベクトルである画像データが演算回
路に入力され、ｎ行１列の列信号データ処理区間内の行
ベクトルとして行列発生回路の出力データが演算回路に
入力される。また、列ベクトルである画像データは、ｎ
行１列の列信号データ処理毎に行方向に切り替えること
で時間方向に展開される。したがって、演算回路の出力
である列信号データは列方向に出力され、所望の列信号
データを作成して列電極を駆動することができる。

【００３０】

【発明の実施の形態】

（第１の実施の形態）以下、この発明の第１の実施の形
態について、図面を参照しながら説明する。図１はこの
発明の第１の実施の形態の液晶表示パネルの駆動装置の
ブロック図である。図１において、画像データ用のフレ
ームメモリ１は、水平方向にＹ列、垂直方向に２Ｘ／ｎ
行の画像データ信号を保持する容量を有するｎ個のバッ
ファメモリ群であり、図５に示す外部から入力される１
フレーム分のディジタル画像データであるＸ行Ｙ列の行
列Ａをｎ個のバッファメモリに分割し、図６に示すよう
にそれぞれのバッファメモリにいったん保持する。

【００３１】Ｘ行Ｙ列の画像データを保持したｎ個のバ
ッファメモリは、１クロック毎にｎ次の行列演算に必要
な列ベクトルである画像データを列方向に出力する。こ
こで、１クロックとは１画素のディジタル画像データの
入力クロックを複数倍した単位時間を示し、以降、１ク
ロックと略す。また、画像データの出力順序を行方向に
１Ｈ出力区間毎に入れ換え出力することにより時間方向
への展開を行う。ここで、１Ｈ出力区間とはｎ行１列の
列信号データを処理するＹクロック区間を示し、以降、
１Ｈ出力区間と略す。

【００３２】なお、出力のクロックを入力クロックの複
数倍とすると記載しているが、これは、ＳＴＮ液晶パネ
ルで発生する縦線ノイズ（スプライシング）の対策のた
めにフレーム周波数を上げる必要があり、そのために出
力クロックを複数倍にしているのである。その倍数は、
数値ｎとは特に関係はなく、フレーム周波数を複数倍す
るということで何倍（２倍以上の整数倍）でもよいが、
液晶の表示性能、メモリの速度等、他の特性からみて、
現実的には２倍程度を想定している。ただ、液晶パネル
の性能との兼ね合いで、３〜４倍にする必要があっても
同一回路で実現可能である。

【００３３】行列発生回路２はＲＯＭで構成され、１，
−１の２値からなるｎ行ｎ列の直交行列Ｎの１行のデー
タを行ベクトルとして１Ｈ出力区間出力する。演算回路
３は行列発生回路２から入力する直交行列Ｎの行ベクト
ルと、フレームメモリ１から出力される列ベクトルであ
る画像データの内積を演算し、列信号データであるＸ行
Ｙ列の行列Ｂの列ベクトルを順次求め、列ドライバ６に
転送する。

【００３４】列ドライバ６は、演算回路３から送られて
くるデータを１フレーム期間内の時刻ｔに対応する行列
Ｂの列信号データに対応するアナログデータに応じた電
圧として、ＳＴＮ液晶表示パネル７のＹ個の列電極に印
加する。また、行列発生回路２はｎ次の直交変換Ｎの行
ベクトルを、列信号データの出力に対応させ順に出力す
る。行ドライバ５は行列発生回路から出力されたデータ
に応じた電圧を、ＳＴＮ液晶表示パネル７のＸ個の行電
極に印加する。

【００３５】これによって、（数５）に示すｎ行ｎ列の
直交行列Ｎを単位行列で拡張した直交行列Ｚａを用いて
行列演算を行った後、（数２）を（数１）への変換を行
った列信号データに対応するように、時間方向への展開
を行った１つの行の各データに応じた電圧を、ＳＴＮ液
晶表示パネルのＸ本の行電極に印加することができる。

【００３６】以下に、個々の構成について詳細に説明す
る。まず、フレームメモリ１の構成について説明する。
本実施の形態では、フレームメモリ１は、図２に示すｎ
個の独立した入出力を持つのバッファメモリ１２〜１４
と入出力制御回路１１から構成される。ｎ個のバッファ
メモリ１２〜１４には入力アドレスが入出力制御回路１
１より入力され、外部からの有効な画像データの入力に
対して、１個の入力可能なバッファメモリを選択し入力
する。また、ｎ個のバッファメモリ１２〜１４には出力
アドレスが入出力制御回路１１より入力され、１フレー
ム分のデータを保持しているｎ個のバッファメモリから
のデータ出力を、列ベクトルである画像データとして１
クロック毎に出力する。また、それぞれのバッファメモ
リ１２〜１４は、図３に示すように、水平方向の画素数
であるＹ画素と垂直方向の画素数である２Ｘ／ｎ画素か
らなる２次元の容量を持つメモリ１７により構成され
る。１５は入力アドレスカウンタ、１６は出力アドレス
カウンタである。

【００３７】つぎに、フレームメモリ１の入出力のタイ
ミングについて詳細な動作を図４を用い説明する。ま
ず、外部から入力される画像データは、（ａ）のフレー
ム基準信号を基準に図５に示すように矢印の順で入力さ
れる。このうちのＸＨ区間では、（ｃ），（ｄ）のバッ
ファメモリ入力制御信号に示すようにｎ個のバッファメ
モリに対し（ｂ）のライン基準信号毎に順次入力を行
う。したがって、ｎ個のバッファメモリには（ｅ）の入
力制御モードに示される１ライン目からＸ／ｎライン目
に１フィールド分の画像データが保持されることにな
る。また、つぎのフィールド基準信号（ａ）が入力され
ると、入力はｎ／Ｘ＋１ラインから２Ｘ／ｎラインに対
し行われる。

【００３８】他方、ｎ個のバッファメモリに入力された
１フレームの画像データは、（ｆ）の出力制御モードの
区間、バッファメモリの１ライン目からＸ／ｎライン目
までを１Ｈ出力区間毎に行方向に変換を行いながら演算
回路３に供給する。これにより、時間方向に展開される
ことになる。また、Ｘ／ｎ＋１ラインから２Ｘ／ｎライ
ンまでバッファメモリに入力が終了すると同時に１ライ
ン目からＸ／ｎライン目までを用いたＸ行Ｙ列の演算が
完了し、再度バッファメモリの１ライン目からＸ／ｎラ
イン目が入力可能とするとともに、Ｘ／ｎ＋１ラインか
ら２Ｘ／ｎラインまでを同様に出力する。これを順次行
うことにより、列ベクトルである画像データがフレーム
メモリ１から順次出力され、ｎ行ｎ列の直交行列Ｎのう
ち１行の行ベクトルに対する演算を順次行うことが可能
となる。

【００３９】つぎに、行列演算について、行列発生回路
２と演算回路３の動作を図面を用い説明する。行列発生
回路２はＲＯＭで構成され直交行列Ｎの行ベクトルを発
生するため、出力１Ｈ期間中に１度直交行列Ｎの行ベク
トルを発生する。また、画像データは図７（ａ）に示す
列ベクトルとして１Ｈ出力区間にＹ回、図７（ｂ）のよ
うに出力される。行列演算は、図８に示すようにｎ行Ｙ
列の画像データに対し、ｎ次の直交行列のうちの１行の
行ベクトルとを演算することにより、１行Ｙ列の列信号
データが出力される。それを、１Ｈ出力区間毎に行を切
り替え、１フレームの出力の区間にｎ回出力することに
より、図９に示すように１フレームの列信号データが作
成される。出力される列信号データは、時間軸方向に展
開された形であるので、変換することなく列ドライバ６
に供給される。行列発生回路２は、本実施の形態ではＲ
ＯＭを用いているが、ＲＡＭで構成しても同様の効果が
得られる。

【００４０】以上のように、この発明の第１の実施の形
態によれば、システムクロックの複数倍の速度で１Ｈ出
力区間に列ベクトルである画像データのＹ列と直交行列
の同一行ベクトルとの演算を行うことにより、列信号デ
ータを列方向に出力することが可能となり、所望の列信
号データを作成して列電極を駆動することができる。こ
のように、この実施の形態における液晶表示パネルの駆
動装置によると、画像データ用フレームメモリのみで従
来と同等の駆動方式を実現し、メモリ容量を削減し駆動
装置全体のコストを削減することができる。

【００４１】（第２の実施の形態）以下、この発明の第
２の実施の形態について、図面を参照しながら説明す
る。この発明の第２の実施の形態の液晶表示パネルの駆
動装置のブロック図は図１で前述した構成と同じである
ので説明を省略し、この発明のフレームメモリ１の詳細
な構成について図１０を用い説明を行う。

【００４２】本実施の形態では、フレームメモリ１は図
１０に示す２ｎ個のバッファメモリ１２〜１５と入出力
制御回路１１と出力選択回路１６から構成される。２ｎ
個のバッファメモリ１２〜１５には入力アドレスが入出
力制御回路１１より入力され、外部からの有効な画像デ
ータの入力に対して、１個の入力可能なバッファメモリ
を選択し入力する。また、ｎ個のバッファメモリ１２〜
１５には出力アドレスが入出力制御回路１１より入力さ
れ、１フレーム分の画像データを保持しているｎ個のメ
モリからのデータ出力を、列ベクトルである画像データ
として１クロック毎に出力する。また、それぞれのバッ
ファメモリ１２〜１５は、水平方向の画素数であるＹ画
素と垂直方向の画素数であるＸ／ｎ画素からなる２次元
の容量を持つ１ポートのメモリにより構成される。

【００４３】つぎに、フレームメモリ１の入力と出力の
タイミングについて詳細な動作を図１１を用い説明す
る。まず、外部から入力される画像データは、（ａ）の
フレーム基準信号を基準に図５に示すように矢印の順で
入力される。このうちのＸＨ区間では、（ｃ），（ｄ）
のバッファメモリ入力制御信号に示すように２ｎ個のバ
ッファメモリに対し（ｂ）のライン基準信号毎に順次入
力を行い、（ｅ）の入力制御モード（ｅ）に示すように
１個目からｎ個目までのバッファメモリに入力される。
したがって、ｎ個のバッファメモリには１ライン目から
Ｘ／ｎライン目に１フィールドの画像データが保持され
ることになる。また、（ａ）のつぎのフィールド基準信
号が入力されると、入力はｎ＋１個目から２ｎ個目のバ
ッファに対し行われる。

【００４４】他方、ｎ個のバッファメモリに入力された
１フレームの画像データは、（ｆ）の出力制御モードの
区間、バッファメモリの１個目からｎ個目までを１Ｈ出
力区間毎に行方向に変換を行いながら演算回路３に出力
する。これにより、時間方向に展開されることになる。
また、ｎ＋１個目から２ｎ個目までバッファメモリに入
力が終了すると同時に１個目からｎ個目までを用いたＸ
行Ｙ列の演算が完了し、再度バッファメモリの１個目か
らｎ個目が入力可能とするとともに、ｎ＋１個目から２
ｎ個目までを同様に出力する。これを順次行うことによ
り、列ベクトルである画像データがフレームメモリ１か
ら順次出力され、ｎ行ｎ列の直交行列Ｎのうち１行の行
ベクトルに対する演算を順次行うことが可能となる。

【００４５】以上のように、この発明の第２の実施の形
態によれば、システムクロックの複数倍の速度で１Ｈ出
力区間に列ベクトルである画像データのＹ列と直交行列
の同一行ベクトルとの演算を行うことにより、列信号デ
ータを列方向に出力することが可能となり、所望の列信
号データを作成して列電極を駆動することができる。こ
のように、この実施の形態における液晶表示パネルの駆
動装置によると、画像データ用フレームメモリのみで従
来と同等の駆動方式を実現し、メモリ容量を削減し駆動
装置全体のコストを削減することができる。

【００４６】（第３の実施の形態）つぎに、この発明の
第３の実施の形態について、図面を参照しながら説明す
る。この発明の第３の実施の形態の液晶表示パネルの駆
動装置のブロック図は図１で前述した構成と同じである
ので説明を省略し、この発明のバッファメモリ１の詳細
な構成と動作について、入力ライン数Ｘ＝１６、選択ラ
イン数ｎ＝４とした場合を図１２、図１３および図１４
を用いて詳細に説明する。この第３の実施の形態と第１
の実施の形態の違いは、メモリ容量を２倍から１．７５
倍に減少させ、クロック速度を複数倍から２倍に変更し
ている点である。第１の実施の形態では、クロック速度
は何倍でも可能な構成となっていたが、この実施の形態
では、メモリ容量を１．７５倍と限定したことにより、
フレーム周波数は最高で２倍までしか上げられい（１倍
は可能）なったのである。

【００４７】まず、画像データ用フレームメモリ１は、
水平方向にＹ画素、垂直方向に１．７５Ｘ／ｎ行のデー
タ信号を保持する容量のｎ個のバッファメモリ群であ
り、図１２に示すように垂直方向に７ラインの容量をも
つ４個のバッファメモリで構成される。また、それぞれ
のバッファメモリに対しては、前述したように１Ｈ毎に
順次入力され、図１３に示すように、（ａ）の画像デー
タの入力ＨラインＮｏ．に対し（ｂ），（ｃ），
（ｄ），（ｅ）のようにバッファメモリ１〜４に入力さ
れる。

【００４８】ここで、図１３（ｆ）に示すように、画像
データを保持したｎ個のバッファメモリは、２倍速クロ
ックで出力されるので、１Ｈの入力区間に対し２回デー
タを出力することになる。ここで、２倍速クロックとは
１画素のディジタル画像データが外部から入力されるシ
ステムクロックを２逓倍したものであり、以降、２倍速
クロックと略す。その場合、バッファメモリ４に対する
（ｅ）の入力ラインが４ライン目を入力する区間に、バ
ッファメモリからは同一ラインのデータを読み出す必要
がある。この場合、図１４に示すように、（ｂ）の入力
基準信号を（ｄ）の出力基準信号に先行させることによ
り、実現可能となる。なお、図１４において、（ａ）は
入力ＨラインＮｏ．であり、（ｃ）は入力有効期間であ
り、（ｅ）は出力有効期間である。

【００４９】ここで、（ｂ）の入力基準信号を（ｄ）の
出力基準信号に先行させる点について説明する。出力周
波数が入力周波数の２倍の場合、１／２周期出力開始を
遅らせると、書き込み終了と読み出し終了が同時とな
る。しかし、メモリは書き込み終了後、１クロック以上
遅らさないと書き込みしたデータが出力されないため、
１クロック以上出力側を遅らせれば、所望のデータが出
力されることになる。

【００５０】以上のように、この発明の第３の実施の形
態によれば、２倍速クロックを用いて１Ｈ出力区間に列
ベクトルである画像データのＹ列と直交行列の同一行ベ
クトルとの演算を行うことにより、フレームメモリを削
減しつつ列信号データを列方向に出力することが可能と
なり、所望の列信号データを作成して列電極を駆動する
ことができる。

【００５１】このように、この実施の形態における液晶
表示パネルの駆動装置によると、画像データ用フレーム
メモリのみで従来と同等の駆動方式を実現し、メモリ容
量を削減し駆動装置全体のコストを削減することができ
る。（第４の実施の形態）つぎに、この発明の第４の実施の
形態について、図面を参照しながら説明する。

【００５２】この発明の第４の実施の形態の液晶表示パ
ネルの駆動装置のブロック図は図１で前述した構成と同
じであるので説明を省略し、この発明のバッファメモリ
１の詳細な構成と動作について、入力ライン数Ｘ＝１
６、選択ライン数ｎ＝４とした場合を図１５および図１
６を用いて詳細に説明する。この第４の実施の形態と第
１の実施の形態の違いは、メモリ容量を２倍から１．５
倍に減少させ、クロック速度を複数倍から１倍に変更し
た点である。以下、この点について説明する。第１から
第３のまでの実施の形態は、複数倍のフレーム周波数に
上げることをあわせもつ構成となっていた。ところが、
入力時点でフレーム周波数を２倍にしておれば、メモリ
容量を削減して所望の行列演算を実施できるので、第４
の実施の形態の場合は、フレーム周波数を上げた信号に
対する構成ということで実施の形態を示している。な
お、メモリ容量１．５倍にするとクロック速度は１倍に
限定される。

【００５３】まず、画像データ用フレームメモリ１は、
水平方向にＹ画素、垂直方向に１．５Ｘ／ｎ行のデータ
信号を保持する容量のｎ個のバッファメモリ群であり、
図１２に示すように垂直方向に６ラインの容量をもつ４
個のバッファメモリで構成される。また、それぞれのバ
ッファメモリ１〜４に対しては、前述したように１Ｈ毎
に順次入力され、図１６に示すように、（ａ）の画像デ
ータの入力ＨラインＮｏ．に対し（ｂ），（ｃ），
（ｄ），（ｅ）のようにバッファメモリに入力される。

【００５４】ここで、図１６（ｆ）に示すように画像デ
ータを保持したｎ個のバッファメモリは、１Ｈの入力区
間に対し１回データを出力することになる。その場合、
（ｅ）のバッファメモリ４に対する入力ラインが４ライ
ン目に入力される区間に、バッファメモリからは同一ラ
インのデータを読み出す必要がある。しかし、前述した
ように入力基準信号を出力基準信号に先行させることに
より、実現可能となる。また、（ｂ）のバッファメモリ
１に対する入力ラインが１ライン目に入力される区間
に、バッファメモリからは前ラインの入力されているデ
ータを読み出す必要がある。この場合は出力基準信号を
入力基準信号に先行させることにより、実現可能とな
る。

【００５５】以上のように、この発明の第４の実施の形
態によれば、１Ｈ区間に列ベクトルである画像データの
Ｙ列と直交行列の同一行ベクトルとの演算を行うことに
より、フレームメモリを削減しつつ列信号データを列方
向に出力することが可能となり、所望の列信号データを
作成して列電極を駆動することができる。このように、
この実施の形態における液晶表示パネルの駆動装置によ
ると、画像データ用フレームメモリのみで従来と同等の
駆動方式を実現し、メモリ容量を削減し駆動装置全体の
コストを削減することができる。

【００５６】

【発明の効果】以上のように、本発明によれば、フレー
ムメモリの出力を列ベクトルとして画像データと同一の
アクセス方向に行うことにより、画像データメモリの容
量を削減し、低価格なメモリを用いた従来と同等の駆動
回路を低価格に提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態におけるＳＴＮ液
晶表示パネルの駆動装置の構成を示すブロック図であ
る。

【図２】画像データ用フレームメモリ１の構成を示すブ
ロック図である。

【図３】画像データ用バッファメモリ１２の構成を示す
ブロック図である。

【図４】画像データ用フレームメモリ１の動作を示すタ
イミング図である。

【図５】画像データ用フレームメモリ１への画像データ
の入力順序を示す説明図である。

【図６】画像データ用バッファメモリ１２への画像デー
タの入力順序を示す説明図である。

【図７】画像データ用フレームメモリ１から出力される
１単位と１Ｈ出力区間で出力される画像データの出力順
とを示す説明図である。

【図８】１Ｈ出力区間で出力される列信号データを示す
説明図である。

【図９】演算回路２からの列信号データの出力順序を示
す説明図である。

【図１０】この発明の第２の実施の形態における画像デ
ータ用バッファメモリ１の構成を示すブロック図であ
る。

【図１１】この発明の第２の実施の形態における画像デ
ータ用フレームメモリ１の動作を示すタイミング図であ
る。

【図１２】この発明の第３の実施の形態における画像デ
ータ用バッファメモリ１の構成を示す説明図である。

【図１３】この発明の第３の実施の形態における画像デ
ータ用バッファメモリ１の動作を示すタイミング図であ
る。

【図１４】この発明の第３の実施の形態における画像デ
ータ用バッファメモリ１の動作を示す詳細なタイミング
図である。

【図１５】この発明の第４の実施の形態における画像デ
ータ用バッファメモリ１の構成を示す説明図である。

【図１６】この発明の第４の実施の形態における画像デ
ータ用バッファメモリ１の動作を示すタイミング図であ
る。

【図１７】従来の単純マトリクス型の液晶表示パネルの
構造を示す概略図である。

【図１８】従来の線順次選択駆動法を用いた場合の駆動
波形図と光学応答波形図である。

【図１９】複数行同時選択駆動法を用いた場合の駆動波
形図と光学応答波形図である。

【図２０】複数行同時選択駆動法の概念を示す説明図で
ある。

【符号の説明】

１画像データ用フレームメモリ２行列発生回路３演算回路５行ドライバ６列ドライバ７単純マトリックス型液晶表示装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者中西英行大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、Ｘ行Ｙ列のディジタル画像データの入出力を列方向に行
うとともに、入力時の複数倍の速度で出力を行うＸ／ｎ
行Ｙ列の２倍の容量を有するメモリｎ個からなるフレー
ムメモリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記フレームメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記演算回路から出力される列信号データを用いて列電
極を駆動する列ドライバとを備えた液晶表示パネルの駆
動装置。
【請求項２】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、Ｘ行Ｙ列のディジタル画像データの入出力を列方向に行
うとともに、入力時の複数倍の速度で出力を行うＸ／ｎ
行Ｙ列の容量を有するメモリ２ｎ個からなるフレームメ
モリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記フレームメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記演算回路から出力される列信号データを用いて列電
極を駆動する列ドライバとを備えた液晶表示パネルの駆
動装置。
【請求項３】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、Ｘ行Ｙ列のディジタル画像データの入出力を列方向に行
うとともに、入力時の２倍の速度で出力を行うＸ／ｎ行
Ｙ列の１．７５倍の容量を有するメモリｎ個からなるフ
レームメモリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記フレームメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記演算回路から出力される列信号データを用いて列電
極を駆動する列ドライバとを備えた液晶表示パネルの駆
動装置。
【請求項４】Ｘ個の行電極とＹ個の列電極の間に実効
値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
にｎ個を駆動する方式を用いてマトリクス型液晶表示パ
ネルを駆動する液晶表示パネルの駆動装置であって、Ｘ行Ｙ列のディジタル画像データの入出力を列方向に行
うＸ／ｎ行Ｙ列の１．５倍の容量を有するメモリｎ個か
らなるフレームメモリと、前記行電極を駆動する行信号のパターンをｎ次の行列と
して保持し出力する行列発生回路と、前記行列発生回路の出力データで前記フレームメモリか
ら出力される画像データを変換し列信号データとして出
力する演算回路と、前記行列発生回路の出力データを用いて行電極を駆動す
る行ドライバと、前記演算回路から出力される列信号データを用いて列電
極を駆動する列ドライバとを備えた液晶表示パネルの駆
動装置。