JPH10335586A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 精度良く抵抗値を調整することができる半導
体装置及びその製造方法を提供する。 【解決手段】 単結晶シリコン基板１上に厚い膜厚のシ
リコン酸化膜２が形成され、シリコン酸化膜２上には、
表面から深くなるに従ってリン（Ｐ）の不純物濃度が薄
くなるような不純物分布を有し、下底の方が長い台形の
形状のポリシリコン層３ａが形成されている。また、ポ
リシリコン層３ａの表面には、ポリシリコン層３ａとシ
リコン酸化膜２との界面近傍で膜厚が最小となるように
シリコン酸化膜４が形成され、ポリシリコン層３ａ上の
シリコン酸化膜４上からシリコン酸化膜２上に亘って、
リン（Ｐ）を多量に含むポリシリコン層３ｂが形成され
ている。そして、単結晶シリコン基板１のポリシリコン
層３ａ，３ｂを形成した面側には層間絶縁膜５が形成さ
れ、ポリシリコン層３ａ，３ｂは、その上部に形成され
たシリコン酸化膜４及び層間絶縁膜５の一部が除去され
て、それぞれアルミ配線電極６ａ，６ｂに電気的に接続
されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に半導体集積回路内
において、素子形成後に電気的に回路の抵抗値を調整す
る半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】従来より、半導体集積回路内において、
素子形成後に電気的に抵抗値を調整する半導体装置があ
り、図５は、従来例に係る半導体装置を示す略断面図で
ある。従来の半導体装置は、単結晶シリコン基板１上に
シリコン酸化膜８が約５０００Å形成されている。

【０００３】シリコン酸化膜８上には、リン（Ｐ）等の
ｎ型不純物がドープされ、所定形状にパターニングされ
たポリシリコン層９ａが形成され、ポリシリコン層９ａ
及びシリコン酸化膜８上には層間絶縁膜５が形成されて
いる。

【０００４】ポリシリコン層９ａは、その上部の層間絶
縁膜５の一部が除去されて、層間絶縁膜５には複数の開
孔部が形成され、複数の開孔部の内の１つには、アルミ
配線電極１０ａが埋込形成されており、その他の開孔部
には、不純物がドープされていない薄膜化されたポリシ
リコン膜９ｂを介してアルミ配線電極１０ｂが埋込形成
されている。

【０００５】この半導体装置では、ポリシリコン層９ａ
に直接コンタクトされたアルミ配線電極１０ａは、他の
アルミ配線電極１０ｂとは、ノンドープのポリシリコン
９ｂが間に介在するため電気的に絶縁されている。

【０００６】ここで、ポリシリコン膜９ａと直接コンタ
クトされたアルミ配線電極１０ａと、他のアルミ配線電
極１０ｂの内の１つとの間に強制的に電流を通電し、ア
ルミ配線電極１０ｂとポリシリコン層９ａ間に介在する
ポリシリコン層９ｂを電気的に破壊することで両電極間
は電気的に導通し、両電極間は１つの抵抗として作用す
ることが可能となる。

【０００７】次に、図６に基づいて、従来の半導体装置
の異なる例について説明する。図６は、従来例に係る半
導体装置を示す略断面図である。この半導体装置は、単
結晶シリコン基板１上に厚いシリコン酸化膜８ａを介し
てリン（Ｐ）を多量に含むポリシリコン層９ｃが形成さ
れ、ポリシリコン層９ｃの表面にはシリコン酸化膜８ｂ
が形成されている。そして、単結晶シリコン基板１のシ
リコン酸化膜８ｂを形成した面側には層間絶縁膜５が形
成されている。

【０００８】ポリシリコン層９ｃは、その上部のシリコ
ン酸化膜８ｂ及び層間絶縁膜５の一部が除去されて、ア
ルミ配線電極１０ａに接続されるとともに、その上部の
層間絶縁膜の一部が除去されて開孔部が形成され、その
開孔部には、リン（Ｐ）を多量に含むポリシリコン膜９
ｄを介してアルミ配線電極１０ｂが埋込形成されてい
る。

【０００９】ここで、ポリシリコン膜９ｃと直接コンタ
クトされたアルミ配線電極１０ａと、他のアルミ配線電
極１０ｂの内の１つとの間に強制的に電流を通電し、ポ
リシリコン層９ｃ,９ｄ間に介在するシリコン酸化膜８
ｂを電気的に破壊することで両電極間は電気的に導通
し、両電極間は１つの抵抗として作用することが可能と
なる。

【００１０】

【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体装置においては、集積回路形成後に回路
を構成する一部の抵抗値を必要に応じて可変とすること
が可能であるが、強制的に電流を通電して絶縁破壊させ
る際に絶縁破壊が生じる箇所が面であるため、破壊する
位置の制御性が悪く、精度良く抵抗値を調整することが
できないという問題があった。

【００１１】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、精度良く抵抗値を調
整することができる半導体装置及びその製造方法を提供
することにある。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
半導体基板と、該半導体基板上に形成された第一酸化膜
と、該第一酸化膜上に形成された不純物を含んで成る第
一ポリシリコン層と、該第一ポリシリコン層の表面に該
第一ポリシリコン層の側壁の最下部で膜厚が最小となる
ように形成された第二酸化膜と、少なくとも前記第一ポ
リシリコン層の側壁最下部を前記第二酸化膜を介して被
覆するように形成された不純物を含んで成る第二ポリシ
リコン層と、前記第一ポリシリコン層及び第二ポリシリ
コン層とそれぞれ電気的に接続されるように形成された
配線電極とを有して成り、該配線電極間に強制的に電流
を通電して前記第一ポリシリコン層と前記第二ポリシリ
コン層との間に介在する前記第二酸化膜を絶縁破壊さ
せ、前記第一ポリシリコン層と前記第二ポリシリコン層
とを電気的に接続するようにしたものである。

【００１３】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法であって、前記第一ポリシリコン層
を堆積する際に、堆積の後半にのみ不純物をドープし、
前記第一ポリシリコン層内での濃度分布に勾配を持た
せ、熱酸化を行うことにより前記第一ポリシリコン層の
表面に形成される前記第二酸化膜の生成速度に差をつけ
るようにしたことを特徴とするものである。

【００１４】請求項３記載の発明は、請求項１記載の半
導体装置において、前記第一ポリシリコン層が、突起部
を介して前記第一酸化膜上に形成され、前記第一ポリシ
リコン層の最下部が鋭角的に形成されて成ることを特徴
とするものである。

【００１５】請求項４記載の発明は、請求項３記載の半
導体装置の製造方法であって、前記第一ポリシリコン層
を堆積する際に、堆積の後半にのみ不純物をドープし、
前記第一ポリシリコン層をマスクとして前記第一酸化膜
のエッチングを行い、前記第一ポリシリコン層の下部の
前記第一酸化膜のサイドエッチにより該第一酸化膜より
成る突起部を形成し、前記第一ポリシリコン層内での濃
度分布に勾配を持たせ、熱酸化を行うことにより前記第
一ポリシリコン層の表面に形成される前記第二酸化膜の
生成速度に差をつけるようにしたことを特徴とするもの
である。

【００１６】

【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。

【００１７】＝実施形態１＝ 図１は、本発明の一実施形態に係る半導体装置を示す略
断面図である。本実施形態に係る半導体装置は、半導体
基板としての単結晶シリコン基板１上に厚い膜厚のシリ
コン酸化膜２が形成され、シリコン酸化膜２上には、表
面から深くなるに従ってリン（Ｐ）の不純物濃度が薄く
なるような不純物分布を有し、下底の方が長い台形の形
状のポリシリコン層３ａが形成されている。

【００１８】また、ポリシリコン層３ａの表面には、ポ
リシリコン層３ａとシリコン酸化膜２との界面近傍で膜
厚が最小となるようにシリコン酸化膜４が形成され、ポ
リシリコン層３ａ上のシリコン酸化膜４上からシリコン
酸化膜２上に亘って、リン（Ｐ）を多量に含むポリシリ
コン層３ｂが形成されている。

【００１９】そして、単結晶シリコン基板１のポリシリ
コン層３ａ，３ｂを形成した面側には層間絶縁膜５が形
成され、ポリシリコン層３ａ，３ｂは、その上部に形成
されたシリコン酸化膜４及び層間絶縁膜５の一部が除去
されて、それぞれアルミ配線電極６ａ，６ｂに電気的に
接続されている。

【００２０】以下、本実施形態に係る半導体装置の製造
工程について説明する。図２は、本実施形態に係る半導
体装置の製造工程を示す略断面図である。先ず、面方位
が（１００）面の単結晶シリコン基板１を熱酸化するこ
とにより、約５０００Åの厚みを有するシリコン酸化膜
２を形成し、シリコン酸化膜２上に減圧ＣＶＤ法を用い
て約４０００Åのポリシリコン層７を堆積し、フォトリ
ソグラフィ工程及びエッチング工程により所定形状にパ
ターニングする（図２（ａ））。このポリシリコン層７
の堆積の際には、その後半にのみリン（Ｐ）のドープを
行う。

【００２１】なお、本実施形態においては、単結晶シリ
コン基板１の面方位として（１００）面のものを用いた
が、これに限定される必要はなく、面方位が（１１０）
面の単結晶シリコン基板を用いてもよい。

【００２２】続いて、熱酸化を行うことにより、ポリシ
リコン層７の表面に薄い膜厚のシリコン酸化膜４を形成
する（図２（ｂ））。この時、ポリシリコン層７の上部
にドープされていたリン（Ｐ）は、熱拡散によってポリ
シリコン層７の下部の方へも拡がり、結果として上部か
ら下部へと濃くなる不純物濃度勾配を持ったポリシリコ
ン層３ａが形成される。また、ポリシリコン中の不純物
濃度が高いほど熱酸化による酸化膜の生成速度が速くな
ることから、シリコン酸化膜４の膜厚は、リン（Ｐ）の
濃度の最も低いポリシリコン層３ａの最下部（ポリシリ
コン層３ａとシリコン酸化膜２との界面近傍）で最も薄
くなり、残ったポリシリコン層３ａの形状は、下底の方
が長い台形の形状となる。

【００２３】次に、単結晶シリコン基板１のポリシリコ
ン層３ａを形成した面側に、常圧ＣＶＤ法でシリコン酸
化膜等の層間絶縁膜５を堆積させる。

【００２４】なお、本実施形態においては、ポリシリコ
ン層７，３ｂにリン（Ｐ）をドープするようにしたが、
これに限定される必要はなく、他のｎ型不純物やボロン
（Ｂ）等のｐ型不純物をドープするようにしても良い。

【００２５】最後に、ポリシリコン層３ａ，３ｂ上のシ
リコン酸化膜４及び層間絶縁膜５の一部を、フォトリソ
グラフィ工程及びエッチング工程により除去して開口部
を形成し、該開口部を埋め込みようにアルミニウム層を
堆積して、フォトリソグラフィ工程及びエッチング工程
により所定形状にパターニングしてアルミ配線電極６
ａ，６ｂを形成する（図２（ｃ））。

【００２６】本実施形態においては、ポリシリコン層３
ａ，３ｂは、シリコン酸化膜４により絶縁されている
が、ポリシリコン層３ａ，３ｂとそれぞれコンタクトさ
れているアルミ配線電極６ａ，６ｂ間に強制的に電流を
通電してシリコン酸化膜４を絶縁破壊することにより、
端子（図示せず）間に必要な抵抗値を有する抵抗素子を
得ることができる。この時、シリコン酸化膜４の破壊箇
所は、最も膜厚が薄いポリシリコン層３ａとシリコン酸
化膜２との界面近傍となるため、得られる抵抗値の制御
性を向上させることができる。

【００２７】なお、本実施形態においては、ポリシリコ
ン層３ｂを１つ形成するようにしたが、複数のポリシリ
コン層３ｂを形成して、絶縁破壊させる箇所を選択する
ことによって、抵抗値を選択的に決定するようにしても
良い。

【００２８】＝実施形態２＝ 図２は、本発明の他の実施形態に係る半導体装置を示す
略断面図である。本実施形態に係る半導体装置は、実施
形態１として図１に示す半導体装置において、ポリシリ
コン層３ａをシリコン酸化膜２から成る突起部２ａ上に
形成した構成である。

【００２９】以下、本実施形態に係る半導体装置の製造
工程について説明する。図４は、本実施形態に係る半導
体装置の製造工程を示す略断面図である。先ず、面方位
が（１００）面の単結晶シリコン基板１を熱酸化するこ
とにより、約５０００Åの厚みを有するシリコン酸化膜
２を形成し、シリコン酸化膜２上に減圧ＣＶＤ法を用い
て約４０００Åのポリシリコン層７を堆積し、フォトリ
ソグラフィ工程及びエッチング工程により所定形状にパ
ターニングする。このポリシリコン層７の堆積の際に
は、その後半にのみリン（Ｐ）のドープを行う。

【００３０】なお、本実施形態においては、単結晶シリ
コン基板１の面方位として（１００）面のものを用いた
が、これに限定される必要はなく、面方位が（１１０）
面の単結晶シリコン基板を用いてもよい。

【００３１】続いて、パターニングされたポリシリコン
層７をマスクとしてシリコン酸化膜２を約１０００Åエ
ッチングすることによりシリコン酸化膜２から成る突起
部２ａを形成する（図４（ａ））。

【００３２】次に、熱酸化を行うことにより、ポリシリ
コン層７の表面に薄い膜厚のシリコン酸化膜４を形成す
る（図４（ｂ））。この時、ポリシリコン層７の上部に
ドープされていたリン（Ｐ）は、熱拡散によってポリシ
リコン層７の下部の方へも拡がり、結果として上部から
下部へと濃くなる不純物濃度勾配を持ったポリシリコン
層３ａが形成される。また、ポリシリコン中の不純物濃
度が高いほど熱酸化による酸化膜の生成速度が速くなる
ことから、シリコン酸化膜４の膜厚は、リン（Ｐ）の濃
度の最も低いポリシリコン層３ａの最下部（ポリシリコ
ン層３ａとシリコン酸化膜２との界面近傍）で最も薄く
なり、残ったポリシリコン層３ａの形状は、下底の方が
長い台形の形状となる。更に、ポリシリコン層７をマス
クとしてシリコン酸化膜２をエッチングする際に、ポリ
シリコン層７の下部のシリコン酸化膜２はポリシリコン
層７の両端から僅かにサイドエッチされるので、ポリシ
リコン層７、即ちポリシリコン層３ａの最下部には熱酸
化を行うことにより鋭角的な突起が形成される。

【００３３】次に、単結晶シリコン基板１のポリシリコ
ン層３ａを形成した面側に、常圧ＣＶＤ法でシリコン酸
化膜等の層間絶縁膜５を堆積させる。

【００３４】なお、本実施形態においては、ポリシリコ
ン層７，３ｂにリン（Ｐ）をドープするようにしたが、
これに限定される必要はなく、他のｎ型不純物やボロン
（Ｂ）等のｐ型不純物をドープするようにしても良い。

【００３５】最後に、ポリシリコン層３ａ，３ｂ上のシ
リコン酸化膜４及び層間絶縁膜５の一部を、フォトリソ
グラフィ工程及びエッチング工程により除去して開口部
を形成し、該開口部を埋め込みようにアルミニウム層を
堆積して、フォトリソグラフィ工程及びエッチング工程
により所定形状にパターニングしてアルミ配線電極６
ａ，６ｂを形成する（図４（ｃ））。

【００３６】本実施形態においては、ポリシリコン層３
ａ，３ｂは、シリコン酸化膜４により絶縁されている
が、ポリシリコン層３ａ，３ｂとそれぞれコンタクトさ
れているアルミ配線電極６ａ，６ｂ間に強制的に電流を
通電してシリコン酸化膜４を絶縁破壊することにより、
端子（図示せず）間に必要な抵抗値を有する抵抗素子を
得ることができる。この時、シリコン酸化膜４の破壊箇
所は、最も膜厚が薄いポリシリコン層３ａとシリコン酸
化膜２との界面近傍であることに加え、この破壊箇所の
ポリシリコン層３ａは、鋭角的な突起が形成されている
ので、電界の集中が起こり、絶縁破壊の発生箇所の制御
性が一層向上する。

【００３７】なお、本実施形態においては、ポリシリコ
ン層３ｂを１つ形成するようにしたが、複数のポリシリ
コン層３ｂを形成して、絶縁破壊させる箇所を選択する
ことによって、抵抗値を選択的に決定するようにしても
良い。

【００３８】また、実施形態１，２においては、ポリシ
リコン層３ｂをポリシリコン層３ａ上のシリコン酸化膜
４上からシリコン酸化膜２上にわたって形成するように
したが、少なくともシリコン酸化膜４の膜厚が最小の箇
所を被覆するようにポリシリコン層３ａを形成すれば良
い。

【００３９】また、上述の２つの実施形態における各層
の膜厚は、本実施形態の膜厚に限定されるものではな
い。

【００４０】

【発明の効果】請求項１または請求項２記載の発明は、
半導体基板と、半導体基板上に形成された第一酸化膜
と、第一酸化膜上に形成された不純物を含んで成る第一
ポリシリコン層と、第一ポリシリコン層の表面に第一ポ
リシリコン層の側壁の最下部で膜厚が最小となるように
形成された第二酸化膜と、少なくとも第一ポリシリコン
層の側壁最下部を第二酸化膜を介して被覆するように形
成された不純物を含んで成る第二ポリシリコン層と、第
一ポリシリコン層及び第二ポリシリコン層とそれぞれ電
気的に接続されるように形成された配線電極とを有して
成り、配線電極間に強制的に電流を通電して第一ポリシ
リコン層と第二ポリシリコン層との間に介在する第二酸
化膜を絶縁破壊させ、第一ポリシリコン層と第二ポリシ
リコン層とを電気的に接続するようにしたので、第二酸
化膜は、第一ポリシリコン層の側壁最下部の膜厚が最小
の箇所で絶縁破壊され、絶縁破壊させる箇所を制御性良
く管理することができ、精度良く抵抗値を調整すること
ができる半導体装置及びその製造方法を提供することが
できた。

【００４１】請求項３または請求項４記載の発明は、第
一ポリシリコン層が、突起部を介して第一酸化膜上に形
成され、第一ポリシリコン層の最下部が鋭角的に形成さ
れて成るので、第二酸化膜の絶縁破壊させる箇所の制御
性が一層向上する。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置を示す略
断面図である。

【図２】本実施形態に係る半導体装置の製造工程を示す
略断面図である。

【図３】本発明の他の実施形態に係る半導体装置を示す
略断面図である。

【図４】本実施形態に係る半導体装置の製造工程を示す
略断面図である。

【図５】従来例に係る半導体装置を示す略断面図であ
る。

【図６】従来例に係る半導体装置を示す略断面図であ
る。

【符号の説明】

１ 単結晶シリコン基板 ２ シリコン酸化膜 ２ａ 突起部 ３ａ，３ｂ ポリシリコン層 ４ シリコン酸化膜 ５ 層間絶縁膜 ６ａ，６ｂ アルミ配線電極 ７ ポリシリコン層 ８，８ａ，８ｂ シリコン酸化膜 ９ａ〜９ｄ ポリシリコン層 １０ａ，１０ｂ アルミ配線電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥戸 崇史 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、該半導体基板上に形成さ
   れた第一酸化膜と、該第一酸化膜上に形成された不純物
   を含んで成る第一ポリシリコン層と、該第一ポリシリコ
   ン層の表面に該第一ポリシリコン層の側壁の最下部で膜
   厚が最小となるように形成された第二酸化膜と、少なく
   とも前記第一ポリシリコン層の側壁最下部を前記第二酸
   化膜を介して被覆するように形成された不純物を含んで
   成る第二ポリシリコン層と、前記第一ポリシリコン層及
   び第二ポリシリコン層とそれぞれ電気的に接続されるよ
   うに形成された配線電極とを有して成り、該配線電極間
   に強制的に電流を通電して前記第一ポリシリコン層と前
   記第二ポリシリコン層との間に介在する前記第二酸化膜
   を絶縁破壊させ、前記第一ポリシリコン層と前記第二ポ
   リシリコン層とを電気的に接続するようにしたことを特
   徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置の製造方法で
   あって、前記第一ポリシリコン層を堆積する際に、堆積
   の後半にのみ不純物をドープし、前記第一ポリシリコン
   層内での濃度分布に勾配を持たせ、熱酸化を行うことに
   より前記第一ポリシリコン層の表面に形成される前記第
   二酸化膜の生成速度に差をつけるようにしたことを特徴
   とする半導体装置の製造方法。
3. 【請求項３】 前記第一ポリシリコン層が、突起部を介
   して前記第一酸化膜上に形成され、前記第一ポリシリコ
   ン層の最下部が鋭角的に形成されて成ることを特徴とす
   る請求項１記載の半導体装置。
4. 【請求項４】 請求項３記載の半導体装置の製造方法で
   あって、前記第一ポリシリコン層を堆積する際に、堆積
   の後半にのみ不純物をドープし、前記第一ポリシリコン
   層をマスクとして前記第一酸化膜のエッチングを行い、
   前記第一ポリシリコン層の下部の前記第一酸化膜のサイ
   ドエッチにより該第一酸化膜より成る突起部を形成し、
   前記第一ポリシリコン層内での濃度分布に勾配を持た
   せ、熱酸化を行うことにより前記第一ポリシリコン層の
   表面に形成される前記第二酸化膜の生成速度に差をつけ
   るようにしたことを特徴とする半導体装置の製造方法。