JPH104122A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体チップを異方導電性接着剤によって基板
に取り付ける際の、半導体チップの端部における電気的
短絡の発生を防止する。 【解決手段】半導体チップ１１上に形成されたパッド１
２に接続される、基板１４上に形成された基板表面パタ
ーン１６が、半導体チップ１１の内側のみに形成され、
半導体チップ１１の外側に延在していない。 【効果】半導体チップ１１の端部における電気的な短絡
の発生を防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
詳しくは、薄型のＩＣカードやメモリカードの作成に特
に好適な、半導体装置に関する。

【０００２】

【従来の技術】従来の薄型半導体装置は、例えば電子情
報通信ハンドブック（オーム社発行１９９０年４月３０
日第１版第２刷発行）第８４２頁に記されている。この
半導体装置は、図３に示したように、半導体チップ３１
と基板３４が異方性導電性接着剤３３によって互いに対
向して固定されている。上記半導体チップ３１上に形成
された導電性膜からなるパッド３２と基板３４上に形成
された配線など表面パターン３５は、バンプまたは上記
異方性導電性接着剤３３によって互いに電気的に接続さ
れている。

【０００３】このような接続は、パッド３２が形成され
ている半導体チップ３１と表面パターン３５が形成され
ている基板３４の面を、互いに対向して配置して行なわ
れるので、一般にフェースダウンボンディングと呼ばれ
ている。図３に示したフェースダウンボンディングの場
合、上記異方性導電性接着剤３３は、有機接着剤の中に
多数の小さな導電性粒子が分散されていて、パッド３２
と表面パターン３５の間に介在する導電性粒子が、パッ
ド３２と基板パターン３５に圧接されて両者の間が通電
される。

【０００４】

【発明が解決しようとする課題】しかし、上記従来の構
造の半導体装置では、下記のような問題が生ずる。すな
わち、半導体ウエハはダイジングによって複数の半導体
チップに分割されるが、このダイジングは、ダイヤモン
ド粒子が埋め込まれたプレートを高速回転して行なわれ
るため、チッピングと呼ばれる欠けが、ある確率で半導
体チップに生じてしまう。

【０００５】図４に、半導体チップ４１のエッジが、ダ
イシングによって欠けてしまった部分を示した。図４か
ら明らかなように、半導体チップ４１のエッジに欠けが
生ずると、半導体チップ４１上に形成されていた酸化膜
４３が部分的に欠落し、この欠落した部分に接着剤４２
の中の導電性粒子４７がはさみ込まれると、基板４６の
表面上に形成された表面パターン４５と半導体チップ４
１の間が電気的に短絡してしまい、半導体チップ４１が
正常に動作できなくなる。上記従来技術は、本来は、厚
さ１ミリメートル以下の薄型のＩＣカードやメモリカー
ドを製造するための構造であるにもかかわらず、このよ
うな問題のために実用が困難であった。

【０００６】本発明の目的は、上記従来の技術の有する
問題を解決し、ダイジングの際に欠けが生ずる恐れがな
く、基板の表面上に形成された表面パターンと半導体チ
ップの間に電気的な短絡を発生することなしに、薄いＩ
Ｃカードやメモリカードを形成することができる半導体
装置を提供することである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、半導体チップと、当該半導体
チップと対向して配置され上記半導体チップと異方導電
性接着剤を介して接着された基板と、上記半導体チップ
の上記基板側の主面上に形成された導電体膜からなるパ
ッドと、上記基板の上記半導体チップの主面側の表面上
に形成された導電体からなる表面パターンを少なくとも
有し、上記パッドと上記表面パターンは、上記異方導電
性接着剤中に含まれる導電性粒子を介して互いに電気的
に接続されており、上記表面パターンは、上記基板表面
の上記半導体チップの内側の領域内のみに形成され、上
記半導体チップの外側には延在されていないことを特徴
とする。

【０００８】すなわち、表面パターンが半導体チップの
内側の領域内のみではなく、外側の領域にも延在してい
ると、上記ダイシングの際に半導体チップの端部近傍に
おいて、絶縁膜が破壊されて、半導体チップと表面パタ
ーンが互いに電気的に接続されてしまう。しかし、本発
明では、表面パターンが半導体チップの内側の領域内の
みに形成されており、外側の領域に延在していないの
で、半導体ウエハのダイシングの際に、半導体チップの
絶縁膜が破壊されて、半導体基板と表面パターンが電気
的に短絡される恐れはない。

【０００９】上記表面パターンは、上記基板を貫通する
接続孔内に充填された導電体を介して、上記基板の裏面
上に形成された導電体膜からなる裏面パターンと電気的
に接続されるように構成することができ。このようにす
れば、表面パターンから外部への取り出しが、基板の表
面上で行われないので、上記半導体基板と表面パターン
が電気的に短絡は効果的に防止される。

【００１０】上記裏面パターンを用いる代わりに、上記
基板の内部の所望部分に、導電体膜からなる基板内パタ
ーンを上記基板の表面方向に形成し、上記表面パターン
を上記基板に形成された接続孔内に充填された導電体を
介して上記基板内パターンと電気的に接続させることが
できる。

【００１１】上記基板内パターンは、上記基板表面から
の距離が互いに等しようにしてもよいが、上記基板表面
からの距離が互いに異なる第１および第２の基板内パタ
ーンを含むようにしてもよい。

【００１２】上記表面パターンおよび上記接続孔は、上
記パッドの内側の領域内のみに実質的に形成できる。こ
のようにすれば、所要面積は節減されて、集積密度は向
上する。

【００１３】上記半導体チップの厚さは２００μｍ以
下、０．１μｍ以上とすれば好ましい結果が得られる。
２００μｍ以上では曲げ応力に対して弱くなって、折れ
やすくなり、０．１μｍ以下では、所望半導体回路を半
導体チップに形成するが困難になる。

【００１４】上記基板は第１のカード基板とし、上記半
導体チップをこの半導体チップの裏面上に形成された第
２のカード基板と上記第１のカード基板の中立面に配置
すれば、曲げに対して極めて破損し難い各種カードが形
成できる。上記カード基板の数をさらに増加することも
できる。

【００１５】上記カード基板は複数個用いることがで
き、上記カード基板としては、ポリエチレンテレフタレ
ート若しくはポリ塩化ビニルなど、可撓性プラスチック
の薄板を用いることができる。また、上記カード基板の
厚さを２０μｍ〜３００μｍとすれば好ましい結果が得
られる。

【００１６】上記半導体チップとしてはメモリＬＳＩや
マイクロコンプータを用いることができ、全厚さが１ｍ
ｍ以下、５０μｍ以上という極めて薄い各種カードを得
ることができる。

【００１７】

【発明の実施の形態】本発明は、各種ＩＣカードやメモ
リカードなどの薄型実装に用いられる分野で有効に活用
することができ、一般の半導体実装やパッケージング技
術、表面実装技術およびベアチップ実装技術などに広範
囲に応用できる。

【００１８】半導体チップと基板の接着に用いられる異
方導電性接着剤中に含まれる、上記導電性粒子として
は、上記のように、例えばプラスチック粒子の表面を金
メッキしたもの、ニッケル粒子、あるいは金ボールなど
各種用いることがでる。

【００１９】本発明では、半導体チップの厚さを２００
ミクロン以下とするができ、それによって、極めて薄型
のＩＣカードを実現できた。また、この半導体チップ
を、２枚のカードの中立面に配置することによって、高
機能で曲げに強い薄型ＩＣカードが実現される。この半
導体チップをたとえばメモリＬＳＩやマイクロコンピュ
ータとし、基板をカード状にして、完成したカードの厚
さを１ミリメートル以下とすれば、デジタルカメラなど
に多量に使用される、フラッシュメモリなどを使用した
メモリカードが実現される。しかし、厚さが５０μｍよ
り薄くなると、実用上かえって不便になるので、完成し
た各種カードの厚さは、５０μｍ〜１ｍｍの範囲内にす
るのが好ましい。

【００２０】上記カード基板としては、上記のようにポ
リエチレンテレフタレート（ＰＥＴ）やポリ塩化ビニル
など各種可撓性プラスチックの薄板を使用することがで
き、その厚さは２０μｍ〜３００μｍ、通常は約２００
μｍ程度とするのが好ましい。通常の場合、これらカー
ド基板は、上下２枚が用いられ、これら２枚のカード基
板の間に上記半導体チップが導電性接着剤によって固定
される。

【００２１】本発明は各種カードに適用できるが、その
平面構造の一例を図７に示した。この場合カード基板上
には、導電性パターンとして、印刷法によって形成され
たコイル７５、薄型コンデンサ７４および薄型の集積回
路７２がカード基板７３上に配置されており、図７に示
したように互いに電気的に接続されている。

【００２２】コイル７５は、外部からの電磁波を受けて
誘導起電力を発生し、薄型コンデンサ７４にエネルギを
供給する。また、コイル７５は、外部からの情報データ
を受けて、薄型コンデンサ７４にデータを渡したり、薄
型コンデンサ７４のデータを、電磁波にしてカードの外
部へ送り出す作用を有している。これにより、非接触出
信頼性の高い通信用カードが実現された。

【００２３】

【実施例】

〈実施例１〉図１は本発明の第１の実施例を示す断面図
である。図１に示したように、Ｓｉからなる半導体チッ
プ１１の表面上には、導電性膜からなるパッド１２が形
成されており、上記半導体チップ１１は、導電性膜から
なる基板表面パターン１６が表面上に形成された基板１
４と、異方導電性接着剤１３によって互いに対向して接
着され、固定されている。

【００２４】上記パッド１２と基板表面パターン１６
は、互いに対向した位置に形成されており、上記異方導
電性接着剤１３の中には、粒径５〜１０μｍの導電性粒
子が分散して含まれている。そのため、パッド１２と基
板表面パターン１６の間にはさみ込まれた上記導電性粒
子が電気的接続媒体となり、パッド１２と基板表面パタ
ーン１６は、上記導電性粒子を介して互いに電気的に接
続される。この導電性粒子は上記異方導電性接着剤１３
の中に分散されているので、横方向の導通が行われるこ
とはなく、そのため、互いに隣接するパッド１２の間で
電気的な短絡が生ずる恐れはない。上記導電性粒子とし
ては、上記のように、例えばプラスチック粒子の表面を
金メッキしたもの、ニッケル粒子、あるいは金ボールな
ど各種用いることがでる。

【００２５】図１に示したように、上記基板表面パター
ン１６は、半導体チップ１１の内側のみに形成されてお
り、半導体チップ１１の外側に出ることはない。

【００２６】基板表面パターン１６が半導体チップ１１
の外側に延在していると、半導体チップ１１の端部近傍
において、異方導電性接着剤１３の中の導電性粒子によ
って基板表面パターン１６と半導体チップ１１が、電気
的に短絡してしまう恐れがある。

【００２７】しかし、本実施例においては、基板表面パ
ターン１２は半導体チップ１１の内側のみに形成され、
半導体チップ１１の内側において基板１４を貫通する接
続孔１５中に充填された導電体を介して、導電性膜から
なる基板裏面パターン１７に接続され、基板１４の裏面
より半導体チップ１１の外側にリード線が引き出され
る。そのため、半導体チップ１２の外側には基板表面パ
ターン１６が存在せず、その結果、半導体チップ１２の
端部において絶縁膜４３が上記導電性粒子によって破損
されることはなく、基板表面パターン１６と半導体チッ
プ１１が電気的に短絡される恐れはない。

【００２８】図２は、図１に対応した本実施例の半導体
装置の平面配置を示す図である。図２のＡ−Ａ’断面構
造を示したのが図１である。上記のように、基板１４の
上には、異方導電性接着剤１３によって、半導体チップ
１１がフェースダウンで接続されている。パッド１２
は、周知の位置合わせ技術を用いて基板表面パターン１
６の所定の位置に対応して形成されている。各基板表面
パターン１６は、接続孔１５内に充填された導電体によ
って基板裏面パターン１７に接続されて、半導体チップ
１１の外側に取り出され、基板１４上に形成された他の
部品の端子（図示せず）と接続されている。

【００２９】上記のように、半導体チップ１１の主面側
と基板１４の表面は、互いに対向して異方導電性接着剤
によって接着されている。基板１４の表面上に形成され
た導電体からなる基板表面パターン１６は、半導体チッ
プ１１の外部に出ることはなく、すべて半導体チップ１
１の内側内に形成されているため、半導体チップ１１の
端部における上記導電性粒子による電気的短絡は完全に
防止される。

【００３０】また、基板１４の表面上に形成された基板
表面パターン１６は、接続孔１５および基板裏面パター
ン１７を介して、基板１４の裏側から半導体チップ１１
の外部に引き出される。各種カードなどの場合、基板は
最小限２層であることが一般的であるので、このような
構造の形成には、大量生産に使用されている既存技術を
活用することができ、経済的な問題が発生することはな
い。

【００３１】〈実施例２〉図１に示した上記実施例１で
は、基板１４の表面上に形成された基板表面パターン１
６は、基板１４を貫通する接続孔１５を介して、基板１
４の裏面側に形成された基板裏面パターン１７に接続さ
れ、半導体チップ１１の外側に取り出されていた。

【００３２】本実施例は、基板を貫通しない接続孔を用
い、外部へ取り出すための導電体パターンを基板内に設
けた例である。

【００３３】図５に示したように、本実施例において
も、上記実施例と同様に半導体チップ１１の主面側を基
板１４の表面に対向させ、異方導電性接着剤１３によっ
て互いに接着されている。しかし、本実施例では、基板
表面パターン５２を外部へ取り出すための第１および第
２の基板内層パターン５４、５８は、基板５６内の深さ
が互いに異なる位置に形成されており、深さが互いに異
なる接続孔５５、５７内に充填された導電体を介して基
板表面パターン５２に電気的に接続されている。

【００３４】本実施例においても、基板５６の表面上に
形成された導体の基板表面パターン５９は、半導体チッ
プ５１の内側のみに形成され、半導体チップ５１の外部
に出る部分がないので、上記実施例１と同様に、半導体
チップ５１の端部における上記導電性粒子による電気的
短絡は完全に防止された。

【００３５】〈実施例３〉本発明の第３の実施例を図６
を用いて説明する。本実施例では、半導体チップ６１の
主面側は基板６６の表面に対向され、異方導電性接着剤
６３によって両者は互いに接着されている。上記基板５
６の表面上に形成された基板表面パターン６９および接
続孔６５、６７の位置は、上記半導体チップ６１上に形
成されたパッド６２の範囲内にあるので、パターン密度
は著しく向上された。

【００３６】すなわち、図６に示したように、本実施例
において、パッド６２が表面上に形成された半導体チッ
プ６１は、基板表面パターン６９が表面上に形成された
基板６６と、異方導電性接着剤６３によって接着されて
いる。基板表面パターン６９は、第１の接続孔６５およ
び第２の接続孔６７を介して、第１の基板内層パターン
６４および第２の基板内層パターン６３に、それぞれ接
続されている。基板裏面パターン６９ａは半導体チップ
６１の裏面を自由に使用することが可能となることは上
記実施例１、２と同じである。

【００３７】本実施例では、基板表面パターン６９およ
びこれと接続された第１および第２の接続孔６５、６７
が、いずれも半導体チップ６１上に形成されたパッド６
２の下方部分に形成されており、パッド６２の外部には
ほとんど出ておらず、実質的にパッド６２の内側内のみ
に形成されている。そのため、基板表面パターン６９の
占有面積が著しく低減され、多くの端子を極めて高密度
に取り出すことが可能になった。なお、本実施例では、
導電性パターンを基板内部に形成した例をしめしたが、
図１に示したような裏面パターン１７を用いた場合にも
適用でき、同様な効果が得られることはいうまでもな
い。

【００３８】

【発明の効果】上記説明から明らかなように、本発明に
よれば、基板上に形成された基板表面パターンが、半導
体チップの内側内のみに形成され、半導体チップの外側
に延在していない。そのため、半導体チップと基板を、
異方導電性接着剤によってフェイスダウンで基板に取り
付ける際の、半導体チップの端部における電気的短絡の
発生を効果的に防止することができ、半導体装置の信頼
性を著しく向上することができる。

【図面の簡単な説明】

【図１】本発明の実施例１を示す断面図、

【図２】本発明の実施例１を示す平面図、

【図３】従来の半導体装置の構造を示す断面図、

【図４】電気的な短絡を説明するための断面図、

【図５】本発明の実施例２を示す断面図、

【図６】本発明の実施例３を示す断面図、

【図７】本発明によるカードにおける部品の平面配置を
示す図。

【符号の説明】

１１…半導体チップ、１２…パッド、１３…異方導電性
接着剤、１４…基板、１５…接続孔、１６…基板表面パ
ターン、１７…基板裏面パターン、３１…半導体チッ
プ、３２…パッド、３３…異方導電性接着剤、３４…基
板、３５…基板表面パターン、４１…半導体チップ、４
２…接着剤、４３…酸化膜、４５…基板表面パターン、
４６…基板、４７…導電性粒子、５１…半導体チップ、
５２…パッド、５３…異方導電性接着剤、５４、５８…
基板内層パターン、５５、５７…接続孔、５６…基板、
５９…基板表面パターン、５９ａ…基板裏面パターン、
６１…半導体チップ、６２…パッド、６３…異方導電性
接着剤、６４、６８…基板内層パターン、６５、６７…
接続孔、６６…基板、６９…基板表面パターン、６９ａ
…基板裏面パターン、７２…集積回路、７３…カード基
板、７４…薄型コンデンサ、７５…コイル。

Claims (13)

【特許請求の範囲】
1. 【請求項１】半導体チップと、当該半導体チップと対向
   して配置され上記半導体チップと異方導電性接着剤を介
   して接着された基板と、上記半導体チップの上記基板側
   の主面上に形成された導電体膜からなるパッドと、上記
   基板の上記半導体チップの主面側の表面上に形成された
   導電体からなる表面パターンを少なくとも有し、上記パ
   ッドと上記表面パターンは、上記異方導電性接着剤中に
   含まれる導電性粒子を介して互いに電気的に接続され、
   上記表面パターンは、上記基板表面の上記半導体チップ
   の内側の領域内のみに形成されていることを特徴とする
   半導体装置。
2. 【請求項２】上記表面パターンは、上記基板を貫通する
   接続孔内に充填された導電体を介して、上記基板の裏面
   上に形成された導電体膜からなる裏面パターンと電気的
   に接続されていることを特徴とする請求項１に記載の半
   導体装置。
3. 【請求項３】上記基板の内部の所望部分には、導電体膜
   からなる基板内パターンが上記基板の表面方向に形成さ
   れており、上記表面パターンは、上記基板に形成された
   接続孔内に充填された導電体を介して上記基板内パター
   ンと電気的に接続されていることを特徴とする請求項１
   に記載の半導体装置。
4. 【請求項４】上記基板内パターンは、上記基板表面から
   の距離が互いに異なる第１および第２の基板内パターン
   を含ことを特徴とする請求項３に記載の半導体装置。
5. 【請求項５】上記表面パターンおよび上記接続孔は、上
   記パッドの内側の領域内のみに実質的に形成されている
   ことを特徴とする請求項１から４のいずれか一に記載の
   半導体装置。
6. 【請求項６】上記半導体チップの厚さは２００μｍ以
   下、０．１μｍ以上であることを特徴とする請求項１か
   ら５のいずれか一に記載の半導体装置。
7. 【請求項７】上記基板は第１のカード基板であり、上記
   半導体チップは当該半導体チップの裏面上に形成された
   第２のカード基板と上記第１のカード基板の中立面に配
   置されていることを特徴とする請求項１から６のいずれ
   か一に記載の半導体装置。
8. 【請求項８】上記カード基板は複数個あることを特徴と
   する請求項７に記載の半導体装置。
9. 【請求項９】上記カード基板は可撓性プラスチックから
   なることを特徴とする請求項７若しくは８に記載の半導
   体装置。
10. 【請求項１０】上記可撓性プラスチックはポリエチレン
    テレフタレート若しくはポリ塩化ビニルであることを特
    徴とする請求項９に記載の半導体装置。
11. 【請求項１１】上記カード基板の厚さは２０μｍ〜３０
    ０μｍであることを特徴とする請求項７から１０のいず
    れか一に記載の半導体装置。
12. 【請求項１２】上記半導体チップはメモリＬＳＩ若しく
    はマイクロコンピュータであることを特徴とする請求項
    １から１１のいずれか一に記載の半導体装置。
13. 【請求項１３】全厚さが１ｍｍ以下５０μｍ以上である
    ことを特徴とする請求項１から１２のいずれか一に記載
    の半導体装置。