JPH10501101A - エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための半製品 - Google Patents
エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための半製品Info
- Publication number
- JPH10501101A JPH10501101A JP8500341A JP50034196A JPH10501101A JP H10501101 A JPH10501101 A JP H10501101A JP 8500341 A JP8500341 A JP 8500341A JP 50034196 A JP50034196 A JP 50034196A JP H10501101 A JPH10501101 A JP H10501101A
- Authority
- JP
- Japan
- Prior art keywords
- quartz glass
- semi
- product according
- finished product
- disc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S228/00—Metal fusion bonding
- Y10S228/903—Metal to nonmetal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Surface Treatment Of Glass (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
複合体が、合成石英ガラスからの円板状の透明な石英ガラス基板と半導体材料からの円板とからなりかつ、石英ガラス基板及び円板の、大きく表面で直接相互に結合される表面が、結合前に相互に研磨されている、エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための複合体の形の半製品は、公知である。付着力の本質的な減少が生じることそれどころか円板相互の剥離もしくは複合体の望ましくない反りが生じることを危惧する必要なく、半製品が、例えば半導体回路の製造の際に経済的に現実的な時間で使用されうる900℃を超える温度にも耐える半製品を提供するために、基板の合成石英ガラスは、950℃で少なくとも1014.0ポアズの粘度を有し、この粘度は、温度1050℃で1012ポアズの値を下回らず、石英ガラス中のアルカリ金属元素の含量が合計で最大1ppmであり、石英ガラスが元素の鉄、ニッケル、銅、クロム及び/又は遷移金属からなる金属不純物を合計で最大1ppm含有しており、かつ、研磨された表面のうちの少なくとも1つが粗さ深度Rq最大2nmを有している。
Description
【発明の詳細な説明】
エレクトロニクスもしくはオプトエレクトロニクス
半導体構成部材のための半製品
本発明は、複合体が、合成石英ガラスからの円板状の透明な石英ガラス基板と
半導体材料からの円板とからなりかつ、石英ガラス基板及び円板の、大きく表面
で直接相互に結合される表面が、結合前に相互に研磨されている、エレクトロニ
クスもしくはオプトエレクトロニクス半導体構成部材のための複合体の形の半製
品に関する。
“Japanese Journal of Applied Physics”第32巻、第1b号、1993年、334〜33
7頁、T.Abe他、"Fabrication and bonding strength of bonded silicon-quart
z wafers"から、シリコン円板と合成石英ガラスからの石英ガラス基板とからな
りかつフォトマスクの適用に使用される、エレクトロニクス半導体構成部材のた
めの複合体は、公知である。この合成石英ガラスは、OH基を500ppmの濃
度で含有している。石英ガラス基板とシリコン円板の間の付着結合を高めるため
に、複合体の処理は、高められた温度、例えば300℃及び450℃でそれぞれ
2時間実施され、この場合、それぞれの熱処理後にシリコン円板の膜厚は減少さ
れる。
欧州特許出願公開第0504714号明細書(A2)並びに米国特許第488
3215号明細書から、エレクトロニクスもしくはオプトエレクトロニクス半導
体構成部材の形の半製品は、同様に公知であり、この場合、複合体は、円板状の
透明な石英ガラス基板と半導体材料からの円板とからなりかつ石英ガラス基板及
び円板の、大きく表面で直接相互に結合される表面が、結合前に相互に研磨され
ている。この場合には、米国特許第4883215号明細書には、相互に結合さ
れる表面が結合前に鏡面研磨されていることが記載されており、その一方で、上
記の欧州特許出願公開明細書には、「研磨される」ことが述べられている。円板
同士は、研磨された表面で相互に重ね合わされ、かつプレスによって相互に結合
される。欠点として、半導体材料からなる円板の厚さが、化学的もしくは機械的
な処理によって段階的に減少される可能性がある。欧州特許出願公開第0504
714号明細書(A2)からわかるように、円板状の成形体の結合は、一時的な
結合(110℃〜350℃)から完全な結合(250℃〜500℃)への異なる
温度段階への熱処理によって行なわれ、この場合、半導体材料からなる円板の厚
さは、それぞれの中間の温度段階の後に減少される。
″Patent Abstract of Japan″、第8巻、第256号(E−280)、198
4年11月22日、及び特開昭59−129421号公報(Toshiba Ceramics)
1984年7月25日、から、Na、K及びLi並びにCu各≦0.05ppm
を含有しておりかつ1200℃で粘度≧1012ポアズを有する石英ガラスは、公
知である。この石英ガラスは、半導体の熱処理に使用される。
″Patent Abstract of Japan″、第14巻、第143号(C−0703)、1
990年3月19日、及び特開平2−14840号公報(Shin-Etsu Chem Co Lt
d)、1990年1月18日、から、液晶もしくはエレクトロルミネセンスを基
礎とするディスプレイのためのベースプレートは、公知である。該ベースプレー
トは、合成石英ガラスからなり、この場合、原料は、ゾル−ゲル法によって得ら
れる。この原料は、加熱によってクリストバライト粒に変換され、このクリスト
バライト粒は、脱水素後に溶融して石英ガラスが得られる。このようにして得ら
れたこの合成石英ガラスは、OH基≦100ppm、Cl≦10ppmを含有し
ておりかつ1200℃で粘度≧5×1012ポアズを有している。
しかしながら、公知の複合体−半製品は、課せられた半導体技術の要求を満足
させることはできず、それというのも、欧州特許出願公開第0504714号明
細書(A2)から公知であるとおり、複合体が例えば700℃のみの温度に2時
間さらされる場合には、円板間の付着力の極端な減少が生じるからである。従っ
て、円板相互の少なくとも部分的な剥離並びに支障となる複合体の反りは、回避
することができない。
本発明の課題は、付着力の本質的な減少が生じることもしくはそれどころか円
板相互の剥離もしくは複合体の望ましくない反りが生じることを危惧する必要な
く、半製品が、例えば半導体回路の製造の際に経済的に現実的な時間で使用され
うる900℃を超える温度にも耐える、請求項1の上位概念に記載された半製品
を提供することである。
請求項1の上位概念に記載された半製品に対する上記課題は、本発明によれば
、基板の合成石英ガラスが950℃で少なくとも1014.0ポアズの粘度を有し、
この粘度は、温度1050℃で1012ポアズの値を下回らず、石英ガラス中のア
ルカリ金属元素の含量が合計で最大1ppmであり、石英ガラスが元素の鉄、ニ
ッケル、銅、クロム及び/又は遷移金属からなる金属不純物を全体で最大1pp
m含有しており、かつ、研磨された表面の少なくとも1つが粗さ深度Rq最大2
nmを有していることによって解決される。
粗さ深度Rqとは、単位測定区間内の測定された断面の高さ(Profilhoehe)の
平均値の二乗(quadratische Mittelwert)である。有利に、研磨された表面の
粗さ深度Rqは、1nm以下である。その研磨された表面が粗さ深度Rq最大0.
5nmを有している、複合体のための石英ガラス基板を使用することは、有利で
あ
ることが判明している。
本発明による半製品の場合には、950℃で2時間の熱処理後でさえ本質的な
変形、例えば殊に撓曲もしくは屈曲は、確認することはできなかった。このこと
は、おそらく、複合体の機械的に安定した部分のために選択された石英ガラスが
、その高い粘度のために、例えば、石英ガラスがシリコン膜中の絶縁酸化物の製
造の際に使用されうる程度の高さの熱負荷に、この場合には本質的に機械的に変
形することなく耐えることにその原因を求めることができる。半導体材料からな
る円板からの石英ガラス基板の分離は、同様に観察することはできなかった。結
合の有利な付着力は、石英ガラス基板及び半導体材料の、大きく表面で相互に結
合すべき研磨された表面が、これら表面のうちの少なくとも1つが粗さ深度Rq
最大2nmを有している程度に研磨されていることによって保証されている。石
英ガラス基板の研磨された表面の粗さ深度Rqが最大0.5nmである場合には
、付着力の顕著な改善が得られる。
結合された石英ガラスのアルカリ金属元素の僅かな含量によって、石英ガラス
は、このような元素の拡散侵入により半導体性質に不利な影響を及ぼされないこ
とが保証されている。
石英ガラスの純度、例えばこの純度は請求項1又は4において特徴づけられて
いる、によって、半導体材
料の円板がドープされたシリコンからなる場合にはエレクトロニクス半導体構成
部材、例えば半導体メモリ(RAM、DRAM)、マイクロプロセッサもしくは
トランジスタへか又は、半導体材料の円板がドープされたシリコンからなる場合
にはオプトエレクトロニクス構成部材、例えばTFT−LCD(thin film tran
sistor liquid crystal displays=薄膜トランジスタ液晶ディスプレイ)へと半
製品が後加工される際に、半導体材料のエレクトロニクス性質を不利に変える物
質は、例えば拡散によって、ドープされたシリコン中に達しえないことが保証さ
れている。半導体材料としての円板の代わりに、殊にオプトエレクトロニクス構
成部材の製造のために、ドープされたガリウム砒素、ガリウム燐、ガリウムアル
ミニウム砒素もしくはガリウム窒素からなる円板は、同様に本発明による半製品
の製造に使用することができる。
石英ガラス基板の厚さは、有利に10mm以下であり;有利にこの厚さは、2
mm未満である。
エレクトロニクスもしくはオプトエレクトロニクス構成部材への、本発明によ
る半製品の後加工については、完成した複合体の場合には、半導体材料からなる
円板をアブレーション(Abrtagen)によって、有利に最大5000nmの厚さに
、減少させることは、有効である。このことによって、複合体の半導体部分は、
最適な膜厚に減少される。後からのドーピングは、半導
体材料の膜厚全体にわたって表面全体に存在していてもよいし、散在した領域内
に存在していてもよい。半導体材料の最大5000nmの減少された膜厚を有す
る半製品の二酸化珪素の含量は、少なくとも99.2%である。半導体材料の膜
厚を減少させるには、半導体技術から自体公知である機械的方法は適当である。
半導体材料の膜厚が著しく薄くされなければならない場合には、例えば200n
m未満の厚さにアブレーションされなければならない場合には、このために、例
えばヒューズ・ダンブリ・オプチカル・システムズ(Hughes Danbury Optical S
ystems)社、Danbury(Connnecticut)、USA、によって円板状成形体を薄くする
ために商業的に提供されているプラズマ方法は、使用することができる。
次に、本発明による半製品を実施例につき詳説する。
半導体材料として、直径が150mmでありかつ厚さ675μmを有している
市販の、硼素でドープされた、単結晶の高純度シリコンからなる円板(結晶配向
〈100〉)を使用した。この円板は、縁部が丸められており、その平坦度は、
≦30μmであり、かつその全体の厚さむら(Gesamtdickenschwankung)は、≦
6μmであった。
石英ガラス基板は、透明な合成石英ガラスからなり、この石英ガラスの粘度は
、温度950で粘度1014 .5
ポアズの値を有していた。石英ガラスのOH含量は、1ppm未満であった。
円板状の石英ガラス基板は、直径152mmを有しており、かつ厚さは、800
μmであり、該基板は、縁部が丸められており、該基板は、平坦度≦2μmであ
り、全体の厚さむらは、≦2μmであった。石英ガラス基板は、両面が研磨され
ており、この場合、それぞれの研磨された表面の粗さ深度Rqは、0.45nm
であった。アルカリ金属元素の全体含量は、≦0.1ppmであった。
2つの円板状成形体が相互に結合する前に、これら成形体を清浄化した。この
ためにシリコン円板を公知のRCA方法(Handbook of Semiconductor Silicon
Technology,Noyes Publications,New Jersey,USA1990,275頁以降)によって
処理した。石英ガラス基板を先ずエチルアルコール(MOS selectpur)で予備清
浄化し、その後に30%の塩酸(Ultrapur)を用いた処理を10分間行ない、か
つ引き続き、高純度水(0.1μS/cm)で洗浄した。
清浄化後に、相互に結合すべき成形体をクリーンルーム内で相互に重ねて、有
利に石英ガラス基板をシリコン円板の上にして配置した。上にある円板への弱い
圧力によって、両方の成形体の相互の密接な結合が得られた。結合の品質を透明
な石英ガラスを通して、干渉パターンを用いて判定し、かつこの方法で良好に制
御することができる。
このようにして得られた、複合体の形の半製品は、機械的張力1000N/c
m2を有していた。単結晶シリコン円板中の電子移動度について、室温で100
cm2/V/秒以上の値を測定した。
引き続き、石英ガラス基板と結合したシリコン円板の厚さを機械的なアブレー
ションによってその厚さ初期値675μmから厚さ2000nmに減少させた。
図1〜3には、本発明による半製品の例が示されている。各図は、次のものを
示している:
図1 半製品の透視図。
図2 半製品の縦断面図。
図3 半製品の縦断面図。
図1の半製品は、その研磨された表面2が、シリコン円板4の研磨された表面
3と完全に表面で直接結合されている円板状の透明な石英ガラス基板1からなる
。石英ガラス基板及びシリコン円板の寸法並びに平坦度及び全体の厚さむらは、
実施例に記載された値に相応する。この場合には石英ガラス基板の粘度は、95
0℃で1014.5ポアズであり、かつ石英ガラス基板のOH含量は、1ppm未満
であり、石英ガラス基板のアルカリ金属元素の全体含量は、≦0.1ppmであ
る。
図2は、石英ガラス基板1及びシリコン円板2を有する半製品を示している。
この半製品の場合にはシリコン円板2の元来の厚さは、複合体の製造後に機械的
なアブレーションによって厚さ2000nmに減少されている。その後に、厚さ
を減少されたシリコン円板を、斑点によって図示されているとおり、その膜厚全
体にわたって砒素で、半導体技術における常法で、ドープした。
図3に示された石英ガラス基板1とシリコン円板2からなる半製品は、最大1
000nmの厚さにシリコン円板の膜厚を減少させた後に存在するシリコン円板
の場合には、散在する相互に境界を接していない平面領域が、ハッチングによっ
て図示されているとおり、該平面領域下に存在する該円板の膜厚全体にわたって
砒素で、半導体技術における常法で、ドープされている点で図2に示された半製
品と異なっている。
Claims (1)
- 【特許請求の範囲】 1.複合体が、合成石英ガラスからの円板状の透明な石英ガラス基板(1)と半 導体材料からの円板(4)とからなりかつ、石英ガラス基板(1)及び円板(4 )の、大きく表面で直接相互に結合される表面(2、3)が、結合前に相互に研 磨されている、エレクトロニクスもしくはオプトエレクトロニクス半導体構成部 材のための複合体の形の半製品において、基板(1)の合成石英ガラスが950 ℃で少なくとも1014.0ポアズの粘度を有し、この粘度は、温度1050℃で1 012ポアズの値を下回らず、石英ガラス中のアルカリ金属元素の含量が合計で最 大1ppmであり、石英ガラスが元素の鉄、ニッケル、銅、クロム及び/又は遷 移金属からなる金属不純物を全体で最大1ppm含有しており、かつ、研磨され た表面(2、3)のうちの少なくとも1つが粗さ深度Rq最大2nmを有してい ることを特徴とする、エレクトロニクスもしくはオプトエレクトロニクス半導体 構成部材のための半製品。 2.研磨された表面のうちの少なくとも1つが粗さ深度Rq1nm以下を有して いる、請求項1記載の半製品。 3.石英ガラス基板の研磨された表面の粗さ深度Rqが最大0.5nmである、 請求項1又は2記載の半 製品。 4.石英ガラスが元素の燐、砒素、アンチモン、ビスマス、硼素、ガリウム、イ ンジウム及び/又はチタンを合計で最大1ppm含有している、請求項1から3 までのいずれか1項に記載の半製品。 5.石英ガラスのOH含量が最大1ppmである、請求項1から4までのいずれ か1項に記載の半製品。 6.石英ガラス基板が厚さ≦10mmを有している、請求項1から5までのいず れか1項に記載の半製品。 7.石英ガラス基板の厚さが2mm未満である、請求項6記載の半製品。 8.半導体材料が単結晶シリコンからなる、請求項1から7までのいずれか1項 に記載の半製品。 9.半導体材料が単結晶のガリウム砒素、ガリウム燐、ガリウムアルミニウム砒 素もしくはガリウム窒素からなる、請求項1から7までのいずれか1項に記載の 半製品。 10.半導体材料がドープされている、請求項8又は9記載の半製品。 11.半導体材料からなる円板がアブレーションによって減少されている、請求 項1から10までのいずれか1項に記載の半製品。 12.半導体材料からなる円板がアブレーションによって最大5000nmの厚 さに減少されている、 請求項11記載の半製品。 13.最大5000nmの厚さの場合には半導体材料からなる円板が該円板の膜 厚全体にわたってドープされている、請求項12記載の半製品。 14.最大1000nmの厚さの場合には半導体材料からなる円板の散在する相 互に境界を接していない平面領域が該平面領域下に存在する該円板の膜厚全体に わたってドープされている、請求項12記載の半製品。 15.複合体の二酸化珪素の含量が少なくとも99.2%である、請求項12か ら14までのいずれか1項に記載の半製品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4420024.2 | 1994-06-09 | ||
| DE4420024A DE4420024C2 (de) | 1994-06-09 | 1994-06-09 | Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement |
| PCT/EP1995/002095 WO1995034091A1 (de) | 1994-06-09 | 1995-06-02 | Halbzeug für ein elektronisches oder opto-elektronisches halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10501101A true JPH10501101A (ja) | 1998-01-27 |
Family
ID=6520096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8500341A Pending JPH10501101A (ja) | 1994-06-09 | 1995-06-02 | エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための半製品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5831309A (ja) |
| EP (1) | EP0764344B1 (ja) |
| JP (1) | JPH10501101A (ja) |
| KR (1) | KR100375881B1 (ja) |
| DE (2) | DE4420024C2 (ja) |
| WO (1) | WO1995034091A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7179551B2 (en) | 1999-02-12 | 2007-02-20 | General Electric Company | Poly(arylene ether) data storage media |
| WO2000048172A2 (en) | 1999-02-12 | 2000-08-17 | General Electric Company | Data storage media |
| JP3415533B2 (ja) * | 2000-01-12 | 2003-06-09 | エヌイーシーマイクロ波管株式会社 | 高圧放電灯 |
| DE10140826B4 (de) * | 2000-12-13 | 2005-11-10 | Infineon Technologies Ag | Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts |
| US20070028692A1 (en) * | 2005-08-05 | 2007-02-08 | Honeywell International Inc. | Acoustic wave sensor packaging for reduced hysteresis and creep |
| DE102005061263B4 (de) | 2005-12-20 | 2007-10-11 | Infineon Technologies Austria Ag | Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben |
| TWI448643B (zh) * | 2007-05-20 | 2014-08-11 | 3M Innovative Properties Co | 背光與利用背光之顯示系統 |
| CN101681053B (zh) * | 2007-05-20 | 2012-03-21 | 3M创新有限公司 | 具有半镜面元件的循环背光源 |
| CN101681057B (zh) * | 2007-05-20 | 2012-07-04 | 3M创新有限公司 | 光循环型薄壁中空腔体背光源 |
| WO2009058245A2 (en) * | 2007-10-31 | 2009-05-07 | Corning Incorporated | Improved substrate compositions and methods for forming semiconductor on insulator devices |
| CN116199432A (zh) | 2015-05-28 | 2023-06-02 | Agc株式会社 | 玻璃基板及层叠基板 |
| US10580666B2 (en) * | 2016-07-01 | 2020-03-03 | Corning Incorporated | Carrier substrates for semiconductor processing |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59129421A (ja) * | 1983-01-14 | 1984-07-25 | Toshiba Ceramics Co Ltd | 半導体熱処理用部材 |
| JPH0776094B2 (ja) * | 1988-07-01 | 1995-08-16 | 信越化学工業株式会社 | 合成石英ガラス基板 |
| JPH0222134A (ja) * | 1988-07-08 | 1990-01-25 | Shin Etsu Chem Co Ltd | 半導体熱処理用プロセスチュ−ブ |
| US4962879A (en) * | 1988-12-19 | 1990-10-16 | Duke University | Method for bubble-free bonding of silicon wafers |
| US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
| US5141786A (en) * | 1989-02-28 | 1992-08-25 | Shin-Etsu Chemical Co., Ltd. | Synthetic silica glass articles and a method for manufacturing them |
| US5410428A (en) * | 1990-10-30 | 1995-04-25 | Shin-Etsu Quartz Products Co. Ltd. | Optical member made of high-purity and transparent synthetic silica glass and method for production thereof or blank thereof |
| JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
| DE4115046A1 (de) * | 1991-05-08 | 1992-11-12 | Fraunhofer Ges Forschung | Direktes substratbonden |
| DE4140404C2 (de) * | 1991-12-07 | 1994-05-26 | Deutsche Aerospace | Bondverfahren für die Aufbau- und Verbindungstechnik |
| JP3187109B2 (ja) * | 1992-01-31 | 2001-07-11 | キヤノン株式会社 | 半導体部材およびその製造方法 |
| JPH0611705A (ja) * | 1992-01-31 | 1994-01-21 | Sony Corp | 能動素子基板 |
| JP3024373B2 (ja) * | 1992-07-07 | 2000-03-21 | 信越半導体株式会社 | シート状弾性発泡体及びウェーハ研磨加工用治具 |
| DE4315795A1 (de) * | 1993-05-13 | 1994-11-17 | Zevatech Ag | Verfahren zum Fixieren von Bauteilen |
| US5571373A (en) * | 1994-05-18 | 1996-11-05 | Memc Electronic Materials, Inc. | Method of rough polishing semiconductor wafers to reduce surface roughness |
-
1994
- 1994-06-09 DE DE4420024A patent/DE4420024C2/de not_active Expired - Fee Related
-
1995
- 1995-06-02 KR KR1019960706890A patent/KR100375881B1/ko not_active Expired - Fee Related
- 1995-06-02 US US08/737,778 patent/US5831309A/en not_active Expired - Fee Related
- 1995-06-02 EP EP95923223A patent/EP0764344B1/de not_active Expired - Lifetime
- 1995-06-02 JP JP8500341A patent/JPH10501101A/ja active Pending
- 1995-06-02 WO PCT/EP1995/002095 patent/WO1995034091A1/de not_active Ceased
- 1995-06-02 DE DE59501568T patent/DE59501568D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4420024C2 (de) | 1996-05-30 |
| KR100375881B1 (ko) | 2003-05-01 |
| KR970703611A (ko) | 1997-07-03 |
| WO1995034091A1 (de) | 1995-12-14 |
| DE4420024A1 (de) | 1995-12-14 |
| EP0764344B1 (de) | 1998-03-04 |
| EP0764344A1 (de) | 1997-03-26 |
| DE59501568D1 (de) | 1998-04-09 |
| US5831309A (en) | 1998-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266824A (en) | SOI semiconductor substrate | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH10501101A (ja) | エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための半製品 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH03105910A (ja) | 2個の物体を一体に連結する方法 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| WO2004077537A1 (ja) | 半導体基板の製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JPH0479209A (ja) | Soi基板の製造方法 | |
| JPH0669063B2 (ja) | 半導体ウェハの製造方法 | |
| JPH11163307A5 (ja) | ||
| JPH046130A (ja) | 電子部品用基板の製造方法 | |
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JPH02106075A (ja) | 半導体装置の製造方法 | |
| JP2740675B2 (ja) | 半導体装置 | |
| JPS61232661A (ja) | シリコン結晶体の接合方法 | |
| JPH02219266A (ja) | Soi積層半導体基板の製造方法 |