JPH10502209A - 高衝撃デジタル・クラッシュ・データ・レコーダ - Google Patents

Abstract

(57)【要約】 高衝撃記憶容量フライト・データ・レコーダは、複数の平面状平行メモリ・カードと複数の平面状平行スペーサ１６０とが交互に順に配列して積層されカードの積層体を形成する。各メモリ・カード１２０は、サーキット・ボード、サーキット・ボード上に配置された複数のＩＣメモリ、ＩＣメモリの出力端子へサーキット・ボードを通って接続されたサーキット・ボード円形周辺部上の複数のコネクション・パッド、複数のＩＣメモリと隣接したサーキット・ボード部を覆うフォーム層を含む。サーキット・ボードの円形周辺部はフォーム層で覆われていない。

Description

【発明の詳細な説明】 高衝撃デジタル・クラッシュ・データ・レコーダ 発明の背景 技術分野 本発明は、フライト・データ・レコーダ、特に、高ｇ衝撃に耐えることができ る非常に大きい記録容量を持つフライト・データ・レコーダに関するものである 。 背景技術 商業旅客機の『ブラック・ボックス』クラッシュ・データ・レコーダなどの、 機上フライト・データ・レコーダは、3,400Gをかなり超える衝撃負荷には通常耐 えられない（ここに、Gは物体に32.174フィート／秒／秒（9.81メータ／秒／秒 ）の加速度を与えるとき、物体に生じた力である）。さらに、このようなフライ ト・データ・レコーダは、クラッシュの最後の数分だけの機上計器データの記録 を目的とするため、比較的小さい記録容量しか持っていない。 非常に大きい衝撃力(例えば、40,000G)に耐えられるフライト・データ・レコ ーダの製作を試みるときの問題は、テープ・メモリが比較的大型であり、一方、 半導体チップ・メモリは高周波高衝撃力により共鳴破砕され易く、また回路パッ ケージは低周波による曲げにより破壊され易いことである。 本発明の目的は、半導体メモリ・チップを曲げから保護し、かつチップを破砕 する高周波をフィルターするのに十分な剛性をもった支持体を提供することであ る。高周波をフィルターすること及び剛性を増すことは、相入れないように思わ れるが、本発明はその両者を満たす。さらに、本発明は、非常に大きい記憶容量 （例えば、20メガバイト）の目標も達成する。 発明の開示 高衝撃高記憶容量のクラッシュ・データ・レコーダは、カードの積層体を形成 するために交互に積層された、複数の平面状平行メモリ・カードと複数の平面状 平行スペーサを含んでいる。各メモリー・カードは、サーキット・ボード、サー キット・ボードにマウントされた複数のIC、ICメモリーのターミナルから信号を 取り出すためサーキット・ボードと接続されたサーキット・ボード周辺の複数の コネクタ・パッド、複数のICメモリーおよびサーキット・ボードの隣接部を覆う フォーム層を含み、サーキット・ボードの周辺部はフォーム層で覆われていない 。各スペーサは、サーキット・ボードの周辺部と同一の広がりを持ちフォーム層 の中にある空所に囲まれたスペーサ・ボデイ、環形部および環形部の上部にある 空所を囲むリップ、複数のコネクタ・パッドに合致する複数のコネクタ・トンネ ルおよび隣接したＩＣのコネクタ・パッドに挟まれた個々のコネクタ・トンネル 中の一つのボタン・コネクタを含む。剛性のキャニスタ・ハウジングは複数のメ モリ・カードと複数のスペーサを囲んでいる。 サーキット・ボードは円盤状で、周辺部は環状で、各スペーサは環状円盤であ り、剛性ハウジングは円筒状でリップの外径以下の内径を持つことが望ましい。 軸方向のリブは、リップの外部表面の外方向に伸長し、ハウジングの内部表面に 接触している。 各サーキット・ボードは対向平面を持ち、両方の平面上にＩＣメモリとコネク タ・パッドがあり、各スペーサ体の対向面にリップがあるのが望ましい。 周辺部の内部にある伝導経路は、周辺部の対向側部上のコネクション・パッド を接続し、全てのメモリ・カードのための共通バス接続を提供する。 複数のスタンドオフ・クリアランス・ホールが、メモリ・カードとスペーサに 開けてあり、メモリ・カードのクリアランス・ホールとスペーサのクリアランス ・ホールとは合致するようになっている。また、剛性のスタンドオフ・ロッドが 、これらのスタンドオフ・ホールに挿入され、各ロッドは全てのメモリ・カード とスペーサを貫通する。 連続するメモリ・カードの間のスペーサ体は、各メモリ・カードのサーキット ・ボードの半分の厚さとほぼ同じ厚さを持っており、連続するメモリ・カードの 間のスペーサのリップは、各メモリ・カードの一つの面上のフォーム層の厚さの ２倍とほぼ同じ軸方向の厚さを有するのが望ましい。カード積層の各端の半スペ ーサは、周辺部と同一の広がりを持ち、末端のメモリ・カードの外側のフォーム 層内の空所を囲む半スペーサ体を有する。この半スペーサ体は、フォーム層の厚 さの半分の厚さを有する。平面をもつ円錐状のエンド・キャップが、各半スペー サを覆う。 分離パッドが、円錐状のエンド・キャップとキャニスタ・ハウジングの接する 内部面の間に置かれる。一つの実施では、分離パッドは、詰め物とされたパッキ ング・テイッシュである。 スペーサは、一体成型されたフォームからなることが望ましい。フォーム層お よびスペーサのフォームは、発泡ポリウレタンから成っている。 好ましい実施では、この積層体となっているサーキット・カードの一方の端に マウントされた複数のＩＣはI/O回路であり、キャニスタ・ハウジングを貫通す るリボン・ケーブル用の開口部があり、端の記憶カードに接続されたリボン・ケ ーブルはキャニスタ・ハウジングを貫通するリボン・ケーブル用の開口部を通し て伸長されている。スタックの一方の端のサーキット・カードは、その上のプロ セッサＩＣおよびそれ以外のサーキット・カードの中の個々のメモリ領域へリボ ン・ケーブルを通して受け取られたデータの記憶をコントロールするようプログ ラムされたプロセッサＩＣを有する。サーキット・カードのもう一方の端のＩＣ は、EEPROMＩＣである。 ボタン・コネクタは、円筒状に束ねられた高伝導度の細い線束であることが望 ましい。 好ましい実施例では、フォーム層のカットアウト領域はサーキット・ボードの 部分に露出されており、カットアウト領域によりさらされている部分に複数の接 続パッドがある。突起がスペース・ボデイ内周から内側に放射状に伸長し、カッ トアウト領域と同一の広がりを持っていて、そこに、サーキット・ボードの露出 部分上の、事前に選択されたパターンに合致する複数のボタン・コネクタ・トン ネルがある。このパターンはスペーサごとに異なっている。特に、このパターン はメモリ・カードのそれぞれに対し独特の電子的アドレスを決定する。カットア ウト領域は、スペーサとメモリ・カードの間の回転方向アライメントを提供する 。 図面の簡単な説明 図１および図２は、それぞれ本発明の好ましい実施例に採用された従来技術の ICの薄形小型アウトライン・パッケージ(Thin Small-Outline Package=TSOP)の 上面および側面図である。 図３は、本発明のサーキット・カードの上面図である。 図４は、フォーム層で覆われた図３のサーキット・カードの上面図である。 図５は、図４に対応する拡大断面図である。 図６は、図５の側面図である。 図７Ａおよび図７Ｂは、それぞれ、本発明の環状スペーサの外観図と側断面図 である。 図８は、本発明に従ったスペーサおよびメモリ・カード積層体の部分的に分解 された外観図である。 図９は、図８の積層体の分解側面図である。 図10は、本発明のキャニスタの側断面図である。 図11は、本発明の好ましい実施例である組み立てられたクラッシュ・データ・ レコーダの一部をカットした断面図である。 図12は、図11のクラッシュ・データ・レコーダのメモリ・アーキテクチャーを 単純化したダイヤグラムである。 本発明の最良の実施の形態 本発明の好ましい実施では、薄形小型アウトライン・パッケージに組み込まれ た商業化されているフラッシュ型電気的消去可能読取り専用メモリー(EEPROM)を 使用する。 市場で入手できるパッケージの一つは、カリフォルニア州、サンタ クララの インテル・コーポレーションが販売している256kバイトのインテル F28F020-150 T11001P7 EEPROM TSOPであり、これを、図1および図2に示す。このパッケージは 、長方形のプラスチック・ハウジング100(図１)と薄い断面(図2)から成る。16本 の外部接続ピン105が、ハウジング100の両端110、115のそれぞれから出ている。 図3を参照するに、４メガバイトのメモリ・カード120は、当分野で慣用の内部 メタル接続層(図5)を持つ円盤状サーキット・ボード125で構成されている。8個 のEEPROM TSOP 100は、図3に図示された方法でサーキット・ボード125の各表面 の上にマウントされている。サーキット・ボード125表面の上の個々のボンデイ ング・パッドが、各EEPROM TSOP 100の個々のピン105を当分野で慣用の方法で接 合するために使用される。これらのボンデイング・パッドは、図5の断面図に示 すように、サーキット・ボード125内部の内部接続層を通して個々のコネクショ ン・パッド130と接続されている。全てのコネクション・パッド130はサーキット ・ボード125の円形周辺部135に沿って置かれる。 円形周辺部135に囲まれたサーキット・ボード125の主要部分は、図4、図5及び 図6に示すように、全てのEEPROM TSOP 100をカバーするのに十分な厚さTの円盤 形状のPCF 発泡ポリウレタン・フォーム層140のカプセル内に収められている。 一方、円形周辺部135およびコネクション・パッド130は露出されている。フォー ム層140は都合が良いように、EEPROM TSOP 100とサーキット・ボード125の下部 表面の僅かな隙間を含む全ての空間を埋めている。メモリ・カード120の最上部 では、フォーム層140がアライメント・ナブ(突起)145と共に、特定のパターン( 例えば、図4〜図6の好ましい実施例では"H"のパターン)の型に成型されている。 一方、メモリ・カード120の最下部では、アライメント・ディテント(爪=detent) と共に、同じパターン且つ最上部のアライメント・ナブ145と合うように成型さ れている。 サーキット・ボード125の周囲周辺部135には、好ましい実施例では8個の等間 隔の穴で構成されたスタンドオフ穴150が含まれている。 図7Aおよび図7Bに、図4のメモリ・カード120の積層のため環状スペーサ160を 示す。スペーサ160は、PCF 発泡ポリウレタン・フォーム一体成型され、環状リ ング165を含んでいる。環状リング165は、図6に示す、サーキット・ボード125の 円形周辺部135の内径Iおよび外径Dと一致しており、軸方向の厚さはサーキット ・ボード125の任意の側部のフォーム層140の厚さTの二倍に等しい。図6および図 7Bに示すように、スペーサ160には、サーキット・ボード125の半分の厚さに等し い高さを持つ環状リング165上のリップ171を形成する外部環形部170も収容され る。外部環形部170の外部円形の表面170aは、複数の等間隔の突状部173を有する 。図4に示すように、円盤状フォーム層140は、下にあるサーキット・ボード125 上の7個のコネクション・パッド180の出た、ほぼ三角形のカットアウト部175を 有する。一方、図7のスペーサ160は、厚さTのほぼ三角形の突起185が内部円周表 面 190から内側に伸びており、メモリ・カード120のフォーム層140内のカットアウ ト部175と合致する。突起185は、カットアウト部175の中のコネクション・パッ ド180に合うコネクタ穴187を持つ。メモリ・カード120をスペーサ160上に積層し たとき、突起185はカットアウト部175に嵌合する。このようにして、メモリ・カ ード120とスペーサ160の間の回転方向の固定アライメントが提供される。環状リ ング160は、メモリ・カード120の円形周辺部135上の複数のコネクション・パッ ド130に合致する複数のコネクタ・トンネル195を有する。 図8および図9に示すように、複数のメモリ・カード120とスペーサ160は交互に 積層することができる。コネクタ・ボタン200は、スペーサ160の各コネクタ・ト ンネル195およびコネクタ穴187へ挿入される。各コネクタ5・ボタン200は、隣接 したメモリ・カード120の対向するコネクション・パッド130の間のトンネル195 の中で僅かに圧迫される。図8および図9の実施例では、104個のトンネル195と10 4個のコネクタ・ボタン200が任意のメモリ・カード120の各側にある。コネクタ ・ボタン200は、望ましくは、当分野で慣用の型式の所謂ファズ(fuzz)・ボタン ・コネクタで、円筒状に詰められた0.002インチ(.051mm)の金メッキされたベリ リウム銅線から成る。積層された全てのメモリ・カード120に共通バスを提供す るため、図5の一部カットされた断面図に示すように、サーキット・ボード周辺 部135の反対側のコネクション・パッド130は、サーキット・ボード周辺部135の 内側を通して全て接続されている。図9の場合、7枚のカード120が、6枚のスペー サ160と共に交互に積層されている。この積層体は、半スペーサ205で両端が終わ っている。各半スペーサ205は、サーキット・ボード周辺部135と合致する内・外 径を持ち、各カード120のフォーム層140の厚さTと等しい軸方向の厚さを持った 発泡ポリウレタン環形部である。全体の積層体は、35 PCF ポリウレタンを充填 した円錐形のエンド・キャップ210および215で保持されている。8個の円柱状の 鋼製スタンドオフ220が、各カード120のサーキット・ボード周辺部135を貫通し ている等間隔のマッチング・スタンドオフ・ボア150、各環状スペーサ160を貫通 するマッチング・スタンドオフ・ボア230およびエンド・キャップ210と215のマ ッチング・ボア235を通して挿入される。エンド・キャップ210と215は、タップ 穴237にねじ込まれたスクリュ236よって、スタンドオフ220の両端で各端に固定 される。このような方法で、エンド・キャップ210と215が積層体を一体に保持す る。 図9の積層体は、全体として堅固に圧縮されていて、一方の端は円錐形端250で 他方はマッチング・チタニウム円錐エンド・キャップ255に固定された円筒体245 を持つチタニウム・キャニスタ240の中に保護するように収められている。この チタニウム円錐端250、即ちチタニウム円錐エンド・キャップ255は、円錐形状ま たはエンド・キャップ210、215の角度と合致する。好ましい実施例では、この角 度は120度である。チタニウム円筒体245の内径は、各スペーサ160の軸方向リブ1 73で測定した外径と等しいか、ほんの僅か小さい。メモリ・カード120とスペー サ160の積層体は、キャニスタ円筒体245内に挿入されているので、各リブ173の 外部表皮はキャニスタ体245の鋭いコーナー端で剥ぎ取られる。この方法の優位 性は、スペーサがキャニスタ240内で自動的に確実にセンタリングされ、周方向 の振動または両者間のずれの機会が全くないことである。チタニウムエンド・キ ャップ255は、軸方向穴265を通してエンド・キャップ255に挿入されキャニスタ 体245のネジ穴270にねじ込まれたネジ260によって、チタニウム体245に堅固に固 定されている。図10および図11に示すように、軸方向絶縁パッド280が、チタニ ウム・キャニスタ・ネジ260がネジ穴270に固定されているので、フォーム・エン ド・キャップ210および215に当接するように、チタニウム・エンド・キャップ25 5内部におよび円錐端250内部に挿入されている。 図11に示すように、チタニウム・エンド・キャップ255に最も近いカード120g は飛行中にメモリに記憶されるデータの受取りのための、チタニウム・エンド・ キャップ255とチタニウム体245との間のポート295を通して取り出された32ワイ ヤ・リボン・ケーブル275を有する。リボン・ケーブル275の外部端は、ヘッダー ・ピン290を含むインターフェイス・ヘッダ285で終わっている。 メモリ・カード120とスペーサ160の積層体をチタニウム・キャニスタ240に対 して回転方向アライメントを取るため、各メモリ・カード120と各スペーサ160は 、他の全てのアライメント・ディテント300と合致する一つのアライメント・デ ィテント300を有する。 本発明の好ましい実施では、7枚のカードの内の5枚（120b-120fとラベルを付 けたカード）だけが、図3に示すその詳細を記述した型式の実際のメモリ・カー ドである。チタニウム・エンド・キャップ255に最も近いカード120gは、I/Oサー キット・ボードで、積層体の反対の端のカード120aはプロセッサ・サーキット・ ボードである。プロセッサ・サーキット・ボードは、リボン・ケーブル275を経 由して受け取ったデータをメモリ・カード120b-120fの各カードへの記録をコン トロールし、I/Oサーキット・ボード120gは、プロセッサ・サーキット・カード1 20aと入力データ信号の間のインターフェイスを提供する。システムの好ましい アーキテクチャーを図12に示す。リボン・ケーブル275が、I/Oカード120gへのRS 422データ・ポートとなる。プロセッサ・カード120aは、データ・バス310とアド レス・バス315を経由してメモリ・カード120b-120fと通信する。全てのカード12 0間の共通バス接続が、コネクッション・パッド130およびファズ・ボタン・コネ クタ200によって提供されているので、コネクッション・パッド130のいくつかが カード120の反対側どうしのスルー接続を提供している。このため、32ビットは データ・バス310へ割り当てられており、20ビットがアドレス・バス315に割り当 てられている。 各EEPROMチップ100は、256Kバイトの記憶容量を持っており、5枚のカード120 ごとに16個のチップ100(図3に示すように、片側8チップ)がある。したがって、 各メモリ・カード120b-120fは、約4メガバイトを記憶し、システム全体では20メ ガバイトを記憶する。 図12の好ましいシステムでは、標準的なデータ処理技術が採用されている。特 に、I/Oサーキット・ボード120gは、TTLインターフェイス信号で終わる同期信号 を差動RS422信号へ変換すると同時に逆方向の変換も行う。10本の入力ピンと3本 の出力ピンがある。出力ピンには、非破壊製造検査が必要である。プロセッサ・ カード120aは、I/Oカード120gから受け取った一連の入力データをパラレル32ビ ット・ワードへ変換するTMS320C31プロセッサ・チップを持ち、アドレス・バス3 15へ送られるアドレス・ワードを発生することにより記憶をコントロールする。 プロセッサ・カード120aは、アドレス当たり二回のアテンプトを最大とするデー タを記録しデータのインターリーブを行うようにプログラムされている。 メモリ・カードそのものを入れ替えないで、各メモリ・カード120に個別のア ドレスを電子的に与えるため、カットアウト部175中のコネクタ・パッド180は、 EEPROMのアドレス・ターミナルにサーキット・ボード125内の隠されたコンダク タ経路によって、接続されている。コネクタ・パッド180の独特のパターンの短 絡が、特定のメモリ・カード120独特のアドレスを設定する(１つの実施例では、 このパターンが、特定のカード上の全てのEEPROMチップの中での個々のメモリ・ 領域のアドレスの最初の二つの最上位ビットの値を設定する)。この目的で、個 々のスペーサ160の突起部185の中のコネクタ・トンネル187はそのスペーサ独特 のものである。個々のコネクタ・トンネル187は、コネクタ・パッド180の特定の 対にわたっている。このコネクタ・パッドのパターン185は、個々のスペーサ160 固有のものである。このようにして、不明瞭さを避けるため、固有のメモリ・ア ドレスが個々のメモリ・カード120に提供される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユーン、ジョン ティー アメリカ合衆国、カリフォルニア州 91344、グラナダ ヒルズ、トリビューン ストリート 16734 (72)発明者 ブランコ、アルフレッド アール アメリカ合衆国、カリフォルニア州 90631、ラ ハブラ ハイツ、ドロシー ロード 550

Claims (1)

1. 【特許請求の範囲】 １．（I.）複数の平面状平行サーキット・カードを備え、各サーキット・カー ドは、 （Ａ）サーキット・ボード、 （Ｂ）前記サーキット・ボード上にマウントされた複数のＩＣ、 （Ｃ）前記サーキット・ボードを通してＩＣメモリの出力ターミナルへ 接続された前記サーキット・ボードの周辺部上の複数のコネクタ・パッド、 （Ｄ）前記複数のＩＣメモリおよび前記サーキット・ボードの隣接部分 を覆うが、前記サーキット・ボードの周辺部を覆わないフォーム層を有し、 （II.）複数の平面状平行スペーサを備え、前記スペーサおよび前記サー キット・カードはカード積層体を形成するために交互に積層され、各スペーサは 、 （Ａ）前記サーキット・ボードの周辺部と同一の広がりを持ち、前記フ ォーム層に抱き込まれる空所を囲むスペーサ体、 （Ｂ）環形部を囲みおよび前記環形部の上の空所を囲むリップを有し、 前記サーキット・ボードの環状周辺部は前記スペーサ体の上の空所に嵌合され、 （Ｃ）前記複数のコネクタ・パッド合致する複数のコネクタ・トンネル および隣接するサーキット・ボードのコネクタ・パッド間に挟み込まれる各コネ クタ・トンネル内のボタン・コネクタを有し、 （III.）前記複数のサーキット・ボードおよび複数のスペーサを囲む剛性 ハウジングを備えたことを特徴とする高衝撃高メモリ容量クラッシュ・データ・ レコーダ。 ２．前記サーキット・ボードは円盤状で、前記周辺部が円形環形部で、各スペ ーサが円盤状環形部で、前記ハウジングが円筒状でその内径が前記リップの外径 以下であることを特徴とする請求項１記載の装置。 ３．前記リップは外部表面から外部に向かって伸び前記ハウジングの内面に隣 接する軸方向リブを含むことを特徴とする請求項２記載の装置。 ４．前記サーキット・ボードは２つの対向する平面状表面を持ち、前記平面状 表面の両面の上に複数のＩＣメモリおよびコネクション・パッドがあり、各スペ ーサ体の両方の表面にリップを持つことを特徴とする請求項１記載の装置。 ５．前記周辺部の対向した側上のコネクション・パッドを一緒に接続する周辺 部内部のコンダクタ経路を含むことを特徴とする請求項４記載の装置。 ６．前記サーキット・カードおよび前記スペーサを貫通する複数のスタンドオ フ穴、前記スペーサを貫通するクリアランス穴と合致する前記サーキット・カー ドを貫通するクリアランス穴および前記クリアランス穴に挿入され、各ロッドが 全ての前記サーキット・カードおよび前記スペーサを貫通する剛性スタンドオフ ・ロッドを含むことを特徴とする請求項１記載の装置。 ７．連続したサーキット・カードの間のスペーサ体が各サーキット・カードの 前記サーキット・ボードの厚さの半分に実質的に等しい厚さを持ち、連続したサ ーキット・カードの間のスペーサの前記リップが各サーキット・カードの各側上 の前記フォーム層の厚さの２倍に実質的に等しい軸方向厚さを持つことを特徴と する請求項４記載の装置。 ８．前記カード積層体の両端に半スペーサを有し、各半スペーサは前記周辺部 と同一の広がりを持ち前記サーキット・カードの一方の端の外側のフォーム層に 嵌合する空所を囲む半スペーサ体から成り、前記半スペーサ体は、前記フォーム 層の半分の厚さを持つことを特徴とする請求項７記載の装置。 ９．前記半スペーサのそれぞれが面する平坦な側面を持つフォーム充填円錐エ ンド・キャップを含むことを特徴とする請求項８記載の装置。 １０．前記円錐エンド・キャップは前記キャニスタ・ハウジングおよび前記キ ャニスタ・カバーの各円錐角と合致する円錐角度をそれぞれ持ち、前記装置は前 記スタンドオフ・ロッドの各端にネジを切った穴に捩じ込まれ前記円錐エンド・ キャップを前記カード積層体の各端に固定する複数のネジを有することを特徴と する請求項９記載の装置。 １１．前記円錐エンド・キャップと前記キャニスタ・ハウジングの隣接する内 面の間に分離パッドを含むことを特徴とする請求項１０記載の装置。 １２．前記分離パッドに詰め物のテイッシュ・ペーパーを含むことを特徴とす る請求項１１記載の装置。 １３．前記スペーサはフォームで一体形成されていることを特徴とする請求項 １記載の装置。 １４．前記フォーム層および前記スペーサの前記フォームは剛性のポリウレタ ン・フォームから成ることを特徴とする請求項１３記載の装置。 １５．前記積層体の中で前記サーキット・カードの一方の端にマウントされた 前記複数のＩＣはＩ/Ｏ回路を含み、前記装置は前記キャニスタ・ハウジングを 貫通するリボン・ケーブル開口部を含み、リボン・ケーブルは前記サーキット・ カードの前記一方の端に接続され、前記キャニスタ・ハウジングを貫通するリボ ン・ケーブル開口部を通して伸長されていることを特徴とする請求項１記載の装 置。 １６．前記積層体のもう一方の端の前記１つのサーキット・カードはその上に プロセッサＩＣを持ち、前記プロセッサＩＣは、前記リボン・ケーブルを経由し て受け取られたデータの、前記他のサーキット・カードの各メモリ領域への記憶 をコントロールするようプログラムされていることを特徴とする請求項１５記載 の装置。 １７．前記他のサーキット・カードの上の前記ＩＣがＥＥＰＲＯＭＩＣからか ら成ることを特徴とする請求項１６記載の装置。 １８．前記ボタン・コネクタが円柱状に束ねられた高伝導の細いワイヤ束から 成ることを特徴とする請求項１記載の装置。 １９．前記サーキット・ボードの一部に露出された前記フォーム層の中のカッ トアウト領域、および前記カットアウト領域により露出された前記サーキット・ ボードの部分の上の複数のコネクション・パッド、並びに前記スペーサ体の内周 から内部に向かって放射状に伸長され、前記カットアウト領域と同一の広がりを 持ち、サーキット・ボードの前記露出部の上の前記複数のコネクション・パッド の事前に選択されたパターンに合致し前記パターンが前記スペーサのそれぞれに 独特である前記複数のボタン・コネクタ・トンネルを有する突起を含むことを特 徴とする請求項１記載の装置。 ２０．前記パターンが前記サーキット・カードのそれぞれに独特の電子上のア ドレスを決定し、また前記カットアウト領域が前記スペーサと前記サーキット・ カードの間の回転方向のアライメントを準備することを特徴とする請求項１９記 載の装置。