JPS605737A - 電源投入シ−ケンス回路 - Google Patents
電源投入シ−ケンス回路Info
- Publication number
- JPS605737A JPS605737A JP58113235A JP11323583A JPS605737A JP S605737 A JPS605737 A JP S605737A JP 58113235 A JP58113235 A JP 58113235A JP 11323583 A JP11323583 A JP 11323583A JP S605737 A JPS605737 A JP S605737A
- Authority
- JP
- Japan
- Prior art keywords
- power
- sequence
- circuit
- time
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ＋ 発明の技術分野
本発明は、負荷装置側に電源を供給する電源装置の電源
投入シーケンス回路に関する。
投入シーケンス回路に関する。
申）技術の背景
従来、コンデンサの充電回路により電源投入シーケンス
時間を設定する電源投入シーケンス回路を有し、電源投
入シーケンス回路で電源ユニ・ノドを起動し、負荷装置
側に電源を供給する電源装置において、複数の電源ユニ
・ノドを起動し、電子機器の各負荷装置側に電源を供給
する場合、電源投入シーケンス回路のシーケンス時間を
制御して電源の投入順序を規定し、負荷装置側のロジ・
ツク電源が立ち上がった後に、各周辺装置負荷側の電源
を立ち上げ、負荷装置側の電気的な過負荷や半導体回路
素子の破壊に対し保護する機能を果たしている。特に、
半導体回路素子を多数使用し、複雑な機能を掌る最近の
装置では、電源投入シーケンス回路は電源装置の重要な
回路である。従って、各周辺装置負荷側の電源投入順序
と、遅延時間の間隔を規定した電源投入シーケンス回路
が組み込まれている。
時間を設定する電源投入シーケンス回路を有し、電源投
入シーケンス回路で電源ユニ・ノドを起動し、負荷装置
側に電源を供給する電源装置において、複数の電源ユニ
・ノドを起動し、電子機器の各負荷装置側に電源を供給
する場合、電源投入シーケンス回路のシーケンス時間を
制御して電源の投入順序を規定し、負荷装置側のロジ・
ツク電源が立ち上がった後に、各周辺装置負荷側の電源
を立ち上げ、負荷装置側の電気的な過負荷や半導体回路
素子の破壊に対し保護する機能を果たしている。特に、
半導体回路素子を多数使用し、複雑な機能を掌る最近の
装置では、電源投入シーケンス回路は電源装置の重要な
回路である。従って、各周辺装置負荷側の電源投入順序
と、遅延時間の間隔を規定した電源投入シーケンス回路
が組み込まれている。
（Ｃ１従来技術と問題点
従来の、この種の電源投入シーケンス回路を持った電源
装置について説明する。第１図は従来の電源装置の回路
構成ブロック図である。１は電源投入シーケンス回路で
あり、投入信号端子ａに投入信号Ｌレベルを投入し、ト
ランジスタ２がオンし、充電コンデンサ３に時定数回路
抵抗４を通して入力電圧が充電される。コンパレータ５
の一入力端子に充電コンデンサ３を接続し、コンパレー
タ５の十入力端子に基準電圧６を接続する。充電コンデ
ンサ３と、時定数回路抵抗４の時定数により、規定の時
間後充電コンデンサ３の電圧が、基準電圧６の電圧より
高くなれば、コンパレーク５の出力端子の電位が反転し
、スイッチングトランジスタ７を駆動して、負荷装置８
に電源を供給する。
装置について説明する。第１図は従来の電源装置の回路
構成ブロック図である。１は電源投入シーケンス回路で
あり、投入信号端子ａに投入信号Ｌレベルを投入し、ト
ランジスタ２がオンし、充電コンデンサ３に時定数回路
抵抗４を通して入力電圧が充電される。コンパレータ５
の一入力端子に充電コンデンサ３を接続し、コンパレー
タ５の十入力端子に基準電圧６を接続する。充電コンデ
ンサ３と、時定数回路抵抗４の時定数により、規定の時
間後充電コンデンサ３の電圧が、基準電圧６の電圧より
高くなれば、コンパレーク５の出力端子の電位が反転し
、スイッチングトランジスタ７を駆動して、負荷装置８
に電源を供給する。
各周辺装置負荷側の電源投入順序と、遅延時間の間隔を
規定するには、充電コンデンサ３の静電容量値をＣｏ、
時定数回路抵抗４の抵抗値をＲＯ１電源投入シーケンス
回路１への入力電圧をＶｃ、基準電圧６の電圧をＶｒと
すれば、時定数ＴｏはＴｏ＝−ＣｏＸＲ２Ｘ７！ｎ （
１−Ｖｒ／Ｖｃ）として与えられ、各電源ユニット毎に
時定数回路抵抗４の抵抗値ＲＯを変えれば、異なった時
定数を得ることができる。
規定するには、充電コンデンサ３の静電容量値をＣｏ、
時定数回路抵抗４の抵抗値をＲＯ１電源投入シーケンス
回路１への入力電圧をＶｃ、基準電圧６の電圧をＶｒと
すれば、時定数ＴｏはＴｏ＝−ＣｏＸＲ２Ｘ７！ｎ （
１−Ｖｒ／Ｖｃ）として与えられ、各電源ユニット毎に
時定数回路抵抗４の抵抗値ＲＯを変えれば、異なった時
定数を得ることができる。
しかし、従来のこの電源投入シーケンス回路１の電源投
入シーケンスは、遅延時間が固定長のシーケンス投入方
式であり、全ての負荷装置側のロジック電源が立ち上が
った後に、各周辺装置負荷側の電源を立ち上げるため、
イニシャル処理時間の最大値で設定されたシーケンス時
間の総和は、装置の実稼働に遅れを生しさせ、特に小規
模のシステムではイニシャル処理が完了した後も、シー
ケンス時間が終了するまでの時間分は待たねばならない
欠点を有していた。
入シーケンスは、遅延時間が固定長のシーケンス投入方
式であり、全ての負荷装置側のロジック電源が立ち上が
った後に、各周辺装置負荷側の電源を立ち上げるため、
イニシャル処理時間の最大値で設定されたシーケンス時
間の総和は、装置の実稼働に遅れを生しさせ、特に小規
模のシステムではイニシャル処理が完了した後も、シー
ケンス時間が終了するまでの時間分は待たねばならない
欠点を有していた。
＋ｄｌ 発明の目的
本発明は、この従来の欠点を解決することを目的として
いる。
いる。
（ｅｌ 発明の構成
上記目的は、コンデンサの充電回路により電源投入シー
ケンス時間を設定する電源投入シーケンス回路を有し、
前記電源投入シーケンス回路で電源ユニットを起動し、
負荷装置側に電源を供給する電源装置において、前記電
源投入シーケンス回路のシーケンス時間を設定するコン
デンサに充電する充電回路を二系統設け、前記負荷装置
側の動作状態により、前記充電回路を選択して電源投入
シーケンス時間を可変するよう構成した本発明によって
達成される。
ケンス時間を設定する電源投入シーケンス回路を有し、
前記電源投入シーケンス回路で電源ユニットを起動し、
負荷装置側に電源を供給する電源装置において、前記電
源投入シーケンス回路のシーケンス時間を設定するコン
デンサに充電する充電回路を二系統設け、前記負荷装置
側の動作状態により、前記充電回路を選択して電源投入
シーケンス時間を可変するよう構成した本発明によって
達成される。
即ち、電源投入シーケンス回路のシーケンス時間を設定
するコンデンサに充電する充電回路を二系統設け、シス
テムの規模により充電回路を一系統か、他の一系統か、
二系統並列に使うかを選択してシーケンス時間を変え、
投入シーケンス時間を短縮して待ち時間を減らす利点が
ある。
するコンデンサに充電する充電回路を二系統設け、シス
テムの規模により充電回路を一系統か、他の一系統か、
二系統並列に使うかを選択してシーケンス時間を変え、
投入シーケンス時間を短縮して待ち時間を減らす利点が
ある。
ｆｆｌ 発明の実施例
以下本発明の一実施例について説明する。第２図は本発
明による電源投入シーケンス回路の回路構成ブロック図
である。全図を通し、同一対象物は同一符号で示す。１
１は本発明による二系統方式の電源投入シーケンス回路
、ｂは一系統（以下す系統と略称する）のＬレベル信号
入力端子、Ｃは他の一系統（以下Ｃ系統と略称する）の
Ｌレベル信号入力端子、ｂ系統はトランジスタ１２と、
時定数回路抵抗１３で構成し、Ｃ系統はトランジスタ１
４と、時定数回路抵抗１５で構成され、二系統共充電コ
ンデンサ３に接続されている。ｂ系統やＣ系統を単独に
作動する場合は、各々ｂやＣ端子にＩ。
明による電源投入シーケンス回路の回路構成ブロック図
である。全図を通し、同一対象物は同一符号で示す。１
１は本発明による二系統方式の電源投入シーケンス回路
、ｂは一系統（以下す系統と略称する）のＬレベル信号
入力端子、Ｃは他の一系統（以下Ｃ系統と略称する）の
Ｌレベル信号入力端子、ｂ系統はトランジスタ１２と、
時定数回路抵抗１３で構成し、Ｃ系統はトランジスタ１
４と、時定数回路抵抗１５で構成され、二系統共充電コ
ンデンサ３に接続されている。ｂ系統やＣ系統を単独に
作動する場合は、各々ｂやＣ端子にＩ。
レベル信号を投入し、二系統同時に作動する場合は、ｂ
とＣ端子に同時にＬレベル信号を投入すればよい。
とＣ端子に同時にＬレベル信号を投入すればよい。
コンパレータ５の出力端子の電位が反転し、スイッチン
グトランジスタ７を駆動して負荷装置８に電源を供給す
る動作は、前記述と同様であるので説明を省略する。
グトランジスタ７を駆動して負荷装置８に電源を供給す
る動作は、前記述と同様であるので説明を省略する。
各周辺装置負荷側の電源投入順序と、遅延時間の間隔を
規定するには、充電コンデンサ３の静電容量値をＣｏ、
時定数回路抵抗１３の抵抗値をＲ１、時定数回路抵抗１
５の抵抗値をｌ？２、電源投入シーケンス回路１への入
力電圧をＶｃ、基準電圧６の電圧をＶｒとし、Ｒ１＞Ｒ
２の場合、ｂ系統、Ｃ系統、二系統同時の各々の時定数
をＴｂ、 Ｔｃ、 Ｔｗとすれば、Ｔｂ＝−ＣｏＸＲ２
Ｘ７！ｎ （１−Ｖｒ／Ｖｃ）Ｔｃ＝−ＣｏＸＲ２Ｘ７
！ｎ （１−Ｖｒ／ＶＣ）Ｔｗ＝ −ＣｏＲＩＲ２／
（Ｒ１＋Ｒ２） Ｘ ＃ｎ （１−Ｖｒ／Ｖｃ）として
与えられ、Ｔｂ、 Ｔｃ、 Ｔｗは、Ｔｂ ＞ Ｔｃ
＞ Ｔｗ となり、二系統の充電回路により３組の時定数が得られ
、Ｔｂよりも少ない時間Ｔｃ又はＴｗで、各周辺装置負
荷側の電源を立ち上げることができる。また、各電源ユ
ニット毎に時定数回路抵抗１３と時定数回路抵抗１５の
抵抗値Ｒ１とＲ２を変えれば、各電源ユニット毎に異な
った時定数が得られる。従って、投入信号端子す及びＣ
へのＬレベル信号の投入を選択することにより、小規模
のシステムでもイニシャル処理が完了した後、シーケン
ス時間を縮小して待ち時間を減らすことができる。また
、周辺装置の増設や一部装置の停止に対しても、投入信
号を選択し最適なシーケンス時間を設定でき、シーケン
ス時間を設定する自由度が広くなる。
規定するには、充電コンデンサ３の静電容量値をＣｏ、
時定数回路抵抗１３の抵抗値をＲ１、時定数回路抵抗１
５の抵抗値をｌ？２、電源投入シーケンス回路１への入
力電圧をＶｃ、基準電圧６の電圧をＶｒとし、Ｒ１＞Ｒ
２の場合、ｂ系統、Ｃ系統、二系統同時の各々の時定数
をＴｂ、 Ｔｃ、 Ｔｗとすれば、Ｔｂ＝−ＣｏＸＲ２
Ｘ７！ｎ （１−Ｖｒ／Ｖｃ）Ｔｃ＝−ＣｏＸＲ２Ｘ７
！ｎ （１−Ｖｒ／ＶＣ）Ｔｗ＝ −ＣｏＲＩＲ２／
（Ｒ１＋Ｒ２） Ｘ ＃ｎ （１−Ｖｒ／Ｖｃ）として
与えられ、Ｔｂ、 Ｔｃ、 Ｔｗは、Ｔｂ ＞ Ｔｃ
＞ Ｔｗ となり、二系統の充電回路により３組の時定数が得られ
、Ｔｂよりも少ない時間Ｔｃ又はＴｗで、各周辺装置負
荷側の電源を立ち上げることができる。また、各電源ユ
ニット毎に時定数回路抵抗１３と時定数回路抵抗１５の
抵抗値Ｒ１とＲ２を変えれば、各電源ユニット毎に異な
った時定数が得られる。従って、投入信号端子す及びＣ
へのＬレベル信号の投入を選択することにより、小規模
のシステムでもイニシャル処理が完了した後、シーケン
ス時間を縮小して待ち時間を減らすことができる。また
、周辺装置の増設や一部装置の停止に対しても、投入信
号を選択し最適なシーケンス時間を設定でき、シーケン
ス時間を設定する自由度が広くなる。
第３図と第４図は本発明による電源投入シーケンス回路
を負荷装置側の動作状態により、投入信号の投入切換を
行う適用例で、第３図は小規模システムの構成ブロック
図であり、第４図は回路構成ブロック図である。第３図
は電源制御部２１で３台の電源ユニットの電源投入シー
ケンスを制御する場合で、電源ユニット２２の負荷はロ
ジックカード２３、電源ユニット２４の負荷は増設メモ
リカード２５、電源ユニット２６の負荷はプリンタ部２
７であり、電源ユニット２４と増設メモリカード２５は
オプションで、付く場合と付かない場合があり、シーケ
ンス切換信号はオプションの有無により、電源ユニット
２６に電源制御部２１より信号線ｄを通して送出し、電
源ユニット２６内のシーケンス時定数回路を切換える。
を負荷装置側の動作状態により、投入信号の投入切換を
行う適用例で、第３図は小規模システムの構成ブロック
図であり、第４図は回路構成ブロック図である。第３図
は電源制御部２１で３台の電源ユニットの電源投入シー
ケンスを制御する場合で、電源ユニット２２の負荷はロ
ジックカード２３、電源ユニット２４の負荷は増設メモ
リカード２５、電源ユニット２６の負荷はプリンタ部２
７であり、電源ユニット２４と増設メモリカード２５は
オプションで、付く場合と付かない場合があり、シーケ
ンス切換信号はオプションの有無により、電源ユニット
２６に電源制御部２１より信号線ｄを通して送出し、電
源ユニット２６内のシーケンス時定数回路を切換える。
第４図でオプションのある場合は、シーケンス切換信号
によりｅ点が入力電圧電位となり、ｂ系統は動作せずＣ
系統のみ動作し、ｂ系統の時定数回路抵抗１３の抵抗値
をＲ１、Ｃ系統の時定数回路抵抗１５の抵抗値をＲ２、
充電コンデンサの静電容量値を０３とすれば、電源ユニ
ット２６の投入時定数は、Ｒ２Ｘ Ｃ３となる。次に、
オプションが付かない場合は、シーケンス切換信号によ
りｅ点が零電位となり、投入信号でｂ系統とＣ系統が同
時に動作し、電源ユニット２６の投入時定数は、（Ｒ１
ｘＲ２） ／ （Ｒ１＋Ｒ２） ｘ Ｃ３となり、投入
シーケンス時間が短縮される。
によりｅ点が入力電圧電位となり、ｂ系統は動作せずＣ
系統のみ動作し、ｂ系統の時定数回路抵抗１３の抵抗値
をＲ１、Ｃ系統の時定数回路抵抗１５の抵抗値をＲ２、
充電コンデンサの静電容量値を０３とすれば、電源ユニ
ット２６の投入時定数は、Ｒ２Ｘ Ｃ３となる。次に、
オプションが付かない場合は、シーケンス切換信号によ
りｅ点が零電位となり、投入信号でｂ系統とＣ系統が同
時に動作し、電源ユニット２６の投入時定数は、（Ｒ１
ｘＲ２） ／ （Ｒ１＋Ｒ２） ｘ Ｃ３となり、投入
シーケンス時間が短縮される。
（沿 発明の詳細
な説明したように、本発明による二系統の充電回路を電
源ユニットのシーケンス回路に設けることにより、充電
回路を選択してシーケンス時間を変え、投入シーケンス
時間を短縮し、装置が実稼働に入るまでの待ち時間を減
少させる効果がある。
源ユニットのシーケンス回路に設けることにより、充電
回路を選択してシーケンス時間を変え、投入シーケンス
時間を短縮し、装置が実稼働に入るまでの待ち時間を減
少させる効果がある。
第１図は従来の電源投入シーケンス回路の回路構成ブロ
ック図、第２図は本発明による電源投入シーケンス回路
の回路構成ブロック図、第３図と第４図は、本発明によ
る電源投入シーケンス回路を負荷装置側の動作状態によ
り、投入信号の投入切換を行う適用例の説明図で、第３
図は小規模システムの構成ブロック図、第４図は回路構
成ブロック図である。 図面において、１１は電源投入シーケンス回路、１２．
１４はトランジスタ、１３．１５は時定数回路抵抗−３
は充電コンデンサ、５はコンパレータ、６は基準電圧、
７はスイッチングトランジスタをそれぞれ示す。 第１ 図 ９ 第３７ 第４ピ
ック図、第２図は本発明による電源投入シーケンス回路
の回路構成ブロック図、第３図と第４図は、本発明によ
る電源投入シーケンス回路を負荷装置側の動作状態によ
り、投入信号の投入切換を行う適用例の説明図で、第３
図は小規模システムの構成ブロック図、第４図は回路構
成ブロック図である。 図面において、１１は電源投入シーケンス回路、１２．
１４はトランジスタ、１３．１５は時定数回路抵抗−３
は充電コンデンサ、５はコンパレータ、６は基準電圧、
７はスイッチングトランジスタをそれぞれ示す。 第１ 図 ９ 第３７ 第４ピ
Claims (1)
- コンデンサの充電回路により電源投入シーケンス時間を
設定する電源投入シーケンス回路を有し、前記電源投入
シーケンス回路で電源ユニットを起動し、負荷装置側に
電源を供給する電源装置において、前記電源投入シーケ
ンス回路のシーケンス時間を設定するコンデンサに充電
する充電回路を二系統設け、前記負荷装置側の動作状態
により、前記充電回路を選択して電源投入シーケンス時
間を可変するよう構成したことを特徴とする電源投入シ
ーケンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113235A JPS605737A (ja) | 1983-06-23 | 1983-06-23 | 電源投入シ−ケンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113235A JPS605737A (ja) | 1983-06-23 | 1983-06-23 | 電源投入シ−ケンス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605737A true JPS605737A (ja) | 1985-01-12 |
Family
ID=14606989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113235A Pending JPS605737A (ja) | 1983-06-23 | 1983-06-23 | 電源投入シ−ケンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605737A (ja) |
-
1983
- 1983-06-23 JP JP58113235A patent/JPS605737A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727952B1 (en) | Electronic device having common connector | |
| EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
| JPS605737A (ja) | 電源投入シ−ケンス回路 | |
| JP2003212356A (ja) | 印刷媒体積載装置，印刷装置，及び印刷媒体積載装置の識別情報設定方法 | |
| US5222012A (en) | Power management circuit for a magnetic repulsion punch | |
| JPH0281090A (ja) | 電力回収回路 | |
| JP2000102166A (ja) | 電子機器及びその電源制御方法 | |
| JPH06311016A (ja) | バッファ駆動能力切替回路 | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| JP3157812B2 (ja) | 昇圧回路及びこれを用いた半導体集積回路 | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JPS60120414A (ja) | 電源シ−ケンス制御回路 | |
| JPH1055330A (ja) | スロットアドレス回路 | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPH036037Y2 (ja) | ||
| CN121507650A (zh) | 电源系统 | |
| JPH0298704A (ja) | 電源回路の制御装置 | |
| JPS5836197Y2 (ja) | パツケ−ジの給電回路 | |
| JP3285208B2 (ja) | 半導体装置 | |
| JPH04193041A (ja) | 電源回路 | |
| JPH10260867A (ja) | データ比較装置 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| KR20010038652A (ko) | 교환 시스템에서의 보드 인식 장치 | |
| JPS6231341A (ja) | 予備電源装置 | |
| JPH0332392A (ja) | モートル駆動装置 |