JPH1065804A - 自己テスト用ラインインタフェース回路 - Google Patents

Abstract

(57)【要約】 【課題】 電話回線をテストをするか、あるいは通常の
ＢＯＲＳＣＨＴ機能を具備するような電話線回路の監視
回路を提供する。 【解決手段】 本発明のラインインタフェース回路は、
様々なテストがラインインタフェース回路をループから
切り離すために電気機械的なリレイを用いることなく電
話中央局から離れた場所で自己内蔵的方法により実行で
きる。テストモードにおいてマイクロプロセッサ／ＤＳ
Ｐは、ライン駆動増幅器と受信増幅器に電力を選択的に
供給するかあるいは遮断し、同時にまた回路内のこれら
の構成要素を絶縁したりあるいは含めたりするためにコ
ーデックのアナログ出力と入力との間に配置されるレベ
ルシフト回路に対しても電力を供給したり遮断したりす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、加入者ライン（ル
ープ）に提供される電話サービスの保守と信頼性の管理
に関し、特にこのような加入者ラインにサービスするイ
ンタフェース回路（ＳＬＩＣ）に関する。

【０００２】

【従来の技術】電話線回路（従来は中央電話局に配備さ
れていた）は、加入者ループにサービスする様々な機能
を提供している。「ＢＯＲＳＣＨＴ」は、このような機
能の主要な１つを識別するためにしばしば用いられる、
ニーモニックである、例えばこのような機能の例として
は、電源の供給，ループの過電圧保護，リンギング，ル
ープの監視，符号化／復号化，ハイブリット機能（即
ち、４線のネットワークへの２線の加入者ラインの接
続）と試験である。

【０００３】中央電話局から離れた場所に加入者ライン
が集中する傾向が増えるにつれて、ＢＯＲＳＣＨＴ機能
が中央電話局から離れた場所に位置するラインカードに
より与えられ、その結果中央電話局の自動テスト装置
は、加入者ライン回路には、もはや局部的に適応できな
くなっている。従って、従来は中央電話局の交換器を遠
隔地から利用する必要があったような多数のテスト機能
を自己内蔵型の方法により、実行できるラインインタフ
ェース回路を具備すること望ましい。

【０００４】さらに信頼性を犠牲にすることなく、ライ
ンインタフェース回路のコストと大きさを低減するのが
望ましい。特に、加入者ループのティップ／リング導体
をライン回路から切断することが従来は必要であったよ
うな電気機械ループ絶縁リレーとライン変圧器の必要性
をなくし、その結果、電話ライン回路は、ループの状態
に影響したりあるいはされたりすることなくテストでき
ることが望ましい。

【０００５】これまでは従来の電気機械リレーの１つ
（即ち、トランスファ接点が、ループのリング導体をラ
イン回路あるいはリンギング生成器のいずれかに接続す
るようなリンギングリレー）は、トランジスタスイッチ
により置換できると認識されていた。米国特許第４，６
５２，７０１号（１９８７年３月４日発行、発明者、R.
J. Cubbison Jr.）によれば、このリレーをトランジス
タスイッチで置換すると、カットオフトランジスタの有
限抵抗がリンギング信号をライン回路に結合するのを阻
止するフィードバックパスを具備し、さらに軸方向のア
ンバランスを阻止するためにトランジスタの有限順方向
抵抗を補償する必要がある。

【０００６】さらにまた例えば、米国特許第５，３４
１，４１６号（１９９４年８月２３日発行、発明者 J.
C. Gammel）によれば、リンギング信号がループに入力
される（即ち高速リングトリップになる）と、オフフッ
ク状態の早期検出は、リンギング信号の極性をモニタ
し、リンギング電圧の特定の極性の間に、リンギング電
流があるしきい値を超えたときにそのリンギング電流を
切断することにより達成される。

【０００７】電気機械的ループの絶縁リレーを必要とす
ることなく、ティップ／リング導体の誤交差あるいは接
地が存在するか否かを決定し、ライン回路のヒューズ、
ＤＣフィード／音声周波数終端インピーダンス，コーデ
ックとティップ／リング駆動増幅器と、リングトリップ
とループ閉鎖検出器の状態を認証することのできるライ
ン回路を具備することが望ましい。また異なる電源供給
電圧の元でこれら回路状態を確認することが望ましい。

【０００８】

【発明が解決しようとする課題】したがって、本発明の
目的は、ライン回路とループ導体とを絶縁する電気機械
リレーを必要とすることなく選択的にテストをするか、
あるいは通常のＢＯＲＳＣＨＴ機能を具備する為に、マ
イクロプロセッサ／ＤＳＰにより制御可能な回路要素を
有する４線回路を提供することである。

【０００９】

【課題を解決するための手段】本発明によれば、従来の
ライン変圧器は、ループ電流供給抵抗ネットワークによ
り置換される。高電圧電源あるいは低電圧電源のいずれ
かが、ループ電流を与えるために、電流レギュレータ回
路と電源切替器回路を介して抵抗ネットワークに接続さ
れる。通常の動作状態においては、ライン受信増幅器を
含むフィードバックパスは、終端インピーダンスを供給
抵抗のＤＣ値以上に増加させ、その結果ループ終端抵抗
ネットワークは、無線周波数でループの特性インピーダ
ンスに適合できる。

【００１０】コーデックのアナログ出力とライン駆動増
幅器への入力との間のレベルシフト回路は、ループに入
力される信号に対し、ＤＣレベルを確立し、ループに電
源を供給するために接続されている電源の如何を問わ
ず、コーデック信号のダイナミックレンジを確保でき
る。抵抗ネットワークに直接接続されるライン受信増幅
器は、オンフックとオフフックのループ状態をマイクロ
プロセッサ／ＤＳＰに対し、コンパレータを介して入力
する。そしてこのコンパレータには、ループに電力を供
給するいずれかの電源によりバイアスされている。

【００１１】ミラー（Miller）キャパシタに対する異な
る放電パスは、リンギング状態かあるいは切断順方向状
態のいずれかが、ループに電力を供給するバッテリの切
断に続いて発生するかによって、マイクロプロセッサ／
ＤＳＰにより選択される。この別々の放電パスは、ルー
プを介して伝送される可聴周波数アナログ信号に対する
低インピーダンスパスを与えるために電流制限器をシャ
ント（短絡）する。このミラーキャパシタは、リンギン
グ状態の前に急速に放電され、その結果リンギング信号
に対する負荷にはならないが、ループに対しノイズスパ
イクを導入するのを回避するために、切断順方向状態の
前にはゆっくりと放電される。

【００１２】テストモードにおいては、マイクロプロセ
ッサ／ＤＳＰは、ライン駆動増幅器と受信増幅器とレベ
ルシフト回路に電力を供給したり遮断したりする。これ
により、回路内のこれらの構成要素を切り離したりある
いは導通したりする。このレベルシフト回路はコーデッ
クのアナログ出力と入力との間に配置される。供給抵抗
と保護ヒューズの状態とループ閉鎖検出器の状態は、マ
イクロプロセッサ／ＤＳＰにループのオンフック状態と
オフフック状態を報告するのに通常用いられる同一の端
末を介して通知される。

【００１３】テストは次のようにして行われる。 １．ループバックテスト このテストにおいては、コーデックの入力と出力をルー
プのティップ／リング導体から絶縁するために、ティッ
プ／リング駆動増幅器と受信増幅器とコーデックとのイ
ンタフェースはターンオフして、それらを高インピーダ
ンス状態にする。マイクロプロセッサ／ＤＳＰは、デジ
タルトーンコードをコーデックのデジタル入力に与え、
このコーデックのアナログ出力は、そのアナログ入力に
接続され、そしてこのコーデックのデジタル出力は、マ
イクロプロセッサ／ＤＳＰに接続されて解析される。

【００１４】２．チップサイド伝送テスト このテストでは、チップサイド駆動増幅器と受信増幅器
とは、イネーブルされるが、リングサイド駆動増幅器
は、ターンオフされ高インピーダンス状態にされる。マ
イクロプロセッサ／ＤＳＰは、デジタルトーンコードを
コーデックのデジタル入力に出力する。このコーデック
のアナログ出力は、テストトーンをチップ駆動増幅器に
供給する。抵抗ネットワークからの受信増幅器により検
出されたトーンの反射は、コーデックのアナログ入力に
供給され、そしてコーデックのデジタル出力は、マイク
ロプロセッサ／ＤＳＰにより解析され、イネーブルされ
た増幅器とループ終端抵抗と結合キャパシタが機能して
いるかを決定する。

【００１５】３．リングサイド伝送テスト これはリングサイド伝送パスの対応する機能を実行す
る。

【００１６】４．（ループ閉鎖検出器回路の一部を用い
る）テストは、ＤＣ供給抵抗の状態と供給される高電圧
電源に具備されたヒューズの状態を報告する。

【００１７】５．ループ電流がない状態（オンフック伝
送の場合）の線形動作用にバイアスされた電流制限器を
介して供給されるＤＣフィード抵抗と低電圧電源のヒュ
ーズのテスト。

【００１８】６．ループ閉鎖検出器の強制オンフックの
テスト 受信増幅器はターンオフされ、ループ閉鎖検出器の入力
は正常電源の一部である電圧に接続される。

【００１９】７．ループ閉鎖検出器の強制オフフックの
テスト 受信増幅器はターンオフされ、ループ閉鎖検出器の入力
は接地される。

【００２０】８．リンギング生成器のテスト このテストは、リンギング信号を電話機に入力する前に
実行され、その際に２０Ｈｚのクロックが内部的に＋５
Ｖにされて、リンギング生成器はターンオフされ、その
出力はＶＢＡＴ１から接地に順次増加（減少）する。

【００２１】９．リングトリップのテスト このテストは、リンギング生成器のテストの後に行わ
れ、その際にリンギング生成器はターンオフされ、過電
圧保護回路のＳＣＲはターンオンされ、ループ電流は電
流制限器により制限される。リングトリップ検出器がイ
ネーブルされた後、ＮＲＤＥＴがリングトリップをマイ
クロプロセッサＤＳＰへの報告が速すぎるかあるいは遅
すぎる場合には、この状態はリンギング信号はループに
入力されるべきではないことを示す。

【００２２】１０．リンギングトリップリセット状態 これはリングトリップフィルタキャパシタが、リンギン
グ信号をループに入力する前に放電される。

【００２３】１１．ノイズテスト これは全ての増幅器と受信インタフェースがパワーダウ
ンされるが、電源切替器はターンオンされ、コーデック
のアナログ入力に現れるループからのアイドルチャネル
ノイズが測定される。

【００２４】

【発明の実施の形態】図１は本発明の加入者ループイン
タフェース回路の主要な要素を表すブロック図である。
図１の２点鎖線で囲まれた左側の部分の厚いフィルム製
の第１サブアッセンブリ（ＦＩＣ）は、ＤＣ供給抵抗と
ヒューズを一つのパッケージ内に組み込み、端末ＴＩＰ
とＲＮＧを有し、それにループ回路のティップ／リング
導体がそれぞれ接続されている。

【００２５】第１サブアッセンブリＦＩＣは、ヒューズ
ＦＴ、ＦＲと複数の抵抗Ｒを有する、このヒューズＦ
Ｔ、ＦＲは、ティップ導体とリング導体のそれぞれの過
電流保護用であり、この複数の抵抗は、ＤＣ電流をルー
プに供給するため、あるいはリンギング信号をループに
供給するため、およびループに可聴周波数結合用のベー
シックインピーダンス適合用である。第１サブアッセン
ブリＦＩＣを破壊するような高パワーのクロス（交差短
絡）が発生した場合には、第１サブアッセンブリＦＩＣ
の厚フィルム抵抗は、短絡せずに安全方向の解放状態に
なるよう設計され、このＤＣ供給抵抗の解放により、電
源と接地フィードはループから切り離される。

【００２６】第２のサブアッセンブリＩＣは、集積回路
チップ上に、ラインインタフェース回路の電子増幅器要
素とテスト要素とを含み、外部コーデックとマイクロプ
ロセッサ／ＤＳＰを組み込んで、ループにＢＯＲＳＣＨ
Ｔ機能を提供するラインインタフェース要素の組立が完
了する。

【００２７】ラインインタフェース回路の電源切替器
は、ラインがオンフックで信号範囲を増加させるときに
は、ループへ電流制限高電圧電源（ＶＢＡＴ１）を接続
し、ラインがオフフックで電力消費を低減させていると
きには、低電圧電源（ＶＢＡＴ２）を接続する。このラ
インインタフェースサブアッセンブリＩＣは、電流制限
器と電源切替回路とを有し、電圧制御された制限電流を
ループに対しいずれかの電源から供給し、さらに使用さ
れるべき電源を選択する。

【００２８】ループがアイドル状態の時には電源切替器
はターンオンされ、ＶＢＡＴ１（通常−４８Ｖ）を採用
し、そして制御された電流が、電流制限器によりリング
導体の端末ＶＲＥＧに供給され、様々な加入者構内装置
が最大の範囲で適正に動作するようにティップとリング
との間の十分なオープン回路電圧を与える。加入者がオ
フフック状態に行くと、電源切替器はターンオフされ、
ＶＢＡＴ２（通常−２４Ｖ）がリング導体に電流制限器
を介して接続され、パワーの消費を最低にする。

【００２９】この電流制限器は、２３ｍＡの電流の最大
値を４３０Ωの最大ループ抵抗に４８０Ωのフィード抵
抗を介して与える。この制御された電流は、電流制限器
の端末ＶＲＥＧからリング導体に電源供給抵抗ＲＲ１
（７５Ω），ＲＲ２（１２５Ω），ＲＲＦ（４０Ω），
ヒューズＦＲを介して供給される。ティップ導体が抵抗
ＲＴ（２００Ω）と、ＲＴＦ３（４０Ω）とヒューズＦ
Ｔを介して接地される。抵抗ＲＦＳＴとＲＦＳＲ（それ
ぞれここでは１メガオーム）がそれぞれティップ導体と
リング導体とヒューズとの間に接続され、それらがティ
ップ導体とリング導体とを供給抵抗検出器回路に接続さ
せる。

【００３０】サブアッセンブリＩＣは、加入者ループＡ
Ｔと加入者ループＡＲのそれぞれのティップとリングに
対しライン駆動増幅器と、ループ導体に直接接続される
可聴周波数受信増幅器ＡＸを有する。増幅器ＡＴの端末
ＰＴに与えられる可聴周波数出力信号は、ティップ導体
ＴＩＰにキャパシタＣＴと抵抗ＲＰＴとＲＴＦ３を介し
て接続される。一方、増幅器ＡＲの端末ＰＲに供給され
る可聴周波数出力信号は、リング導体ＲＮＧにキャパシ
タＣＲと抵抗ＲＰＲとＲＲＦを介して接続される。

【００３１】抵抗ＲＰＴとＲＰＲはそれぞれ２４００Ω
である。抵抗Ｒ１とＲ３は、ティップ導体ＴＩＰとリン
グ導体ＲＮＧを増幅器ＡＸの入力端末ＴＳとＲＳに直接
接続し、その出力端末ＸＭＴにおいて、オンフックルー
プ状態とオフフックループ状態とをループ閉鎖コンパレ
ータＣＭＰ１の入力ＩＮＭに入力する。ティップ導体Ｔ
ＩＰとリング導体ＲＮＧの間に現れるＡＣ信号は、増幅
器ＡＸにより検出され、キャパシタＣＢ１とＣＢ２の接
合部に供給される。

【００３２】キャパシタＣＢ１と抵抗デバイダＲＴ１，
ＲＴ２とは、ともにこのＡＣ信号を受信インタフェース
ＲＩの端末ＲＣＶＮに接続し、そしてキャパシタＣＢ２
と抵抗ＲＴ３とは、このＡＣ信号を増幅器Ａ０にコーデ
ックＣＯＤＥＣのアナログ入力で接続する（これは図１
の右側上部に示してある）。電流制限器と電源切替器の
ＶＲＥＧ端末の電流制限ＤＣ電圧が、ループ閉鎖コンパ
レータＣＭＰ１の端末ＩＮＰに入力され、その結果コン
パレータＣＭＰ１は、ループに加えられる電圧の如何を
問わずループ電流のＤＣ状態を監視する。コンパレータ
ＣＭＰ１は、ループ閉鎖状態をマイクロプロセッサＤＳ
Ｐの端末ＮＬＣに入力する。

【００３３】ラインインターフェースサブアッセンブリ
ＩＣの様々な構成要素は、復号論理回路（デコードロジ
ック）ＤＬにより分配されるロジックレベル信号の制御
下で動作する。復号論理回路ＤＬは、ロジックレベル制
御信号をマイクロプロセッサ／ＤＳＰから導体Ｂ０−Ｂ
４を介して受信する。そしてラインインターフェースサ
ブアッセンブリＩＣは、状態情報をマイクロプロセッサ
／ＤＳＰの入力端末ＮＲＤＥＴとＮＬＣに与える。マイ
クロプロセッサ／ＤＳＰは、コーデックと信号を送受信
する。復号論理回路ＤＬは、個々の制御信号を様々な増
幅器とラインインターフェースサブアッセンブリＩＣの
テストサブ回路に導体Ｂ０−Ｂ４を介して分配される信
号のパターンに従って与える。この詳細は表１と２のリ
ストとして示す。

【００３４】電源供給抵抗とヒューズとループに加わる
電源電圧の完全性は、ヒューズとＤＣ供給抵抗検出器Ｆ
ＤＥＴにより高抵抗レジスタＲＦＳＴとＲＦＳＲ（それ
ぞれが１メガオーム）を介して監視される。ヒューズま
たは電源供給抵抗の一方、または両方が故障している場
合には、検出器の出力はループがオンフックの時にはフ
ォールトを表し、ヒューズと電源供給抵抗の出力は、端
末ＮＬＣの信号に通知され、そこからマイクロプロセッ
サ／ＤＳＰに加えられる。

【００３５】リンギングが要求された場合には、電源切
替器はターンオフされ、リンギング生成器はリンギング
電圧を端末ＶＲＳで端末ＶＲＥＧに接続されている高負
電源（通常−１８０Ｖ）に重ね合わせる。増幅器ＡＲ
は、リンギング生成器により供給されるリンギング電圧
に負荷とならないようにするために高インピーダンス状
態におかれる。

【００３６】リング導体ＲＮＧ上に高負電圧が存在する
ことは、リンギングの間にヒューズとＤＣ供給抵抗検出
回路ＦＤＥＴにより認証され、このＤＣ供給抵抗検出回
路はしきい値監視回路を含む。このしきい値監視回路
は、イネーブル信号ＮＲＨＶ１からＮＲＧＨＶ３を復号
論理回路ＤＬから受信する。リング導体上の電圧が所定
の負のしきい値に近付くと回路ＦＤＥＴはこのことを端
末ＮＬＣに入力する。

【００３７】リンギング中にループ内を流れるＤＣ電流
は、リングトリップ検出器により端末ＲＴＦＬＴでもっ
て監視され、端末ＮＲＤＥＴに送られてリンギングをト
リップする時点をマイクロプロセッサ／ＤＳＰに示す。
リンギング生成器の位相は、２０Ｈｚのリンギングクロ
ックに同期している。オフフックが２０Ｈｚのクロック
の後端から２５ｍＳ内に端末ＮＲＤＥＴに送られると、
リンギングは１周期以下の遅延でもってトリップされ
る。オフフックが２０Ｈｚのクロックの後端から２５ｍ
Ｓから５０ｍＳの範囲内で検出されると、リンギングは
即時に（即ち遅延なく）ターンオフされる。

【００３８】このリンギングトリップテストが終了する
と、リンギングトリップリセット状態に入り、外部フィ
ルタキャパシタＣＲＴが放電され、その結果リンギング
信号がループに入力された時オフフック検出器を誤って
トリップしない（not faulttrip）。このキャパシタを
放電するために論理回路は、ＮＲＴＲ信号（表１を参
照）を送り、リングトリップリセットの間、Ｎチャネル
ＦＥＴをターンオンして、キャパシタＣＲＴの短絡放電
パスを形成する。

【００３９】ラインインタフェース回路の正常動作の
間、コーデックの左側（アナログ）出力からの可聴周波
数信号は、キャパシタＣＲＣＶと抵抗ＲＣＶ１を介し
て、受信インタフェースＩＲの端末ＲＣＶＰに供給さ
れ、そしてこの受信インタフェースＩＲからこの可聴周
波数信号は、作動増幅器ＡＴとＡＲに供給され、その後
ティップ導体／リング導体にキャパシタＣＴとＣＲで容
量性結合される。

【００４０】ティップ導体とリング導体間にかかる電圧
は、端末ＴＳ，ＲＳで増幅器ＡＸにより電圧分割抵抗Ｒ
１，Ｒ３，Ｒ４を介して検出される。この電圧分割抵抗
はティップ導体とリング導体の電圧の一部（例えば１／
５）を増幅器ＡＸに加える。増幅器ＡＸの出力の一部
（端末ＸＭＴに現れる）は、キャパシタＣＢ１と抵抗分
割器ＲＴ１とＲＴ２を介して端末ＲＣＶＮに戻され、ル
ープのティップ導体とリング導体に現れる可聴周波数終
端インピーダンスを増加させる。

【００４１】この可聴周波数フィードバックがないと終
端インピーダンスは、ティップ導体ＴＩＰの抵抗ＲＴＦ
３，ＲＴ，ＲＰＴのＤＣ抵抗値と、リング導体ＲＮＧの
抵抗ＲＲＦ，ＲＲ，ＲＰＲのＤＣ抵抗値により決定され
る。この実施例においては、このＤＣ抵抗は約４５０Ω
の終端インピーダンスを形成し、これは所望のループ終
端インピーダンス６００オーム以下である。受信増幅器
ＡＸと、フィードバックパス（図２のＢ）でもってＡＣ
信号用の終端インピーダンスは所望のレベルまで増加す
る。

【００４２】端末ＸＭＴの信号は、キャパシタＣＢ２と
抵抗ＲＴ３を介してコーデック入力増幅器Ａ０の反転入
力に入力される。復号論理回路ＤＬからのチャネルテス
ト信号ＨＢＳにより、トランジスタスイッチＨＢ１（図
２Ａ）が活性化されると、このトランジスタスイッチＨ
Ｂ１は、端末ＳＢ１とＳＢ２を接続し、その結果端末Ｘ
ＭＴの信号は、コーデックアナログ出力からの信号と抵
抗ＲＨＢ内で加算される。この実施例においては、コー
デックは５Ｖのダイナミックレンジを有する入力アナロ
グ信号を受信する。この振幅を変換して、それを約ゼロ
ボルトに規準を合わせるために、２．５ＶのＤＣのバイ
アス電圧がコーデック増幅器Ａ０の非反転入力に加えら
れ、その結果、コーデックに加えられる信号は接地（ゼ
ロボルト）と＋５Ｖとの間でスイングする。

【００４３】受信増幅器ＡＸの出力は、ループ閉鎖コン
パレータＣＭＰ１のＩＮＭ入力にも加えられる。抵抗分
割器ＲＬＣ１，ＲＬＣ２（図２Ａ）は、端末ＶＲＥＧの
電圧の一部をコンパレータＣＭＰ１のＩＮＰ入力に加
え、その結果ループ閉鎖検出用のしきい値は、端末ＶＲ
ＥＧの電圧に比例することになる。このループ閉鎖検出
しきい値は、ＶＲＥＧの電圧によって、共に変化するた
めにコンパレータＣＭＰ１の端末ＮＣＬの出力は、ルー
プにかかる電源電圧とは無関係にループ閉鎖を正確に示
す。

【００４４】通常のパワーアップ話中状態（表Ｉ，ＩＩ
のライン１を参照）においては、増幅器ＡＴとＡＲはパ
ワーアップされ、電源切替器はターンオンされて、ＶＢ
ＡＴ１をリング導体ＲＮＧに接続し、端末ＮＣＬはルー
プが開状態の時、即ちオンフックの時に論理ハイを示
す。ラインがオフフック状態（表Ｉ，ＩＩのライン２を
参照）に移行すると、電源切替器はターンオフされＶＢ
ＡＴ２は、電流制限器を介して接続される。

【００４５】リンギングの間（表Ｉ，ＩＩのライン
３）、増幅器ＡＴ，ＡＲと受信インターフェースＲＩと
はパワーダウンされ電力を節約し、電源切替器はターン
オフされ、リンギング生成器がターンオンされ、高電圧
検出器（図６）がイネーブルされる。ヒューズ検出器
は、リング導体ＲＮＧ電圧が所定の負しきい値を超えた
時点を検出し、論理レベルがハイの信号を端末ＮＬＣに
送り高リンギング電圧の存在を示す。

【００４６】ＡＣインピーダンスの修正、図２Ｂ ＤＣ供給抵抗の値は約４５０Ωの終端インピーダンスを
形成し、これは、ループ内を伝送されるＡＣ信号用の６
００オームの所望のループ終端用インピーダンス以下で
ある。ＤＣ供給抵抗の値は、最低電流（例２３．５ｍ
Ａ）を低電圧電源ＶＢＡＴ２から４３０オームの最大ル
ープ抵抗に与えながらオフフックパワーの消費を最低に
するような要件により制限される。

【００４７】これにより供給抵抗の最大ＤＣ抵抗は、約
４５０オームを超えることがない。この値は、６００オ
ームのループのＡＣ特性インピーダンス以下である。ラ
インインタフェース回路のＡＣ駆動点インピーダンス
を、ループの６００オームの特性インピーダンスに適合
させるために、供給抵抗のＤＣ抵抗が低いにもかかわら
ず、増幅器ＡＸとレベルシフト受信インタフェースＲＩ
を含むフィードバックパスが採用される。

【００４８】いかにＡＣフィードバックパスがループを
望む有効ＡＣインピーダンスを増加させるかを解析する
ために、図２Ｂにおいて作動増幅器ＡＴ，ＡＲは、単純
化した合成増幅器Ｇ＝Ａにより置換され、フィードバッ
クパス増幅器ＡＸがブラックボックス「−ｋ」により置
換される。図２Ｂにおいて、Ｒ_L はループの６００オー
ムの特性インピーダンスを表し、全ティップサイドＤＣ
供給抵抗値（図１：ＲＴ＋ＲＴＦ３＝２４０オーム）と
全リングサイドＤＣ供給抵抗値（図１：ＲＲＦ＋ＲＲ２
＋ＲＲ１＝２４０オーム）が１個の抵抗Ｒ_f により置換
される。

【００４９】インタフェース回路が、ループに対し６０
０オームの終端インピーダンスを表す場合には、増幅器
により表されるインピーダンスと並列のＲ_f とフィード
バックパスとの組み合わせは、６００オームでなければ
ならない。この合成増幅器は、反転入力（−）からのＡ
のゲインと、非反転入力（ＲＣＶ）からのＡ_RCVPのゲイ
ンとを有する。

【００５０】Ｒ_LとＲ_fの並列組み合わせをＲ_L.′で表す
とする。ただし単位駆動点電流ＩをＶ_RCVNがゼロでポイ
ントＶ₁ に与えるものとする。

【数１】

【００５１】式（３）をＶ₀ で割ると駆動点アドミッタ
ンス、１／Ｒ_T が次式で得られる。

【数２】 ここでは、６００オームのラインがラインインタフェー
ス回路により６００オームで終端すると仮定すると、Ｒ
_T ＝３００オームとなる。そして式（４）をｋＡについ
て解くと次式となる。

【数３】

【００５２】

【数４】 式（４）から次式が得られる、

【数５】 これを式（８）に入れると次式となる。

【数６】

【００５３】したがってＲ_T ＝３００オームでは、受信
ゲイン１のＡ_RCV ，Ｒ_f ＝４８０，Ｒ＝４７００オー
ム，Ｒ_L′＝ ２６６オームを用いてこれらの値を式
（５）に代入すると次式となる。

【数７】 式（１０）から次式が得られる。

【数８】

【００５４】式（１２）の値を式（１１）に代入する
と、ｋ＝３／１６＝０．１８８となる。増幅器ＡＸのゲ
インを０．２とする、図１の抵抗ＲＴ１とＲＴ２の値
は、０．１８８／０．２即ち０．９４の比率となる。

【００５５】受信インタフェース「ＲＩ」とループ閉鎖
検出器、図２Ａ 受信インタフェースＲＩは、コーデックの「シングルエ
ンド」出力を受信し、作動アナログ信号をそれぞれティ
ップ導体とリング導体のライン駆動増幅器ＡＴとＡＲに
与える。さらにこの受信インタフェースは、アナログ信
号のＤＣレベルを確立し、それをライン駆動増幅器がテ
ィップ導体とリング導体に与え、コーデックアナログ出
力により与えられる信号の最大ダイナミックレンジを含
めるようにする。

【００５６】ティップ導体は、通常接地電位かその近傍
にあり、一方リング導体は、負の電位にある。この受信
インタフェースＲＩは、接地とＶＢＡＴ１の間のアナロ
グ出力のＤＣレベルを確立し、コーデックのアナログ信
号をループ導体上に現れる電位がクリップするのを阻止
する。さらに詳述すると、コーデックの「シングルエン
ド」アナログ出力は、受信インタフェースのトランジス
タＢ１５のベースで端末ＲＣＶＰに接続され、このトラ
ンジスタＢ１５のコレクタとエミッタは、一定電流ソー
スの右側対（Ｉ_Ref） の間に配置され、そしてその両方
は復号論理回路ＤＬからのＩＰＲ１信号により制御され
る。

【００５７】このＩＰＲ１信号が「０」状態の時には、
定電流ソースはパワーアップされる。最上位のソースを
ソースとして考え、最下位のソースは同一電流値（例、
２００μＡ）の定電流シンクとして考えることもでき
る。別のトランジスタＢ１６のエミッタコレクタパスも
同様に定電流ソースの対応する対の間に接続される。ト
ランジスタＢ１６のベースは、抵抗分割器ＲＴ１，ＲＴ
２の接合部の端末ＲＣＶＮに接続される。

【００５８】これらの定電流ソースの両方の対は、復号
論理回路ＤＬからのＩＰＲ１論理レベル信号により制御
される。トランジスタＢ１５のベースに加えられるコー
デックのアナログ信号出力が、このトランジスタの導通
率を増加させる傾向があるときには、この増加したエミ
ッタ電流は、右上の定電流ソースから来るのではなく抵
抗Ｒ１２により供給されねばならず、この抵抗Ｒ１２は
トランジスタＢ１６を介して通常流れる左上の定電流ソ
ースにより供給される電流の一部を転流させる。

【００５９】しかし左下の定電流ソースは、コーデック
がトランジスタＢ１５のベースを駆動する前と同一の定
電流をシンクし続けなければならないので、転流された
電流はそこに戻されなければならない。トランジスタＢ
１５のコレクタを介する増加した電流は、ポイントＡＲ
Ｐから直列接続された抵抗Ｒ１３，Ｒ１４を介してポイ
ントＡＴＰに流れ、そこで左下の電流シンクに戻る。抵
抗Ｒ１３，Ｒ１４を介した増加電流は、ポイントＡＲＰ
をポイントＡＴＰよりも正電位にさせる。

【００６０】したがって、トランジスタＢ１６のコレク
タ回路のポイントＡＴＰの位相は、トランジスタＢ１５
のコレクタパスのポイントＡＲＰに加えられる駆動電流
の位相と１８０°ずれている。その結果増幅器には、コ
ーデックがシングルエンド出力を具備するだけにもかか
わらず、必要な作動アナログ信号が与えられる。ポイン
トＡＴＰのアナログ駆動電流（電圧）が、増幅器ＡＴの
非反転入力に加えられ、ポイントＡＲＰの駆動電流が増
幅器ＡＲの非反転入力に加えられる。ＩＰＲ１の信号が
「１」の状態にある時には、定電流ソースはパワーダウ
ンされ、コーデックの出力は、ライン駆動増幅器ＡＴ，
ＡＲへの入力から遮断される。

【００６１】バッファ増幅器Ｘ１の入力点における等価
抵抗ＬＣ１，ＬＣ２が、ポイントＡＴＰとＡＲＰのアナ
ログ電圧のＤＣレベルを確立し、それが接地とＶＢＡＴ
１の中間に置かれる。これはティップ導体とリング導体
に入力されるアナログ信号の最大ダイナミックレンジを
与える。増幅器ＡＴの反転入力と直列の抵抗Ｒ２２と増
幅器ＡＴに跨るフィードバック抵抗Ｒ２３が端末ＰＴへ
の非反転入力からの増幅器ＡＴのゲイン（例、６）を確
立する。同様なことが増幅器ＡＲに関連した抵抗Ｒ２４
とＲ２５にもあてはまる。

【００６２】ノイズ除去構成がトランスコンダクタンス
段ｇｍとキャパシタＣＢＮ，ＶＲＥＧにより与えられ、
その結果ポイントＶＲＥＧ上に現れるいかなるＡＣノイ
ズも、ＲＣＶＰに加えられるアナログ信号内のノイズを
相殺するような方法でポイントＡＲＰに加えられる。し
かし、端末ＣＢＮに現れるいかなるノイズ電圧もトラン
スコンダクタンス段により電流に変換され、この電流が
ノイズ電圧がティップ導体とリング導体上の伝送に影響
を与えるのを相殺するのに十分な振幅と所定の極性の電
圧をポイントＡＲＰに生成する。ノイズ除去回路の詳細
は、同時出願の出願番号０８／３５９，１６４号（発明
者 Ian. A. Schorr 、出願日１９９４年１２月１９日）
に開示されている。

【００６３】図１に戻って、ライン受信増幅器ＡＸは、
ループのティップ導体とリング導体に直接接続される入
力を有する。増幅器ＡＸの出力は、ループ閉鎖コンパレ
ータＣＭＰ１の反転入力ＩＮＭに接続される。この詳細
は、図５の右上側に開示されている。図２Ａに示すよう
に、コンパレータＣＭＰ１の非反転入力ＩＮＰは、抵抗
ＲＬＣ１とＲＬＣ２の接合部に接続され、これによりル
ープにＤＣ電流を供給する端末ＶＲＥＧからの接地への
抵抗分割器を構成する。ＲＬＣ１とＲＬＣ２の比率がＣ
ＭＰ１により検出可能なループ包囲抵抗のしきい値を決
定する。

【００６４】コンパレータＣＭＰ１のＮＬＣ出力が、マ
イクロプロセッサ／ＤＳＰに接続される。かくしてコン
パレータＣＭＰ１は、ライン受信増幅器ＡＸにより報告
されたＤＣ状態により決定されたループの実際の状態を
入力する。増幅器ＡＸが高インピーダンス状態に配置さ
れると、ループ閉鎖しきい値は、図４Ａの回路ＬＣＴに
よりチェックされる。回路ＬＣＴは、コンパレータＣＭ
Ｐ１のＩＮＭ入力を強制的に接地（復号論理回路ＤＬの
信号をＮＬＣＴＯ＝０，ＮＬＣＴＣ＝０）にするかある
いはＶＢＡＴ１（復号論理回路の信号をＮＬＣＴＯ＝
０，ＮＬＣＴＣ＝１）の部分電圧にする。

【００６５】チャネルテストチャネルテストは、ループ
がオンフックの時に行われる。これは、論理ハイの状態
の端末ＮＬＣをモニタするマイクロプロセッサ／ＤＳＰ
により決定される。テストプログラム中にループがオフ
フック状態になると、このテストプログラムは失敗に終
わる。復号論理回路ＤＬにより様々なテスト中にサブア
ッセンブリＩＣの様々な構成部品に与えられる論理レベ
ル信号は、本明細書の末尾にある表Ｉ，ＩＩに示されて
いる。

【００６６】１．ループバックテスト この状態においてマイクロプロセッサ／ＤＳＰは、復号
論理回路ＤＬに対し、表Ｉ，ＩＩのライン７の信号を発
信するよう指示する。この表中の「状態／テスト」カラ
ム内の「ＰＤ］の略字は、ループ駆動増幅器のＡＴ，Ａ
Ｒ、ループ受信増幅器ＡＸ、受信インタフェースＲＩの
パワーダウンを表す。ＡＸ増幅器の出力は、接地に保持
され、電流制限器は、ターンオフされる。

【００６７】ループ駆動増幅器と受信増幅器とがパワー
ダウンされると、増幅器は高インピーダンス状態におか
れ、ループはコーデックのアナログ入力と出力から絶縁
される。このようにコーデックがループから切り離され
ると、復号論理回路ＤＬは、ＨＢＳ信号（図２Ａ）を供
給して、トランジスタＨＢ１をターンオンしてループバ
ック接続を確立する。このループバック接続において、
ハイブリッド抵抗ＲＨＢは、コーデックの出力とその入
力との間に接続され、そのパスは端末ＳＢ１へのコーデ
ックの出力からＰチャネルあるいはＮチャネルのいずれ
かのトランジスタＨＢ１を介して端末ＳＢ２とコーデッ
ク増幅器Ａ０の反転入力への抵抗ＲＨＢへ形成されるこ
とになる。

【００６８】その後このマイクロプロセッサ／ＤＳＰ
は、デジタルトーン信号をコーデックのデジタル入力に
入力し、このデジタルトーン信号をコーデックはアナロ
グ信号に対応して変換し、それはトランジスタスイッチ
ＨＢ１を介して増幅器Ａ０の反転入力に入力され、そし
てコーデックのアナログ入力に戻され、コーデックによ
り対応するデジタル信号に変換されてマイクロプロセッ
サ／ＤＳＰにより解析される。

【００６９】２．ハイブリッドなしのティップ側のみの
伝送テスト この状態は、表ＩとＩＩのライン９に示されているよう
に、全てのパワーはパワーアップ（［ＰＵ］）される
が、ただし、リング導体駆動増幅器ＡＲは復号論理回路
ＤＬの信号ＲＰＤ＝１によりターンオフ（パワーダウ
ン）にされる。端末ＳＢ１，ＳＢ２の間に配置されたス
イッチＨＢ１（図２Ａ）は開状態で、端末ＲＣＶＰはハ
イブリッドトランジスタＲＨＢ（復号論理回路ＤＬ出力
ＨＢＳＷ＝０）には接続されていない。このコーデック
は、そのデジタル入力点で、ＤＳＰの指示によりテスト
トーン（例、１ｋＨｚで−１０ｄＢｍ）をアナログ受信
ポートＲＣＶＰに入力する。

【００７０】増幅器ＡＴは活性状態にあり、増幅器ＡＲ
はパワー状態にあるため、信号はティップ導体にのみ入
力される。反射波は増幅器ＡＸにより検出され、それが
伝送ＸＭＴに現れ、そこから増幅器Ａ０の反転入力に入
力され、さらにコーデックのアナログ入力に入力され
る。ティップ導体が開状態ある場合には、反射はテスト
トーン以下の６ｄＢである。しかし、ティップとリング
が適正に６００オームあるいは９００オームのインピー
ダンスにより終端されている場合には、この反射はテス
トトーン以下の１１ｄＢである。

【００７１】ティップ導体が短絡して接地されると、反
射はテストトーン以下の２３ｄＢに大幅に減少する。イ
ンタフェースのティップ側に何らかの故障（例えば動作
不能のＡＴ増幅器，開状態の結合キャパシタＣＴおよび
／または抵抗ＲＰＴが存在する場合）には、反射は４線
ポートには現れない。ＤＣ供給抵抗（ＲＴ，ＲＴＦ３，
ＲＲＦ，ＲＲ）が故障して開状態あり、ＦＩＣの点線内
の他の全ての抵抗が正常状態にある場合には、４線ポー
トには大きな過負荷が存在することになる。増幅器ＡＸ
により受信されたアイドルチャネルノイズは、端末ＸＭ
Ｔに現れ同様に測定される。

【００７２】３．伝送テスト−リングサイドのみ；高電
圧電源ヒューズテスト この状態は、表ＩとＩＩのライン８に示されるように、
全ての回路はパワーアップされるが、増幅器ＡＴ（復号
論理回路ＤＬの信号ＴＰＤ＝１）を除く。ハイブリッド
抵抗ＲＨＢは、端末ＲＣＶＰからスイッチＨＢ１（図２
Ａ）を開くことにより切断される。テストトーン（例、
１ｋＨｚで−１０ｄＢｍ）がコーデックにより受信ポー
トＲＣＶＰに入力される。反射が伝送ポートＸＭＴに現
れる。

【００７３】リング導体が開状態の場合には、反射はテ
ストトーン以下の約６ｄＢｍである。しかし、ティップ
導体とリング導体が６００オームまたは９００オームの
インピーダンスにより適正に終端している場合には、こ
の反射はテストトーン以下の約１１ｄＢである。しか
し、何らかの理由によりリング状態が接地されている
と、反射はテストトーン以下の約２３ｄＢに急激に減少
する。

【００７４】インタフェースのリングサイドに何らかの
故障、例えば動作不可能なＡＲ増幅器，開状態の結合キ
ャパシタＣＲおよび／または抵抗ＲＰＲが存在する場合
には、反射は４線ポートには現れない。ＤＣ供給抵抗
（ＲＴ，ＲＴＦ３，ＲＲＦ，ＲＲ）が故障して開状態あ
り、ＦＩＣの点線内の他の全ての抵抗が正常状態にある
場合には、４線ポートには大きな過負荷が存在すること
になる。アイドルチャネルノイズは、４線ポートと同様
に測定される。

【００７５】４．ヒューズテスト−高電圧電源 この状態は、表Ｉ，ＩＩのライン１０に示されるように
ライン駆動増幅器と受信増幅器ＡＴ，ＡＲ，ＡＸと受信
インタフェースＲＩは、パワーダウンされるが電源切替
器は、ターンオン（復号論理回路ＤＬの信号ＮＨＶ＝
０，ＮＢＳＯＮ＝０）される。ヒューズ検出器回路ＦＤ
ＥＴ（図５，６）がコンパレータＣＭＰ１のＮＬＣ端末
出力にフィード抵抗とヒューズの状態を表す信号を与え
る。

【００７６】ティップ導体が接地に接続され、リードＲ
ＦＳＴ用のヒューズ検出器しきい値が−２７Ｖに設定さ
れる。リング導体はＶＢＡＴ１に接続され、リードＲＦ
ＳＲ用のヒューズ検出器しきい値が−３５Ｖに設定され
る。ヒューズとフィード抵抗検出器ＦＤＥＴ回路は、復
号論理回路ＤＬの出力をＮＦＥＮ＝０，ＮＨＶ＝０にす
ることによりイネーブルされる。このヒューズとＤＣ供
給抵抗とが故障していない（intact）場合には、ティッ
プ導体とリング導体とは、それぞれ接地とＶＢＡＴ１と
なり、このＦＤＥＴ回路は、パス状態信号を論理ハイと
して端末ＮＬＣに入力する。

【００７７】１つまたは両方のヒューズあるいは１つま
たは両方のフィードトランジスタ（即ち、ＲＴおよび／
またはＲＲ）が故障し、開いた状態にあるときには、論
理低レベルが端末ＮＬＣに通知される。このテスト中に
ループがオフフック状態に移行すると、ＦＤＥＴ回路は
故障を指示するが、しかしマイクロプロセッサ／ＤＳＰ
は、リードＮＬＣ上のループ閉鎖出力を見るために正常
のパワーアップ状態に変化させることによりこれは故障
状態であるかを認証する。ループ閉鎖が検出されると
（ＮＬＣが論理低）故障の指示は無視される。

【００７８】５．ヒューズテスト−低電圧電源 この状態は、表Ｉ，ＩＩのライン１１に示されるよう
に、高電圧電源のヒューズテストと同一である。ただ
し、電源切替器は、ターンオフ（複合論理ＤＬ信号ＮＢ
ＳＯＮ＝１，ＮＨＶ＝１）される。ループがオンフック
状態にある、即ちループ電流が流れていない時には、電
流制限器が適正に動作するためには、線形化されたバイ
アス電流が電源切替器と電流制限器回路の電流ミラー部
分に供給されることが必要である。このバイアス電流
（例、２０ｍＡＤＣ）は、リンギング生成器からリード
ＩＢＳＯＮを介して確保するのがよい。このリードＩＢ
ＳＯＮは、復号論理回路ＤＬからＩＢＳＯＮ信号を受信
する。

【００７９】ティップ導体は接地に接続され、そのヒュ
ーズ検出しきい値は−２７Ｖに設定される。リング導体
はＶバットに接続され、そのヒューズ検出器しきい値は
−１０Ｖに設定される。ヒューズとＤＣフィード抵抗と
が完全な場合には、ティップ導体とリング導体は、それ
ぞれ接地とＶＢＡＴ２に設定され、ヒューズとフィード
抵抗検出器は、イネーブルされ（復号論理回路ＤＬがＮ
ＦＥＮ，ＮＨＶ低状態に出力する）、リードＮＬＣ上に
論理ハイとして現れるパス状態信号を示す。１つあるい
は両方のヒューズあるいは１つあるいは両方のフィード
抵抗（即ちＲＴおよび／またはＲＲ）が故障して開状態
にあるときには、リードＮＬＣは論理低状態を示す。

【００８０】６．ループ閉鎖テスト−ＮＬＣ強制オンフ
ック この状態においては、表Ｉ，ＩＩのライン１２に示すよ
うに、全ての回路と電源切替器はパワーアップされる。
ただし、受信パスと伝送パス（増幅器ＡＴ，ＡＲ，ＡＸ
と受信インタフェースＲＩ）はパワーダウンされて電力
をセーブする。増幅器ＡＸのループ閉鎖コンパレータＣ
ＭＰ１へのＩＮＭ入力への出力は、ＶＢＡＴ１の１／５
の電圧に接続されてループ閉鎖検出をテストする。

【００８１】これは端末ＬＣＴＨの入力電圧とループ閉
鎖コンパレータＣＭＰ１の動作の両方をチェックする。
このループがテスト中にオンフック状態に移行すると、
このテストは、電源切替器が電流制限に入った場合でも
依然として行われる。このテストにおける前提として
は、ＡＸ増幅器は上記の伝送テストを合格しているの
で、そのＤＣオフセット電圧は仕様の範囲内にある。Ａ
Ｘ増幅器がその仕様外に移行してもオンフックとオフフ
ックは、依然として適切に検出できる、その理由は、ル
ープ閉鎖検出が失敗しながらＡＸ増幅器は伝送テストを
合格することがほとんどありえないからである。

【００８２】７．ループ閉鎖テスト−ＮＬＣ強制オフフ
ック このテストは、表Ｉ，ＩＩのライン１３に示されるよう
に、上記のテストと同様であるが、ただし増幅器ＡＸの
出力は接地されている。ループ閉鎖コンパレータＣＭＰ
１は、オフフック状態を示さなければならない。このル
ープがテスト中にオフフック状態に移行すると、テスト
は端末ＶＲＥＧの電圧が０ボルトにはならないので影響
されることはない。

【００８３】８．リンギング生成器テスト−接地の出力 このテストは、表Ｉ，ＩＩのライン１４に示されるよう
に、リンギング信号を電話機にかける前に実行され、そ
してリングトリップテストの準備として行われる。受信
伝送パス（ＡＴ，ＡＲ，受信インタフェースＲＩ）は、
パワーダウンされて電力を節約する。この２０Ｈｚのク
ロックが内部的に＋５Ｖに強制され、リンギング生成器
はターンオンされ、その出力はＶＢＡＴ１から接地に徐
々に変化する。このＶＲＥＧディテクタはイネーブルさ
れ、そのしきい値は端末ＶＲＥＧで、−１５Ｖを検出す
るよう設定される。端末ＮＬＣは、ＶＲＥＧの電圧が−
１５Ｖ以上の場合には、論理低（テスト合格を意味す
る）を入力する。

【００８４】９．リングトリップテスト このテストは、表Ｉ，ＩＩのライン１５に示されるよう
に、リンギング生成器はターンオフされるが、保護回路
内のＳＣＲ（図３）は、強制的にターンオンされ（復号
論理回路ＤＬの信号ＮＳＣＲＯＮ＝０）、これにより端
末ＶＲＥＧを抵抗ＲＲ１に並列に接地させる。電流制限
器はターンオンされ、その出力は５５ｍＡに増加する。
このリングトリップ検出器の出力ＮＲＤＥＴは、回路が
この状態に入った後約１００ｍＳでリンギングトリップ
状態を通知しなければならない。

【００８５】ＮＲＤＥＴが７０ｍＳ前にリングトリップ
を検出するか、あるいは１３０ｍＳ以降でもリングトリ
ップを指示しない場合には、このリングトリップディテ
クタのテストは失敗したものとなり、リンギング信号を
電話機に加えてはならないことを表す。このテストは、
接地テストにおける出力とリンギング生成器の後に常に
行われなければならず、そしてリンギングが電話機に掛
けられる前に実行しなければならない。

【００８６】１０．リングトリップリセット この状態は、表Ｉ，ＩＩのライン１６に示されるよう
に、話中状態−高電圧電源と同一である。ただし、端末
ＲＴＦＬＴとＶＲＥＧとは短絡され、リングトリップフ
ィルタキャパシタＣＲＴを放電する。このテストは、リ
ングトリップテストの後に行われなければならず、そし
てリンギング信号を電話機に加える前に実行されなけれ
ばならない。

【００８７】１１．ノイズテスト この状態においては、受信インタフェースＲＩとＡＴと
ＡＲ増幅器は、パワーダウンされ、そして電源切替器は
ターンオンされる。コーデックによりマイクロプロセッ
サに通知されるデジタル信号からのアイドルチャネルノ
イズは、マイクロプロセッサにより測定される。このテ
ストの結果は、ノイズテストと一緒に上記の伝送テスト
から得られたものであり、そしてこれを用いてノイズ源
を決定する。

【００８８】伝送テストがノイズ状態にありながら、こ
のテストに合格すると、受信インタフェース回路および
／またはＡＴおよび／またはＡＲ増幅器はノイズ状態に
なる。このテストでノイズ状態と決定された場合には、
ノイズは加入者のループから来たものと推定される。ノ
イズはＡＸ増幅器により引き起こされた可能性はある
が、経験によればこの種のデバイスの故障は、数百万回
分の一の範囲（極めて稀）である。

【００８９】電流制限器、図３，図４ 電源ＶＢＡＴ１あるいはＶＢＡＴ２のいずれをループに
接続するかの選択は、トランジスタＤＭ１をオンするか
あるいはオフすることにより行われる。高電圧源ＶＢＡ
Ｔ１は、トランジスタＤＭ１をターンオンすることによ
り選択される。復号論理回路ＤＬは、ＩＳＯＮ信号を電
流制限器と電源切替器（図１、３）に送り、この電源切
替器は電流ソースＩ_Ref を規準電流をポイント「１１」
に入れることによりターンオンする。

【００９０】この規準電流は、トランジスタＱ３Ａのベ
ースを駆動し、それをターンオンしそしてこのトランジ
スタＱ３Ａは、次にトランジスタＱ３Ｂをターンオンさ
せる。リンギング生成器回路からのＩＢＳＯＮ信号は、
１０μＡの電流をトランジスタＤＭ１のゲートに加え、
それをターンオンさせる。導通状態のトランジスタＤＭ
１は、ＶＢＡＴ１をダイオードＤ２のアノードに加え、
そしてそのカソードは、ＶＢＡＴ２に接続されている。
このダイオードＤ２は、逆バイアスされることになる、
その理由はＶＢＡＴ１は、ＶＢＡＴ２よりも負の値の絶
対値が大きいからである。

【００９１】ダイオードＤ２が、逆バイアスされた状態
で電流制限器の出力端末ＶＲＥＧは、電源ＶＢＡＴ２か
ら絶縁され、トランジスタＤＭ１は、ＶＢＡＴ１から端
末ＶＲＥＧへの電流パスを形成する。一方、電源ＶＢＡ
Ｔ２は、トランジスタＤＭ１をターンオフさせダイオー
ドＤ２を順方向バイアスさせることにより電流を供給す
るために端末ＶＲＥＧに接続される。

【００９２】トランジスタＤＭ１をターンオフさせるた
めに、リンギング生成器回路は、復号論理回路ＤＬから
送信されたＮＢＳＯＮ信号により制御され、リードＩＢ
ＳＯＮに掛かるバイアス電流を取り除き、ＩＢＳＯＦＦ
信号を供給し、トランジスタＱ８，Ｑ９をターンオン
し、それによりＤＭ１のゲートの電圧を低下させＤＭ１
をターンオフさせる。図３の右側のキャパシタＣＢＳ
は、極めて大きなキャパシタで、例えば０．１μｆであ
り、これはトランジスタＤＭ１のターンオフを遅延させ
ることによりＶＢＡＴ１とＶＢＡＴ２の切り換えをスム
ーズに行わせる。

【００９３】図３の中央上部のキャパシタＣＬＩＭもま
たその値は０．１μｆであり、これは抵抗Ｒ９と直列に
規準電流ソースに接続され、そしてトランジスタＱ２の
コレクタエミッタパスとトランジスタＤＭ１とソースド
レインパスを介してＶＢＡＴ１の電位の方向にチャージ
する。キャパシタＣＬＩＭは、ミラーキャパシタとして
機能することにより、端末ＶＲＥＧからトランジスタＱ
３Ａ，Ｑ３Ｂの接地へ２０μｆのキャパシタンスを与
え、これにより端末ＶＲＥＧにより与えられる接地に対
するＡＣインピーダンスを低下させる。

【００９４】電流制限機能は、トランジスタＱ１，Ｑ２
をポイント「１１」に注入された規準バイアス電圧に対
し、電流ミラーとして機能させることにより得られる。
電流ミラートランジスタＱ１とＱ２のベースは、ダーリ
ントン接続されたトランジスタＱ３ＡとＱ３Ｂにより駆
動され、これはポイント「１１」でトランジスタＱ３Ａ
のベースに注入される規準電流を引き出すためのトラン
ジスタヘルパとして機能する。

【００９５】トランジスタＱ１のエミッタサイズは、ト
ランジスタＱ２を流れる電流の例えば１／７２の電流を
有するような大きさで、一方Ｑ２のエミッタパスのＲ２
は、Ｑ１のエミッタパスのＲ１の一部となるよう設計さ
れる。電流ミラートランジスタＱ１，Ｑ２は、トランジ
スタＤＭ１と直列に動作することにより調整電流がソー
スＶＢＡＴ１から端末ＶＲＥＧに供給される。一方、ト
ランジスタＱ１，Ｑ２が動作し、トランジスタＤＭ１が
カットオフ状態では、調整電流はソースＶＢＡＴ２から
端末ＶＲＥＧに与えられる。

【００９６】端末ＶＲＥＧから与えられた電流に対する
制限は、ポイント「１１」に供給される規準電流のレベ
ルにより決定される。このようにして供給された規準電
流のレベルは、ＩＳＯＮ信号またはＮ５５ＭＡ信号を送
信する復号論理回路ＤＬにより決定される。このＮ５５
ｍＡ信号（表Ｉに示す）は、「０」状態にあり、規準電
流のより高い値をオフフック伝送用，伝送テスト用，ヒ
ューズテスト用，ループ閉鎖検出器テスト用，リングト
リップテスト用にポイント「１１」に与える。

【００９７】ダーリントン対トランジスタのエミッタと
電流ミラートランジスタのベースとの間の抵抗Ｒ４は、
キャパシタＣ１とともにフィードバックを形成し、電流
ミラー−ヘルパ（current mirror-helper）トランジス
タ構成を、Ｑ１のベースからＲ１２を介してＱ３Ａへの
ベースに至るフィードバックループに主極（dominantpo
le）に挿入することにより安定化させ、これにより十分
な位相とゲインのマージンを与える。

【００９８】電流制限器をターンオフするために、ポイ
ント「１１」への規準電流源Ｉ_Refは、ＮＩＬＭＯＮ高
信号を供給する復号論理回路ＤＬによりカットオフされ
る（Ｉ_Ref への制御パスは図示していない）。規準電流
を取り除くことにより、ダーリントン接続された電流調
整トランジスタＱ３Ａ，Ｑ３Ｂはターンオフする。しか
し、キャパシタＣＬＩＭは、前述したパスを介してチャ
ージされたが、これはポイント「１１」への規準電流が
カットオフされた後しばらくの間、ダーリントン接続さ
れたトランジスタＱ３Ａ，Ｑ３Ｂのベースに規準電流を
供給し続ける。

【００９９】リンギング状態（表Ｉ，ＩＩのライン３）
がオンフック伝送状態の後に続く場合には、電流制限器
をすばやくターンオフしてキャパシタＣＬＩＭを放電
し、そしてリンギング生成器をシャントしないようにす
ることが望ましい。この電流制限器を急速にターンオフ
するために、復号論理回路ＤＬはＩＬＭＲ信号をハイに
し、ダーリントン接続されたトランジスタＱ６Ａ，Ｑ６
Ｂをターンオンさせ、ＶＲＥＧからのキャパシタＣＬＩ
Ｍ用の放電パスを形成する。

【０１００】一方、切断順方向状態（表Ｉ，ＩＩのライ
ン５）が確実にされると、ノイズインパルスをループに
送らないように電流制限器をゆっくりとターンオフする
のが望ましい。この電流制限器をゆっくりとターンオフ
させるために、ＩＬＭＴはハイにされ、Ｑ２５，Ｑ２６
をターンオンさせる。その後これらのトランジスタは、
抵抗Ｒ１９に直列のキャパシタの放電用のパスを形成
し、その結果キャパシタＣＬＩＭは、一次的な規準電流
を電流ミラーに与え続けることができる。

【０１０１】電流制限器規準ソース、図４ 図４は、電流ミラー回路を図示し、これは制御信号を復
号論理回路ＤＬに送信するマイクロプロセッサＤＳＰの
制御下で、異なる規準電流を図３の電流制限器回路のポ
イント「１１」に与える。さらに図４の左側の回路は、
駆動電流を図３の右側の端末ＩＬＭＲとＩＬＭＴに与
え、リンギング信号がループに与えられる前に電流制限
器をターンオフし、そして切断順方向状態にする。

【０１０２】トランジスタＭ１０は、電流ミラー回路の
主入力トランジスタで、Ｍ１１は主出力トランジスタで
あり、制御された電流を図４の底部と図３の右側に示さ
れたポイント「１１」に与える。この実施例において
は、Ｍ１０とＭ１１は、電界効果型トランジスタであ
る。これらのチャネルの幅対長さの比率は、それぞれ
（９３）と（２４０）のファクタでもって規準化され、
出力トランジスタＭ１１は、トランジスタＭ１０への入
力規準電流Ｉ_REF の２．５倍の電流をポイント「１１」
に与える。

【０１０３】（しかし、バイポーラトランジスタが使用
される場合には、チャネルではなくそのエミッタの相対
的面積の幅対長さの比率がその適切なファクタでもって
明かとなる。）トランジスタＭ１０は、ダイオード接続
されたトランジスタＱ２０と直列に通常では導通状態で
あり、トランジスタＱ２０のコレクタは、トランジスタ
Ｑ２１のベースとともに復号論理回路ＤＬが制御信号Ｉ
ＳＯＮ＝０を与える限り、９０ｍＡの規準ソースＩ_REF
によりドレインに電流が与えられる。トランジスタＱ２
０，Ｑ２１のベースは、互いに接続され、この両方がベ
ース−エミッタで同一電圧を有する。

【０１０４】トランジスタＭ１０，Ｍ１１のチャネルの
幅対長さの換算係数のために、トランジスタＭ１１によ
るポイント「１１」へ流れる出力電流は、トランジスタ
Ｍ１０に供給される規準電流よりも大きい。さらにまた
ポイント「１１」に与えられる出力電流は、並列接続さ
れたトランジスタＭ１２からＭ１５の１つあるいは複数
のトランジスタからの電流により供給されるのが好まし
い。しかし便宜上この回路の動作は、トランジスタＭ１
２からＭ１５を無視して説明する。

【０１０５】図４の底部と図３の右側に示されるトラン
ジスタＭ１１（トランジスタＱ２１を介して）により与
えられるポイント「１１」へ流れる駆動電流は、トラン
ジスタＭ２１をトランジスタＭ１０と並列になるように
入り切りすることにより変化させる。これは出力トラン
ジスタＭ１１のチャネル幅対長さ比を、並列に接続され
た合成入力トランジスタＭ１０，Ｍ２１か、あるいは入
力トランジスタＭ１０のみのそれに対して変化させるこ
とになる。

【０１０６】ループ電流が約２３ｍＡに制限された時の
通常の高電圧または低電圧電源話中状態においては、復
号論理回路ＤＬはＮ５５ＭＡ＝１の信号を維持し、これ
によりトランジスタＭ２０をオフにし、インバータＧ２
がトランジスタＭ１９をターンオンさせるようにする。
トランジスタＭ１９をターンオンさせることによりトラ
ンジスタＭ２１をターンオンさせ、それを電流ミラート
ランジスタＭ１０と並列に接続し、それにより出力トラ
ンジスタＭ１１と並列な入力トランジスタＭ１０，Ｍ２
１との間のチャネル幅対長さ比を低下させる。

【０１０７】トランジスタＭ２１のチャネル幅対長さ比
は１２０であり、これによりトランジスタＭ１０のみに
より与えられるよりもその比率を増加させる。ループが
引き出す電流量を増加させることが好ましい場合には、
トランジスタＭ２１は、トランジスタＭ１０の並列が外
れるよう切り換えられ、これにより出力トランジスタＭ
１１と入力トランジスタＭ１０との間の比率を上昇させ
る。

【０１０８】オンフック伝送状態においては、電流はＮ
５５ＭＡ＝０信号を送信する復号論理回路ＤＬにより５
５ｍＡに制限される。この信号は、トランジスタＭ２０
をターンオンさせ、トランジスタＭ２１をターンオフさ
せ、トランジスタＭ２１が電流ミラー入力トランジスタ
Ｍ１０と並列状態にあることから解放し、電流ミラーの
入力トランジスタと出力トランジスタの間のチャネル幅
対長さ比を増加させる。この理由は、この電流比率は、
出力トランジスタＭ１１入力トランジスタＭ１０の相対
的な大きさにより決定されるものであり、出力トランジ
スタＭ１１と並列の入力トランジスタＭ１０，Ｍ２１の
相対的な大きさにより決定されるものではないからであ
る。

【０１０９】図４の右側において、他の２つの切り換え
回路が点線で示されている。これらの切り換え回路は、
上記の切り換え回路と類似し、入力トランジスタＭ１０
のエミッタ領域と出力トランジスタＭ１１のエミッタ領
域の比率を変える代わりに、トランジスタＭ１９，Ｍ２
０を有し、これにより交互の出力トランジスタＭ１８と
Ｍ２４を提供する。

【０１１０】最も右側の点線で囲まれた部分において
は、入力トランジスタＭ１８のゲートは、入力トランジ
スタＭ１０のゲートにトランジスタＭ１６でもって接続
され、その結果トランジスタＭ１８とトランジスタＱ２
２は直列状態となって、電流ミラーの端末ＩＬＭＲへの
出力トランジスタとして機能し、これはちょうどトラン
ジスタＭ１１がＱ２１と直列となってポイント「１１」
への出力トランジスタとして機能するのと同様である。

【０１１１】電流ミラー出力トランジスタＭ１８のエミ
ッタ領域（２１５）は、電流ミラー入力トランジスタＭ
１０のエミッタ領域（９３）よりも大きい。通常の話中
状態においては、復号論理回路ＤＬは、制御信号ＮＩＬ
Ｒ＝０とＮＩＬＴ＝０を送信し、これによりトランジス
タＭ１８とＭ２４がターンオンするのを阻止する、その
理由は、トランジスタＭ１７とＭ２３が両方ともターン
オンするからである。トランジスタＭ２３は、トランジ
スタＭ２４のゲートとソースをシャントし、一方トラン
ジスタＭ１７はトランジスタＭ１８のゲートとソースと
をシャントし、これによりトランジスタＭ２４，Ｍ１８
がターンオンするのを阻止する。

【０１１２】トランジスタＭ２４がオフ状態では、トラ
ンジスタＱ２４に対して端末ＩＬＭＴへの電流パスは存
在せず、そしてトランジスタＭ１８がオフの時にはトラ
ンジスタＱ２２に対し、端末ＩＬＭＲへの電流パスは存
在しない。したがって図４の回路は、ポイント「１１」
への規準電流を図３の電流制限器回路に供給し続け、そ
の結果それは電流調整電圧を端末ＶＲＥＧに通常状態で
供給するよう機能する。

【０１１３】一方復号論理回路ＤＬは、コマンドＮＩＬ
Ｒ＝１を送信し、これはループへリンギング信号を入力
する前の状態を規定するためのものであるが、トランジ
スタＭ１７はターンオフされ、インバータＧ１はトラン
ジスタＭ１６をターンオンし、そしてこれは電流ミラー
出力トランジスタＭ１８をターンオンし、これによりト
ランジスタＱ２２を通る端末ＩＬＭＲへの電流パスが完
成する（図３，４の右側）。

【０１１４】端末ＩＬＭＲへの電流が図３のトランジス
タＱ６Ａをターンオンし、そしてこれは上記のキャパシ
タＣＬＩＭ用の急速放電パスを形成する。トランジスタ
Ｍ１８の有効チャネルの幅対長さ比（２１５）は、トラ
ンジスタＭ１０のそれ（９３）よりも数倍大きい。例え
ばこれは具体的には２．５倍で、その結果トランジスタ
Ｍ１８は、ターンオンすると電流ミラー入力トランジス
タＭ１０に与えられるよりもより大きな電流を端末ＩＬ
ＭＲに与える。

【０１１５】同様に復号論理回路ＤＬがＮＩＬＴ＝１の
信号を送信すると、これは切断順方向に先行する状態で
あるが、トランジスタＭ２３はターンオフされトランジ
スタＭ２２はターンオンされ、これによりトランジスタ
Ｍ２４をターンオンし、その結果図３，４の右側に示す
端末ＩＬＭＴへの電流パスが形成される。同様にトラン
ジスタＭ２４のチャネルの幅対長さ比は、トランジスタ
Ｍ１０のエミッタよりも数倍大きく、例えば２．５倍大
きいのが好ましく、その結果トランジスタＭ２４はター
ンオンされると電流ミラー入力トランジスタＭ１０に与
えられるよりもより大きな電流を端末ＩＬＭＴに与え
る。

【０１１６】トランジスタＭ１１は、ポイント「１１」
を駆動する電流ミラー回路の出力電流の半分の一部であ
る。実際にはトランジスタＭ１１の幅対長さ比は、Ｐチ
ャネルトランジスタＭ１２からＭ１５の１つあるいは複
数のものにより引き出すことができる。これらのトラン
ジスタのいずれもが（ライン回路ユニットを搭載する前
に）、ツェナーダイオードＺ１３，Ｚ１２，Ｚ１１，Ｚ
１０のアレイの１つあるいは複数を抵抗に変換すること
により接続される（トランジスタＭ１０−Ｍ１５の各々
のドレイン端末とトランジスタＱ２１のエミッタとの間
に接続される）。

【０１１７】ツェナーダイオードの破壊電圧（例、５Ｖ
のＶｃｃに対しては１４Ｖ）は、通常の回路状態におい
ては、それらのいずれもが導通状態とならないようなも
のである。製造時にこのツェナーダイオードの１つある
いは複数のものは、公知のバイナリ重み付け溶融バック
（binary-weighted melt-back）あるいはツェナーザッ
プ調整（"zener zap" adjustment）によるプロセス中で
抵抗に変換される。このようにして変換されたツェナー
ダイオードの数は、ポイント「１１」に供給されるのに
必要な全出力電流により決定される。

【０１１８】雷保護回路プロット、図３ 図３の左下部は、雷保護回路を示しそのプロットは、Ｄ
Ｃフィード抵抗ネットワークに抵抗ＲＲ２とＲＲ１との
接合部に接続される。ある種の外部事象がループに対
し、異常に高い負の電位を与えた場合には、端末プロッ
トへの電位は、抵抗Ｒ２を介して導通され、ツェナーダ
イオードアレイＺ１Ｐを破壊し、トランジスタＱ２Ｐを
ターンオンさせる。抵抗Ｒ２からの電流が、抵抗に掛か
る電圧ドロップを０．７Ｖ以上にさせると、ＳＣＲ１は
ターンオンされ、一次的に過剰の負電圧を接地させる。
一方外部電圧により端末プロットがその正常電位以上に
上昇した場合には、ダイオードＤ１は、順方向バイアス
されてこの過電圧を接地させる。

【０１１９】ループに対する過電圧保護装置として機能
すること以外に、この保護装置はテストモードにおい
て、図１の抵抗ＲＴＦＬＴに接続されたリングトリップ
回路をテストするよう機能する。このテストは、ＮＳＣ
ＲＯＮ＝「０」信号を発信する復号論理回路ＤＬに応答
して実行され、そしてこの信号はトランジスタＱ１Ｐを
ターンオンさせる。そして次にこのターンオンされたト
ランジスタＱ１Ｐは、次にトランジスタＱ３Ｐをターン
オンさせる。そしてさらにこのターンオンされたトラン
ジスタＱ３Ｐは、トランジスタＱ２Ｐをターンオンさせ
ＳＣＲをトリガ（導通状態）にさせる。この導通状態の
ＳＣＲは、リング生成器から十分な電流を引き出して加
入者ループのオフフック状態を模擬する。

【０１２０】ヒューズとフィード抵抗テスト回路（ＦＤ
ＥＴ）、図５，６ ＤＣフィード抵抗とヒューズ検出器回路とは、マイクロ
プロセッサＤＳＰに端末ＮＬＣに対し、図１のヒューズ
とＤＣフィード抵抗の状態に関し、ＶＢＡＴ１またはＶ
ＢＡＴ２のいずれかがループに供給されているかを入力
する。さらにまた図６に示されたＦＤＥＴ回路の一部
は、端末ＮＬＣに対し、高電圧がリング導体に供給され
ているかを入力する。端末ＮＬＣは、テスト中にはハイ
状態に維持され、素子が完全であることを示す。このフ
ィード抵抗とヒューズとの状態は、抵抗ＲＦＳＴとＲＦ
ＳＲを介して確認される。これらの抵抗は極めて高い値
例えば１ＭΩの抵抗値を有する。

【０１２１】ＶＢＡＴ２がループに供給されている間、
ＤＣフィード抵抗とヒューズをテストするために復号論
理回路ＤＬは、ＮＦＥＮ＝「０」と、ＮＨＶ＝「１」の
信号を送信する。このＮＦＥＮ＝０の信号は、トランジ
スタＢ１５ａをターンオンさせ、一方ＮＨＶ＝１の信号
はトランジスタＢ１７をターンオフさせる。駆動電流が
トランジスタＢ１２，Ｂ１４のベースに端末ＶＰＲ３で
与えられる。トランジスタＢ１５ａがターンオンする
と、エミッタ電流（例、２０μＡ）を抵抗Ｒ１Ｅを介し
てトランジスタＢ１２にそしてエミッタ電流（１０μ
Ａ）をトランジスタＲ７Ｂを介してトランジスタＢ１４
に供給する。

【０１２２】ＶＢＡＴ１がループに供給されているとき
に、ＤＣフィード抵抗とヒューズとをテストするため
に、復号論理回路ＤＬはＮＨＶ＝「０」の信号を送信し
てトランジスタＢ１７をターンオンしてトランジスタＢ
１４から抵抗Ｒ７Ａへ接続させ、さらにエミッタ電流
（２０μＡ）を供給し、それによりトランジスタＢ１４
に３０μＡの全電流を供給する。

【０１２３】トランジスタＢ２３，Ｂ２４に接続される
この２つの電流源によりこれらのトランジスタは、端末
ＲＦＳＲ，ＲＦＳＴの異なるしきい値状態に感受性をも
たせ、これにより図１のＤＣフィード抵抗とヒューズを
ＶＢＡＴ１またはＶＢＡＴ２のいずれかが端末ＶＲＥＧ
に電流を供給しているかをテストし、そして予定の電源
が実際に接続されているかを認証する。

【０１２４】復号論理回路ＤＬによりＮＦＥＮ信号およ
び／またはＮＨＶ信号によりこのようにしてイネーブル
されると、トランジスタＢ１２，Ｂ１４は、異なる値の
規準電流をトランジスタＢ２３，Ｂ２４のコレクタに流
し、そしてそのエミッタ回路は、それぞれ端末ＶＢＡＴ
１とＲＦＳＲに接続されている。ＶＢＡＴ１がリング導
体に供給され、図１のヒューズＲＦとＤＣフィード抵抗
とが完全な場合にはトランジスタＢ２４は、約４０ｍＡ
の電流を引き出し、これにより左のＯＲゲートトランジ
スタＢ５のコレクタとゲートを低（ロウ）にさせる。

【０１２５】このＯＲゲートのトランジスタＢ５は、駆
動電流をトランジスタＢ１Ｙのベースに供給し、このＢ
１Ｙのコレクタは、端末ＮＬＣに接続されている。この
左のＯＲゲートトランジスタＢ５がオフ状態の時には、
端末ＮＬＣはハイを維持する。何らかの理由で図１のＤ
Ｃフィード抵抗あるいはヒューズＦＲの一方が開状態の
時には、トランジスタＢ２４は、トランジスタＢ１４に
より利用される電流を導通させない。

【０１２６】そのためトランジスタＢ２４のコレクタ
は、論理ハイ状態にあり、左のＯＲゲートトランジスタ
Ｂ５をターンオンさせ、そしてこれがさらにトランジス
タＢ１Ｙをターンオンさせ、これにより端末ＮＬＣに接
続されているそのコレクタをロウ状態に持っていく。こ
こで図１を参照すると、端末ＮＬＣのロウ信号は、フィ
ード抵抗とヒューズのテスト中に発生するトラブル状態
としてマイクロプロセッサ／ＤＳＰに通知される。

【０１２７】端末ＲＦＳＴに関しては、図１のティップ
導体から反射されるべき正規の接地電位によりカレント
ミラートランジスタＢ３３はターンオンし、さらにトラ
ンジスタＢ３４をターンオンさせ、そしてトランジスタ
Ｂ２３での電流を取り出させる。トランジスタＢ２３を
流れる電流により、そのコレクタはロウ状態になり、ト
ランジスタＢ２２をターンオフさせ、ＯＲゲートトラン
ジスタＢ５の右側部分に対しベース駆動電流を取り除
く。

【０１２８】Ｂ５トランジスタのいずれもがターンオン
されていない場合には、トランジスタＢ１Ｙはターンオ
ンされず、そして端末ＮＬＣはハイ状態を維持し、マイ
クロプロセッサ／ＤＳＰに対し図１のヒューズとＤＣフ
ィード抵抗は正常に動作していることを入力する。した
がってＮＬＣに通知されるべき論理ハイに対しては、ト
ランジスタＢ１Ｙは、ターンオンしてはならず、そして
これはトランジスタＢ２３，Ｂ２４の両方が導通状態に
あり、そしてその電流がトランジスタＢ１２，Ｂ１４を
流れる電流を超えている限りあてはまるものである。

【０１２９】復号論理回路ＤＬがＮＨＶ＝「０」信号を
送信すると、フィード抵抗とヒューズ検出器回路のしき
い値は、フィード抵抗とヒューズの状態を示すよう設定
される（この場合、ＶＢＡＴ１はリング導体に供給され
る）。しかし、ＶＢＡＴ１がこのように接続されていな
い場合には、トランジスタＢ２４を流れる電流は、トラ
ンジスタＢ１４を流れる電流を超えることはなく、そし
てトランジスタＢ２４のコレクタのハイの信号は、ＯＲ
ゲートＢ５をタンーンオンさせそして端末ＮＬＣは、ロ
ウ状態をマイクロプロセッサ／ＤＳＰに入力する。

【０１３０】したがって、フィード抵抗とヒューズ検出
回路とは、予想された電源ＶＢＡＴ１が実際に予測通り
接続されているかをテストするよう機能する。トランジ
スタＢ１０，Ｂ２７はクランプして、実際に端末ＲＦＳ
Ｒ，ＲＦＳＴに反射された異なる動作電位の下でトラン
ジスタＢ１２，Ｂ１４，Ｂ２３またはＢ２４のコレクタ
の飽和を阻止する。

【０１３１】ループ閉鎖テスト回路（ＬＣＴ）、図５ ループ検出器の２種類のテストが実行される。まず第１
に端末ＮＬＣ強制オンフックについて、次に端末ＮＬＣ
強制オフフックについてである。この両方のテストに対
しては、ＡＸ増幅器の電流源（ＩＰＲ２＝１）が取り除
かれ、それによりコンパレータＣＭＰ１の端末ＩＮＭに
接続されたＡＸ増幅器の出力を高インピーダンス状態に
おく。

【０１３２】強制オンフックテストにおいては、ＶＢＡ
Ｔ１の１／５の電圧が端末ＩＮＭに図４の右下のＬＣＴ
回路により加えられる。この電位は、ＶＢＡＴ１と接地
との間に接続された抵抗分割器Ｒｘ，Ｒｙのタップによ
り得られる。この抵抗分割器Ｒｘ，Ｒｙのタップは、ト
ランジスタＢ３Ｆのベースに接続される。この時点で、
表Ｉ，ＩＩのライン１２に示すように復号論理回路ＤＬ
は、ＮＬＣＴＯ＝０，ＮＬＣＴＣ＝１の信号を送信し、
前者の信号はトランジスタＢ１Ｂをターンオンさせ、後
者の信号はトランジスタＢ５Ｙをターンオフさせる。

【０１３３】トランジスタＢ１Ｂは、トランジスタＢ３
Ｅ、ダイードＹ２と電流ミラートランジスタＢ３５Ｆ，
Ｂ２Ｙ２に対し電流を供給する。（このパスにおいて、
トランジスタＢ３Ｅ用のベースバイアス電流は、上記の
ＦＤＥＴ回路のトランジスタＢ１２のベースに供給され
るのと同様なベースレールＶＰＲ３により与えられ
る。）トランジスタＢ３５Ｆへの電流は、電流ミラート
ランジスタＢ２Ｙ２内の電流として反射される。トラン
ジスタＢ２Ｙ２を流れる電流は、ダイオードＹ３とエミ
ッタフォロアＢ１Ｙを流れる電流をプルダウンする。

【０１３４】エミッタフォロアは、端末ＩＮＭの電位を
抵抗分割器Ｒｘ，Ｒｙのタップに現れる同一の電圧にク
ランプし、これは４個の導通状態のダイオードドロップ
と、２つの関連電位上昇と２つの関連電位ドロップを介
してタップから端末ＩＮＭへのパスを観測することによ
り得られる。抵抗分割器Ｒｘ，Ｒｙのタップの電位は、
約１２ｖＤＣであるので、これは端末ＩＮＭがクランプ
されたポテンシャルでもある。ループ閉鎖検出器に関す
る記載から分かるようにコンパレータＣＭＰ１，の他の
端末と端末ＩＮＰ（図２）は、端末ＶＲＥＧの実際の電
圧に従って、ループ閉鎖検出器のしきい値を変化させる
ために、抵抗分割器ＲＬＣ１，ＲＬＣ２のタップに接続
される。

【０１３５】正常状態の増幅器ＡＸは、ループ導体間の
実際のオンフック電位とオフフック電位を端末ＩＮＭに
付加し、この電位は非常に大きく変わる。したがって、
増幅器ＡＸが、正常状態にあり、回路ＬＣＴが、ループ
検出器の動作をチェックするよう機能していない場合に
は、回路ＬＣＴは端末ＩＮＭに対し、高インピーダンス
を示さなければならない。

【０１３６】ループ検出器の強制オフフックテストは、
表Ｉ，ＩＩのライン１３に記載されているが、条件は同
一であり、ただし、復号論理回路ＤＬが、信号を回路Ｌ
ＣＴに送信し、その結果コンパレータＣＭＰ１の端末Ｉ
ＮＭは強制的に接地される。復号論理回路ＤＬからのＮ
ＬＣＴＣ＝１，ＩＳＯＮ＝１，Ｎ５５ＭＡ＝０の信号
は、電流制限器への正常規準電流をターンオフし、その
代わりループ電流を５５ｍＡに制限する規準電流を与え
る。

【０１３７】このＮＬＣＴＣ＝０の信号は、ＬＣＴ回路
の右上部のトランジスタＢ５Ｙをターンオンさせる。ト
ランジスタＢ５ＹをターンオンさせるとＶｃｃは、トラ
ンジスタＢ４Ｆのエミッタに加えられ、それを導通状態
にさせる。これによりベースをバイアスする抵抗に係る
十分な電圧を生成し、これによりトランジスタＢ１Ｙ
は、トランジスタＢ１Ｙのベースを接地まで引き上げさ
せる。これにより端末ＩＮＭを強制的に接地させる。

【０１３８】高電圧保護、図６ リンギング中に端末ＶＲＳ（図１）にかかる高い負の電
圧が、リング導体にリンギング生成器を介して加えられ
る。ヒューズとＤＣフィード抵抗検出器回路ＦＤＥＴ
は、復号論理装置ＤＬの信号ＮＲＨＶ１からＮＲＧＨＶ
３までをロウにすることによりイネーブルされ、信号Ｌ
ＣＯＦＦがハイ（図６）の間、ループ閉鎖コンパレータ
ＣＭＰ１内のトランジスタＢ５をターンオフし、これに
よりループ閉鎖状態が端末ＮＬＣに影響を及ぼすのを阻
止する。

【０１３９】図５の抵抗Ｒ４は、図６のトランジスタＢ
１Ｙ２によりドラグダウンされない限り端末ＮＬＣをハ
イ状態に維持する。回路がリンギングテスト状態にない
場合（端末ＮＲＧＨＶ１からＮＲＧＨＶ３まで全てハイ
状態）の間は、トランジスタＢＸ２Ｌ、抵抗Ｒ２Ｅ、ト
ランジスタＢ４Ｙ１は、トランジスタＢ１Ｙ２をディス
エーブルし、それにより端末ＮＬＣを誤ってドラグダウ
ンさせない。別個の駆動電流が復号論理回路ＤＬにより
トランジスタＢＸ１Ｌに与えられ、グランドテストのリ
ンギング生成器と高電圧テストのリンギング生成器とを
できるようにする。

【０１４０】リンギング生成器が接地テスト状態にある
間、端末ＮＲＧＮＤは復号論理回路ＤＬにより論理低状
態におかれ、リンギング生成器が高電圧テスト状態の間
は、端末ＮＲＧＮＤとＮＲＧＨＶ１の両方が論理低状態
におかれる。端末ＶＲＥＧ（図１と６）は、トランジス
タＢ２ＥＸ（図６）のエミッタに直列接続された抵抗Ｒ
ＬＣ１とＲＬＣ２を介して接続される。トランジスタＢ
２ＥＸのエミッタと端末ＩＲＥＧは、トランジスタＢ３
２Ｆ，Ｂ３１Ｆ，Ｂ１９Ｆと端末ＶＣＬの駆動電流によ
り接地された状態に維持される。

【０１４１】トランジスタＢ１９Ｆは、電流をバイアス
トランジスタＢ３１ＦとＢ３２Ｆに加え、これによりト
ランジスタＢ２ＥＸに対し規準電圧を設定する。トラン
ジスタＢ３２Ｆが導通状態にあると、そのエミッタは接
地されており、これによりトランジスタＢ２ＥＸのベー
スを接地状態におく。トランジスタＢ２ＥＸのコレクタ
電流は、イネーブルされたトランジスタＢ１８Ｆとトラ
ンジスタＢ３０ＦとＢＸ１ＬＢの直列接続と、トランジ
スタＢ２９ＦとＢ５Ｙの直列接続により与えられる。

【０１４２】この実施例においては、抵抗ＲＬＣ１，Ｒ
ＬＣ２の結合抵抗は０．６ＭΩで、その結果端子ＶＲＥ
Ｇが−１３０Ｖにある時には、トランジスタＢ２ＥＸの
エミッタは接地状態にあり、トランジスタＢ２ＥＸのエ
ミッタは接地状態にあり、トランジスタＢ２ＥＸを流れ
る電流は、約２１５μＡである。端子ＶＲＥＧの電位が
−１３０よりも接地側に近い場合には、トランジスタＢ
２ＥＸを流れる電流は、２１５μＡ以下でコレクタの電
位（ポイント「５２」）は、ダーリントン接続されたト
ランジスタＢ３Ｙ２，Ｂ４Ｙ２をオン状態に維持する程
度十分に高い。

【０１４３】ダーリントントランジスタがオンの時に
は、それらはトランジスタＢ１Ｙ２をターンオンさせ
る。このオン状態のトランジスタＢ１Ｙ２は、端子ＮＬ
Ｃを論理ロウレベルにドラグダウンさせる。端子ＶＲＥ
Ｇの電位が−１３０Ｖのしきい値電圧を超えて負の方向
に行く場合には、このダーリントントランジスタとトラ
ンジスタＢ１Ｙ２はターンオフされ、端末ＮＬＣは、高
電位をマイクロプロセッサ／ＤＳＰに送る。

【０１４４】非リンギング生成器のテスト状態において
は、ループ閉鎖コンパレータＣＭＰ１は、ループ抵抗検
出器として機能する。その理由は、ループ閉鎖検出器の
しきい値は、端末ＶＲＥＧの電圧によって変わるからで
ある。端末ＶＲＥＧの電位の絶対値が正確なループ状態
検出には低すぎるほど低下した時にはループを動作させ
るほど十分な電流は流れず、端末ＮＬＣはオンフック状
態をマイクロプロセッサ／ＤＳＰに送る。

【０１４５】したがって、端末ＶＲＥＧがダーリントン
トランジスタＢ３Ｙ２（図６）をオフ状態に維持するた
めに十分な電流を引き出すには、電位が小さすぎる場合
にはトランジスタＢ１８Ｆは電流を端末ＩＲＥＧに送
り、トランジスタＢ２Ｙ３をターンオンさせる。このト
ランジスタＢ２Ｙ３のコレクタは、端末ＮＬＣＯＦＦに
接続され、そしてこの端末ＮＬＣＯＦＦは、図５のコン
パレータＣＭＰ１のダイオード接続されたトランジスタ
Ｂ３に接続される。

【０１４６】コンパレータのトランジスタＢ３，Ｂ４
は、カレントミラーを形成する。トランジスタＢ２Ｙ３
が端末ＮＬＣＯＦＦからトランジスタＢ３を介して電流
を引き出すと、同程度の電流がトランジスタＢ４を介し
て流れるか、あるいはトランジスタＢ４が飽和状態にな
る。トランジスタＢ４が飽和状態になると、トランジス
タＢ５はターンオンされず、その結果抵抗Ｒ４は、端末
ＮＬＣをハイ状態に強制的にさせる。

【表１】

【表２】

【０１４７】

【発明の効果】以上説明したように、本発明のラインイ
ンタフェース回路は、様々なテストがラインインタフェ
ース回路をループから切り離すために電気機械的なリレ
イを用いることなく電話中央局から離れた場所で自己内
蔵的方法により実行できる。

【図面の簡単な説明】

【図１】マイクロプロセッサ／ＤＳＰの制御下でＢＯＲ
ＳＣＨＴ機能と自己テストとを行う本発明の４線ライン
インタフェース回路の一実施例を表す図

【図２】図１のコーデックとループ駆動増幅器との間の
受信インタフェース（ＲＩ）回路を表す図（Ａ）とルー
プ閉鎖検出器の一部を表す図（Ｂ）

【図３】図１の電流制限器（ＣＬ）回路を表す図

【図４】図１の保護（ＰＲＯＴ）回路を表す図

【図５】図１のヒューズとＤＣ供給抵抗検出器（ＦＤＥ
Ｔ）とループ閉鎖コンパレータ（ＣＭＰ１）を表す図

【図６】ループ閉鎖検出器テスト（ＬＣＴ）回路を表す
図

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジョン シー．ガムメル アメリカ合衆国、19567 ペンシルバニア、 ウォメルスドルフ、アールディ ナンバー １ ボックス 454 (72)発明者 デウェイン アラン スパイア アメリカ合衆国、03865 ニューハンプシ ャー、プレイストー、ハリマン ロード ２

Claims (38)

【特許請求の範囲】
1. 【請求項１】 加入者ループにＢＯＲＳＣＨＴ機能を提
   供する回路素子（ＤＬ）を含む自己テスト用ラインイン
   タフェース回路（ＩＣ）において、 （ａ）前記加入者ループに接続可能なフィード抵抗ネッ
   トワーク（ＦＩＣ）と、 （ｂ）前記フィード抵抗ネットワークに接続された二重
   電圧調整電流ソース（ＶＢＡＴ１，ＶＢＡＴ２）と、 （ｃ）前記フィード抵抗ネットワークに接続されたライ
   ン駆動増幅器手段およびライン受信増幅器手段（ＡＴ，
   ＡＲ，ＡＸ）と、 （ｄ）前記電流ソースと前記ライン駆動受信増幅器手段
   に供給する電力を制御するマイクロプロセッサ／ＤＳＰ
   とを有し、前記回路素子が、テスト用に前記ライン駆動
   受信増幅器手段に対する電力を選択的に切断し、前記Ｂ
   ＯＲＳＣＨＴ機能を提供することを特徴とする自己テス
   トラインインタフェース回路。
2. 【請求項２】 （ｅ）前記ライン受信増幅器手段をさら
   に含み、前記加入者ループの特性インピーダンスに適合
   するために、前記フィード抵抗により示される終端抵抗
   を調整するフィードバックパス（ＸＭＴ）をさらに有す
   ることを特徴とする請求項１の回路。
3. 【請求項３】 前記ライン駆動増幅器手段は、コーデッ
   クを有し、 前記マイクロプロセッサ／ＤＳＣは、テスト用にデジタ
   ル信号を前記コーデックと交換することを特徴とする請
   求項１の回路。
4. 【請求項４】 前記ライン受信増幅器手段（ＡＸ）は、
   前記加入者ループのオンフック状態とオフフック状態に
   応答することを特徴とする請求項１の回路。
5. 【請求項５】 その入力の１つ（ＩＮＭ）は、前記ライ
   ン受信増幅器（ＡＸ）の出力に接続され、別の入力（Ｉ
   ＮＰ）は、前記二重電圧電流ソース（ＶＲＥＧ）に接続
   され、前記加入者ループの状態を前記マイクロプロセッ
   サ／ＤＳＰに独立に通知するコンパレータ手段（ＣＭＰ
   １）、 をさらに有し、 前記電圧は、前記二重電圧電流ソースにより前記ネット
   ワークに加えられることを特徴とする請求項４の回路。
6. 【請求項６】 前記マイクロプロセッサ／ＤＳＰは、テ
   スト中は前記二重電圧電流ソース（ＶＲＥＧ）により掛
   けられる電圧の一部を、前記抵抗ネットワーク（）ＦＩ
   Ｃと前記コンパレータ手段（ＣＭＰ１）の入力（ＩＮ
   Ｐ）に接続することを特徴とする請求項５の回路。
7. 【請求項７】 前記マイクロプロセッサ／ＤＳＰは、テ
   スト中は前記受信増幅器手段を高インピーダンス状態に
   おくことを特徴とする請求項６の回路。
8. 【請求項８】 前記マイクロプロセッサ／ＤＳＰは、テ
   スト中は前記受信増幅器の出力を強制的に接地させ、 前記コンパレータ手段（ＣＭＰ１）は、前記受信増幅器
   （ＡＸ）の出力と前記電圧とを比較することを特徴とす
   る請求項７の回路。
9. 【請求項９】 前記ライン駆動増幅器手段（ＡＴ，Ａ
   Ｒ）の出力は、前記加入者ループにＡＣ結合され、 前記コーデックのアナログ出力と前記ライン駆動増幅器
   手段（ＡＴ，ＡＲ）の入力との間で、前記加入者ループ
   に加えられるアナログ信号のＤＣレベルを確立する手段
   （ＲＩ）をさらに有することを特徴とする請求項１の回
   路。
10. 【請求項１０】 前記ＤＣレベルは、前記二重電圧電流
    ソースにより前記抵抗ネットワークに印加するＤＣレベ
    ルの中間値であることを特徴とする請求項９の回路。
11. 【請求項１１】 前記加入者ループに加えられるアナロ
    グ信号のＤＣレベルを確立する手段は、前記マイクロプ
    ロセッサ／ＤＳＰにより制御可能であり、 前記コーデックの出力を前記ライン駆動増幅器手段の入
    力に加え、 前記ＢＯＲＳＣＨＴ機能を提供するか、前記ライン駆動
    増幅器（ＡＴ，ＡＲ）の入力と前記コーデックの出力と
    を絶縁するために高インピーダンス状態を示すことを特
    徴とする請求項９の回路。
12. 【請求項１２】 前記加入者ループに加えられるアナロ
    グ信号のＤＣレベルを確立する手段は、 ｉ）前記マイクロプロセッサ／ＤＳＰにより制御可能な
    一対の規準電流ソース（Ｉ_REF）と、 ｉｉ）前記規準電流ソース間のトランジスタ手段（Ｂ１
    ５，Ｂ１６）と、 ｉｉｉ）前記コーデックのアナログ出力を前記ライン駆
    動増幅器（ＡＴＡＲ）の入力に接続する手段とを有する
    ことを特徴とする請求項９の回路。
13. 【請求項１３】 前記ライン駆動増幅器手段（ＡＴ，Ａ
    Ｒ）は、前記加入者ループの各導体に対応して増幅器を
    有し、 前記規準電流ソースの中間トランジスタを含む前記手段
    は、各増幅器の入力に対応してトランジスタ（Ｂ１６，
    Ｂ１５）を有することを特徴とする請求項１２の回路。
14. 【請求項１４】 前記それぞれのトランジスタ（Ｂ１
    ６，Ｂ１５）は、前記それぞれの増幅器の非反転入力を
    駆動することを特徴とする請求項１３の回路。
15. 【請求項１５】 前記ライン駆動増幅器と受信増幅器と
    は、前記マイクロプロセッサ／ＤＳＰによりパワーアッ
    プされ、前記正常ＢＯＲＳＣＨＴ機能を与え、 前記マイクロプロセッサ／ＤＳＰは、テスト中に前記増
    幅器を選択的にパワーアップし、 前記増幅器と前記インタフェース手段は、パワーアップ
    されないときは高インピーダンス状態におかれることを
    特徴とする請求項９の回路。
16. 【請求項１６】 前記マイクロプロセッサ／ＤＳＰは、
    テスト中は、 （ａ）デジタルトーン信号を前記コーデックのデジタル
    入力に加え、前記コーデックのデジタル出力に現れるデ
    ジタル信号を解析し、 （ｂ）前記ライン駆動増幅器手段（ＡＴ，ＡＲ）と前記
    受信増幅器手段（ＡＸ）を高インピーダンス状態に選択
    的に置くことを特徴とする請求項３の回路。
17. 【請求項１７】 前記ライン駆動増幅器手段（ＡＴ，Ａ
    Ｒ）は、前記加入者ループにＡＣ結合され、前記コーデ
    ックと前記ライン駆動増幅器手段（ＡＴ，ＡＲ）の間の
    制御可能なインタフェース（ＲＩ）を有し、 前記コーデックにより前記加入者ループに加えられるア
    ナログ信号のＤＣレベルを確立し、 前記コーデックは、前記デジタル信号に応答してアナロ
    グ信号を前記制御可能なインタフェース手段（ＲＩ）に
    加えることを特徴とする請求項１６の回路。
18. 【請求項１８】 前記ライン駆動増幅器手段（ＡＴ，Ａ
    Ｒ）は、前記加入者ループの各導体に対応して増幅器を
    有し、 前記マイクロプロセッサ／ＤＳＰは、前記インタフェー
    ス手段と、前記対応するライン駆動増幅器（ＡＴ，Ａ
    Ｒ）を制御して、前記対応するライン駆動増幅器の１つ
    （ＡＴ）をＢＯＲＳＣＨＴ機能モードに置き、他のもの
    （ＡＲ）を高インピーダンス状態におくことを特徴とす
    る請求項１７の回路。
19. 【請求項１９】 テスト中は、前記マイクロプロセッサ
    ／ＤＳＰにより制御可能で、前記コーデックのアナログ
    出力をそのアナログ入力に選択的に接続する切り替え手
    段をさらに有し、 前記マイクロプロセッサ／ＤＳＰは、前記受信増幅器
    （ＡＸ）と前記駆動増幅器（ＡＴ，ＡＲ）の両方を高イ
    ンピーダンス状態に置くことを特徴とする請求項１６の
    回路。
20. 【請求項２０】 電話加入者ループのラインインタフェ
    ース回路において、 （ａ）前記電話加入者ループのティップ導体とリング導
    体の間にＤＣ電圧を加える手段と、 （ｂ）アナログ信号を前記電話加入者ループに加えるル
    ープ駆動増幅器手段、およびアナログ信号を前記電話加
    入者ループから受信するループ受信増幅器手段と、 （ｃ）前記電話加入者ループのティップ導体とリング導
    体の間に加えられるＤＣ電圧の間の前記駆動増幅器手段
    のダイナミックレンジをバイアスさせる手段と、 （ｄ）前記ライン駆動増幅器と前記（ｃ）のバイアス手
    段を高インピーダンス状態に選択的にパワーアップする
    手段を含み、前記インターフェース回路を自己テストモ
    ードにおく手段を有することを特徴とする電話加入者ル
    ープのラインインタフェース回路。
21. 【請求項２１】 （ｅ）前記ループ駆動増幅器手段の入
    力点にテストトーン信号を注入し、前記ループ受信増幅
    器手段の出力点に現れる反射信号を測定する手段をさら
    に有することを特徴とする請求項２０の回路。
22. 【請求項２２】 前記ループ駆動増幅器手段は、前記テ
    ィップ導体とリング導体の各々に対応して増幅器を有す
    ることを特徴とする請求項２１の回路。
23. 【請求項２３】 前記それぞれの駆動増幅器の１つの入
    力にテストトーン信号を注入する手段と、 前記選択的に配置する手段が他の前記それぞれの駆動増
    幅器を高インピーダンス状態に置くように制御する手段
    と、 前記受信増幅器手段の出力点に現れる反射信号を測定す
    る手段とをさらに有することを特徴とする請求項２２の
    回路。
24. 【請求項２４】 前記ループからアナログ信号を受信す
    る入力とアナログ信号を前記ループに加える出力とを有
    するコーデック手段と、 前記受信増幅器手段と、前記駆動増幅器手段と、前記バ
    イアス手段とを全て高インピーダンス状態に置く手段を
    制御する手段と、 前記コーデックの入力を前記出力に接続する手段とをさ
    らに有することを特徴とする請求項２３の回路。
25. 【請求項２５】 加入者ループにＢＯＲＳＣＨＴ機能を
    提供する複数の回路要素を有し、さらにアナログ信号を
    前記ループを介してプロセッサからのデジタル信号に応
    答して送信し、デジタル信号を前記ループを介して受信
    したアナログ信号に応答して前記プロセッサに送信する
    コーデックと、前記ループと前記コーデックの中間点の
    ループ駆動増幅器と受信増幅器とを有するループインタ
    フェース回路をテストする方法において、 （ａ）前記ループ駆動増幅器と受信増幅器とを高インピ
    ーダンス状態にして、コーデックの入力と出力とを前記
    ループから切り離すステップと、 （ｂ）前記コーデックのアナログ出力をそのアナログ入
    力に接続するステップと、 （ｃ）前記プロセッサが、デジタルトーンコードを前記
    コーデックに与え、そして前記コーデックから戻された
    対応するデジタル信号を解析するステップとを有するこ
    とを特徴とするループインタフェース回路のテスト方
    法。
26. 【請求項２６】 加入者ループにＢＯＲＳＣＨＴ機能を
    提供する複数の回路要素と、前記ループとの間でアナロ
    グ信号を送受信し、対応するデジタル信号をプロセッサ
    との間で送受信するコーデックと、前記ループへ異なる
    アナログ信号を加える前記ループの各導体に対応する複
    数の駆動増幅器と、前記ループの前記導体間に接続され
    た受信増幅器とを有するループインタフェース回路のテ
    スト方法において、 （ａ）前記導体の１つに対応する前記ループ駆動増幅器
    を高インピーダンス状態ににし、前記コーデックのアナ
    ログ出力を前記ループの前記１つの導体から切り離すス
    テップと、 （ｂ）前記他の駆動増幅器と受信増幅器とが前記他の導
    体にアナログ信号を送信し、そしてそこからアナログ信
    号を受信させるように維持するステップと、 （ｃ）前記プロセッサが、デジタルトーンコードを前記
    コーデックに与え、前記コーデックから戻された対応す
    るデジタル信号を解析するステップとを有することを特
    徴とするループインタフェース回路のテスト方法。
27. 【請求項２７】 前記ループインタフェース回路は、Ｄ
    Ｃ電流を前記ループに与える抵抗ネットワークを有し、 前記プロセッサは、前記抵抗ネットワークの状態を前記
    抵抗ネットワークでの前記アナログ信号の反射を検知す
    ることにより認定することを特徴とする請求項２６の方
    法。
28. 【請求項２８】 前記抵抗ネットワークは、前記ループ
    に係るアナログ信号の有限終端インピーダンスを示し、
    前記プロセッサが前記コーデックから受信した前記デジ
    タル信号から前記ネットワークによって前記アナログ信
    号の反射を確認することを特徴とする請求項２７の方
    法。
29. 【請求項２９】 前記プロセッサは、前記コーデックか
    ら受信された前記デジタル信号を検出することにより、
    前記加えられたアナログ信号のレベルと反射されたアナ
    ログ信号のレベルとを比較することを特徴とする請求項
    ２８の方法。
30. 【請求項３０】 前記受信増幅器のアナログ出力は所定
    のＤＣ値と比較されることを特徴とする請求項２９の方
    法。
31. 【請求項３１】 前記所定のＤＣ値は、前記ＢＯＲＳＣ
    ＨＴ機能により与えられた電源電圧の一部であることを
    特徴とする請求項３０の方法。
32. 【請求項３２】 ループインタフェース回路において、 （ａ）前記ループに電流制限された異なる電源電圧を供
    給するレギュレータと、 （ｂ）前記ループからアナログ信号を受信し、前記ルー
    プの導体間のＤＣ電位に応答する受信増幅器と、 （ｃ）前記異なる電源電圧に無関係に、その入力の１つ
    が前記受信増幅器の入力に接続され、その入力の他方が
    前記電流レギュレータに接続されるコンパレータを含む
    ループ閉鎖検出手段とからなることを特徴とするループ
    インタフェース回路。
33. 【請求項３３】 電流制限された高電圧電源あるいは低
    電圧電源の電圧を含み、前記ループにＢＯＲＳＣＨＴ機
    能を提供する、複数のプロセッサ制御された回路と、 前記ループから正常時にアナログ信号を受信し、前記ル
    ープの導体間の電位により決定される出力を生成する増
    幅器と、 前記電源電圧により設定されたしきい値に対し、前記増
    幅器の出力をモニタし、ループ状態を表す論理レベル信
    号を前記プロセッサに与えるコンパレータと、を有し、
    前記プロセッサは、前記抵抗ネットワークの状態を検証
    するループインタフェース回路のＤＣフィード抵抗ネッ
    トワークのテスト方法において、 （ａ）前記増幅器の入力と出力を前記ループから切り離
    すために、前記受信増幅器を高インピーダンス状態に置
    くステップと、 （ｂ）接地電位をチップ導体に加え、前記高電位と前記
    停電位とを前記ループのリング導体に選択的に加えるス
    テップと、 （ｃ）前記選択的に加えられた電源電圧に応じて、前記
    ネットワークを介して流れるチップ導体とリング導体の
    電流を検出するために、対応するしきい値を設定するス
    テップと、 （ｄ）前記それぞれのしきい値を超えたときに論理レベ
    ル信号を前記プロセッサに加えるステップとからなるこ
    とを特徴とするループインタフェース回路のＤＣフィー
    ド抵抗ネットワークのテスト方法。
34. 【請求項３４】 電流制限された高電圧電源あるいは低
    電圧電源の電圧を含む前記ループにＢＯＲＳＣＨＴ機能
    を提供する、複数のプロセッサ制御された回路と、 前記ループから正常時にアナログ信号を受信し、前記ル
    ープの導体間の電位により決定される出力を生成する増
    幅器と、 前記電源電圧により設定されたしきい値に対し、前記増
    幅器の出力をモニタし、ループ状態を表す論理レベル信
    号を前記プロセッサに与えるコンパレータと、 を有し、前記プロセッサは、前記ループ閉鎖検出器の状
    態を検証するループインタフェース回路のループ閉鎖検
    出器のテスト方法において、 （ａ）前記増幅器の入力と出力を前記ループから切り離
    すために、前記受信増幅器を高インピーダンス状態に置
    くステップと、 （ｂ）前記コンパレータの１つの入力を接地に、あるい
    は前記電源の電位の一部に選択的に強制するステップ
    と、 （ｃ）正常電源電圧の一部を前記コンパレータの他の入
    力に加えるステップとからなることを特徴とするループ
    インタフェース回路のループ閉鎖検出器のテスト方法。
35. 【請求項３５】 電流制限された高電圧電源あるいは低
    電圧電源の電圧を含に、前記ループにＢＯＲＳＣＨＴ機
    能を提供する、複数のプロセッサ制御された回路と、 前記ループから正常時にアナログ信号を受信し、前記ル
    ープの導体間の電位により決定される出力を生成する増
    幅器と、 前記電源電圧により設定されたしきい値に対し、前記増
    幅器の出力をモニタし、ループ状態を表す論理レベル信
    号を前記プロセッサに与えるコンパレータと、 を有し、前記プロセッサは、前記リンギング生成器の状
    態を検証するループインタフェース回路のリンギング生
    成器のテスト方法において、 リンギング電圧を前記ループに加える前に、 （ａ）前記増幅器の入力と出力を前記ループから切り離
    すために、前記受信増幅器を高インピーダンス状態に置
    くステップと、 （ｂ）前記リンギング生成器に対し、その出力を前記電
    源電圧から接地電位に徐々に上げるステップと、 （ｃ）前記リング導体の電位を監視するステップと、 （ｄ）前記電位が所定しきい値を超えたことをモニタし
    た時に、前記プロセッサに対し論理レベル信号を通知す
    るステップとを有することを特徴とするループインタフ
    ェース回路のリンギング生成器のテスト方法。
36. 【請求項３６】 （ｅ）リンギング動作中に前記電源を
    切断し、高負電源を前記リング導体に前記リンギング生
    成器を介して加えるステップと、 （ｆ）リンギング導体の電圧が所定の負のしきい値を超
    えたときに、論理レベルハイの信号を端末ＮＬＣに通知
    するステップとをさらに有することを特徴とする請求項
    ３５の方法。
37. 【請求項３７】 前記ＢＯＲＳＣＨＴ機能を請求項１０
    に従って、前記ループに加え、リング導体が過電圧中に
    前記リング導体を接地するＳＣＲを有する複数のプロセ
    ッサ制御された回路を有するループインタフェース回路
    のリンギング生成器のトリップ状態をテストする方法に
    おいて、 前記プロセッサは、リンギング生成器のトリップ状態を
    検証し、 リンギング電圧を前記ループに加えるステップの前に、
    かつ前記交付電源電圧の存在をテストするステップの前
    に、 （ａ）前記増幅器の入力と出力を前記ループから切り離
    すために前記受信増幅器を高インピーダンス状態に保持
    するステップと、 （ｂ）前記リンギング生成器をターンオフさせるステッ
    プと、 （ｃ）前記ループ電流を制限しながら前記過電圧ＳＣＲ
    を一次的にターンオンさせるステップと、 （ｄ）前記プロセッサのリンギングのトリップ状態を通
    知するために、前記リングトリップディテクタをイネー
    ブルにするステップと、 （ｅ）前記リングトリップ検出器をイネーブルするとき
    と、前記トリップ状態を通知するときの間の時間間隔を
    決定するステップと、 （ｆ）リングトリップが所定の時間外に通知された場合
    に、リンギング信号が加わるのを阻止するステップとを
    有することを特徴とするループインタフェース回路のリ
    ンギング生成器のトリップ状態のテスト方法。
38. 【請求項３８】 前記ＢＯＲＳＣＨＴ機能をループに加
    える複数の回路要素と、アナログ信号を前記ループを介
    してプロセッサからのデジタル信号に応答して送信し前
    記ループを介して受信したアナログ信号に応答してデジ
    タル信号を前記プロセッサに送信するコーデックと、前
    記ループと前記コーデックの中間の前記ループ駆動増幅
    器および受信増幅器を含むループインタフェース回路の
    テスト方法において、 （ａ）前記コーデックのアナログ入力と出力とを前記ル
    ープから切り離すために、前記ループ駆動増幅器と受信
    増幅器を高インピーダンス状態におくステップと、 （ｂ）前記コーデックのデジタル出力に現れるアイドル
    チャネルノイズを監視するステップとを有することを特
    徴とするループインタフェースのテスト方法。