JPH1075461A - 画像情報処理装置及び波形整形回路 - Google Patents

Abstract

(57)【要約】 【課題】矩形波を出力することができる波形整形回路を
提供することを目的とする。 【解決手段】波形整形回路２１は、ＣＭＯＳ型インバー
タ回路２５と、該インバータ回路に並列接続された抵抗
２６，２７とから構成された増幅回路２２を複数段直列
接続して構成される。初段の増幅回路２２の入力端子に
は、コンデンサ２３を介してカップリングされてバース
ト信号ＣＢが入力されると共に、その増幅回路２２の出
力信号が抵抗２４を介してフィードバックされる。そし
て、最終段の増幅回路２２から色同期信号が矩形波であ
ってそのデューティが５０％に波形整形された信号Ｓ１
が生成され、第２のＰＬＬ９に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像情報処理装置
及びこれに用いる波形整形回路に係り、詳しくは画像信
号から輝度成分及び色成分を分離して輝度データ及び色
データを生成する画像情報処理装置と、画像信号から取
り出される色同期信号を波形整形するとともに増幅して
出力する波形整形回路に関するものである。

【０００２】

【従来の技術】モニタ画面上にカラー画像を再生する画
像信号は、画像の濃淡を表す輝度成分と色彩を表す色成
分と各種のタイミングを決定する同期成分とを含む。こ
れらの各成分は、振幅の差や位相のずれ等を利用するこ
とで互いに分離され、輝度信号、色信号及び同期信号と
して個別の処理が施される。それぞれの信号処理におい
ては、温度変化やノイズ等の影響を受けにくくして調整
を容易にするため、デジタル化される傾向にある。

【０００３】図７は、デジタル信号処理を採用した画像
情報処理装置の構成を示すブロック図で、図８は、その
各部で扱われる信号の波形図である。Ｙ／Ｃ分離回路１
は、輝度成分及び色成分を含む画像信号ｉを取り込み、
色成分の位相差を利用して各成分に分離し、輝度信号ｙ
及び色信号ｃを生成する。例えば、ＮＴＳＣ方式の場合
には、画像信号ｉを１水平走査期間だけずらし、互いに
加算することで輝度成分を取り出し、互いの差から色成
分を取り出すように構成される。

【０００４】第１のアンプ２は、輝度信号ｙに対して設
けられるビデオ帯域の高周波アンプであり、輝度信号ｙ
を所定の振幅に増幅する。第１のＡ／Ｄ変換回路３は、
アンプ２から出力される増幅された輝度信号ｙを第１の
サンプリングクロックＳＣ１に応答して量子化し、輝度
データＹO を生成する。第２のアンプ４は、色信号ｃに
対して設けられる第１のアンプ２と同等の高周波アンプ
であり、色信号ｃを所定の振幅に増幅する。第２のＡ／
Ｄ変換回路５は、第２のアンプ４から出力される増幅さ
れた色信号ｃを第２のサンプリングクロックＳＣ２に応
答して量子化し、色データＣO を生成する。

【０００５】同期検波回路６は、画像信号ｉの同期成分
を取り出し、水平同期信号ＨＤ及び垂直同期信号ＶＤを
生成する。この同期検波では、同期成分とその他の信号
成分との振幅の差を利用して、まず水平同期及び垂直同
期の混合成分が取り出され、その後、周波数の差を利用
して水平同期成分と垂直同期成分とに分離される。

【０００６】第１の位相ロックループ（ＰＬＬ）７は、
同期検波回路６で取り出された水平同期信号ＨＤを基準
にして、輝度信号ｙに対する第１のサンプリングクロッ
クＳＣ１を生成する。例えば、ＮＴＳＣ方式では、第１
のサンプリングクロックＳＣ１を９１０分周したクロッ
クが水平同期信号ＨＤと同期するようにして第１のＰＬ
Ｌ５を構成し、１水平走査期間に９１０個の輝度データ
を生成するようにしている。

【０００７】バースト検波回路８は、色成分の位相を同
期させるバースト信号ＣＢを画像信号ｉから選択的に抜
き出す。即ち、バースト信号ＣＢは、所定の周波数（例
えば３．５８ＭＨｚ）を有する固定パターンの信号であ
り、画像信号ｉの所定の位置、例えば、各水平走査期間
始まりの期間に重畳される。このため、画像信号Ｉの各
水平走査期間の始まりの特定期間を選択的に取り出すこ
とにより、バースト信号ＣＢを得ることができる。

【０００８】第２のＰＬＬ９は、バースト信号ＣＢを基
準として、色信号ｃに対する第２のサンプリングクロッ
クＳＣ２を生成する。この第２のサンプリングクロック
ＳＣ２は、第１のサンプリングクロックＳＣ１と同一の
周期となるように生成される。例えば、ＮＴＳＣ方式で
は、第２のサンプリングクロックＣＳ２を４分周したク
ロックが、バースト信号ＣＢに同期するように第２のＰ
ＬＬ７が構成され、３．５８ＭＨｚのバースト信号ＣＢ
に対し、１４．３２ＭＨｚの第２のサンプリングクロッ
クＳＣ２が生成される。

【０００９】画像データ処理回路１０は、第１及び第２
のＡ／Ｄ変換回路３、５からそれぞれ出力される輝度デ
ータＹO 及び色データＣO を１データ毎に取り込み、所
定の信号処理を施して新たな輝度データＹ及び、輝度成
分と赤色成分または青色成分との差を表す色差データ
Ｕ、Ｖを生成する。輝度データＹの生成処理では、被写
体の輪郭、コントラストを強調するアパーチャ処理や、
輝度レベルに対する視覚上の非線形性を補正するガンマ
補正等が行われる。そして、色差データＵ、Ｖの生成処
理では、はじめに、平衡変調されている色成分の復調や
ホワイトバランス調整等が行われた後、各色成分から輝
度成分の減算が行われる。

【００１０】この画像データ処理回路１０では、第１及
び第２のＡ／Ｄ変換回路３、５からの輝度データＹO 及
び色データＣO の出力のタイミングのずれを考慮し、一
方のデータを再度サンプリングし直すようにして互いの
タイミングの整合を図っている。これにより、輝度デー
タＹ及び色差データＵ、Ｖが各データ毎に同一のタイミ
ングでまとめられて記録系または再生系へ送られる。

【００１１】

【発明が解決しようとする課題】ところで、同期検波回
路６で取り出される水平同期信号ＨＤまたはバースト検
波回路８で取り出されるバースト信号ＣＢは、アナログ
動作する各検波回路６，８の特性上、正弦波形に近くな
っている。このため、各検波回路６，８で取り出される
水平同期信号ＨＤとバースト信号ＣＢとをそのまま各Ｐ
ＬＬ７，９の基準信号とすると、各ＰＬＬ７，９の動作
が不安定になることがある。そこで、水平同期信号ＨＤ
及びバースト信号ＣＢに対して、デューティ比５０％の
矩形波に整形する波形整形回路を設けることが考えられ
ている。この波形整形回路は、一般的には、Ｐチャネル
型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジス
タとを直列に接続したＣＭＯＳ型のインバータ等により
構成される。

【００１２】通常のＣＭＯＳ型インバータ回路における
ゲインは、そのコンダクタンスｇｍと、ソース−ドレイ
ン間の抵抗ｒｄｓとを乗じたものとなる。そして、デジ
タル動作時におけるインバータ回路のコンダクタンスｇ
ｍ及び抵抗ｒｄｓは非常に高いため、インバータ回路の
ゲインは非常に大きくなり、ゲート電圧のわずかな変化
で出力電圧が大きく変化する。

【００１３】それに対して、インバータ回路から出力さ
れる電流の変化は、そのインバータ回路のしきい値電圧
（通常は電源電圧の１／２）Ｖｔを境に変化する。例え
ば、ゲート電圧がしきい値電圧Ｖｔよりも高くなると大
きな電流が流れ込み、逆に、ゲート電圧がしきい値電圧
Ｖｔよりも低くなると大きな電流が流れ出す。即ち、イ
ンバータ回路は、ゲート電圧（＝入力電圧）を積分した
ような電流を流す。

【００１４】従って、図９の実線で示すように、インバ
ータ回路は、バースト信号ＣＢのように入力信号の周波
数が高くなるほど、出力信号の追従性が悪くなってゲイ
ンが低下する。すると、入力信号、即ち、バースト信号
ＣＢの振幅が小さくなると、出力信号のバースト信号Ｃ
Ｂに対する遅延時間が長くなる。その遅延時間は、第２
のＰＬＬ９により生成される第２のサンプリングクロッ
クＳＣ２を遅延させ、第１，第２のＡ／Ｄ変換回路３，
５により生成される各データＣ0 ，Ｙ0 のずれを生じ
る。特に、デジタル信号処理では、輝度データＹと色差
データＵ、Ｖとのずれが再生画面上で強調され易く、画
像の輪郭の乱れや色のにじみが発生する。

【００１５】更に、弱電界や伝播状態の悪化等によって
画像信号ｉの信号強度が低下すると、抜き出されるバー
スト信号ＣＢの振幅が小さくなる。すると、ゲート電圧
が小さくなるので、インバータ回路に流れる電流が少な
くなり、出力信号の波形はなだらかになる。その結果、
波形整形回路の出力信号は、図９の一点鎖線で示すよう
に、入力されるバースト信号ＣＢから９０度遅れた正弦
波となる。

【００１６】すると、第２のＰＬＬ９は、正弦波の信号
が入力されるので、確実なロック動作を行うことができ
ず、第２のサンプリングクロックＳＣ２を生成すること
ができなくなる。その結果、画像信号処理回路は、各デ
ータを生成することができなくなる。

【００１７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、高い周波数の入力信号
の振幅の変化にかかかわらず、整形した矩形波を出力す
ることができる波形整形回路を提供し、画像情報処理装
置の動作を安定させるようにすることにある。

【００１８】

【課題を解決するための手段】請求項１に記載の発明
は、輝度成分及び色成分と共に同期成分を含む画像信号
から、デジタル信号処理により輝度データ及び色データ
を生成する画像情報処理装置であって、前記画像信号か
ら輝度成分及び色成分を個別に取り出して輝度信号及び
色信号を生成する分離回路と、前記画像信号から前記色
成分の同期を得る色同期信号を取り出す検波回路と、前
記色同期信号を取り込んで波形整形する波形整形回路
と、波形整形された前記色同期信号を基準にして一定周
期の基準クロックを生成する位相ロックループと、前記
色信号を前記基準クロックに従い量子化して色データを
生成するＡ／Ｄ変換回路と、前記色データに対して所定
の処理を施す色データ処理回路と、を備え、前記波形整
形回路は、前記検波回路で取り出される色同期信号の交
流成分を伝えるコンデンサと、一対のＭＯＳトランジス
タが電源接地間に直列に接続されたＣＭＯＳ回路の出力
に、このＣＭＯＳ回路に並列に接続された一対の抵抗の
接続点が接続される増幅回路と、からなることを要旨と
する。

【００１９】また、請求項２に記載の発明は、請求項１
に記載の画像情報処理装置において、前記波形整形回路
は、前記増幅回路を複数段直列に接続したことを要旨と
する。

【００２０】また、請求項３に記載の発明は、請求項２
に記載の画像情報処理装置において、前記複数段の増幅
回路の内、初段の増幅回路の出力を入力に帰還する抵抗
を接続したことを要旨とする。

【００２１】また、請求項４に記載の発明は、画像信号
から取り出された色成分の同期を得る色同期信号を、そ
の色同期信号を基準にして一定周期の基準クロックを生
成する位相ロックループに入力するための波形整形回路
であって、一対のＭＯＳトランジスタが電源接地間に直
列に接続されたＣＭＯＳ型インバータ回路と、該インバ
ータ回路に並列接続され、その接続点が前記インバータ
回路の出力に接続された一対の抵抗とから構成された増
幅回路を備え、該増幅回路の入力端子には、コンデンサ
を介してカップリングされた色同期信号が入力されると
共に該増幅回路の出力信号が抵抗を介してフィードバッ
クされ、前記色同期信号を矩形波に波形整形した信号を
生成して前記位相ロックループに出力するようにしたこ
とを要旨とする。

【００２２】また、請求項５に記載の発明は、画像信号
から取り出された色成分の同期を得る色同期信号を、そ
の色同期信号を基準にして一定周期の基準クロックを生
成する位相ロックループに入力するための波形整形回路
であって、ＣＭＯＳ型インバータ回路と、該インバータ
回路に並列接続された抵抗とから構成された増幅回路を
複数段直列接続し、初段の増幅回路の入力端子には、コ
ンデンサを介してカップリングされた色同期信号が入力
されると共に該増幅回路の出力信号が抵抗を介してフィ
ードバックされ、最終段の増幅回路から前記色同期信号
を矩形波に波形整形した信号を生成して前記位相ロック
ループに出力するようにしたことを要旨とする。

【００２３】従って、請求項１に記載の発明によれば、
分離回路は、画像信号から輝度成分及び色成分を個別に
取り出して輝度信号及び色信号を生成し、検波回路は、
画像信号から色成分の同期を得る色同期信号を取り出
す。その色同期信号は波形整形回路に取り込まれて波形
整形され、その波形整形された色同期信号を基準にして
位相ロックループによって一定周期の基準クロックが生
成される。そして、Ａ／Ｄ変換回路は、色信号を基準ク
ロックに従い量子化して色データを生成、色データ処理
回路は、色データに対して所定の処理を施す。そして、
波形整形回路は、検波回路で取り出される色同期信号の
交流成分を伝えるコンデンサと、一対のＭＯＳトランジ
スタが電源接地間に直列に接続されたＣＭＯＳ回路の出
力に、このＣＭＯＳ回路に並列に接続された一対の抵抗
の接続点が接続される増幅回路と、から構成される。

【００２４】また、請求項２に記載の発明によれば、波
形整形回路は、増幅回路が複数段直列に接続されて構成
される。また、請求項３に記載の発明によれば、複数段
の増幅回路の内、初段の増幅回路の出力には抵抗が接続
されてその増幅回路の入力が帰還される。

【００２５】また、請求項４に記載の発明によれば、増
幅回路は、一対のＭＯＳトランジスタが電源接地間に直
列に接続されたＣＭＯＳ型インバータ回路と、そのイン
バータ回路に並列接続され、その接続点が前記インバー
タ回路の出力に接続された一対の抵抗とから構成され
る。その増幅回路の出力インピーダンスはインバータ回
路と抵抗の並列成分となり、インバータ回路単体に比べ
て低くなる。その増幅回路の入力端子には、コンデンサ
を介してカップリングされた色同期信号が入力されると
共に増幅回路の出力信号が抵抗を介してフィードバック
され、色同期信号が矩形波に波形整形された信号が生成
されて位相ロックループに出力される。

【００２６】また、請求項５に記載の発明によれば、複
数数段直列接続された増幅回路は、ＣＭＯＳ構造のイン
バータ回路と、そのインバータ回路に並列接続された抵
抗とから構成され、増幅回路の出力インピーダンスはイ
ンバータ回路と抵抗の並列成分となり、インバータ回路
単体に比べて低くなる。初段の増幅回路の入力端子に
は、コンデンサを介してカップリングされた色同期信号
が入力されると共に該増幅回路の出力信号が抵抗を介し
てフィードバックされる。そして、最終段の増幅回路か
ら色同期信号が矩形波に波形整形された信号が生成され
て位相ロックループに出力される。

【００２７】

【発明の実施の形態】以下、本発明を具体化した一実施
形態を図１〜図６に従って説明する。尚、本実施の形態
において、図６に示した従来例と同じ構成部材について
は符号を等しくしてその詳細な説明を省略する。

【００２８】図１は、本実施形態のデジタル信号処理を
採用した画像情報処理装置の構成を示すブロック図であ
る。図１においては、図７に示す従来例のバースト検波
回路８と第２のＰＬＬ９との間には、波形整形回路２１
が設けられている。

【００２９】波形整形回路２１は、従来と同様に、バー
スト検波回路８によって画像信号ｉから抜き出されたバ
ースト信号ＣＢを入力する。そして、波形整形回路２１
は、バースト信号ＣＢを波形整形した信号Ｓ１を生成す
る。この波形整形は、次の第２のＰＬＬ９にて確実にロ
ック動作して第２のクロック信号ＳＣ２を生成するため
に必要となる矩形波でそのデューティが５０％の信号Ｓ
１を生成する。即ち、通常入力されるバースト信号ＣＢ
はアナログ信号であって、ほぼ正弦波形となっている。
その正弦波のままでは、第２のＰＬＬ９は、ロック動作
を確実に行うことができない。そのため、波形整形回路
２１にてバースト信号ＣＢを波形整形するとともに増幅
した信号Ｓ１を生成するようにしている。

【００３０】図２に示すように、波形整形回路２１に
は、直列接続された複数段（本実施の形態では３段）の
増幅回路（アンプ）２２が設けられている。初段のアン
プ２２の入力端子は、コンデンサ２３を介してバースと
検波回路８にＡＣカップリングされ、ＤＣ成分を除いた
バースト信号ＣＢが入力される。

【００３１】また、初段のアンプ２２の入力端子は、そ
の出力端子と抵抗２４を介して互いに接続されている。
抵抗２４は、アンプ２２の出力信号をフィードバック
し、中心電圧をアンプ２２の入力しきい値電圧Ｖｔに設
定するために設けられている。中心電圧がしきい値電圧
Ｖｔからズレると、生成される信号Ｓ１のデューティが
５０％からずれてくる。そのため、抵抗２４によってア
ンプ２２の出力信号をフィードバックし、バースト信号
ＣＢと出力信号Ｓ１とからアンプ２２の入力しきい値電
圧Ｖｔを求め、その求めたしきい値電圧Ｖｔに中心電圧
を設定する。

【００３２】そして、波形整形回路２１は、３段のアン
プ２２によって、入力されるバースト信号ＣＢをデュー
ティが５０％の矩形波に波形整形するとともに、その矩
形波の振幅を増幅した信号Ｓ１を生成し出力する。

【００３３】各アンプ２２は、インバータ回路２５と抵
抗２６，２７とから構成されている。図３に示すよう
に、インバータ回路２５は、ＰチャネルＭＯＳトランジ
スタＴｐとＮチャネルＭＯＳトランジスタＴｎとからな
るＣＭＯＳ構造であって、抵抗２６，２７は、そのイン
バータ回路２３の両ＭＯＳトランジスタＴｐ，Ｔｎに並
列に接続されている。即ち、両ＭＯＳトランジスタＴ
ｐ，Ｔｎと抵抗２６，２７は、高電位側電源Ｖccとグラ
ンドＧＮＤとの間に直列に接続されている。そして、両
ＭＯＳトランジスタＴｐ，Ｔｎ間の接続点と抵抗２６，
２７間の接続点とが接続されている。

【００３４】図４に、抵抗２４，２５を含めた両ＭＯＳ
トランジスタＴｐ，Ｔｎ、即ち、アンプ２２の電圧に対
する電流の特性図を示す。図４に示すように、しきい値
電圧Ｖｔ付近における両ＭＯＳトランジスタＴｐ，Ｔｎ
のソース−ドレイン間の抵抗ｒｄｐ，ｒｄｎは、その傾
斜が一般的なインバータ回路の場合に比べて緩やかにな
る。従って、入力電圧の変化分ΔＶｉに対する出力信号
の変化分ΔＶｏの割合は、図６に示すインバータ回路２
５単体の場合に比べて小さくなる。

【００３５】即ち、アンプ２２のゲインは、インバータ
回路２５単体の場合に比べて小さくなる。更に、アンプ
２２の出力インピーダンスは、インバータ回路２５の抵
抗成分と、そのインバータ回路２３に並列接続された抵
抗２６，２７との合成抵抗となり、インバータ回路２５
単体の場合に比べて小さくなる。

【００３６】従って、アンプ２２をしきい値電圧Ｖｔ近
傍で動作させることにより、出力信号の波形は、従来の
積分波形ではなく、出力インピーダンスＲとその負荷容
量Ｃとによる出力波形となる。また、アンプ２２の遅延
時間は、アンプ２２の出力インピーダンスＲと、出力端
子における負荷容量Ｃとの時定数により決定される。そ
のため、出力インピーダンスＲを十分小さくすることに
より、遅延時間を小さくすることができ、入力信号の振
幅に依存しなくなる。

【００３７】その結果、図５（ａ）に示すように、アン
プ２２全体としては、通常のインバータ回路よりなるア
ンプに比べてゲインが小さくなるものの、カットオフ周
波数は使用するバースト信号ＣＢの周波数ｆ0 よりも高
くなる。従って、図５（ｂ）に示すように、バースト信
号ＣＢの周波数ｆ0 における入力信号と出力信号の位相
のずれはなくなる。また、アンプ２２としての出力イン
ピーダンスは、抵抗２６，２７によって決定されるた
め、電源電圧が変動しても抵抗値は変化しないので、遅
延時間は一定となる。

【００３８】そのため、波形整形回路２１は、入力され
るバースト信号ＣＢを、デューティが５０％の矩形波に
波形整形するとともに、十分な振幅にまで増幅した信号
Ｓ１を生成し、出力することができる。

【００３９】そして、第２のＰＬＬ９は、矩形波であっ
てそのデューティが５０％の信号Ｓ１が入力されるの
で、確実なロック動作を行うことができ、基準クロック
となる第２のサンプリングクロックＳＣ２を生成するこ
とができる。その結果、画像信号処理回路は、ずれのな
い各データを生成することができる。

【００４０】ところで、一般的にＣＭＯＳ構造のインバ
ータ回路の出力インピーダンスを下げる方法として、イ
ンバータ回路を構成するＰＭＯＳトランジスタとＮＭＯ
Ｓトランジスタのソース−ドレイン間の抵抗ｒｄｓを小
さくする方法が考えられる。抵抗ｒｄｓを小さくするに
は、トランジスタのチャネル長変調効果を大きくするた
めに、そのトランジスタのチャネル長を狭くする必要が
ある。しかしながら、チャネル長の短いインバータ回路
に定常的に電流が流れると、ホットキャリアによるしき
い値電圧Ｖｔに変動が生じ易い。一方、本実施形態のア
ンプ２２では、抵抗２６，２７をインバータ回路２５を
構成する両ＭＯＳトランジスタＴｐ，Ｔｎと並列に接続
しているため、チャネル長変調効果を用いることなく、
出力インピーダンスを下げることができる。

【００４１】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）波形整形回路２１は、ＣＭＯＳ型インバータ回路
と、該インバータ回路に並列接続された抵抗２６，２７
とから構成された増幅回路２２を備え、その増幅回路２
２の出力インピーダンスはインバータ回路２５と抵抗２
６，２７の並列成分となり、インバータ回路単体に比べ
て低くなる。増幅回路２２は、複数段直列接続され、初
段の増幅回路の入力端子には、コンデンサ２３を介して
カップリングされてバースト信号ＣＢが入力されると共
に、その増幅回路２２の出力信号が抵抗２４を介してフ
ィードバックされる。そして、最終段の増幅回路２２か
ら色同期信号が矩形波であってそのデューティが５０％
に波形整形された信号Ｓ１が生成され、第２のＰＬＬ９
に出力される。

【００４２】その結果、第２のＰＬＬ９は、矩形波であ
ってそのデューティが５０％の信号Ｓ１が入力されるの
で、確実なロック動作を行うことができ、基準クロック
となる第２のサンプリングクロックＳＣ２を生成するこ
とができる。その結果、画像信号処理回路は、ずれのな
い各データを生成することができる。

【００４３】尚、本発明は上記実施形態の他、以下のよ
うに実施してもよい。 （１）上記実施形態では、波形整形回路２１に直列接続
した３つのアンプ２２〜２４を設けたが、必要とするゲ
イン、即ち、波形整形した信号Ｓ１の振幅に応じて、１
つ、２つ、又は、４つ以上のアンプを用いて波形整形回
路２１を構成してもよい。

【００４４】（２）本実施形態の波形整形回路２１を、
バースト検波回路８と第２のＰＬＬ９との間に設けた
が、他に波形整形の必要のある部分、例えば、同期検波
回路６と第１のＰＬＬ７との間、等に用いて実施しても
よい。

【００４５】

【発明の効果】以上詳述したように本発明によれば、高
い周波数の入力信号の振幅の変化にかかかわらず、整形
した矩形波を出力することが可能な波形整形回路を提供
し、画像情報処理装置の動作を安定させるようにするこ
とができる。

【図面の簡単な説明】

【図１】 本発明の一実施の形態の画像情報処理装置の
ブロック図。

【図２】 波形整形回路の回路図。

【図３】 波形整形回路に用いられるアンプの回路図。

【図４】 波形整形回路に含まれるアンプの特性図。

【図５】 (a) はアンプのゲイン特性図、(b) はアンプ
の位相特性図。

【図６】 インバータ回路単体の特性図。

【図７】 従来の画像情報処理装置のブロック図。

【図８】 画像信号及び各同期信号の波形図。

【図９】 入力信号に対する出力信号を示す波形図。

【符号の説明】

１ 分離回路 ５ Ａ／Ｄ変換回路 ８ バースト検波回路 ９ 位相ロックループ（第２のＰＬＬ） １０ 色データ処理回路としての画像データ処理回路 ２１ 波形整形回路 ２２ 増幅回路（アンプ） ２３ コンデンサ ２４ 抵抗 ２５ ＣＭＯＳ型インバータ回路 ２６，２７ 抵抗 ＣＢ バースト信号 Ｓ１ 信号 ＳＣ２ 第２のサンプリングクロック信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 輝度成分及び色成分と共に同期成分を含
   む画像信号から、デジタル信号処理により輝度データ及
   び色データを生成する画像情報処理装置であって、 前記画像信号から輝度成分及び色成分を個別に取り出し
   て輝度信号及び色信号を生成する分離回路と、 前記画像信号から前記色成分の同期を得る色同期信号を
   取り出す検波回路と、 前記色同期信号を取り込んで波形整形する波形整形回路
   と、 波形整形された前記色同期信号を基準にして一定周期の
   基準クロックを生成する位相ロックループと、 前記色信号を前記基準クロックに従い量子化して色デー
   タを生成するＡ／Ｄ変換回路と、 前記色データに対して所定の処理を施す色データ処理回
   路と、を備え、 前記波形整形回路は、前記検波回路で取り出される色同
   期信号の交流成分を伝えるコンデンサと、一対のＭＯＳ
   トランジスタが電源接地間に直列に接続されたＣＭＯＳ
   回路の出力に、このＣＭＯＳ回路に並列に接続された一
   対の抵抗の接続点が接続される増幅回路と、からなる画
   像情報処理装置。
2. 【請求項２】 請求項１に記載の画像情報処理装置にお
   いて、 前記波形整形回路は、前記増幅回路を複数段直列に接続
   した画像情報処理装置。
3. 【請求項３】 請求項２に記載の画像情報処理装置にお
   いて、 前記複数段の増幅回路の内、初段の増幅回路の出力を入
   力に帰還する抵抗を接続した画像情報処理装置。
4. 【請求項４】 画像信号から取り出された色成分の同期
   を得る色同期信号を、その色同期信号を基準にして一定
   周期の基準クロックを生成する位相ロックループに入力
   するための波形整形回路であって、 一対のＭＯＳトランジスタが電源接地間に直列に接続さ
   れたＣＭＯＳ型インバータ回路と、 該インバータ回路に並列接続され、その接続点が前記イ
   ンバータ回路の出力に接続された一対の抵抗とから構成
   された増幅回路を備え、 該増幅回路の入力端子には、コンデンサを介してカップ
   リングされた色同期信号が入力されると共に該増幅回路
   の出力信号が抵抗を介してフィードバックされ、前記色
   同期信号を矩形波に波形整形した信号を生成して前記位
   相ロックループに出力するようにした波形整形回路。
5. 【請求項５】 画像信号から取り出された色成分の同期
   を得る色同期信号を、その色同期信号を基準にして一定
   周期の基準クロックを生成する位相ロックループに入力
   するための波形整形回路であって、 ＣＭＯＳ型インバータ回路と、該インバータ回路に並列
   接続された抵抗とから構成された増幅回路を複数段直列
   接続し、初段の増幅回路の入力端子には、コンデンサを
   介してカップリングされた色同期信号が入力されると共
   に該増幅回路の出力信号が抵抗を介してフィードバック
   され、最終段の増幅回路から前記色同期信号を矩形波に
   波形整形した信号を生成して前記位相ロックループに出
   力するようにした波形整形回路。