JPH1079653A

JPH1079653A - 半導体装置

Info

Publication number: JPH1079653A
Application number: JP8235611A
Authority: JP
Inventors: Akira Morita; 晶森田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-09-05
Filing date: 1996-09-05
Publication date: 1998-03-24
Anticipated expiration: 2016-09-05
Also published as: JP3692648B2

Abstract

(57)【要約】【課題】構造上大きな占有面積を必要とする高耐圧トラ
ンジスタを多用することなく、少なくとも３種類以上の
入出力に関る電圧範囲を有する半導体装置及び前記半導
体装置を用いた表示装置を実現することを目的とする。【解決手段】定電圧回路と、電圧変換手段と演算回路と
出力制御手段を備える。Ｐ＋とＮ＋のサイドウオールに
よる容量を、ＳＵＢ−ＳＵＢと配線下に配置する。くり
返し回路とくり返し回路の間に定電圧発生回路を配置す
る。信号を保持する機能を備え、内部電圧を外部から与
える機能を備える。入力信号用のコンパレータと信号切
換器を備える。電流電圧発生回路を電流制御回路と電流
演算回路と電圧発生回路に機能分離し配置する。信号入
出力パッドとパッドの間に入力保護回路、電圧比較器、
電圧変換器を配置する。パッドを保護ダイオードと保護
ダイオードの間に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置とくに
表示体を駆動する半導体装置に関する。

【０００２】

【従来の技術】従来の表示装置用の半導体装置は、表示
素子を駆動するために５Ｖ以上の電圧範囲を必要とし、
また、電圧範囲として１系統または２系統を必要として
いた。電圧範囲が１系統のものでは、外部側の論理回路
部分の電圧範囲と、内部側の論理回路部分の電圧範囲と
が等しく、そのため一般的に制御系及び表示素子駆動系
は５Ｖまたは１２Ｖで代表される同一の電圧範囲を用い
るようになっている。一方、電圧範囲が２系統である場
合には、制御系の電圧範囲が５Ｖで代表され、表示駆動
系の電圧範囲は、より大きな電圧範囲を用いて表示素子
の駆動をおこなうようにしている。

【０００３】電源電圧が１系統である場合は、半導体装
置全体が標準耐圧トランジスタまたは高耐圧トランジス
タで構成され、図１に示すように信号入力端子１と増幅
器２と内部演算器３と増幅器４と出力端子５を用い、信
号入力端子１から信号を入力し、増幅器２を用いて内部
演算器３の駆動を行い、内部演算器３からの演算結果を
増幅器４を用いて出力端子５に出力するような回路構成
を用いる。

【０００４】一方、電源電圧が２系統である場合は、半
導体装置内部の電圧範囲が５Ｖである部分は、標準耐圧
トランジスタで構成され、高い電圧範囲を要する部分は
高耐圧トランジスタで構成され、図２に示すように信号
入力端子６と増幅器７と内部演算回路８と電圧変換器９
と増幅器１０と出力端子１１を用い、前記信号入力端子
６から信号を入力し、前記増幅器７を用いて前記内部演
算器８の駆動を行い、前記内部演算器８からの演算結果
が、電圧変換器９によって高い電圧範囲に変換され増幅
器１０により出力端子１１に出力されるような回路構成
を用いる。

【０００５】

【発明が解決しようとする課題】このため、表示駆動系
の電圧範囲が数十Ｖ必要でかつ任意の外部論理電圧範囲
を必要とする表示装置を駆動する駆動用半導体装置にお
いては、半導体装置全体を高耐圧トランジスタにより構
成する方法がとられていたため、構造上大きな占有面積
を必要とする高耐圧トランジスタを多用することとな
り、半導体装置の面積の増大と電力消費が増大するとい
う結果となっていた。

【０００６】また、電源電圧の電圧を平滑化するために
容量（キャパシタ）を用いる場合には、その手段とし
て、該容量をシリコンゲート下へイオンの打ち込みによ
り形成する方法、または、平行平板容量による容量を形
成する方法等がある。しかしながらこれらの方法は、大
きなチップ面積を必要とし、しかも、容量用の専用領域
を確保する必要があり、半導体装置内部に十分な容量を
形成することができない場合には、半導体装置の外部に
容量を付加接続しなければならない場合が多く、また、
内部素子の保護用に大きなダイオードが必要な場合に
は、そのぶんだけ容量を形成できないこととなり、結果
的に十分な大きさの容量を形成する事ができなかった。

【０００７】また、半導体装置の静止時における電源電
流である、いわゆる静的電流の試験をするさいに、該半
導体装置内に形成された基準電圧発生器、電流増幅器等
の定常的に電流を流す回路に電流が流れないように該半
導体装置の内部状態を設定できるようにしておく必要が
あるが、基準電圧発生器や電流増幅器を流れる電流を止
めると、前記電流増幅器の出力が不安定になるため、半
導体装置内の他の回路の状態を任意の状態に設定して静
的電流を測定するということが困難であった。

【０００８】たとえば、静的電流試験時に、電圧比較
器、電流増幅器を流れる電流を止めることは、前記電圧
比較器の出力が、回路構成によって決定されてしまうた
め、半導体装置内の他の回路の状態の設定が制約され、
任意の状態で静的電流試験を行うことができなかった。
また、静的電流試験用端子が設けられている半導体装置
であっても、従来の静的電流試験用端子は、他の入力端
子と同一の電圧範囲の電圧を入力するものであったた
め、比較器が停止している状態での静的電流試験ができ
なかった。

【０００９】また、従来の表示駆動用の半導体装置にお
いては、１ライン分のデータ側（または走査側）の駆動
回路が、表示体の横方向の画素の数に相当する数だけ繰
り返して配置されることが多いが、従来は該繰り返され
る繰り返し回路以外の部分に定電圧発生回路をの配置を
行っていたため、半導体装置の面積を増加させる結果に
なっていた。

【００１０】また、電圧比較器は、基準信号を負入力端
子に、入力信号を正入力端子に接続するか、または、基
準信号を正入力端子に、入力信号を負入力端子に接続す
るかの２者択一的な構成となっており、かつこの選択は
固定されているため、入力信号のデューティによって接
続端子を変更したり、論理の反転等をする事ができなか
った。

【００１１】また、従来は、定電圧発生回路が１つでよ
かったため、複数の定電圧発生回路が必要になった場
合、大きなチップ面積と大きな消費電流を必要としてい
た。

【００１２】また、従来は、外部入力端子と外部入力端
子との間の領域に電圧比較器や電圧変換器を形成するこ
とがなかったため、半導体回路装置を小さくできなかっ
た。

【００１３】また、ダイオードを用いた静電気保護手段
を有する半導体装置において、ダイオードとダイオード
の間にバンプまたはパッド開口部を形成することがなか
ったため、ＴＣＰやＣＯＧ等の実装をした場合に局部的
に大きな応力のかかることがあり、半導体装置の歩留ま
りや信頼性を低下させていた。

【００１４】

【課題を解決するための手段】本発明は上記課題を解決
するためのものである。

【００１５】請求項１の半導体装置は、第１の電圧範囲
の電圧が供給される電源端子と、該第１の電圧範囲内の
電圧範囲である第２の電圧範囲を有する外部信号を入力
する外部信号入力端子と、前記第１の電圧範囲の電圧を
入力して第３の電圧範囲の電圧を出力する定電圧回路
と、前記第２の電圧範囲を有する信号を前記第３の電圧
範囲の信号に変換する第１の電圧変換手段とを具備して
なることを特徴とする。

【００１６】請求項２の半導体装置は、請求項１記載の
半導体装置において、前記第３の電圧範囲の信号を前記
第１の電圧範囲の信号に変換する第２の電圧変換手段を
具備することを特徴とする。

【００１７】請求項３の半導体装置は、請求項１記載の
半導体装置において、前記第１の電圧変換手段は、電圧
比較器と電圧変換器と比較電圧発生器とを有し、前記外
部信号入力端子には、前記第２の電圧範囲の信号を入力
し、該入力された信号が前記電圧比較器の一方の入力端
子に入力され、前記比較電圧発生器の出力は、前記電圧
比較器の他方の入力端子に入力され、前記電圧比較器の
出力から前記第１の電圧範囲の信号が出力され、該電圧
比較器の出力は、前記電圧変換器に入力され、該電圧変
換器は、前記第３の電圧範囲の信号を出力することによ
り、前記第２の電圧範囲の信号を前記第３の電圧範囲の
信号に変換することを特徴とする。

【００１８】請求項４の半導体装置は、請求項１記載の
半導体装置において、前記定電圧回路は、基準電圧発生
器と電流増幅器と電圧平滑化手段とを有し、該基準電圧
発生器から出力される電圧は、前記電流増幅器によりイ
ンピーダンス変換され、前記電圧平滑化手段により、平
滑化されてなることを特徴とする。

【００１９】請求項５の半導体装置は、請求項４記載の
半導体装置において、前記電圧平滑化手段は、容量とダ
イオードとからなり、該容量と該ダイオードは半導体装
置内の相異なる導電型を有する基板間に形成するサイド
ウオールによるジャンクション容量とジャンクションダ
イオードとにより形成されてなることを特徴とする。

【００２０】請求項６の半導体装置は、請求項５記載の
半導体装置において、前記基板間に形成されるＰＮジャ
ンクションのサイドウオールによるジャンクション容量
とダイオードの形状が、ひだ状になっていることを特徴
とする。

【００２１】請求項７の半導体装置は、請求項５記載の
半導体装置において、前記ダイオードをなす不純物層が
複数配置され、該不純物層の幅の最小寸法が２つの不純
物層の最小距離よりも大きく、該最小寸法または該最小
寸法に近い大きさの不純物層を、離間して配置してなる
ことを特徴とする。

【００２２】請求項８の半導体装置は、請求項５記載の
半導体装置において、前記ダイオードの不純物層が複数
配置され、該不純物層の幅の最小寸法が２つの不純物層
の最小距離よりも小さく、連続して隣接配置してなるこ
とを特徴とする。

【００２３】請求項９の半導体装置は、請求項１記載の
半導体装置において、前記定電圧回路は、試験信号入力
端子と、基準電圧発生器と、電流増幅器と、外部入力端
子とを有し、前記基準電圧発生器は、前記電流増幅器の
電流制御端子と電圧制御端子に接続され、前記電流増幅
器の出力は、内部回路と前記外部入力端子に接続されて
なり、該内部回路の静的電流を測定するときには、前記
試験信号入力端子からの信号に基づいて、前記基準電圧
発生器と電流増幅器の電流を遮断することにより、前記
外部入力端子から該内部回路へ電源が供給されてなるこ
とを特徴とする。

【００２４】請求項１０の半導体装置は、請求項１記載
の半導体装置において、少なくとも２つ以上の繰り返し
回路と、１つ以上の定電圧発生回路を有し、繰り返し回
路と繰り返し回路との間の領域に該定電圧発生回路を配
置することを特徴とする。

【００２５】請求項１１の半導体装置は、請求項１記載
の半導体装置において、前記第１の電圧変換手段は、基
準電圧発生器と外部信号入力端子と電圧比較器と信号増
幅器と電圧変換器と信号切換器を有し、前記基準電圧発
生器は、前記電圧比較器の一方の入力端子に接続され、
前記外部信号入力端子は前記電圧比較器の他方の入力端
子に接続され、前記電圧比較器の出力は、前記信号増幅
器と前記信号切換器の一方端に接続され、前記信号増幅
器の出力は、前記信号切換器の他方端と前記電圧変換器
に接続され、静的電流試験を行うときには、前記電圧比
較器の出力をハイインピーダンス状態にし、前記信号切
換器の両端を導通状態とすることにより、前記信号増幅
器と前記切換器とが信号を保持する保持手段として動作
することを特徴とする。

【００２６】請求項１２の半導体装置は、外部入力端子
と信号増幅器と入力制御回路を有し、前記外部入力端子
は、信号増幅器の入力に接続され、信号増幅器の出力
が、漏れ電流等の有無を調べる静的電流試験用の信号と
なる半導体装置において、静的電流試験用の外部信号入
力端子に印加される電圧範囲が、最も大きな電圧範囲で
あり、その他の信号の外部入力端子が前記静的電流試験
用の外部入力信号端子に印加される電圧範囲よりも小さ
いことを特徴とする。

【００２７】請求項１３の半導体装置は、請求項１記載
の半導体装置において、前記第２の電圧変換手段は、正
入力端子と負入力端子を有し該正入力端子と該負入力端
子の電位関係によりその消費電流に差異が生じる電圧比
較器と、基準電圧発生器と、接続切換器とを有し、前記
入力信号のデューティにより、前記電圧比較器の消費電
流が小さくなるように、前記入力信号と、基準信号の接
続を変えることを特徴とする。

【００２８】請求項１４の半導体装置は、電流制御出力
端子を有する１個の電流制御回路と電流制御入力端子と
電流出力端子を有する１個以上の電流演算回路と基準電
流入力端子と電流制御出力端子と電圧制御出力端子を有
する１個以上の電圧発生回路を有し、前記電流制御回路
は、前記電流増幅回路の電流入力端子に接続され、前記
電流演算回路の出力端子からは、前記電流制御回路のｎ
倍の電流を流すための電圧が出力端子から出力されさ
れ、前記電流制御回路の出力端子は、前記電圧発生回路
の基準電流入力端子に接続され、前記電圧発生回路の電
流制御端子から、半導体装置内の電流制御電圧と電圧制
御端子からは、半導体装置内部の論理電圧範囲を出力す
る機能を有し、前記電流制御回路と、前記電流演算回路
と、前記電圧発生回路とを電源と信号配線以外は、分離
し、配置することを特徴とする。

【００２９】請求項１５の半導体装置は、請求項１記載
の半導体装置において、外部入力端子と電圧比較器と電
圧変換器とを有し、半導体装置の外周または、内部の該
外部入力端子の並びの該外部入力端子と外部入力端子と
の間の領域に、該電圧比較器と該電圧変換器を配置する
ことを特徴とする。

【００３０】請求項１６の半導体装置は、請求項１記載
の半導体装置において、信号入力用パッドと異なる電位
である２本以上の配線と、前記配線によって電源が供給
される内部回路とを有し、半導体装置上の該信号入力用
パッドの並びの両脇を前記配線が通り、前記信号入力用
パッドと前記配線の電位によって駆動される該内部回路
が前記信号入力用パッドと前記配線に囲まれた領域に配
置されることを特徴とする。

【００３１】請求項１７の半導体装置は、請求項１記載
の半導体装置において、外部信号入力部に第２導電型の
不純物層が半導体装置の第２の電源に接続されているダ
イオードと、第１導電型の不純物層が半導体装置の第１
の電源に接続されているダイオードとを有し、かつ前記
第２の導電型の不純物層が半導体装置の第２の電源に接
続されているダイオードと、前記第１導電型の不純物層
が半導体装置の第１の電源に接続されているダイオード
との間にパッド開口部またはバンプを配置してなること
を特徴とする。

【００３２】

【発明の実施の形態】図３は、本発明の電圧範囲を示す
図であり、図４は、本発明の大まかなブロック図であ
る。

【００３３】図３に示すように、第１の電圧範囲１４は
ＶＰＬＵＳ１２とＶＭＩＮＵＳ１３間の電位差であり、
ＶＰＬＵＳ＞ＶＭＩＮＵＳである。第２の電圧範囲１７
は、ＶＯＨ１５とＶＯＬ１６間の電位差、すなわち、外
部装置側の電圧範囲にインターフェースする電圧範囲で
あり、ＶＯＨ＞ＶＯＬであり、前記第１の電圧範囲１４
内で任意の電位を取りうる。第３の電圧範囲２０は、Ｖ
ＩＨ１８とＶＩＬ１９の電位差、すなわち内部回路のと
る電圧範囲であり、ＶＩＨ＞ＶＩＬであり、前記第１の
電圧範囲１４内で任意の値を取りうる。

【００３４】通常、前記第１の電圧範囲１４は、１５〜
５０Ｖであり、前記第２の電圧範囲１７は１〜５Ｖであ
り、前記ＶＯＬ１６は、１〜４５Ｖであり、ＶＭＩＮＵ
Ｓ＝ＶＩＬかまたは、ＶＰＬＵＳ＝ＶＯＬで前記第３の
電圧範囲２０が３〜５Ｖ前後で使用するが、半導体装置
の耐圧が５０Ｖを越える場合はこの限りではなく、ま
た、半導体装置のウエル電位が前記ＶＯＬ１６または、
前記ＶＯＨ１５で与えられる場合は、この限りではな
く、ＶＯＬ＝ＶＩＬまたはＶＯＨ＝ＶＩＨの電位を取り
うる。

【００３５】図４は本発明の半導体装置の１実施例とし
てのブロック図である。図４に示すように、半導体装置
２１中に外部から信号を与えるための入力端子２２があ
り、前記入力端子２２は、定電圧回路２３と電圧変換手
段２７と電圧変換手段３０に接続され、入力端子２５
は、前記電圧変換手段２７に接続され、入力端子２６は
前記電圧変換手段２７に接続され、前記定電圧回路２３
は前記電圧変換手段２７と演算回路２８と出力制御手段
２９と定電圧出力端子２４に接続され、前記電圧変換手
段２７は前記演算回路２８に接続され、前記演算回路２
８は前記出力制御手段２９に接続され、前記出力制御手
段２９は前記電圧変換手段３０に接続され、前記電圧変
換手段３０は入出力端子３１に接続されている。

【００３６】前記第１の電圧範囲の電圧が前記入力端子
２２に与えられ、前記入力端子２２から供給された電力
は、前記定電圧回路２３と前記電圧変換手段２７と前記
電圧変換手段３０に供給される。

【００３７】前記第２の電圧範囲の電圧は、前記入力端
子２５に与えられ、前記入力端子２５から供給された電
力は、前記電圧変換手段２７に供給される。

【００３８】前記定電圧回路２３によって作られた前記
第３の電圧範囲の電圧は前記電圧変換手段２７と前記演
算回路２８と前記出力制御手段２９とに供給され、定電
圧出力端子２４から出力される。

【００３９】前記入力端子２６から入力された前記第２
の電圧範囲の信号は、前記電圧変換手段２７により、前
記定電圧回路２３によって作られた前記第３の電圧範囲
の信号に変換され、前記演算回路２８によって演算され
た後、前記出力制御手段２９により出力の制御がされ前
記電圧変換手段３０により、前記第１の電圧範囲に変換
された後出力端子３１から出力される。

【００４０】図５は、図４の電圧変換手段２７の１実施
例である。図５に示すように入力端子３２は、図４の入
力端子２６に相当し、電圧比較器３３の＋入力端子に接
続される。比較電圧発生器３５は電圧比較器３３の−入
力端子に接続され、前記電圧比較器３３の出力は電圧変
換器３４の入力に接続され、前記電圧変換器３４の出力
は出力端子３６に接続されている。端子３６は図４の電
圧変換手段２７の出力端子に相当し、図４の演算回路２
８に入力される。電圧比較器３３には図４の入力端子２
２から第１の電圧範囲の電圧が供給され、電圧変換器３
４には第３の電圧範囲の電圧が供給される。

【００４１】第２の電圧範囲の信号が入力される入力端
子３２と比較電圧発生器３５が電圧比較器３３の入力に
なり、電圧比較器３３では２つの入力の比較及び増幅が
行われ、第１の電圧範囲の信号が出力される。この出力
が電圧変換器３４に入力され、電圧変換器３４からは出
力端子３６へ第３の電圧範囲の信号が出力される。電圧
比較器３３の＋／−入力は入力端子３２と比較電圧発生
器３５の接続が逆になっても良い。また、比較電圧発生
器３５の出力を使用する代わりに、図４の入力端子２５
を介して外部から比較電圧発生器の出力電圧に相当する
電圧範囲の電圧を与えてもよい。いずれにしても、この
電圧変換手段２７により、外部電圧と半導体装置の内部
電圧とを分離できる。

【００４２】図６は、本発明の図４の定電圧回路２３
（以下、定電圧発生装置ともいう。）を示す１実施例で
ある。図６に示すように定電圧発生装置４０は基準電圧
発生器３７と電流増幅器３８と電圧平滑化手段３９と出
力端子４１とを有し、基準電圧発生器３７の出力は、電
流増幅器３８の入力に接続され、電流増幅器３８の出力
は、電圧平滑化手段３９に接続され、前記電圧平滑化手
段３９は出力端子４１に接続されている。

【００４３】前記基準電圧発生器３７からは、３．０〜
６．０（Ｖ）の電圧が出力され、入力インピーダンスの
高い前記電流増幅器３８の入力につながり、前記電流増
幅器３８により、電流増幅され前記電圧平滑化手段３９
で電圧が平滑化された後、前記出力端子４１に出力され
る。前記基準電圧発生器３７からの出力は、半導体素子
のしきい値電圧をＶｔｈとすると、Ｖｔｈ×２（Ｖ）位
で良い。また、電圧平滑化手段として、素子破壊電圧よ
り逆方向耐圧の低いダイオードを用いることで、電源投
入時や静電気等の電気的衝撃が有る場合に素子を保護す
ることができる。また、電流増幅器３８は、反転増幅器
でも良い。

【００４４】電圧平滑化手段３９の１例として容量素子
を用いる場合には、容量の構成は、Ｐ＋とＮ＋による容
量や、ウェルとＰ＋又はＮ＋による容量や、ＭＯＳＦＥ
Ｔのゲ−ト容量による容量や、ウェルに直接金属を接触
させて作るショットキバリアによる容量が考えられる。

【００４５】図７は、本発明の図６の電圧平滑化手段３
９を示す第１の実施例であり、半導体装置の一部であっ
て、不純物層の配置を表す平面図である。図７に示すよ
うにＰウェル４２とＮウェル４３とＮ＋４４とＰ＋４５
とを形成し、Ｎ＋４４とＰウェル４２またはＰ＋４５か
ら容量及びダイオードを形成する。このとき、Ｎ＋４４
の濃度、Ｎ＋４４とＰ＋４５との距離等を変えること
で、Ｎ＋４４とＰウェル４２またはＮ＋４４とＰ＋４５
で形成されるダイオードのしきい値を変化させることが
できる。なお、Ｎウェル４３は無くても良い。また、導
電型それぞれ入れ替えても同様に実施できる。

【００４６】図８は、本発明の図６の電圧平滑化手段３
９を示す第２の実施例である。図８に示すようにＰウェ
ル４６とＮウェル４７とＮ＋４８とＰ＋４９とを有し、
Ｎ＋４８とＰウェル４６またはＰ＋４９からジャンクシ
ョン容量及びジャンクションダイオードを形成する。こ
のとき、Ｎ＋４８のサイドウオールにより形成される容
量は、Ｎ＋４８とＰウェル４６またはＰ＋４９との境界
面に形成されるため、Ｎ＋４８をひだ状にすることによ
り、容量を大きくできる。

【００４７】図９と図１０は、本発明の図６の電圧平滑
化手段３９を示す第３及び第４のレイアウトの実施例で
ある。図９に示すようにＮ＋とＮ＋の最小寸法Ｌ０が、
Ｎ＋とＮ＋との最小距離よりも小さいときは、図９のＮ
＋５０、コンタクトホール５１、配線５２のごとくＮ＋
を連続して隣接して配置する。

【００４８】しかし、図１０のように、Ｎ＋とＮ＋の最
小寸法Ｌ０が最小距離Ｌ１よりも大きいときは、Ｎ＋５
３、コンタクトホール５４、配線５５のごとく、Ｎ＋を
単独に分離して配置することで、Ｎ＋５０及びＮ＋５３
のサイドウオールにより形成される容量及びジャンクシ
ョンダイオードを大きくできる。なお、導電型をそれぞ
れ入れ替えても同様な実施ができる。

【００４９】説明を図６の低電圧回路４０（図４の定電
圧回路２３に相当）に戻し、図１１に定電圧回路の第２
の実施例を示す。

【００５０】図１１に示すように、本実施例は、基準電
圧発生器５６と電流増幅器５７と試験信号入力端子６０
と外部入力端子５９からなり、電流増幅器５７は内部演
算回路５８に電力を供給する。基準電圧発生器５６は図
６の３７に相当し、電流増幅器５７は図６の３８に相当
する。内部演算回路５８は、図４の演算回路２８に相当
するが、図６には図示されていない。また、図６の電圧
平滑化手段３９は図１１には図示を省略した。

【００５１】前記基準電圧発生器５６には、試験信号入
力端子６０が接続され、電流制御信号６１と、電圧制御
信号６２を電流増幅器５７に供給する。試験信号入力端
子６０が試験状態でないときは、電流増幅器５７の出力
は、３．０Ｖから６．０Ｖを出力し、試験信号入力６０
が試験状態の時は電流増幅器５７の出力は、ハイインピ
ーダンスとなる。また、試験状態の時は、基準電圧発生
器５６及び電流増幅器５７には、漏れ電流以外の電流は
流れない状態となる。そして、試験状態のときには、電
流増幅器５７の出力はハイインピーダンスとなるため、
外部入力端子５９に電流増幅器５７から出力される電圧
と同等な電圧を与えることで、前記内部演算回路５８の
動作状態を保持しながら、静的電流試験をする事が可能
となり、基準電圧発生器５６と電流増幅器５７とを内部
演算回路５８から分離して内部演算回路５８ので消費さ
れる電流だけを測定、試験ができる。

【００５２】図１２は、本発明の図１１の電流増幅器５
７の第１の実施例であり、Ｐチャネル側を駆動側とした
電流増幅器を示す。

【００５３】Ｐチャネルトランジスタ６４と６５は、カ
レントミラー回路であり、Ｐチャネルトランジスタ６４
と６５に同じ電流を流すための回路である。Ｎチャネル
トランジスタ７１は、一定の電流を発生させるためのト
ランジスタである。Ｐチャネルトランジスタ６７とＮチ
ャネルトランジスタ７３により、出力回路を形成してお
り、Ｎチャネルトランジスタ７０と７２は、差動対とな
っており、Ｎチャネルトランジスタ７０のゲートをＯＵ
Ｔ８０に接続することで、Ｐチャネルトランジスタ６
４，６５，６７及びＮチャネルトランジスタ７０，７
１，７２，７３により、ボルテージフォロワの演算増幅
器が形成される。

【００５４】Ｐチャネルトランジスタ６６は、ドレイン
をＰチャネルトランジスタ６７のゲートに接続し、ソー
スをＶＤＤに接続し、ゲートをＸＴＥＳＴ７５に接続す
る。Ｐチャネルトランジスタ６３は、ドレインをＰチャ
ネルトランジスタ６４のゲートに接続し、ソースをＶＤ
Ｄに接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチ
ャネルトランジスタ６８は、ドレインをＮチャネルトラ
ンジスタ７１のゲートに接続し、ソースをＲＥＦ７６に
接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチャネ
ルトランジスタ６９は、ドレインをＮチャネルトランジ
スタ７１のゲートにドレインを接続し、ソースをＶＳＳ
７８に接続し、ゲートをＴＥＳＴ７５に接続する。これ
により、ＸＴＥＳＴ７５が、ＶＳＳ７８と同電位かつＴ
ＥＳＴ７７がＶＤＤ７４と同電位であるような静的電流
試験時には、Ｐチャネルトランジスタ６７とＮチャネル
トランジスタ７３をハイインピーダンス状態にできるた
め、ＯＵＴ８０にＶＤＤ７４とＶＳＳ７８間の任意の電
圧を与えることが出来るようになり、かつ、ＯＵＴ８０
以外のすべてのノードの電位を固定できる。

【００５５】従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を
図１１の電流制御信号６１に相当する信号として使用す
れば図１１の内部演算回路５８の静的消費電流を測定、
試験できる。なお、ＲＥＦ７６には基準電圧を印加す
る。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関
係を有する信号でよい。

【００５６】また、当該電流増幅器は、図１３のよう
に、Ｎチャネル側を駆動側とした電流増幅器であっても
よい。。

【００５７】図１３において、Ｎチャネルトランジスタ
８８と８９は、カレントミラー回路であり、前記Ｎチャ
ネルトランジスタ８８と８９に同じ電流を流すための回
路である。Ｐチャネルトランジスタ８２は、一定の電流
を発生させるためのトランジスタである。Ｐチャネルト
ランジスタ８３とＮチャネルトランジスタ９１により、
出力回路を形成しており、Ｎｃｈトランジスタ８８と８
９は、差動対となっており、Ｐチャネルトランジスタ８
５のゲートをＯＵＴ９８に接続することで、Ｎチャネル
トランジスタ８８，８９，９１及びＰチャネルトランジ
スタ８２，８３，８５，８６により、ボルテージフォロ
ワの演算増幅器が形成される。

【００５８】Ｎチャネルトランジスタ９０は、ドレイン
をＮチャネルトランジスタ９１のゲートに接続し、ソー
スをＶＳＳに接続し、ゲートをＴＥＳＴ９５に接続す
る。Ｎチャネルトランジスタ８７は、ドレインをＮチャ
ネルトランジスタ８８のゲートに接続し、ソースをＶＳ
Ｓに接続し、ゲートをＴＥＳＴ９５に接続する。前記Ｐ
チャネルトランジスタ８４は、ドレインをＰチャネルト
ランジスタ８２のゲートに接続し、ソースをＲＥＦに接
続し、ゲートをＴＥＳＴ９５に接続する。Ｐチャネルト
ランジスタ８１は、ドレインをＰチャネルトランジスタ
８２のゲートに接続し、ソースをＶＤＤ９２に接続し、
ゲートをＸＴＥＳＴ９３に接続する。これにより、ＸＴ
ＥＳＴ９３が、ＶＳＳ９６と同電位かつＴＥＳＴ９５が
ＶＤＤ９２と同電位であるような静的電流試験時には、
Ｐチャネルトランジスタ８３とＮチャネルトランジスタ
９１をハイインピーダンス状態にできるため、ＯＵＴ９
８にＶＤＤ９２とＶＳＳ９６間の任意の電圧を与えるこ
とが出来るようになり、かつ、ＯＵＴ９８以外のすべて
のノードの電位を固定できる。

【００５９】従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を
図１１の電流制御信号６１に相当する信号として使用す
れば図１１の内部演算回路５８の静的消費電流を測定、
試験できる。なお、ＲＥＦ７６には基準電圧を印加す
る。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関
係を有する信号でよい。

【００６０】図１４は、本発明の図４の定電圧回路２３
に相当する定電圧発生回路１００の配置の１実施例であ
る。この実施例では、繰り返し回路４つ毎に定電圧発生
回路１００を配置する例であり、４つのくり返し回路９
９と４つのくり返し回路１０１との間の領域に定電圧発
生回路１００が配置されている。定電圧発生回路１００
の電源の能力に問題がない場合や、くり返し回路で用い
られる電源に問題がない場合は、定電圧発生回路は１個
で十分である。

【００６１】図１５は、定電圧発生回路の配置にかかる
第２の実施例であり、図１４における定電圧発生回路の
電源能力が足りない場合の例である。くり返し回路１０
２とくり返し回路１０４との間に定電圧発生回路１０３
を配置し、前記くり返し回路１０４とくり返し回路１０
６との間に定電圧発生回路１０５を配置する。つまり、
繰り返し回路２個毎に定電圧発生回路を配置している。
なお、定電圧発生回路１０３及び定電圧発生回路１０５
は、同等な定電圧発生回路でなくともよい。また、くり
返し回路１０２とくり返し回路１０４とくり返し回路１
０６は、それぞれ異なる回路のくり返しでもよい。

【００６２】図１６は、本発明の図４の電圧変換手段２
７の第２の実施例であり、図５の第１実施例の変形例で
ある。本実施例では信号を保持する機能を有する点が第
１の実施例とは異なる。

【００６３】静的電流試験端子１０７を電圧比較器１１
０と信号切換器１１１に接続し、外部信号入力端子１０
８（図４の入力端子２６に相当）は、電圧比較器１１０
に接続され、基準電圧発生器１０９は、前記電圧比較器
１１０に接続され、前記電圧比較器１１０の出力は、前
記信号切換器１１１の一方端と信号増幅器１１２の入力
端に接続され、前記信号増幅器１１２の出力は、信号切
換器１１１の他方端と電圧変換器１１３の入力に接続さ
れる。

【００６４】動作状態時には、前記信号切換器１１１の
両端は、ハイインピーダンスであり、前記電圧比較器１
１０は電圧の比較結果を出力し、前記信号増幅器１１２
により、電圧比較結果を増幅し、前記信号増幅器１１２
の出力は前記電圧変換器１１３により任意の電位に変換
して端子１８１に出力する。

【００６５】静的電流試験時には、前記信号切換器１１
１の両端は、導通状態となり、前記電圧比較器１１０の
出力はハイインピーダンスとなり、前記信号増幅器１１
２の出力が前記信号増幅器１１２の入力に接続されるた
め、信号は、ホールド状態となり、前記信号増幅器の出
力は前記電圧変換器１１３に接続され、任意の電圧に変
換できる。

【００６６】前記の静的電流試験端子１０７は、任意の
信号端子でもよい。また、信号増幅器１１２は、数段の
反転増幅器でも良い。信号切換器１１１は、静的電流試
験端子からの信号によって導通、非道通が制御されるよ
うなスイッチング素子であれば足り、たとえば、Ｐチャ
ネルトランジスタや、Ｎチャネルトランジスタや、トラ
ンスミッションゲートや、クロックドゲートでも良い。
また、基準電圧発生器１０９は、外部から直接入力され
る信号でもよい。

【００６７】図１７は、試験信号入力回路の１実施例で
ある。試験信号入力端子１１４は、半導体装置内で唯一
の最も大きな電圧範囲の信号を入力する端子であり、信
号入力端子１１５は、前記電圧範囲内で、任意の電圧範
囲の信号を入力する端子であり、動作状態時には信号入
力端子１１５は入力制御回路１１７に接続され、試験信
号入力端子１１４は、信号増幅器１１６に接続され、前
記信号増幅器１１６の出力は前記入力信号制御回路１１
７に接続され入力信号の制御を行い、前記入力制御回路
１１７の出力は信号出力端子１１８に出力される。静的
電流試験時には、入力制御回路により、前記信号入力端
子１１５からの入力信号の変化は前記信号出力端子１１
８には伝えられず、また、入力制御回路１１７の消費電
流が無くなることで、静的消費電流試験が出来る。

【００６８】図１８は、本発明の図４の電圧変換手段２
７の第３の実施例であり、図５の第１実施例、図１６の
第２の実施例の変形例である。本実施例では入力信号の
接続の切り替えを行う手段を有する点で第１、第２の実
施例とは異なる。

【００６９】入力信号端子１１９は、接続切換器１２１
の一方の端子と接続切換器１２３の一方の端子に接続さ
れ、基準電圧発生器１２０は、接続切換器１２２の一方
の端子と接続切換器１２４の一方の端子に接続され、前
記接続切換器１２１の他方の端子は、前記接続切換器１
２４の他方の端子と電圧比較器１２７の＋入力端子に接
続され、前記接続切換器１２３の他方の端子は、前記接
続切換器１２２の他方の端子と前記電圧比較器１２７の
−入力端子に接続され、前記電圧比較器は、接続切換器
１３０と反転増幅器１２８の入力に接続され、前記反転
増幅器１２８の出力は接続切換器１２９の一方の端子に
接続され、前記接続切換器１２９の他方の端子は前記接
続切換器１３０の他方の端子と出力端子１３１に接続さ
れ、電圧切換入力端子１２５は前記接続切換器１２１と
前記接続切換器１２２と接続切換器１３０に接続され、
Ｘ電圧切換端子１２６は接続切換器１２４と接続切換器
１２３と接続切換器１２９に接続される。

【００７０】接続切換器１２１、１２２、１３０は電圧
切り換え入力端子１２５に入力される信号に基づいてそ
の導通、非導通が制御されるスイッチング素子であり、
接続切換器１２３、１２４、１２９はＸ電圧切り換え入
力端子１２６に入力される信号に基づいてその導通、非
導通が制御されるスイッチング素子であり、たとえば、
Ｐチャネルトランジスタや、Ｎチャネルトランジスタ
や、トランスミッションゲートや、クロックドゲートで
も良い。また、電圧比較器１２７は、＋入力電圧がー入
力電圧よりも高いときに高電位Ｈを出力し、＋入力電圧
がー入力電圧よりも低いときに低電位Ｌを出力する。

【００７１】前記電圧比較器１２７の出力レベルがＬの
時の消費電流が出力レベルがＨの時より大きくかつ、入
力信号端子１１９に入力される信号におけるＨのパルス
幅の比が５０％より大きいときは、電圧比較器１２７か
らＨが出力される期間をＬが出力される期間よりも長く
すれば、消費電力を低減できることになる。そのため
に、電圧切換入力端子１２５とＸ電圧切換入力端子１２
６に所定の電位を与え、接続切換器１２１と接続切換器
１２２と接続切換器１３０を接続状態とし、接続切換器
１２３と接続切換器１２４と接続切換器１２９を非導通
状態とすることにより、入力信号端子１１９から入力さ
れた信号を接続切換器１２１を通り電圧比較器１２７の
＋入力端子に入力し、基準電圧発生器１２０の出力を、
接続切換器１２２を通り電圧比較器１２７の−入力端子
に入力する。そして、これらの＋入力端子の入力とー入
力端子の入力をうけて、理想的には無限大の増幅率を有
する電圧比較器１２７は、接続切換器１３０を通り、出
力端子１３１に比較出力を出力する。

【００７２】前記電圧比較器１２７の出力レベルがＬの
時の消費電流が出力レベルがＨの時より大きくかつ、入
力信号端子１１９に入力される信号におけるＨのパルス
幅の比が５０％より小さいときは、電圧切換入力端子１
２５とＸ電圧切換入力端子１２６に前述とは論理的に逆
の電位を与えることにより、接続切換器１２３と接続切
換器１２４と接続切換器１２９が接続状態となり、接続
切換器１２１と接続切換器１２２と接続切換器１３０が
断線状態となることにより、入力信号端子１１９から入
力された信号は接続切換器１２３を通り電圧比較器１２
７の−入力端子に入力され、基準電圧発生器１２０の出
力は、接続切換器１２４を通り電圧比較器１２７の＋入
力端子に入力され、前記＋入力端子の入力と前記ー入力
端子の入力から、前記電圧比較器１２７の出力は反転増
幅器１２８で反転され、接続切換器１２９を通り、出力
端子１３１に出力される。

【００７３】前記電圧比較器１２７の出力レベルがＨの
時の消費電流が出力レベルがＬの時より大きくかつ、入
力信号端子１１９に入力される信号におけるＨのパルス
幅の比が５０％より大きいときは、電圧切換入力端子１
２５とＸ電圧切換入力端子１２６に前述と同様の電位を
与えることにより、接続切換器１２３と接続切換器１２
４と接続切換器１２９が接続状態となり、接続切換器１
２１と接続切換器１２２と接続切換器１３０が断線状態
となることにより、入力信号端子１１９から入力された
信号は接続切換器１２３を通り電圧比較器１２７の−入
力端子に入力され、基準電圧発生器１２０の出力は、接
続切換器１２４を通り電圧比較器１２７の＋入力端子に
入力され、前記＋入力端子の入力と前記ー入力端子の入
力を入力とする前記電圧比較器１２７の出力は反転増幅
器１２８で反転され、接続切換器１２９を通り、出力端
子１３１に出力される。

【００７４】前記電圧比較器１２７の出力レベルがＨの
時の消費電流が出力レベルがＬの時より大きくかつ、入
力信号端子１１９に入力される信号におけるＨのパルス
幅の比が５０％より小さいときは、電圧切換入力端子１
２５とＸ電圧切換入力端子１２６に前述とは論理的に逆
の電位を与えることにより、接続切換器１２１と接続切
換器１２２と接続切換器１３０が接続状態となり、接続
切換器１２３と接続切換器１２４と接続切換器１２９が
断線状態となることにより、入力信号端子１１９から入
力された信号は接続切換器１２１を通り電圧比較器１２
７の＋入力端子に入力され、基準電圧発生器１２０の出
力は、接続切換器１２２を通り電圧比較器１２７の−入
力端子に入力され、前記＋入力端子の入力と前記ー入力
端子の入力から、前記電圧比較器１２７の出力は接続切
換器１２９を通り、出力端子１３１に出力される。

【００７５】なお、接続切換器を使用するかわりに、半
導体装置製造時にアルミニウム等の導電体により、接続
してもよい。また、電圧切換入力端子１２５とＸ電圧切
換入力端子１２６は、半導体装置製造時に、電源に接続
してもよく、また、半導体装置をＴＣＰやＣＯＧ等、実
装する場合に特定の電圧の端子に接続してもよい。ま
た、基準電圧発生器は、半導体装置の外から与えてもよ
い。

【００７６】かかる構成により、従来は、アプリケーシ
ョンが異なる場合に入力信号のＨレベルとＬレベルの比
率であるデューティが異なるために、消費電流が大きく
変動していたが、本発明によれば、消費電流はデューテ
ィが５０％の時にたかだか最大値をとるにすぎず、入力
信号のデューティが１００％または０％に近い場合や、
入力信号の休止モード要するアプリケーションに用いる
場合に消費電流を少なく出来る。また、接続切換器を内
蔵することにより、入力信号の論理レベルの反転も半導
体装置の大きな変更無しに可能となる。

【００７７】図１９は電圧電流発生装置の１実施例であ
る。電流制御回路１２９は、電流制御出力端子１３０を
有し、電流演算回路１３２は、電流制御入力端子１３１
と電流制御出力端子１３３を有し、電圧発生回路１３５
は、基準電流入力端子１３４と電圧制御出力端子１３６
と電流制御出力端子１３７を有し、前記電流制御出力端
子１３０は、前記電流制御入力端子１３１に接続され、
前記電流制御出力端子１３３は、基準電流入力端子１３
４に接続されている。

【００７８】前記電流制御回路１２９で、作られた電流
制御信号は、前記電流制御出力端子１３０から、出力さ
れ、前記電流制御入力端子１３１に入力され、前記電流
演算回路１３２でｎ倍に増幅された電流制御信号は、前
記電流制御端子１３３から出力され、前記基準電流入力
端子１３４に入力され、前記電圧発生回路１３５で目的
とする電圧制御電圧を生成し、前記電圧制御出力端子１
３６から出力し、また目的とする電流制御電圧を発生
し、前記電流制御出力端子１３７から出力する。

【００７９】一般的に、電流制御回路は、大きな面積を
必要とし、電流演算回路は、回路装置の消費電流の多く
を占め、電圧発生回路は、配置に制約を受けるため、電
圧電流発生装置を電流制御回路と、電流演算回路と、電
圧発生回路に設計上分離することにより、消費電流やコ
ストを小さく出来る。また、電流制御回路１個に対しｎ
個の電流演算回路が接続されてもよい。また、電流演算
回路は、１個以上であり、電流演算回路１個に対し、ｍ
個の電圧発生回路が接続されてもよい。また、電流制御
回路と、電流演算回路と、電圧発生回路の分離は、領域
として分離されていればよい。また、電流制御回路及び
電流演算回路と、電圧発生回路の分離でも良く、また電
流制御回路と、電流演算回路及び電流演算回路との分離
でもよい。

【００８０】図２０は、半導体装置の外周部または、半
導体装置の内部に配設された外部入力端子（パッド部）
と、外部入力端子との間に領域に電圧比較器（図５の３
３等に相当する）と電圧変換器（図５の３４等に相当す
る）とを配置する１実施例である。外部入力端子１３８
と外部入力端子１４２の間に入力保護回路１３９と電圧
比較器１４０と電圧変換器１４１を並べて配置する。

【００８１】図２１は、前記外部入力端子と外部入力端
子との間の領域に電圧比較器と電圧変換器を配置する第
２の実施例である。外部入力端子１４３と外部入力端子
１４７の間に入力保護回路１４４と電圧比較器１４５と
電圧変換器１４６を並べて配置する。

【００８２】図２０において、外部入力端子１３８から
入力した信号は入力保護回路１３９、電圧比較器１４
０、電圧変換器１４１を介して図示しない後段の回路部
に入力される。外部入力端子１４２に対応する入力保護
回路、電圧比較器、電圧変換器は図示を省略してある。
図２１においても同様である。

【００８３】なお、外部入力端子と外部入力端子の間に
は、複数の入力保護回路と複数の電圧比較器と複数の電
圧変換器を配置しても良い。外部入力端子と外部入力端
子の間には、入力保護回路と電圧比較器との組み合わせ
で配置してもよいし、また、外部入力端子と外部入力端
子の間には、入力保護回路と電圧変換器との組み合わせ
で配置しても良い。また、外部入力端子と外部入力端子
の間には、入力保護回路と電圧比較器と電圧変換器以外
のインバータ及びバッファ等の回路が入ってもよい。

【００８４】かかる構成により、従来ではパッドの並び
以外に構成し、大きな面積を要していた入出力用の演算
回路を効率良く配置できる。

【００８５】図２２は、電源配線のレイアウトに係る実
施例である。信号入力用パッド１４８、１５１と、異な
る電位である２本以上の配線１５２、１５３と該配線に
よって電源が供給される演算回路１５０とを有し、半導
体装置上の信号入力用パッド１４８、１５１の並びの両
脇を前記配線１５２、１５３が通り、前記信号入力用パ
ッド１４８、１５１と前記配線１５２、１５３の電位に
よって駆動される演算回路１５０が、前記信号入力用パ
ッド１４８、１５１と前記配線１５２、１５３に囲まれ
た領域に配置されることを特徴とする半導体装置の１実
施例であり、演算回路１５０はたとえば図４の演算回路
２８に相当する。信号入力用パッド１４８と信号入力用
パッド１５１とが信号入力用パッドの並びをなしてお
り、該信号入力用パッドの並びの上下を電源配線１５２
と電源配線１５３が通り、該電源配線が演算回路１５０
と入力保護回路１４９とに電源を供給する。

【００８６】前記入力パッド１４８から入力された信号
は、入力保護回路１４９に入力され、該保護回路１４９
から出力された信号は、演算回路１５０に入力され演算
されたあと、図示しない後段の回路部に入力される。演
算回路１５０は、演算増幅器、容量、抵抗、レベル変換
器、バッファ、論理回路等で構成される。

【００８７】かかる構成により、従来ではパッドの並び
以外に構成し、大きな面積を要していた入出力用の演算
回路や、電源電圧の異なる回路及び電源配線を効率良く
配置できる。なお、入力保護回路は、無くてもよいし、
電源配線は、上下それぞれに複数通ってもよい。

【００８８】図２３は、入力部の配置図の実施例であ
り、外部信号入力部に、Ｐ＋が半導体装置の負電源に接
続されているダイオードと、Ｎ＋が半導体装置の正電源
に接続されているダイオードとを有し、かつ前記Ｐ＋が
半導体装置の負電源に接続されているダイオードと、前
記Ｎ＋が半導体装置の正電源に接続されているダイオー
ドの間にバンプまたは、パッド開口部を配置することを
特徴とする半導体装置の１実施例である。

【００８９】パッド１６５と抵抗１５４がコンタクトホ
ール１６３により接続され、前記抵抗１５４と配線１５
５がコンタクトホール１６４により接続され、前記配線
１５５が、コンタクトホール１５６とコンタクトホール
１６２により、Ｎ＋１５８とＰ＋１６０に接続され、Ｎ
＋１５８と負電源に接続されたＰ＋１５７とでダイオー
ドが構成され、Ｐ＋１６０と正電源に接続されたＮ＋１
５９とでダイオードが構成され、前記Ｐ＋１５７と前記
Ｎ＋１５８とからなるのダイオードと前記Ｎ＋１５９と
前記Ｐ＋１６０とからなるのダイオードとの間にパッド
１６１を配置する。

【００９０】前記パッド開口部１５３に印加する電圧に
よっては、前記Ｐ＋１５７と前記Ｎ＋１５８のダイオー
ドと前記Ｎ＋１５９と前記Ｐ＋１６０の距離を離す必要
が生じ、また、ＴＣＰ及びＣＯＧ等の実装時には応力等
の関係からパッドが必要な場合があり、バッド１６１を
前記Ｐ＋１５７と前記Ｎ＋１５８のダイオードと前記Ｎ
＋１５９と前記Ｐ＋１６０のダイオードの間に配置する
ことは、ＴＣＰ及びＣＯＧ等のチップを直接実装する場
合によい。なお、パッドはバンプを有するものでも良
い。また、抵抗１５４は無くてもよい。また、ダイオー
ドの代わりにソースとドレインの接続関係を非接続状態
にしたトランジスタを用いてもよい。また、Ｐ＋、Ｎ＋
の導電型は逆にしてもよい。

【００９１】

【発明の効果】以上説明したように、本発明によれば、
表示駆動系の電圧範囲が数十Ｖ必要でかつ任意の外部論
理電圧範囲が必要な表示装置の駆動用半導体装置におい
て、半導体装置全体を高耐圧トランジスタにより構成し
なくともよいため、構造上大きな占有面積を必要とする
高耐圧トランジスタを多用する必要が無く、半導体装置
の面積と電力消費が増大しない。また、十分な容量を半
導体装置内に作成することができる。また、任意の状態
の静的電流を正確に計ることが出来る。また、繰り返し
回路の部分に定電圧発生回路の配置を行うため、半導体
装置の面積を増加させない。また、比較器が停止してい
る状態での静的電流試験ができる。また、入力信号のデ
ューティにより、接続端子を変更や、論理の反転をする
事ができる。また、幾つもの定電圧発生回路が必要にな
った場合でも、大きな面積と消費電流を必要としない。
また、外部入力端子と外部入力端子との間に電圧比較器
や電圧変換器を形成し、半導体回路装置の面積を縮小す
ることが出来る。また、静電気保護のためにダイオード
を用いる半導体装置においてダイオードとダイオードの
間にバンプまたは、パッド開口部を形成することでＴＣ
ＰやＣＯＧ等の実装時に局部的に大きな応力のかかるこ
とを回避できる。

【図面の簡単な説明】

【図１】従来技術の電源電圧が１系統の従来例の回路
図。

【図２】従来技術の電源電圧が２系統の従来例の回路
図。

【図３】本発明の電圧範囲を示す図。

【図４】本発明の実施例のブロック図。

【図５】本発明の電圧変換手段の回路図。

【図６】本発明の定電圧回路の回路図。

【図７】本発明の電圧平滑化手段の第１のレイアウト
図。

【図８】本発明の電圧平滑化手段の第２のレイアウト
図。

【図９】本発明の電圧平滑化手段の第３のレイアウト
図。

【図１０】本発明の電圧平滑化手段の第４のレイアウト
図。

【図１１】本発明の定電圧回路の他の回路図。

【図１２】本発明の電流増幅器の第１の回路図。

【図１３】本発明の電流増幅器の第２の回路図。

【図１４】本発明の定電圧回路の配置図。

【図１５】本発明の定電圧回路の第２の配置図。

【図１６】本発明の電圧変換手段の第２の回路図。

【図１７】本発明の試験入力回路の回路図。

【図１８】本発明の電圧変換手段の第３の回路図。

【図１９】本発明の電圧電流発生装置の回路図。

【図２０】本発明の半導体装置の外周部等の配置図。

【図２１】本発明の半導体装置の外周部等の第２の配置
図。

【図２２】本発明の半導体装置の電源配線等の配置図。

【図２３】本発明の半導体装置の入力部の配置図。

【符号の説明】

1 信号入力端子 2 増幅器 3 内部演算回路 4 増幅器 5 出力端子 6 信号入力端子 7 増幅器 8 内部演算回路 9 電圧変換器 10 増幅器 11 出力端子 12 ＶＰＬＵＳ 13 ＶＭＩＮＵＳ 14 第１の電圧範囲 15 ＶＯＨ 16 ＶＯＬ 17 第２の電圧範囲 18 ＶＩＨ 19 ＶＩＬ 20 第３の電圧範囲 21 半導体装置 22 入力端子 23 定電圧回路 24 定電圧出力端子 25 入力端子 26 入力端子 27 電圧変換手段 28 演算回路 29 出力制御手段 30 電圧変換手段 31 出力端子 32 入力端子 33 電圧比較器 34 電圧変換器 35 比較電圧発生器 36 出力端子 37 基準電圧発生器 38 電流増幅器 39 電圧平滑化手段 40 定電圧発生回路 41 出力端子 42 ＰＷＥＬＬ 43 ＮＷＥＬＬ 44 Ｎ＋ 45 Ｐ＋ 46 ＰＷＥＬＬ 47 ＮＷＥＬＬ 48 Ｎ＋ 49 Ｐ＋ 50 Ｎ＋ 51 コンタクトホール 52 配線 53 Ｎ＋ 54 コンタクトホール 55 配線 56 基準電圧発生器 57 電流増幅器 58 内部演算回路 59 外部入力端子 60 試験信号入力端子 61 電流制御信号 62 電圧制御信号 63 Ｐチャネルトランジスタ 64 Ｐチャネルトランジスタ 65 Ｐチャネルトランジスタ 66 Ｐチャネルトランジスタ 67 Ｐチャネルトランジスタ 68 Ｎチャネルトランジスタ 69 Ｎチャネルトランジスタ 70 Ｎチャネルトランジスタ 71 Ｎチャネルトランジスタ 72 Ｎチャネルトランジスタ 73 Ｎチャネルトランジスタ 74 ＶＤＤ 75 ＸＴＥＳＴ 76 ＲＥＦ 77 ＴＥＳＴ 78 ＶＳＳ 79 ＩＮ 80 ＯＵＴ 81 Ｐチャネルトランジスタ 82 Ｐチャネルトランジスタ 83 Ｐチャネルトランジスタ 84 Ｐチャネルトランジスタ 85 Ｐチャネルトランジスタ 86 Ｐチャネルトランジスタ 87 Ｎチャネルトランジスタ 88 Ｎチャネルトランジスタ 89 Ｎチャネルトランジスタ 90 Ｎチャネルトランジスタ 91 Ｎチャネルトランジスタ 92 ＶＤＤ 93 ＸＴＥＳＴ 94 ＲＥＦ 95 ＴＥＳＴ 96 ＶＳＳ 97 ＩＮ 98 ＯＵＴ 99 くり返し回路 100 定電圧発生回路 101 くり返し回路 102 くり返し回路 103 定電圧発生回路 104 くり返し回路 105 定電圧発生回路 106 くり返し回路 107 静的電流試験端子 108 外部信号入力端子 109 基準電圧発生器 110 電圧比較器 111 信号切換器 112 信号増幅器 113 電圧変換器 114 試験信号入力端子 115 信号入力端子 116 信号増幅器 117 入力制御回路 118 信号出力端子 119 入力信号端子 120 基準電圧発生器 121 接続切換器 122 接続切換器 123 接続切換器 124 接続切換器 125 電圧切換入力端子 126 Ｘ電圧切換入力端子 127 電圧比較器 128 反転増幅器 129 接続切換器 130 接続切換器 131 出力端子 132 電流演算器 133 電流制御出力端子 134 基準電流入力端子 135 電圧発生回路 136 電圧制御出力端子 137 電流制御出力端子 138 外部入力端子 139 入力保護回路 140 電圧比較器 141 電圧変換器 142 外部入力端子 143 外部入力端子 144 入力保護回路 145 電圧比較器 146 電圧変換器 147 外部入力端子 148 信号入力用ＰＡＤ 149 入力保護回路 150 演算回路 151 信号入力用ＰＡＤ 152 電源配線 153 電源配線 154 抵抗 155 配線 156 コンタクトホール 157 Ｐ＋ 158 Ｎ＋ 159 Ｎ＋ 160 Ｐ＋ 161 パッド 162 コンタクトホール 163 コンタクトホール 164 コンタクトホール 165 パッド 181 端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/822 Ｈ０３Ｋ 19/00 １０１ＡＨ０３Ｋ 19/0175

Claims

【特許請求の範囲】

【請求項１】第１の電圧範囲の電圧が供給される電源端
子と、該第１の電圧範囲内の電圧範囲である第２の電圧
範囲を有する外部信号を入力する外部信号入力端子と、
前記第１の電圧範囲の電圧を入力して第３の電圧範囲の
電圧を出力する定電圧回路と、前記第２の電圧範囲を有
する信号を前記第３の電圧範囲の信号に変換する第１の
電圧変換手段とを具備してなることを特徴とする半導体
装置。
【請求項２】前記第３の電圧範囲の信号を前記第１の電
圧範囲の信号に変換する第２の電圧変換手段を具備する
ことを特徴とする請求項１記載の半導体装置。
【請求項３】前記第１の電圧変換手段は、電圧比較器と
電圧変換器と比較電圧発生器とを有し、前記外部信号入
力端子には、前記第２の電圧範囲の信号を入力し、該入
力された信号が前記電圧比較器の一方の入力端子に入力
され、前記比較電圧発生器の出力は、前記電圧比較器の
他方の入力端子に入力され、前記電圧比較器の出力から
前記第１の電圧範囲の信号が出力され、該電圧比較器の
出力は、前記電圧変換器に入力され、該電圧変換器は、
前記第３の電圧範囲の信号を出力することにより、前記
第２の電圧範囲の信号を前記第３の電圧範囲の信号に変
換することを特徴とする請求項１記載の半導体装置。
【請求項４】前記定電圧回路は、基準電圧発生器と電流
増幅器と電圧平滑化手段とを有し、該基準電圧発生器か
ら出力される電圧は、前記電流増幅器によりインピーダ
ンス変換され、前記電圧平滑化手段により、平滑化され
てなることを特徴とする請求項１記載の半導体装置。
【請求項５】前記電圧平滑化手段は、容量とダイオード
とからなり、該容量と該ダイオードは半導体装置内の相
異なる導電型を有する基板間に形成するサイドウオール
によるジャンクション容量とジャンクションダイオード
とにより形成されてなることを特徴とする請求項４記載
の半導体装置。
【請求項６】前記基板間に形成されるＰＮジャンクショ
ンのサイドウオールによるジャンクション容量とダイオ
ードの形状が、ひだ状になっていることを特徴とする請
求項５記載の半導体装置。
【請求項７】前記ダイオードをなす不純物層が複数配置
され、該不純物層の幅の最小寸法が２つの不純物層の最
小距離よりも大きく、該最小寸法または該最小寸法に近
い大きさの不純物層を、離間して配置してなることを特
徴とする請求項５記載の半導体装置。
【請求項８】前記ダイオードの不純物層が複数配置さ
れ、該不純物層の幅の最小寸法が２つの不純物層の最小
距離よりも小さく、連続して隣接配置してなることを特
徴とする請求項５記載の半導体装置。
【請求項９】前記定電圧回路は、試験信号入力端子と、
基準電圧発生器と、電流増幅器と、外部入力端子とを有
し、前記基準電圧発生器は、前記電流増幅器の電流制御
端子と電圧制御端子に接続され、前記電流増幅器の出力
は、内部回路と前記外部入力端子に接続されてなり、該
内部回路の静的電流を測定するときには、前記試験信号
入力端子からの信号に基づいて、前記基準電圧発生器と
電流増幅器の電流を遮断することにより、前記外部入力
端子から該内部回路へ電源が供給されてなることを特徴
とする請求項１記載の半導体装置。
【請求項１０】少なくとも２つ以上の繰り返し回路と、
１つ以上の定電圧発生回路を有し、繰り返し回路と繰り
返し回路との間の領域に該定電圧発生回路を配置するこ
とを特徴とする請求項１記載の半導体装置。
【請求項１１】前記第１の電圧変換手段は、基準電圧発
生器と外部信号入力端子と電圧比較器と信号増幅器と電
圧変換器と信号切換器を有し、前記基準電圧発生器は、
前記電圧比較器の一方の入力端子に接続され、前記外部
信号入力端子は前記電圧比較器の他方の入力端子に接続
され、前記電圧比較器の出力は、前記信号増幅器と前記
信号切換器の一方端に接続され、前記信号増幅器の出力
は、前記信号切換器の他方端と前記電圧変換器に接続さ
れ、静的電流試験を行うときには、前記電圧比較器の出
力をハイインピーダンス状態にし、前記信号切換器の両
端を導通状態とすることにより、前記信号増幅器と前記
切換器とが信号を保持する保持手段として動作すること
を特徴とする請求項１記載の半導体装置。
【請求項１２】外部入力端子と信号増幅器と入力制御回
路を有し、前記外部入力端子は、信号増幅器の入力に接
続され、信号増幅器の出力が、漏れ電流等の有無を調べ
る静的電流試験用の信号となる半導体装置において、静
的電流試験用の外部信号入力端子に印加される電圧範囲
が、最も大きな電圧範囲であり、その他の信号の外部入
力端子が前記静的電流試験用の外部入力信号端子に印加
される電圧範囲よりも小さいことを特徴とする半導体装
置。
【請求項１３】前記第２の電圧変換手段は、正入力端子
と負入力端子を有し該正入力端子と該負入力端子の電位
関係によりその消費電流に差異が生じる電圧比較器と、
基準電圧発生器と、接続切換器とを有し、前記入力信号
のデューティにより、前記電圧比較器の消費電流が小さ
くなるように、前記入力信号と、基準信号の接続を変え
ることを特徴とする請求項１記載の半導体装置。
【請求項１４】電流制御出力端子を有する１個の電流制
御回路と電流制御入力端子と電流出力端子を有する１個
以上の電流演算回路と基準電流入力端子と電流制御出力
端子と電圧制御出力端子を有する１個以上の電圧発生回
路を有し、前記電流制御回路は、前記電流増幅回路の電
流入力端子に接続され、前記電流演算回路の出力端子か
らは、前記電流制御回路のｎ倍の電流を流すための電圧
が出力端子から出力されされ、前記電流制御回路の出力
端子は、前記電圧発生回路の基準電流入力端子に接続さ
れ、前記電圧発生回路の電流制御端子から、半導体装置
内の電流制御電圧と電圧制御端子からは、半導体装置内
部の論理電圧範囲を出力する機能を有し、前記電流制御
回路と、前記電流演算回路と、前記電圧発生回路とを電
源と信号配線以外は、分離し、配置することを特徴とす
る半導体装置。
【請求項１５】外部入力端子と電圧比較器と電圧変換器
とを有し、半導体装置の外周または、内部の該外部入力
端子の並びの該外部入力端子と外部入力端子との間の領
域に、該電圧比較器と該電圧変換器を配置することを特
徴とする請求項１記載の半導体装置。
【請求項１６】信号入力用パッドと異なる電位である２
本以上の配線と、前記配線によって電源が供給される内
部回路とを有し、半導体装置上の該信号入力用パッドの
並びの両脇を前記配線が通り、前記信号入力用パッドと
前記配線の電位によって駆動される該内部回路が前記信
号入力用パッドと前記配線に囲まれた領域に配置される
ことを特徴とする請求項１記載の半導体装置。
【請求項１７】外部信号入力部に第２導電型の不純物層
が半導体装置の第２の電源に接続されているダイオード
と、第１導電型の不純物層が半導体装置の第１の電源に
接続されているダイオードとを有し、かつ前記第２の導
電型の不純物層が半導体装置の第２の電源に接続されて
いるダイオードと、前記第１導電型の不純物層が半導体
装置の第１の電源に接続されているダイオードとの間に
パッド開口部またはバンプを配置してなることを特徴と
する請求項１記載の半導体装置。