JPH1096759A - 半導体集積回路、及び半導体集積回路の故障検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路の選別において、故障検出率
を上げる。 【解決手段】 双方向バッファの端子Ａは内部論理回路
の入力へ、端子Ｂは内部論理回路内におけるあるゲート
の出力を、端子Ｃは外部入力端子ＳＥＬ１８に接続し双
方向バッファのモードを切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路、
及び半導体集積回路の故障検出方法に属する。

【０００２】

【従来の技術】従来、半導体集積回路の選別において
は、故障検出率を上げる方法としてチップ上にあらかじ
めテスト回路を埋め込んでおくクロスチェック法や、モ
ニターしたい内部ブロックの前後のフリップフロップに
セレクターをつけ、シフトレジスターとして使うことに
より試験データを送り込んだり結果をモニターするスキ
ャンパス法がある。また、この他にモニター用に出力端
子を設ける方法がある。

【０００３】従来技術としては、例えば特開昭６２−１
５５５５１号公報があり、図８に示した双方向端子５０
０の使用方法において、複数の機能ブロック１００，２
００，３００と機能ブロック１００，２００，３００間
接続を有する半導体集積回路においては、入力バッファ
を双方向バッファ４０１、４０３に置き換え、機能ブロ
ック１００，２００，３００間接続の結線を分流して双
方向バッファ４０１、４０３の端子Ａ，Ｂに接続する。
双方向バッファ４０３には制御回路６００が端子Ｃに接
続されている。

【０００４】図８の回路構成を図９のタイムチャートを
用いて動作を説明する。機能ブロック１００，２００，
３００の試験時には双方向バッファ４０１、４０３を出
力モードとし機能ブロック１００の出力を観測する。機
能ブロック２００の試験時には双方向バッファ４０１、
４０３を入力モードとし双方向バッファ４０１、４０３
より機能ブロック２００へデータを入力する。

【０００５】

【発明が解決しようとする課題】しかしながら、双方向
端子５００の使用方法において、分割試験時においての
み端子の有効利用が図れ端子数を削減できるが、この方
法では分割試験を行わない場合には端子数の削減は行え
ない。

【０００６】それ故に、本発明の課題は、入力端子を双
方向端子に置き換えることにより、入力端子をモニター
用の出力と共用して使用する半導体集積回路を提供する
ことにある。

【０００７】

【課題を解決するための手段】本発明によれば、半導体
集積回路の入力端子の入力バッファを双方向バッファに
変更し、該双方向バッファの入力用の第１の端子を第１
の内部論理回路の入力へ接続し、出力用の第２の端子を
第２の内部論理回路の任意のゲート出力に接続し、入出
力切り替え用の第３の端子を外部入力端子に接続し、前
記双方向バッファのモードを切り替えられるようにした
ことを特徴とする半導体集積回路が得られる。

【０００８】また、本発明によれば、前記双方向バッフ
ァを備えた半導体集積回路において、前記双方向バッフ
ァをクロックの立ち上がりの前後のパタンで入力モー
ド、それ以外の最低１パタン以上で出力モードとする１
クロックが３パタン以上で構成されるテストパタンを用
い、内部論理回路の観測したい点の信号が前記双方向バ
ッファに分流されて前記双方向端子で信号レベルが観測
されかつ前記内部論理回路に対する信号入力端として回
路駆動ができるよう構成されていることを特徴とする半
導体集積回路が得られる。

【０００９】また、本発明によれば、双方向バッファお
よび双方向端子を備えた半導体集積回路にの故障検出方
法において、入力端子を双方向端子に置き換えることに
より、該入力端子をモニター用の出力と共用して使用す
るものであって、前記双方向バッファの第１の端子は内
部論理回路の入力へ接続し、前記双方向バッファの第２
の端子は内部論理回路内におけるあるゲートの出力を出
力し、前記双方向バッファの第３の端子は外部入力端子
に接続し、前記双方向バッファのモードを切り替え、前
記双方向バッファが入力モード時、前記内部論理回路内
のフリップフロップは、前記双方向バッファの第１の端
子からのデータをクロックの立ち上がりでラッチし、そ
の後、前記双方向バッファを出力モードとし前記内部論
理回路内の状態を前記双方向端子より出力することを特
徴とする半導体集積回路の故障検出方法が得られる。

【００１０】さらに、本発明によれば、制御信号を固定
にし、前記外部入力端子としてのみ使用することを特徴
とする半導体集積回路の故障検出方法が得られる。

【００１１】

【作用】本発明の半導体集積回路では、入力バッファを
双方向バッファに置き換え、半導体集積回路内の任意の
出力を双方向バッファに接続し、出力バッファが出力モ
ード時に双方向端子から内部回路の信号レベルが観測で
きるようにする。双方向バッファが入力モード時には、
双方向端子からの入力信号を、入力バッファと接続して
いたゲートに接続する。

【００１２】また、半導体集積回路回路を検証するため
のテストパタンのクロック構成は１クロックを３パタン
以上で構成し、クロックの立ち上がり前後のパタン以外
の最低１パタンを出力モードとする。

【００１３】１クロックを３パタン以上で構成し、クロ
ックの立ち上がりの前後のパタンを入力モード、それ以
外の最低１パタンを出力モードとして双方向バッファを
切り替えることにより、分割試験を行う行わないに関わ
らず、信号数を増やすことなく内部回路の信号レベルを
観測でき故障検出率の向上が図れる。

【００１４】

【発明の実施の形態】図１，図３，図５は本発明の半導
体集積回路の各実施の形態例を示しており、図２，図
４，図６は、それぞれ実施の形態例で用いられるテスト
パタンの構成を示している。

【００１５】図１に示す半導体集積回路は、図７に示し
た半導体集積回路の入力端子７１の入力バッファ５１を
第１及び第２の双方向バッファ１０，１１に変更し、第
１及び第２の双方向バッファ１０，１１の入力用の第１
の端子Ａを第１のフリップフロップ（内部論理回路）１
の入力Ｄへ接続し、出力用の第２の端子Ｂを第２のフリ
ップフロップ（内部論理回路）２の任意のゲート２１出
力に接続し、入出力切り替え用の第３の端子Ｃを外部入
力端子ＳＥＬ１８に接続し、第１及び第２の双方向バッ
ファ１０，１１のモードを切り替えられるようにしたも
のである。

【００１６】図１に示した実施の形態例を図２のテスト
パタン構成を用いて動作を説明する。本双方向バッファ
１０，１１が接続されるフリップフロップ１，２のクロ
ック（ＣＬＫ）１４構成は３パタンで構成され、クロッ
ク１４の立ち上がりの前後のパタンは第１及び第２の双
方向バッファ１０，１１を入力モードとし、クロック１
４の立ち上がりから１パタン後のパタンで第１及び第２
の双方向バッファ１０，１１を出力モードにする。これ
により、第１及び第２の双方向バッファ１０，１１から
入力された入力データはクロック１４の立ち上がりでフ
リップフロップ１に保持され、クロック１１の立ち上が
りで保持された第２のフリップフロップ２のデータはク
ロック１４の立ち上がりの１クロック後に第１及び第２
の双方向バッファ１０，１１の出力として観測できる。

【００１７】図３の半導体集積回路は、双方向バッファ
１０の入力用の第１の端子Ａが接続された第１のフリッ
プフロップ１と出力用の第２の端子Ｂが接続された第２
のフリップフロップ２のクロック１５が異なる場合の実
施の形態例である。

【００１８】図３の実施例を図４のテストパタン構成を
用いて動作を説明する。第１の双方向バッファ１０の入
力用の第１の端子Ａが接続された第１のフリップフロッ
プ１に入力されるクロック１４と制御信号ＳＥＬ１８は
図１の実施の形態例と同様に構成される。

【００１９】第２の双方向バッファ１１の出力用の第２
の端子Ｂが接続された第２のフリップフロップ２に入力
されるクロック１５は４パタンで構成される。ただし、
本発明においてクロック１５のパタン長はクロック１４
のパタン長以上であればよく４パタンに限定されるもの
ではない。第１の双方向バッファ１０から入力された入
力データはクロック１４の立ち上がりで第１のフリップ
フロップ１に保持され、クロック１５の立ち上がりで保
持されたフリップフロップ２のデータはクロック１４の
立ち上がりの１クロック後に第２の双方向バッファ１１
の出力として観測できる。

【００２０】図５の回路は、第１の双方向バッファ１０
の入力用の第１の端子Ａがゲート２３に接続された場合
の実施例である。

【００２１】図５の実施例を図６のテストパタン構成を
用いて動作を説明する。入力端子Ａより入力されたデー
タはゲート２３に入力されその結果がクロック１４の立
ち上がりで第１のフリップフロップ１に保持される。ま
た、クロック１４の立ち上がりで保持された第２のフリ
ップフロップ２のデータはクロック１４の立ち上がりの
１クロック後に第２の双方向バッファ１１の出力として
観測できる。ここで第１のフリップフロップ１と第２の
フリップフロップ２とに入力されるクロック１４と制御
信号ＳＥＬ１８は図１の実施の形態例と同様の構成とな
る。

【００２２】本発明の半導体集積回路回路を検証するた
めのテストパタンのクロック構成は１クロックを３パタ
ン以上で構成し、クロックの立ち上がり前後のパタン以
外の最低１パタンを出力モードとする。

【００２３】

【発明の効果】本発明の方式は、入力端子を双方向端子
に置き換えることにより、入力端子をモニター用の出力
と共用して使用する。双方向バッファの第１の端子は内
部論理回路の入力へ、第２の端子は内部論理回路内にお
けるあるゲートの出力を、第３の端子は外部入力端子Ｓ
ＥＬに接続し、双方向バッファのモードを切り替ええ、
双方向バッファが入力モード時、内部論理回路内のフリ
ップフロップは、双方向バッファの第１の端子からのデ
ータをクロックの立ち上がりでラッチし、その後、双方
向バッファを出力モードとし内部論理回路内の状態を双
方向端子より出力すし、制御信号ＳＥＬをＬ固定にし入
力端子としてのみ使用することから、入力端子をモニタ
ー用の出力端子として共用できるため故障検出率が向上
する。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の第１の実施の形態例
を示すブロック図である。

【図２】図１に用いられるテストパタン構成を示すパタ
ン図である。

【図３】本発明の半導体集積回路の第２の実施の形態例
を示すブロック図である。

【図４】図３に用いられるテストパタン構成を示すパタ
ン図である。

【図５】本発明の半導体集積回路の第３の実施の形態例
を示すブロック図である。

【図６】図５に用いられるテストパタン構成を示すパタ
ン図である。

【図７】従来の半導体集積回路を示すブロック図であ
る。

【図８】従来の半導体集積回路を示すブロック図であ
る。

【図９】図８に用いられるテストパタン構成を示すパタ
ン図である。

【符号の説明】

１ 第１のフリップフロップ ２ 第２のフリップフロップ １０ 第１の双方向バッファ １１ 第２の双方向バッファ １４，１５ クロック １８ 外部入力端子ＳＥＬ ２１，２３ ゲート ５１ 入力バッファ ７１ 入力端子 ５００ 双方向端子 １００，２００，３００ 機能ブロック ４０１、４０３ 双方向バッファ ６００ 制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路の入力端子の入力バッフ
   ァを双方向バッファに変更し、該双方向バッファの入力
   用の第１の端子を第１の内部論理回路の入力へ接続し、
   出力用の第２の端子を第２の内部論理回路の任意のゲー
   ト出力に接続し、入出力切り替え用の第３の端子を外部
   入力端子に接続し、前記双方向バッファのモードを切り
   替えられるようにしたことを特徴とする半導体集積回
   路。
2. 【請求項２】 請求項１記載の半導体集積回路におい
   て、前記双方向バッファをクロックの立ち上がりの前後
   のパタンで入力モード、それ以外の最低１パタン以上で
   出力モードとする１クロックが３パタン以上で構成され
   るテストパタンを用い、内部論理回路の観測したい点の
   信号が前記双方向バッファに分流されて前記双方向端子
   で信号レベルが観測されかつ前記内部論理回路に対する
   信号入力端として回路駆動ができるよう構成されている
   ことを特徴とする半導体集積回路。
3. 【請求項３】 双方向バッファおよび双方向端子を備え
   た半導体集積回路にの故障検出方法において、入力端子
   を双方向端子に置き換えることにより、該入力端子をモ
   ニター用の出力と共用して使用するものであって、前記
   双方向バッファの第１の端子は内部論理回路の入力へ接
   続し、前記双方向バッファの第２の端子は内部論理回路
   内におけるあるゲートの出力を出力し、前記双方向バッ
   ファの第３の端子は外部入力端子に接続し、前記双方向
   バッファのモードを切り替え、前記双方向バッファが入
   力モード時、前記内部論理回路内のフリップフロップ
   は、前記双方向バッファの第１の端子からのデータをク
   ロックの立ち上がりでラッチし、その後、前記双方向バ
   ッファを出力モードとし前記内部論理回路内の状態を前
   記双方向端子より出力することを特徴とする半導体集積
   回路の故障検出方法。
4. 【請求項４】 請求項３記載の半導体集積回路の故障検
   出方法において、制御信号を固定にし、前記外部入力端
   子としてのみ使用することを特徴とする半導体集積回路
   の故障検出方法。