JPH1098633A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPH1098633A
JPH1098633A JP8250314A JP25031496A JPH1098633A JP H1098633 A JPH1098633 A JP H1098633A JP 8250314 A JP8250314 A JP 8250314A JP 25031496 A JP25031496 A JP 25031496A JP H1098633 A JPH1098633 A JP H1098633A
Authority
JP
Japan
Prior art keywords
video signal
signal
signal processing
clamp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8250314A
Other languages
English (en)
Inventor
Mizuho Akishima
瑞穂 秋島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8250314A priority Critical patent/JPH1098633A/ja
Publication of JPH1098633A publication Critical patent/JPH1098633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【課題】 映像信号のノイズ部分によるクランプの誤動
作を解消する。 【解決手段】 入力端子1からの映像信号がバッファ用
のトランジスタ2のベースに供給され、このエミッタが
抵抗器3を通じて接地されると共に、このエミッタに得
られる信号がコンデンサ4を通じてデジタルメモリ5の
信号入力端子51に供給される。そしてこの信号入力端
子51からの信号がクランプ回路52を通じてA/D変
換回路53に供給され、ノイズ除去等の映像信号処理が
行われる。さらにコンデンサ4と信号入力端子51の接
続中点が所定の抵抗値のプルダウン抵抗器6及びトラン
ジスタ7(スイッチ手段)の直列回路を通じて接地され
る。そして入力端子1からの映像信号がノイズ部分の検
出回路8に供給され、この検出信号がデジタルメモリ5
の書き込み制御(WE)信号の入力端子54に供給され
ると共に、抵抗器9、10を介してトランジスタ7のベ
ースに供給される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばVTR装置
の変速再生時のノイズ部分の処理を行う場合に使用して
好適な映像信号処理回路に関するものである。
【0002】
【従来の技術】例えばVTR装置の変速再生時のノイズ
部分の処理においては、例えば映像信号をA/D変換し
てデジタルメモリに書き込み、ノイズ部分を以前の映像
信号に置き換えてノイズ部分が目立たないようにするな
どの映像信号処理が行われる。すなわちその場合には、
映像信号をメモリに書き込むと共に、ノイズ部分ではメ
モリの書き込みを禁止する制御を行うことによって、ノ
イズ部分には以前の映像信号が残されて、映像信号の置
き換えが行われるものである。
【0003】ところでこのような映像信号の処理におい
て、例えば映像信号をA/D変換してデジタルメモリに
書き込む際には、映像信号をペデスタルレベル、あるい
はシンクチップレベル等でクランプすることが行われ
る。
【0004】すなわちペデスタルクランプにおいては、
例えば図4のAに示すような映像信号が供給された場合
に、この映像信号の例えば水平同期信号のバックポーチ
に相当するペデスタル区間で、図4のBに示すようなク
ランプパルスを用いて、このペデスタル区間の電位が所
定の値になるようにクランプが行われる。あるいはシン
クチップクランプにおいては、映像信号中の最も低い電
位であるシンクチップの電位が所定の値になるようにク
ランプが行われるものである。
【0005】
【発明が解決しようとする課題】ところがこのようなペ
デスタルクランプ、あるいはシンクチップクランプが行
われている場合に、例えば供給される映像信号に上述の
ようなノイズ部分が存在していると、このノイズ部分で
クランプが行われた場合に誤動作が生じる恐れがある。
【0006】すなわち例えばペデスタルクランプにおい
ては、例えば図4のCに示すように映像信号の水平同期
信号のバックポーチに掛かってノイズ部分が存在してい
ると、このノイズの電位でクランプが行われる恐れがあ
る。このため映像信号のレベルが変動し、再生画像の明
るさがムラになるなどの誤動作が生じるものである。あ
るいはシンクチップクランプにおいても、ノイズの電位
がシンクチップの電位より低くなると、同様にして誤動
作が生じる恐れがあるものである。
【0007】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の回路
では、クランプの誤動作によって再生画像の明るさにム
ラが生じるなど画質が劣化し、良好な映像信号処理が行
われなくなってしまう恐れがあるというものである。
【0008】
【課題を解決するための手段】このため本発明において
は、クランプ回路の入力にスイッチ手段を介してプルダ
ウン抵抗器を設け、このスイッチ手段をメモリの書き込
み制御信号を用いてオン制御するようにしたものであっ
て、これによれば、ノイズ部分でクランプ回路の入力電
位が所定の値に保持され、クランプに誤動作が生じる恐
れを解消することができる。
【0009】
【発明の実施の形態】すなわち本発明は、映像信号の処
理をクランプ回路を介してノイズ部分を除いてメモリに
書き込んで行う映像信号処理回路において、クランプ回
路の入力にスイッチ手段を介してプルダウン抵抗器を設
け、メモリの書き込み制御信号を用いてスイッチ手段を
オン制御するようにしてなるものである。
【0010】以下、図面を参照して本発明を説明する
に、図1は本発明を適用した映像信号処理回路の一例の
構成を示すブロック図である。なお、図中に示された数
値は、実験によって求められた各素子の好適な値の一例
である。
【0011】図1において、入力端子1からの映像信号
がバッファ用のトランジスタ2のベースに供給され、こ
のトランジスタ2のエミッタが抵抗器3を通じて接地さ
れると共に、このトランジスタ2のエミッタに得られる
信号がコンデンサ4を通じてデジタルメモリ5の信号入
力端子51に供給される。そしてこのデジタルメモリ5
の内部では、信号入力端子51からの信号がクランプ回
路52を通じてA/D変換回路53に供給され、上述の
ノイズ除去等の映像信号処理が行われる。
【0012】さらに上述のコンデンサ4とデジタルメモ
リ5の信号入力端子51の接続中点が、所定の抵抗値の
プルダウン抵抗器6及びスイッチ手段としてのトランジ
スタ7の直列回路を通じて接地される。また上述の入力
端子1からの映像信号がノイズ部分の検出回路8に供給
され、この検出信号がデジタルメモリ5の書き込み制御
(WE)信号の入力端子54に供給されると共に、この
検出信号が抵抗器9、10を介してトランジスタ7のベ
ースに供給される。
【0013】そしてこの回路において、入力端子1に供
給される映像信号がノイズ部分のときは、検出回路8か
らの検出信号がデジタルメモリ5の書き込み制御(W
E)信号入力端子54に供給されて、映像信号の書き込
みが禁止される。それと共に、この検出信号が抵抗器
9、10を介してトランジスタ7のベースに供給され
て、トランジスタ7がオン制御される。これによってデ
ジタルメモリ5の信号入力端子51が所定の抵抗値のプ
ルダウン抵抗器6を通じて接地される。
【0014】すなわち例えば検出回路8で入力端子1に
供給される映像信号のノイズ部分が検出されるとトラン
ジスタ7がオン制御され、上述のデジタルメモリ5の信
号入力端子51に供給される信号の電位が、例えば信号
入力端子51から流出される電流値とプルダウン抵抗器
6の抵抗値によって定まる所定の電位に固定される。そ
してこの固定の電位が、例えば映像信号のペデスタルレ
ベルの近傍となるように、上述のプルダウン抵抗器6の
抵抗値が定められる。
【0015】従ってこの回路において、クランプ回路の
入力にスイッチ手段を介してプルダウン抵抗器を設け、
このスイッチ手段をメモリの書き込み制御信号を用いて
オン制御することによって、ノイズ部分でクランプ回路
の入力電位が所定の値に保持され、クランプに誤動作が
生じる恐れを解消することができる。
【0016】これによって、従来はクランプの誤動作に
よって再生画像の明るさにムラが生じるなど画質が劣化
し、良好な映像信号処理が行われなくなってしまう恐れ
があったものを、本発明によればノイズ部分でクランプ
回路の入力電位が所定の値に保持されることによってク
ランプ動作が安定し、常に良好な映像信号処理を行うこ
とができるものである。
【0017】またこの動作において、スイッチ手段の制
御をメモリの書き込み制御信号を用いて行うことによっ
て、余分に新たに制御信号等を形成する必要がなく、極
めて簡単な構成で回路を実現することができるものであ
る。
【0018】すなわち上述の回路において、例えば図2
のAに示すようなノイズ部分を含む映像信号が入力端子
1に供給された場合に、検出回路8からは例えば図2の
Bに示すような検出信号が取り出される。さらにこの検
出信号によりトランジスタ7がオン制御されることによ
って、デジタルメモリ5の信号入力端子51には例えば
図2のCに示すように、上述のノイズ部分の電位がペデ
スタルレベルの近傍とされた映像信号が供給される。
【0019】そしてこの信号が例えばペデスタルクラン
プを行うクランプ回路52に供給されると、このクラン
プ回路52では例えば図2のDに示すようなクランプパ
ルスでクランプが行われる。従ってこの場合に、上述の
ノイズ部分でクランプが行われても、この部分の信号の
電位がペデスタルレベルの近傍とされているので、クラ
ンプに誤動作が生じることがなく、常に良好な映像信号
処理を行うことができるようになる。
【0020】なお同様にして、シンクチップクランプに
おいても、プルダウン抵抗器6によって固定されたノイ
ズ部分の電位がシンクチップレベルより高くなっていれ
ば、ノイズによってクランプ回路52が誤動作する恐れ
がなくなり、常に良好な映像信号処理を行うことができ
るようになるものである。
【0021】こうして上述の映像信号処理回路によれ
ば、映像信号の処理をクランプ回路を介してノイズ部分
を除いてメモリに書き込んで行う回路において、クラン
プ回路の入力にスイッチ手段を介してプルダウン抵抗器
を設け、メモリの書き込み制御信号を用いてスイッチ手
段をオン制御することにより、クランプに誤動作が生じ
る恐れを解消することができ、常に良好な映像信号処理
を行うことができるようになるものである。
【0022】さらに上述の映像信号処理回路において、
プルダウン抵抗器6及びトランジスタ7の構成は、例え
ば図3のA、B、Cに示すようにすることもできる。す
なわち図3のAは、予め接地された充分大きな抵抗値を
有するプルダウン抵抗器11が設けられている場合であ
る。この場合に、プルダウン抵抗器6の抵抗値は、プル
ダウン抵抗器11との並列抵抗値が、上述の固定の電位
が例えば映像信号のペデスタルレベルの近傍となる値と
される。
【0023】また、図3のBはスイッチ手段として逆極
性のトランジスタ71が設けられた場合である。この場
合も上述のノイズ部分でトランジスタ71がオン制御さ
れるようにすることによって、上述と同様の動作を行う
ことができる。さらに図3のCは上述の逆極性のトラン
ジスタ71を設けた回路において、上述のプルダウン抵
抗器11が設けられている場合である。この場合も上述
と同様の動作を行うことができるものである。
【0024】また上述の回路において、デジタルメモリ
5の信号入力端子51に供給される信号の電位は、例え
ば信号入力端子51から流出される電流値とプルダウン
抵抗器6の抵抗値によって定まるようにしたが、例えば
信号入力端子51から流出される電流が得られないとき
は、上述のコンデンサ4とデジタルメモリ5の信号入力
端子51の接続中点に別途電流源を設けるようにしても
よい。
【0025】さらに上述の回路は、例えばVTR装置の
スロー再生、あるいは早送り/巻き戻し時のサーチ再生
等の変速再生時におけるノイズ部分の処理や、その他の
映像信号処理に用いることができるものである。
【0026】
【発明の効果】この発明によれば、クランプ回路の入力
にスイッチ手段を介してプルダウン抵抗器を設け、メモ
リの書き込み制御信号を用いてスイッチ手段をオン制御
することによって、ノイズ部分でクランプ回路の入力電
位が所定の値に保持され、クランプに誤動作が生じる恐
れを解消することができるようになった。
【0027】これによって、従来はクランプの誤動作に
よって再生画像の明るさにムラが生じるなど画質が劣化
し、良好な映像信号処理が行われなくなってしまう恐れ
があったものを、本発明によればノイズ部分でクランプ
回路の入力電位が所定の値に保持されることによってク
ランプ動作が安定し、常に良好な映像信号処理を行うこ
とができるものである。
【0028】またこの動作において、スイッチ手段の制
御をメモリの書き込み制御信号を用いて行うことによっ
て、余分に新たに制御信号等を形成する必要がなく、極
めて簡単な構成で回路を実現することができるものであ
る。
【図面の簡単な説明】
【図1】本発明の適用される映像信号処理回路の一例の
構成図である。
【図2】その動作の説明のための図である。
【図3】本発明の他の例の構成図である。
【図4】従来の回路の説明のための図である。
【符号の説明】
1 入力端子、2 バッファ用トランジスタ、3 エミ
ッタ抵抗器、4 コンデンサ、5 デジタルメモリ、5
1 信号入力端子、52 クランプ回路、53A/D変
換回路、54 書き込み制御(WE)信号の入力端子、
6 プルダウン抵抗器、7 スイッチ手段、8 ノイズ
部分の検出回路、9,10 抵抗器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 映像信号の処理をクランプ回路を介して
    ノイズ部分を除いてメモリに書き込んで行う映像信号処
    理回路において、 上記クランプ回路の入力にスイッチ手段を介してプルダ
    ウン抵抗器を設け、 上記メモリの書き込み制御信号を用いて上記スイッチ手
    段をオン制御することを特徴とする映像信号処理回路。
  2. 【請求項2】 請求項1記載の映像信号処理回路におい
    て、 上記プルダウン抵抗器の抵抗値を上記スイッチ手段がオ
    ン制御されたときに上記クランプ回路の入力電位がクラ
    ンプレベルの電位になる値としたことを特徴とする映像
    信号処理回路。
  3. 【請求項3】 請求項1記載の映像信号処理回路におい
    て、 VTR装置の変速再生時のノイズ部分の処理に用いるこ
    とを特徴とする映像信号処理回路。
  4. 【請求項4】 請求項1記載の映像信号処理回路におい
    て、 上記スイッチ手段は複数のプルダウン抵抗器の一部をオ
    ン制御することを特徴とする映像信号処理回路。
JP8250314A 1996-09-20 1996-09-20 映像信号処理回路 Pending JPH1098633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8250314A JPH1098633A (ja) 1996-09-20 1996-09-20 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8250314A JPH1098633A (ja) 1996-09-20 1996-09-20 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPH1098633A true JPH1098633A (ja) 1998-04-14

Family

ID=17206074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8250314A Pending JPH1098633A (ja) 1996-09-20 1996-09-20 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPH1098633A (ja)

Similar Documents

Publication Publication Date Title
JPH0554535A (ja) 磁気記録再生回路
JPS622783A (ja) Agc回路
JPH1098633A (ja) 映像信号処理回路
US5175629A (en) Superimposing circuit for a video apparatus
KR100230301B1 (ko) 검색시 화면깨짐을 방지한 디지털 비디오 카메라 및 그에 따른 화면 처리방법
JPS63185172A (ja) テレビジヨン受像機
JP2735544B2 (ja) 映像信号再生装置
JP3177465B2 (ja) 映像信号再生装置、映像表示装置および映像出力システム
JPS6117651Y2 (ja)
KR0178727B1 (ko) 전자스틸카메라기능을 구비한 디지탈 캠코더
JPH08186787A (ja) 映像信号のクランプ回路
JPH01205687A (ja) ミューティング回路
JPS61187468A (ja) クランプ回路
JPH0388595A (ja) 磁気記録再生装置
JPH04116475U (ja) 信号挿入回路
JPH01221075A (ja) 再生映像信号の処理装置
JP3344001B2 (ja) ディジタル記録再生装置
JP2940758B2 (ja) クランプ回路
JP2808600B2 (ja) 同期分離回路
JP3311559B2 (ja) ビデオテープレコーダの高速再生回路
JPH0837609A (ja) コンポジット信号用ペデスタルクランプ装置
JPS6198007A (ja) 自動利得制御装置
JPH05282782A (ja) 磁気記録再生装置
JPS6268370A (ja) 疑似同期信号発生回路
JPS62176381A (ja) 映像磁気記録再生装置