JPH11102379A - 信号名の付与方法 - Google Patents
信号名の付与方法Info
- Publication number
- JPH11102379A JPH11102379A JP9263406A JP26340697A JPH11102379A JP H11102379 A JPH11102379 A JP H11102379A JP 9263406 A JP9263406 A JP 9263406A JP 26340697 A JP26340697 A JP 26340697A JP H11102379 A JPH11102379 A JP H11102379A
- Authority
- JP
- Japan
- Prior art keywords
- name
- pin
- signal
- signal name
- design data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 搭載ＡＳＩＣやＰＷＢのピンの信号名の付
与を自動化する。 【解決手段】 搭載ＡＳＩＣ設計データ（２）は、Ａ
ＳＩＣの部品名（シンボル名）や全入出力ピンの基本信
号名の情報を含む。搭載ＰＷＢ設計データ（３）は、Ｐ
ＷＢの基板名（シンボル名）やコネクタピンの基本信号
名の情報を含む。信号名変換ルールファイル（４）は、
搭載位置をキーにして搭載品の各ピンの基本信号名の変
換ルールを格納する。回路図エディタ（７）は、それら
の情報を元に搭載ＰＷＢやＡＳＩＣのピンの信号名を自
動発生し、ＰＷＢの回路図（５）、ＰＷＢの設計データ
（６）を作成する。
与を自動化する。 【解決手段】 搭載ＡＳＩＣ設計データ（２）は、Ａ
ＳＩＣの部品名（シンボル名）や全入出力ピンの基本信
号名の情報を含む。搭載ＰＷＢ設計データ（３）は、Ｐ
ＷＢの基板名（シンボル名）やコネクタピンの基本信号
名の情報を含む。信号名変換ルールファイル（４）は、
搭載位置をキーにして搭載品の各ピンの基本信号名の変
換ルールを格納する。回路図エディタ（７）は、それら
の情報を元に搭載ＰＷＢやＡＳＩＣのピンの信号名を自
動発生し、ＰＷＢの回路図（５）、ＰＷＢの設計データ
（６）を作成する。
Description
【０００１】
【発明の属する技術分野】本発明は、信号名の付与方法
に関し、特にプリント基板やバックパネルの回路図の信
号名を自動付与する回路図エディタに関する。
に関し、特にプリント基板やバックパネルの回路図の信
号名を自動付与する回路図エディタに関する。
【０００２】
【従来の技術】従来、回路図上では、論理的な接続を把
握する為に、ＡＳＩＣの様な多ピン部品やＰＷＢ（Ｐｒ
ｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）上の配線には
接続単位にユニークな信号名を割り付けていた。
握する為に、ＡＳＩＣの様な多ピン部品やＰＷＢ（Ｐｒ
ｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）上の配線には
接続単位にユニークな信号名を割り付けていた。
【０００３】信号名の割付は、回路図設計を行う際に、
回路図エディタ上で設計者が１信号ずつキー入力して行
うのが一般的である。
回路図エディタ上で設計者が１信号ずつキー入力して行
うのが一般的である。
【０００４】
【発明が解決しようとする課題】上述した、従来の信号
名の付与方法は、回路図設計中に全信号名を人手入力し
なければならないため、特に搭載部品がＡＳＩＣの様な
多ピン部品の場合に、入力ミスやアサインミスによる信
号名の付与誤りを起こし易く、また、全信号名を人手で
入力するのは多大な時間を要するという欠点があった。
名の付与方法は、回路図設計中に全信号名を人手入力し
なければならないため、特に搭載部品がＡＳＩＣの様な
多ピン部品の場合に、入力ミスやアサインミスによる信
号名の付与誤りを起こし易く、また、全信号名を人手で
入力するのは多大な時間を要するという欠点があった。
【０００５】
【課題を解決するための手段】本願の第１の発明は、回
路図における信号名の付与方法において、搭載品のシン
ボル名とその搭載位置に応じて該搭載品の各ピンの信号
名を自動発生させることを特徴とする。
路図における信号名の付与方法において、搭載品のシン
ボル名とその搭載位置に応じて該搭載品の各ピンの信号
名を自動発生させることを特徴とする。
【０００６】次に第２の発明は、回路図における信号名
の付与方法において、搭載品の各ピンの基本信号名を含
む設計データと該搭載品のシンボル名とその搭載位置に
応じて該搭載品の各ピンの信号名を変更するための変更
ルールを保持する信号名変更ルールファイルを予め用意
し、該搭載品のシンボル名とその搭載位置が入力される
と、前記設計データと前記信号名変更ルールファイル読
み込み、該搭載品の各ピンの前記基本信号名に対して前
記変更ルールを適用することにより該搭載品の各ピンの
信号名を自動発生させることを特徴とする。
の付与方法において、搭載品の各ピンの基本信号名を含
む設計データと該搭載品のシンボル名とその搭載位置に
応じて該搭載品の各ピンの信号名を変更するための変更
ルールを保持する信号名変更ルールファイルを予め用意
し、該搭載品のシンボル名とその搭載位置が入力される
と、前記設計データと前記信号名変更ルールファイル読
み込み、該搭載品の各ピンの前記基本信号名に対して前
記変更ルールを適用することにより該搭載品の各ピンの
信号名を自動発生させることを特徴とする。
【０００７】次に第３の発明は、第２の発明における前
記設計データがＡＳＩＣ設計データであることを特徴と
する。
記設計データがＡＳＩＣ設計データであることを特徴と
する。
【０００８】次に第４の発明は、第２の発明における前
記設計データがＰＷＢ設計データであることを特徴とす
る。
記設計データがＰＷＢ設計データであることを特徴とす
る。
【０００９】さらに第５の発明は、搭載品のシンボル名
とその搭載位置が入力されると、予め用意された前記搭
載品の各ピンの基本信号名を含む設計データと該搭載品
のシンボル名とその搭載位置に応じて該搭載品の各ピン
の信号名を変更するための変更ルールを保持する信号名
変更ルールファイル読み込み、該搭載品の各ピンの前記
基本信号名に対して前記変更ルールを適用することによ
り該搭載品の各ピンの信号名を自動発生させる回路図エ
ディタを記録した記録媒体であることを特徴とする。
とその搭載位置が入力されると、予め用意された前記搭
載品の各ピンの基本信号名を含む設計データと該搭載品
のシンボル名とその搭載位置に応じて該搭載品の各ピン
の信号名を変更するための変更ルールを保持する信号名
変更ルールファイル読み込み、該搭載品の各ピンの前記
基本信号名に対して前記変更ルールを適用することによ
り該搭載品の各ピンの信号名を自動発生させる回路図エ
ディタを記録した記録媒体であることを特徴とする。
【００１０】［作用］部品名と全ピンの基本信号名の情
報を含む搭載ＡＳＩＣや搭載ＰＷＢの設計データと、搭
載品の搭載位置に応じてピンの該基本信号名を変換する
為の変換ルールを有する信号名変更ルールファイルとを
具備し、搭載品の搭載位置が指定されると、信号名変更
ルールに従って、基本信号名を変換して各ピンの信号名
を生成して信号名やラットネストを回路図に表記するエ
ディタを備えることを特徴とする。
報を含む搭載ＡＳＩＣや搭載ＰＷＢの設計データと、搭
載品の搭載位置に応じてピンの該基本信号名を変換する
為の変換ルールを有する信号名変更ルールファイルとを
具備し、搭載品の搭載位置が指定されると、信号名変更
ルールに従って、基本信号名を変換して各ピンの信号名
を生成して信号名やラットネストを回路図に表記するエ
ディタを備えることを特徴とする。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は、本発明の信号名付与方法の最良の
実施の形態を示すシステム構成図である。
実施の形態を示すシステム構成図である。
【００１３】［１］ 構成の説明 図１を参照すると、本発明の最良の実施の形態は、回路
図作成時に、部品名（シンボル名）やその部品に存在す
る全ピンの恒久的情報を格納した部品ライブラリ
（１）、ＡＳＩＣの部品名（シンボル名）や全入出力ピ
ンの基本信号名の情報を含む搭載ＡＳＩＣ設計データ
（２）、ＰＷＢの基板名（シンボル名）やコネクタピン
の基本信号名の情報を含む搭載ＰＷＢ設計データ
（３）、１種類のＡＳＩＣやＰＷＢを複数個搭載する場
合はピンの信号名を変更しなければならない為に必要と
なる信号名変換ルールファイル（４）を読み込み（この
ファイルには、搭載位置をキーにして搭載品の各ピンの
基本信号名の変換ルールが格納されており、信号名の変
換が不要な場合は、このファイルを読み込む必要はな
い。）、それらの情報を元に搭載ＰＷＢやＡＳＩＣのピ
ンの信号名を自動発生し、ＰＷＢの回路図（５）、ＰＷ
Ｂの設計データ（６）を作成する回路図エディタ（７）
を備える。
図作成時に、部品名（シンボル名）やその部品に存在す
る全ピンの恒久的情報を格納した部品ライブラリ
（１）、ＡＳＩＣの部品名（シンボル名）や全入出力ピ
ンの基本信号名の情報を含む搭載ＡＳＩＣ設計データ
（２）、ＰＷＢの基板名（シンボル名）やコネクタピン
の基本信号名の情報を含む搭載ＰＷＢ設計データ
（３）、１種類のＡＳＩＣやＰＷＢを複数個搭載する場
合はピンの信号名を変更しなければならない為に必要と
なる信号名変換ルールファイル（４）を読み込み（この
ファイルには、搭載位置をキーにして搭載品の各ピンの
基本信号名の変換ルールが格納されており、信号名の変
換が不要な場合は、このファイルを読み込む必要はな
い。）、それらの情報を元に搭載ＰＷＢやＡＳＩＣのピ
ンの信号名を自動発生し、ＰＷＢの回路図（５）、ＰＷ
Ｂの設計データ（６）を作成する回路図エディタ（７）
を備える。
【００１４】部品ライブラリ（１）はＰＷＢ設計に於い
て汎用的に利用するものであり、搭載ＡＳＩＣ設計デー
タ（２）や搭載ＰＷＢ設計データ（３）は回路図エディ
タなどを用いて設計時に必ず作成されるデータである。
信号名変換ルールファイル（４）は、ピンの信号名の変
換が必要な場合に、変換の必要なピンに対して人手で作
成した変換ルールを格納したファイルである。従って、
本発明は信号名の変換が少ない程、有効であり信頼性も
高くなる。
て汎用的に利用するものであり、搭載ＡＳＩＣ設計デー
タ（２）や搭載ＰＷＢ設計データ（３）は回路図エディ
タなどを用いて設計時に必ず作成されるデータである。
信号名変換ルールファイル（４）は、ピンの信号名の変
換が必要な場合に、変換の必要なピンに対して人手で作
成した変換ルールを格納したファイルである。従って、
本発明は信号名の変換が少ない程、有効であり信頼性も
高くなる。
【００１５】［２］動作の説明 次に、本発明の実施の形態の動作について、図２を参照
して詳細に説明する。
して詳細に説明する。
【００１６】まず処理１１で、外部入力により与えられ
たシンボル名及びロケーション（搭載位置）の指定を受
け付ける。次に処理１２では、処理１１で受け付けたシ
ンボル名をもとに部品ライブラリを検索し、回路図にシ
ンボルを追加する。次に判断１３で、シンボル名をもと
に搭載ＡＳＩＣやＰＷＢの設計データを検索し、追加さ
れたシンボルの設計データが存在するかを判断する。存
在する場合は、処理１４に進む。存在しない場合は、本
処理を終了する。処理１４では、シンボル名とロケーシ
ョン情報をもとに信号名変換ルールファイルを検索して
指定シンボルのピンの信号名変換ルールを調べ、指定シ
ンボルの設計データを参照して、各ピンの設計データの
基本信号名を変換ルールに従って変換して新しい信号名
を付与する。次に判断１５で、設計中の回路図上に既に
同一信号名のピンが存在するかを１ピン毎に調べる。同
一信号名のピンが存在する場合は処理１６に進み、存在
しない場合は処理１７に進む。処理１６では、回路図上
で、処理対象ピンと同一信号名のピン間にラットネスト
（接続が必要であることを示す為に一時的に表示される
直線）を表示する。また、処理１７では、ピンに付与し
た信号名を回路図上に表示する。判断１５以降の処理を
対象シンボルの全ピンに対して行い、処理を終了する。
たシンボル名及びロケーション（搭載位置）の指定を受
け付ける。次に処理１２では、処理１１で受け付けたシ
ンボル名をもとに部品ライブラリを検索し、回路図にシ
ンボルを追加する。次に判断１３で、シンボル名をもと
に搭載ＡＳＩＣやＰＷＢの設計データを検索し、追加さ
れたシンボルの設計データが存在するかを判断する。存
在する場合は、処理１４に進む。存在しない場合は、本
処理を終了する。処理１４では、シンボル名とロケーシ
ョン情報をもとに信号名変換ルールファイルを検索して
指定シンボルのピンの信号名変換ルールを調べ、指定シ
ンボルの設計データを参照して、各ピンの設計データの
基本信号名を変換ルールに従って変換して新しい信号名
を付与する。次に判断１５で、設計中の回路図上に既に
同一信号名のピンが存在するかを１ピン毎に調べる。同
一信号名のピンが存在する場合は処理１６に進み、存在
しない場合は処理１７に進む。処理１６では、回路図上
で、処理対象ピンと同一信号名のピン間にラットネスト
（接続が必要であることを示す為に一時的に表示される
直線）を表示する。また、処理１７では、ピンに付与し
た信号名を回路図上に表示する。判断１５以降の処理を
対象シンボルの全ピンに対して行い、処理を終了する。
【００１７】［３］ 実施例の構成の説明 次に、本発明の実施例について図面を参照して詳細に説
明する。図３を参照すると、本発明の実施例は、回路図
作成時に、まず部品ライブラリ（１）、搭載ＡＳＩＣ設
計データ（２）、搭載ＰＷＢ設計データ（３）、信号名
変換ルールファイル（４）を読み込み、記憶部（１０）
で読み込んだ情報を記憶する。その後、シンボルの追加
が指示されると、そのシンボルの部品名やシンボル名及
びロケーション指定に従い、記憶部（１０）のライブラ
リ情報を参照して表示部（８）で回路図にシンボル図形
を表示し、同時にそのシンボルの設計データや信号名変
換ルールが存在するかを調べ、存在する場合はそれらの
情報をもとに信号名変換部（９）で各ピンの信号名を発
生し、表示部（８）で回路図に信号名を表示し、最終的
にＰＷＢの回路図（５）、ＰＷＢの設計データ（６）を
作成する回路図エディタ（７）を具備する。
明する。図３を参照すると、本発明の実施例は、回路図
作成時に、まず部品ライブラリ（１）、搭載ＡＳＩＣ設
計データ（２）、搭載ＰＷＢ設計データ（３）、信号名
変換ルールファイル（４）を読み込み、記憶部（１０）
で読み込んだ情報を記憶する。その後、シンボルの追加
が指示されると、そのシンボルの部品名やシンボル名及
びロケーション指定に従い、記憶部（１０）のライブラ
リ情報を参照して表示部（８）で回路図にシンボル図形
を表示し、同時にそのシンボルの設計データや信号名変
換ルールが存在するかを調べ、存在する場合はそれらの
情報をもとに信号名変換部（９）で各ピンの信号名を発
生し、表示部（８）で回路図に信号名を表示し、最終的
にＰＷＢの回路図（５）、ＰＷＢの設計データ（６）を
作成する回路図エディタ（７）を具備する。
【００１８】［４］ 実施例の動作の説明 次に、本発明の実施例の動作について、図４〜図７を参
照して詳細に説明する。
照して詳細に説明する。
【００１９】図４は「信号名変換ルールファイル」の一
仕様例である。部品名、シンボル名、ロケーションを１
レコードで指定し、その下にそのシンボルのピンの変換
ルールを必要なレコード数だけ記述する。図５は「信号
名変換ルールファイル」の一実施例である。５レコード
目は下位の設計データで信号名「ＨＨ」のピンに対して
は信号名を付与しないことを示す。図６は「搭載ＡＳＩ
Ｃ設計データ」の一実施例である。各レコードの１フィ
ールド目はレコードの識別子であり、００レコードは部
品名、シンボル名と続く。また、３０レコードはピン
名、信号名と続く。
仕様例である。部品名、シンボル名、ロケーションを１
レコードで指定し、その下にそのシンボルのピンの変換
ルールを必要なレコード数だけ記述する。図５は「信号
名変換ルールファイル」の一実施例である。５レコード
目は下位の設計データで信号名「ＨＨ」のピンに対して
は信号名を付与しないことを示す。図６は「搭載ＡＳＩ
Ｃ設計データ」の一実施例である。各レコードの１フィ
ールド目はレコードの識別子であり、００レコードは部
品名、シンボル名と続く。また、３０レコードはピン
名、信号名と続く。
【００２０】図７は図５の「信号名変換ルールファイ
ル」、図６の「搭載ＡＳＩＣ設計データ」を利用してシ
ンボル名「ＸＹＺ」ロケーション「Ｐ０１」のシンボル
に対し、本実施例を施した図である。Ａ０１〜Ｂ０８は
ピン名を示す。ピンＡ０１〜Ａ０８には図５の「Ｄ＊：
Ｄ＊０１」の変換ルールに従い変換された信号名が付与
されている。ピンＢ０１、Ｂ０８の設計データ上の信号
名「ＣＱＦＡ」「ＩＦＩＦ」に対しては変換ルールが存
在しない為、そのまま「ＣＱＦＡ」「ＩＦＩＦ」と付与
される。Ｂ０２〜Ｂ０５には図５の「Ｅ＊：Ｅ＊０
３」、Ｂ０６には「ＦＦＦ：ＧＧＧ」の変換ルールに従
い変換された信号名が付与される。また、Ｂ０７には
「ＨＨ：」の変換ルールが適用される為、信号名は付与
されない。
ル」、図６の「搭載ＡＳＩＣ設計データ」を利用してシ
ンボル名「ＸＹＺ」ロケーション「Ｐ０１」のシンボル
に対し、本実施例を施した図である。Ａ０１〜Ｂ０８は
ピン名を示す。ピンＡ０１〜Ａ０８には図５の「Ｄ＊：
Ｄ＊０１」の変換ルールに従い変換された信号名が付与
されている。ピンＢ０１、Ｂ０８の設計データ上の信号
名「ＣＱＦＡ」「ＩＦＩＦ」に対しては変換ルールが存
在しない為、そのまま「ＣＱＦＡ」「ＩＦＩＦ」と付与
される。Ｂ０２〜Ｂ０５には図５の「Ｅ＊：Ｅ＊０
３」、Ｂ０６には「ＦＦＦ：ＧＧＧ」の変換ルールに従
い変換された信号名が付与される。また、Ｂ０７には
「ＨＨ：」の変換ルールが適用される為、信号名は付与
されない。
【００２１】なお、上述した実施例では、搭載ＡＳＩＣ
の場合であるが、搭載ＰＷＢの場合も全く同様である。
の場合であるが、搭載ＰＷＢの場合も全く同様である。
【００２２】最後に、図８は、本発明の他の実施の形態
を示すシステム構成図である。
を示すシステム構成図である。
【００２３】図８を参照すると、本発明の他の実施の形
態は、回路図エディタを記録した記録媒体１Ｂを備え
る。この記録媒体１Ｂは、磁気ディスク、半導体メモリ
その他の記録媒体であって良い。
態は、回路図エディタを記録した記録媒体１Ｂを備え
る。この記録媒体１Ｂは、磁気ディスク、半導体メモリ
その他の記録媒体であって良い。
【００２４】回路図エディタは記録媒体１Ｂからデータ
処理装置１Ａに読み込まれ、データ処理装置１Ａの動作
を制御する。データ処理装置１Ａは回路図エディタの制
御により上述した図２における処理１１から処理１７ま
での処理を実行する。
処理装置１Ａに読み込まれ、データ処理装置１Ａの動作
を制御する。データ処理装置１Ａは回路図エディタの制
御により上述した図２における処理１１から処理１７ま
での処理を実行する。
【００２５】
【発明の効果】以上説明したように、本発明は、搭載Ａ
ＳＩＣやＰＷＢの設計データを読み込み、変換ルールに
従って搭載ＡＳＩＣやＰＷＢのピンの信号名を自動発生
するようにしたため、搭載ＡＳＩＣやＰＷＢのピンの信
号名の付与誤りが減少するとともに、設計時間も短縮で
きるという効果がある。
ＳＩＣやＰＷＢの設計データを読み込み、変換ルールに
従って搭載ＡＳＩＣやＰＷＢのピンの信号名を自動発生
するようにしたため、搭載ＡＳＩＣやＰＷＢのピンの信
号名の付与誤りが減少するとともに、設計時間も短縮で
きるという効果がある。
【図１】本発明の信号名付与方法の最良の実施の形態を
示すシステム構成図である。
示すシステム構成図である。
【図２】本発明の信号名付与方法の最良の実施の形態を
示す処理フローチャートである。
示す処理フローチャートである。
【図３】本発明の信号名付与方法の一実施例を示すシス
テム構成図である。
テム構成図である。
【図４】本発明の信号名付与方法で利用する「信号名変
換ルールファイル」の一仕様例を示す図である。
換ルールファイル」の一仕様例を示す図である。
【図５】「信号名変換ルールファイル」の一実施例を示
す図である。
す図である。
【図６】本発明の信号名付与方法で利用する「搭載ＡＳ
ＩＣ設計データ」の一実施例を示す図である。
ＩＣ設計データ」の一実施例を示す図である。
【図７】１つのシンボルに対し、本発明の信号名付与方
法を施した一実施例を示す図である。
法を施した一実施例を示す図である。
【図８】本発明の信号名付与方法の他の実施の形態を示
すシステム構成図である。
すシステム構成図である。
１ 部品ライブラリ ２ 搭載ＡＳＩＣ設計データ ３ 搭載ＰＷＢ設計データ ４ 信号名変換ルールファイル ５ ＰＷＢの回路図 ６ ＰＷＢの設計データ ７ 回路図エディタ ８ 表示部 ９ 信号名変換部 １０ 記憶部 １Ａ データ処理装置 １Ｂ 記録媒体
Claims (5)
- 【請求項１】 回路図における信号名の付与方法にお
いて、搭載品のシンボル名とその搭載位置に応じて該搭
載品の各ピンの信号名を自動発生させることを特徴とす
る信号名の付与方法。 - 【請求項２】 回路図における信号名の付与方法にお
いて、搭載品の各ピンの基本信号名を含む設計データと
該搭載品のシンボル名とその搭載位置に応じて該搭載品
の各ピンの信号名を変更するための変更ルールを保持す
る信号名変更ルールファイルを予め用意し、該搭載品の
シンボル名とその搭載位置が入力されると、前記設計デ
ータと前記信号名変更ルールファイル読み込み、該搭載
品の各ピンの前記基本信号名に対して前記変更ルールを
適用することにより該搭載品の各ピンの信号名を自動発
生させることを特徴とする信号名の付与方法。 - 【請求項３】 前記設計データがＡＳＩＣ設計データ
であることを特徴とする請求項２記載の信号名の付与方
法。 - 【請求項４】 前記設計データがＰＷＢ設計データで
あることを特徴とする請求項２記載の信号名の付与方
法。 - 【請求項５】 搭載品のシンボル名とその搭載位置が
入力されると、予め用意された前記搭載品の各ピンの基
本信号名を含む設計データと該搭載品のシンボル名とそ
の搭載位置に応じて該搭載品の各ピンの信号名を変更す
るための変更ルールを保持する信号名変更ルールファイ
ル読み込み、該搭載品の各ピンの前記基本信号名に対し
て前記変更ルールを適用することにより該搭載品の各ピ
ンの信号名を自動発生させる回路図エディタを記録した
記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263406A JPH11102379A (ja) | 1997-09-29 | 1997-09-29 | 信号名の付与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263406A JPH11102379A (ja) | 1997-09-29 | 1997-09-29 | 信号名の付与方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102379A true JPH11102379A (ja) | 1999-04-13 |
Family
ID=17389065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9263406A Pending JPH11102379A (ja) | 1997-09-29 | 1997-09-29 | 信号名の付与方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102379A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737168B1 (en) * | 1999-06-14 | 2004-05-18 | Sumitomo Electric Industries, Ltd. | Composite material and semiconductor device using the same |
| JP2008165753A (ja) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Ｃａｄ装置およびｃａｄプログラム |
| JP2009238209A (ja) * | 2008-03-04 | 2009-10-15 | Nec Corp | 回路検証装置、回路検証プログラムおよび回路検証方法 |
| JP2010033208A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | 回路設計支援装置、回路設計支援プログラム、回路設計支援方法 |
| US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
-
1997
- 1997-09-29 JP JP9263406A patent/JPH11102379A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737168B1 (en) * | 1999-06-14 | 2004-05-18 | Sumitomo Electric Industries, Ltd. | Composite material and semiconductor device using the same |
| JP2008165753A (ja) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Ｃａｄ装置およびｃａｄプログラム |
| US8201136B2 (en) | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
| US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
| JP2009238209A (ja) * | 2008-03-04 | 2009-10-15 | Nec Corp | 回路検証装置、回路検証プログラムおよび回路検証方法 |
| US8037436B2 (en) | 2008-03-04 | 2011-10-11 | Nec Corporation | Circuit verification apparatus, a method of circuit verification and circuit verification program |
| JP2010033208A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | 回路設計支援装置、回路設計支援プログラム、回路設計支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPH11102379A (ja) | 信号名の付与方法 | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| JP2938733B2 (ja) | Ｃａｄシステムにおける部品配置方法 | |
| US6694319B1 (en) | Method of characterizing video data, and video data memory comprising means for generating a video data code | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JPH0315982A (ja) | 論理シミュレーションシステム | |
| JP2822677B2 (ja) | 電子回路設計装置 | |
| US6823449B2 (en) | Directory structure-based reading of configuration ROM | |
| JP2870001B2 (ja) | 論理回路パッケージ | |
| JPH1020967A (ja) | 情報処理システムとその初期設定方法 | |
| JP3125754B2 (ja) | 回路シンボル作成システム | |
| JP3275663B2 (ja) | ディジタル測定装置 | |
| JPH04276864A (ja) | 回路配線情報変換システム | |
| JPH01102681A (ja) | バッファ素子付与方式 | |
| JPS63141180A (ja) | ペ−ジ間照合情報付回路図の作成装置 | |
| JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにｃａｄシステム | |
| JPS59741A (ja) | デ−タ処理装置内で制御されたインデツクス・メモリアドレスを行なう方法及び装置 | |
| JPH0773099A (ja) | データ読出装置 | |
| JPH0752429B2 (ja) | マスタカ−ドのマスタ番号設定方式 | |
| JPS62285185A (ja) | 回路図作成方式 | |
| JPH10143374A (ja) | プログラム転送方法及び部品実装機 | |
| JPH0352074A (ja) | プリント基板設計システム | |
| JPH05219543A (ja) | 交換機における装置実装情報登録方式 | |
| JPH10171876A (ja) | 高速ｍｒｐ計算システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000613 |