JPS62285185A - 回路図作成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は回路図作成方式に関し、特に下位回路図から上
位回路図を作成する回路図作成方式に関する。

〔従来の技術゛１ 関東複数の下位回路図からこれを総合した上位回路図を
作成する回路図作成方式は人手によりまず下位回路図の
シンボルを作成し、その後、作成したシンボルを配置し
これらのシンボル間を配線し信号名を付与していた。

〔発明が解決しようとする問題点〕

上述した従来の人手による回路図作成方式は非常に手間
がかかり１、誤りの発生する確率も極めて高いという欠
点があった。

〔問題点を解決するための手段」 本発明の方式は、複数の下位回路図についての名称、外
部接続用ピン情報、シンボル情報、接続線情報および外
部接続用ビンを通過する信号の情報を少くとも記憶する
下位回路図情報記憶手段と、前記下位回路図情報にもと
ずいて対応する外部接続用ピンを備えた下位回路シンボ
ルを作成する下位回路シンボル作成手段と、前記下位回
路図情報記憶手段から前記下位回路シンボルの外部接続
用ビンを通過する信号情報を読み出す信号情報読出し手
段と、前記下位回路シンボルと前記信号情報読出し手段
により読み出された信号情報とにより前記複数の下位回
路図に対応する上位回路図を発生する上位回路図発生手
段とを危んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。第
１図の回路図作成方式は、下位回路図の情報を記憶する
下位回路図記憶手段１と、下位回路図の情報からその下
位回路のシンボルを作成する下位回路シンボル作成手段
２と、外部との接続を下位回路で行なう下位回路の外部
ピンを流れる信号名を下位回路図記憶手段１から読み出
す信号名取出し手段３と、下位回路シンボルと、外部ピ
ンを流れる信号名とから上位回路図を発生する上位回路
図発生手段４とを含んで構成される。

第６図には３つの下位回路図６１．６２および６３から
上位回路図６４を作成する過程が図示されている。

第６図と第２〜５図を参照しながら各手段の動作を説明
する。

下位回路図記憶手段１には複数の下位回路図の情報が格
納されている。その情報としては例えば第２図に示すよ
うに下位回路名情報２１と、外部ピン情報２２と、シン
ボル情報２３と、ライン情報２４と信号名２５とをかん
でいる。第６図を参照してこれらの情報を例示すれば、
下位回路名は６１〜６３であり、外部ピン情報としては
下位回路６１については外部ピン名ａ１〜ａ３であり、
そのピン位置は図示されたピン図形の左上の座標値で表
わされる。入力、出力のフラグはピンａ。

は入力ピン故“’１”、ピンａ２．ａ３は出力ピン故”
　ｏ　”と表わされろ。信号名へのポインタとは例えば
ピンａｌについていえばその信号名はＥ。

でＩ１の格納されている場所を示すものである。

シンボル情報とは下位回路図６１については図示のα、
βおよびγなるシンボル名とその図形の左上の座標値と
をいう。ライン情報とはピン、シンボルを接続する接続
線の情報でその始点と終点の座標値をいう。信号名情報
は外部ピンを流れる信号の名称で下位回路６１について
はＩ　１，０１゜０２をいう。

下位回路シンボル作成手段２の動作が第３図のフローチ
ャー１・に示しである。これは下位回路の外部ピンに対
応するピンを有するシンボルを作成することである。

これも下位回路図６１を例示して説明する。まず外部入
力ピンの総数Ｎ、と外部出力ピンの総数Ｎｏとを下位回
路図で調べる（ステップ３１，３２）、Ｎ＋　＝１　（
ａｔ　＞、Ｎｏ　＝２　（ａｚ　、ａｌ）故Ｎ＋＜Ｎｏ
、従ってステ・ツブ３３のＮｏ技を介しステップ３５に
進みＹ方向シンボルサイズは４と決定される。次に入力
ピン出力ピンをソートする。この場合入力ピンはａｌ　
１個であるが出力ピンはａｚ　、ａｌの２明放Ｙ座標の
小さい順にソーＩ〜される（ステップ３６）。次にシン
ボル上で入力ピンａ１の座標が（０，１＞と決定され（
ステップ３７）、更に出力ピンａ２の座標が（２，１）
、ａｌの座標が（２，３）と決定される（ステップ３８
）。次に、各ピン名が挿入され（ステ・ツブ３９）シン
ボルＡが出来上がる。同様にして下位回路図６２および
６３のシンボルＢおよびＣが作られる。

１−位回路図発生手段４の動作フローチャートが第４図
に示しである。まず下位回路のシンボルＡ、ＢおよびＣ
を配置する（ステップ４１）。ついで各ピンの信号名を
取り出す（ステップ４２）。信号名の取出しは信号名取
出し手段３により行なわれるがこれは後述する。取り出
した信号名を各対応するピンに付し信号名か同一のピン
間、−１示では０１．Ｉ２．Ｉ３を配線しくステップ４
３〉、同一の信号名がないビンはラインを発生され信号
名を付与しくＩ　１，０２．Ｉ４，０Ｂ＞上位回路図６
４を発生する。

信号名取出し手段３の動作フローチャートが第５図に示
しである。上位回路図発生手段４の要求により信号名取
出し手段３は下位回路名のデータ群を検索する（ステッ
プ５１）。下位回路図６１を例示すれば下位回路名の６
１を検索し、次いでシンボルＡのピン名ａ１．ａ２およ
びＣ３と同一のピン名を検索しくステップ５２）、その
ビン情報の信号名へのポインタから信号名の格納場所を
知り信号名Ｉｔ、０１，０２を取り出すくステップ５３
）。

このようにして本実施例では下位回路図から自動的に上
位回路図を得ることができる。本方式はプログラムを作
成しコンピュータ上で実現するだけでなくハードウェア
化して実施することもできる。

〔発明の効果〕

本発明には下位回路図情報より下位回路のシンボルを自
動作成しこれらを接続して上位回路図を自動作成するこ
とにより、上位回路図作成の時間を短縮でき、かつ作成
誤りを減少できるという効果がある。

図面の簡単な説明 第１図は本発明の一実施例を示すブロック図、第２図は
第１図の下位回路図記憶手段の記憶内容を示す図、第３
図は第１図の下位回路シンボル作成手段のフローチャー
ト、第４図は第１図の上位回路図発生手段のフローチャ
ート、第５図は第１図の信号名取出し手段のフローチャ
ーＩ・、第６図は回路図作成過程を示す図である。

１・・下位回路図記憶手段、２・・・下位回路シンボル
作成手段、３・・・信号名取出し手段、４・・・上位回
路図発生手段、２１・・・下位回路名情報、２２・・・
外部ビン情報、２３・・・シンボル情報、２４・・・ラ
イン＋１７ｔｂｉｔ、２５・・・信号名情報、３１〜３
９．４１〜４３．５１〜５３・・・フローチャートのス
テップ、６１〜６３・・・下位回路図、６４・・・上位
回路図、Ａ。

Ｂ、Ｃ，α、β、γ・・・シンボル名、Ｃ１〜Ｃ３゜ｂ
　ｌ　′−ｂ　４　＋　Ｃ１〜Ｃ３・・・外部ピン名、
１．〜Ｉ４．Ｏ，〜０３・・・信号名。

代理人　弁理士　　　内　原　　　音 ７′ 東　２　吋 茅　３１！ｒ 茅　４　凹　　　　　　　茅　５　回

Claims (1)

1. 【特許請求の範囲】 複数の下位回路図についての名称、外部接続用ピン情報
   、シンボル情報、接続線情報および外部接続用ピンを通
   過する信号の情報を少くとも記憶する下位回路図情報記
   憶手段と、 前記下位回路図情報にもとずいて対応する外部接続用ピ
   ンを備えた下位回路シンボルを作成する下位回路シンボ
   ル作成手段と、 前記下位回路図情報記憶手段から前記下位回路シンボル
   の外部接続用ピンを通過する信号情報を読み出す信号情
   報読出し手段と、 前記下位回路シンボルと前記信号情報読出し手段により
   読み出された信号情報とにより前記複数の下位回路図に
   対応する上位回路図を発生する上位回路図発生手段とを
   含むことを特徴とする回路