JPH11102939A - 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 - Google Patents

半導体素子搭載用テープキャリアおよびこれを用いた半導体装置

Info

Publication number
JPH11102939A
JPH11102939A JP9261423A JP26142397A JPH11102939A JP H11102939 A JPH11102939 A JP H11102939A JP 9261423 A JP9261423 A JP 9261423A JP 26142397 A JP26142397 A JP 26142397A JP H11102939 A JPH11102939 A JP H11102939A
Authority
JP
Japan
Prior art keywords
tape carrier
plating
gold
semiconductor element
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9261423A
Other languages
English (en)
Inventor
Satoshi Chinda
聡 珍田
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9261423A priority Critical patent/JPH11102939A/ja
Publication of JPH11102939A publication Critical patent/JPH11102939A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テープキャリアのインナーリードと半導体素
子のアルミパッドとを金バンプ無しに直接ボンディング
でき、しかも加熱処理を加えても接合部の元素拡散が起
きず、長期に渡って接合部の高信頼性を有する半導体素
子搭載用テープキャリアおよびこれを用いた半導体装置
を提供する。 【解決手段】 このテープキャリア1は、耐熱性を有す
る絶縁テープ2上に、半導体素子の電極と接合されるイ
ンナーリード30を含む配線リード3をパターン形成し
たものである。インナーリード30は、銅箔3aの上
に、ニッケルめっき3b、パラジウムめっき3c、金め
っき3dがこの順で施され、半導体素子の電極に金バン
プを形成せずに直接電極と接合される。パラジウムめっ
き3cが、ニッケルの接合面への拡散を防ぐので、接合
部の高信頼性が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを搭
載する半導体素子搭載用テープキャリアおよびこれを用
いた半導体装置に関し、特に、半導体チップの電極(ア
ルミパッド)とインナーリードとを金バンプ無しに直接
接合可能とした半導体素子搭載用テープキャリアおよび
これを用いた半導体装置に関する。
【0002】
【従来の技術】半導体チップ搭載用テープキャリアは、
銅箔とポリイミド等の耐熱性テープとを貼り合わせたテ
ープ材から成形し作製される。このテープキャリアは、
大量生産に優れ、可撓性があり、薄くて軽量であるた
め、液晶画面の駆動用ICや小型計算機の論理LSIは
もとより、最近ではCPU,ASIC等の大型論理回路
の半導体チップやメモリチップの搭載用にまで適用範囲
が拡大している。一方、テープキャリアは、薄型、大量
生産向きであるため、これを硬質のリードフレームやガ
ラスエポキシ樹脂からなる基板の代替に用いることが検
討されている。
【0003】テープキャリアに設けられたインナーリー
ドと半導体チップの電極(アルミパッド)との接続方法
には、従来より次のものが知られている。 (1) TAB(テープオートメーテッドボンディング)法 (2) 金ワイヤボンディング法 (3) シングルポイントボンディング法
【0004】(1) のTAB法は、一般には、まず半導体
チップのアルミパッド上に金バンプと称する金の突起を
形成し、次いでこのバンプとインナーリードの全てとを
正確にアライメントした後、ダイヤモンド等の硬質のツ
ールで一括熱圧着させる方法である。このTAB法によ
れば、テープ材の形態のまま作業ができるため、テープ
キャリアに適用することができ、また接続時間が短く、
大量生産に適している。テープキャリアをTAB法によ
り接続する場合は、インナーリードにすずめっき、ある
いは金/ニッケルの2層めっきを施す。スズめっきの場
合は、チップのアルミパッド上の金バンプと金−スズ共
晶合金を形成して接合する。また、金/ニッケルめっき
の場合は、金−金接合となり、高信頼性を有する接合が
可能となる。下地のニッケルめっきは、素材の銅と最表
面の金めっきとの熱拡散防止バリアの役割を持つ。
【0005】(2) の金ワイヤボンディング法は、リード
フレームを用いたICの組立法では、ごく一般的な方法
である。熱圧着が中心であった頃は、フレーム材が30
0℃以上に熱せられたが、現在はヒートダメージを低減
する目的から超音波併用熱圧着法が用いられ、加熱温度
を200℃程度にしている。そのため、剛性の高いフレ
ーム材は、この方法に適しているといえる。一方、テー
プキャリアは、軟質のテープ材と銅箔とを貼り合わせた
もので、可撓性を有しているため、フレーム材と比較し
て柔らかく、超音波併用の金ワイヤボンディング法には
適していない。この方法を用いるには、比較的硬質なめ
っき膜を、テープの可撓性を損なわない範囲で施すこと
がポイントとなってくる。
【0006】(3) のシングルポイントボンディング法
は、テープキャリアのインナーリードと半導体チップの
アルミパッドとを接続する方法として、近年用いられる
ようになったものであり、アルミパッド上に金バンプを
施した後、テープキャリアのインナーリードと金バンプ
を正確にアライメントし、次にインナーリードを1本ず
つツールで叩き、インナーリードとアルミパッドとを接
続させる方法である。
【0007】
【発明が解決しようとする課題】しかし、従来のテープ
キャリアによれば、半導体チップのアルミパッドとテー
プキャリアのインナーリードとを接続する方法としてT
AB法を用いた場合は、半導体チップのアルミパッド上
に金バンプを形成しなければならず、この金バンプは、
一般に、ダイシングによって切断する前の配線を描画し
たLSIウェハにフォトレジストを厚塗りし、露光、現
像、電解金めっき、レジスト剥膜、金焼鈍等10工程以
上の長い工程を経て作製するもので、コストと製造時間
を費やすことになる。金ワイヤボンディング法と比較し
てTAB法が特殊用途に限られるのは、金バンプの製造
の困難さが大きな原因と考えられる。また、アルミパッ
ド数が100個にもなると、あるいはパッドおよびリー
ドのピッチが狭くなると、パッドとリードの全数の正確
なアライメントが難しくなるのが最大の欠点である。ま
た、接続の際は、テープ材や接続ツールの平坦性も接続
に大きく影響する。
【0008】また、金ワイヤボンディング法を用いた場
合は、一般には、リードフレームのような剛性の高い基
体上で行う方法であるため、軟質のテープキャリア上に
金ワイヤを接続することは、荷重や超音波出力が吸収さ
れ易いため、比較的難しい。
【0009】また、シングルポイントボンディング法を
用いた場合は、TAB法と同様に、基本的には、アルミ
パッドに金バンプが必要であるため、金バンプの作製に
費用と時間がかかり、コスト増を招く。銅箔からなるイ
ンナーリードにニッケルおよび金をめっきしたTAB用
のテープキャリアでも、ボンディング条件の適正化を図
ることにより、アルミパッドに直接シングルポイントボ
ンディングすることは可能であるが、ボンディング後に
エージング試験を行った結果、薄い金を通して下地のニ
ッケルが拡散し、アルミとの接合部が汚染され、リード
の接合力が小さくなることが確認された。
【0010】従って、本発明の目的は、テープキャリア
のインナーリードと半導体素子のアルミパッドとを金バ
ンプ無しに直接ボンディングでき、しかも加熱処理を加
えても接合部の元素拡散が起きず、長期に渡って接合部
の高信頼性を有する半導体素子搭載用テープキャリアお
よびこれを用いた半導体装置を提供することにある。
【0011】
【課題を解決するための手段】本発明は、上記目的を達
成するため、可撓性を有する絶縁フィルム上に、半導体
素子の電極と接合されるインナーリードを含む配線層を
パターン形成した半導体素子搭載用テープキャリアにお
いて、前記インナーリードは、前記電極との接合面がニ
ッケルめっきを施され、その上にパラジウムめっきを施
されたことを特徴とする半導体素子搭載用テープキャリ
アを提供する。
【0012】本発明は、上記目的を達成するため、アル
ミニウム電極を有する半導体素子と、可撓性を有する絶
縁フィルム上にインナーリードを含む配線層をパターン
形成した半導体素子搭載用テープキャリアとを備え、前
記インナーリードは、前記アルミニウム電極との接合面
がニッケルめっきを施され、その上にパラジウムめっき
を施され、前記インナーリードの前記接合面は、前記ア
ルミニウム電極に金バンプを形成せずに直接前記アルミ
ニウム電極と接合されたことを特徴とする半導体装置を
提供する。
【0013】
【発明の実施の形態】図1は、本発明の第1の実施の形
態に係る半導体素子搭載用テープキャリアを示す。この
テープキャリア1は、ポリイミド等の耐熱性を有する絶
縁テープ2と、この絶縁テープ2に耐熱接着剤で貼り合
わされた銅箔3aからなる配線リード3とを備える。
【0014】絶縁テープ2には、半導体チップが収容さ
れる部分に、チップサイズよりやや大きなデバイスホー
ル2aと、アウターリードホール2bとが設けられてい
る。
【0015】配線リード3は、半導体チップのアルミパ
ッドと接合されるインナーリード30、およびインナー
リード30に連設された外部配線基板(図示せず)と接
合されるアウターリード31がパターン形成されてい
る。インナーリード30は、その先端がデバイスホール
2a内に突出する構造になっており、銅箔3aの上に、
ニッケルめっき3b、パラジウムめっき3c、金めっき
3dがこの順で施される。第1層のニッケルめっき3b
の厚さは、1〜2μm程度、第2層のパラジウムめっき
3cの厚さは、0.05〜0.2μm程度、第3層の金
めっき3dの厚さは、0.005〜0.1μm程度とす
る。
【0016】第1層のニッケルめっき3bの厚さは、銅
箔3aからの銅の熱拡散を防止するためには、少なくと
も1μmは必要であるが、比較的硬いめっき膜であるの
で、3μm以上めっきすると、テープキャリアの特長で
ある可撓性を損なうことがある。従って、ニッケルめっ
き膜の厚さは、上記1〜2μm程度が好ましい。第2層
のパラジウムめっき3cは、ニッケルめっき3bよりさ
らに硬いめっき膜であり、また高価なので薄付けが良い
が、0.05μmより薄いと十分なボンディング性が望
めないことが実験から明らかになった。また、膜厚の制
御および品質保証が難しいことから、上記0.05〜
0.2μm程度が好ましい。第3層の金めっき3dは、
パラジウムよりさらに高価であるため、薄付けが良い
が、0.005μmより薄いと膜厚の制御および品質保
証が難しいことから、上記0.005〜0.1μm程度
が好ましい。
【0017】次に、第1の実施の形態に係るテープキャ
リア1の一製造方法を説明する。
【0018】(1) テープ材の準備 まず、ポリイミドからなる絶縁テープ2に耐熱接着剤を
用いて銅箔3aを貼り合わせたテープキャリア用テープ
材を準備する。
【0019】(2) パターン形成 このテープ材の銅箔3a面に感光性レジストを薄く均一
に塗布した後、露光、現像、エッチング、レジスト剥膜
形成等の工程を経て、所望の形状の微細パターンを形成
する。絶縁テープ2には、半導体チップを収容するため
のチップサイズよりやや大きなデバイスホール2aおよ
びアウターリードホール2bを予め開けておく。
【0020】(3) 脱脂,酸洗,清浄 テープキャリア1のめっき不要部に耐薬品性のレジスト
をスクリーン印刷法で塗布した後、露出している銅リー
ド(リード幅50μm、ピッチ90μm)を脱脂および
酸洗により清浄化する。
【0021】(4) めっき膜形成 電気めっきで無光沢のニッケルめっき30aの膜を約2
μm析出させ、その上に電気めっきでパラジウムめっき
30bの膜を約2μm析出させ、さらにその上に電気め
っきで金めっき30cの膜を約0.05μm析出させて
図1に示すインナーリード30およびアウターリード3
1を有する配線リード3が得られる。
【0022】(5) アルミパッドとの接合 図2は、半導体装置を示す。上記のようにして作製した
テープキャリア1を図示しないシングルポイントボンダ
(九州松下電器製SB10N−T)にセットし、半導体
チップ4のアルミパッド5とインナーリード30の先端
とを正確にアライメントして、インナーリード30をシ
ングルポイントボンダのツール6によって1本ずつ叩い
て接合する。このようにして図2に示すような半導体装
置10が製造される。なお、接合条件は、50gf、超
音波出力0.3W、発振時間20msとした。
【0023】次に、第1の実施の形態と比較例における
結合強度の測定結果を説明する。 <第1の実施の形態>アルミパッド5とインナーリード
30を接合した後、その接合部をリフトオフし、接合強
度を測定した。その結果、リード30とパッド5間の接
合強度は20gf以上であった。次に、接続したサンプ
ルを150℃の恒温槽中に最長500hr保持し、約1
00hr毎に取り出し、接合部の強度を測定した。その
結果、強度は500hr経過後も20gf以上を保つこ
とが確認された。
【0024】<比較例>第1の実施の形態で使用したテ
ープキャリア1の銅箔パターンのうち、めっき必要部の
みを露出させた後、この部分を清浄化してから、まずニ
ッケルめっき膜を約2μm、その上に金めっき膜を0.
05μm、いずれも電解めっき法で析出させて比較例の
テープキャリア1を作製した。このテープキャリア1を
シングルポイントボンダ(九州松下電器製SB10N−
T)にセットし、半導体チップ4のアルミパッド5とイ
ンナーリード30の先端を正確にアライメントして、リ
ード30をシングルポイントボンダのツールによって1
本ずつ叩いて接合した。接合条件は、第1の実施の形態
と同様である。次に、接合したサンプルを150℃の恒
温槽中に最長500hr保持し、約100hr毎に取り
出し、接合部の強度を測定した。その結果、強度は最初
の100hr経過後に既に5gf以下となった。すなわ
ち、第1の実施の形態と比較例を比較すると、第1の実
施の形態の金めっき3dとニッケルめっき3bの間にパ
ラジウムめっき3cを施すインナーリード構造は、アル
ミパッド5に直接テープキャリア1のインナーリード3
0をシングルポイントボンディングする際に、接続信頼
性を増大させることが明白になった。
【0025】上記構成のテープキャリア1の効果を説明
する。 (イ) 半導体チップ4のアルミパッド5上に金バンプを予
め設けておく必要がないため、高価で時間のかかるウェ
ハバンプ製造工程を全て省略することができる。 (ロ) 従来の剛性の高いリードフレームに比較して薄く可
撓性のあるテープ材を用いるため、パッケージが薄型化
でき、狭い隙間や湾曲した搭載部、折り曲げてた裏側の
基板等へのパッケージの搭載が可能になる。 (ハ) 金ワイヤボンディング法の場合は、接続部の耐湿性
を維持する目的から、レジンによるトランスファモール
ドが必要となるが、シングルポイントボンディング法の
場合は、より組立の簡単なポッティングレジン封止でよ
いため、コスト上大変有利である。 (ニ) シングルポイントボンディング法によりテープキャ
リア1のインナーリード30をアルミパッド5に直接接
合する方法は、金ワイヤをボンディングする場合のよう
なワイヤのループが無いので、パッケージの薄型化に一
層の効果がある。
【0026】本発明の第2の実施の形態に係る半導体素
子搭載用テープキャリアについて説明する。このテープ
キャリア1は、第1の実施の形態とは、インナーリード
30に施すめっきが異なり、他は第1の実施の形態と同
様に構成されている。すなわち、インナーリード30
は、第1層をニッケルめっき3b、第2層をパラジウム
めっき3cとし、最表層の金めっき3dを省略したもの
である。金めっき3cを省略した場合でも、半導体チッ
プ4のアルミパッド5との直接シングルポイントボンデ
ィングは可能である。そして第1の実施の形態に示した
150℃熱処理試験を行っても、少なくとも300hr
までは接合強度は20gf以上を示した。
【0027】図3は、本発明の第3の実施の形態に係る
半導体素子搭載用テープキャリアを示す。この第3の実
施の形態では、めっき不要部分にソルダレジスト7を形
成し、インナーリード30およびアウターリード31の
めっき必要部分にめっき3b,3c,3dを施したもの
である。これにより、貴金属めっきの使用量を減らして
コスト低減を図ることができる。
【0028】
【発明の効果】以上説明した通り、本発明によれば、イ
ンナーリード上のニッケルめっきの上に施したパラジウ
ムめっきが、ニッケルの接合面への拡散を防ぐので、テ
ープキャリアのインナーリードと半導体素子のアルミパ
ッドとを金バンプ無しに直接ボンディングでき、しかも
加熱処理を加えても接合部の元素拡散が起きず、長期に
渡って接合部の高信頼性を有する半導体素子搭載用テー
プキャリアおよびこれを用いた半導体装置を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るテープキャリ
アの断面図である。
【図2】本発明に係る半導体装置の断面図である。
【図3】本発明の第3の実施の形態に係るテープキャリ
アの断面図である。
【符号の説明】
1 テープキャリア 2 絶縁テープ 2a デバイスホール 2b アウターリードホール 3 配線リード 3a 銅箔 3b ニッケルめっき 3c パラジウムめっき 3d 金めっき 4 半導体チップ 5 アルミパッド 6 ツール 7 ソルダレジスト 10 半導体装置 30 インナーリード 31 アウターリード

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】可撓性を有する絶縁フィルム上に、半導体
    素子の電極と接合されるインナーリードを含む配線層を
    パターン形成した半導体素子搭載用テープキャリアにお
    いて、 前記インナーリードは、前記電極との接合面がニッケル
    めっきを施され、その上にパラジウムめっきを施された
    ことを特徴とする半導体素子搭載用テープキャリア。
  2. 【請求項2】前記インナーリードは、前記接合面が前記
    パラジウムめっきの上に金めっきを施された構成の請求
    項1記載の半導体素子搭載用テープキャリア。の半導体
    素子搭載用テープキャリア。
  3. 【請求項3】前記半導体素子の前記電極は、アルミニウ
    ム電極であり、 前記インナーリードの前記接合面は、前記アルミニウム
    電極に金バンプを形成せずに所定のボンディング法によ
    って直接前記アルミニウム電極と接合される構成の請求
    項1記載の半導体素子搭載用テープキャリア。の半導体
    素子搭載用テープキャリア。
  4. 【請求項4】アルミニウム電極を有する半導体素子と、 可撓性を有する絶縁フィルム上にインナーリードを含む
    配線層をパターン形成した半導体素子搭載用テープキャ
    リアとを備え、 前記インナーリードは、前記アルミニウム電極との接合
    面がニッケルめっきを施され、その上にパラジウムめっ
    きを施され、前記インナーリードの前記接合面は、前記
    アルミニウム電極に金バンプを形成せずに直接前記アル
    ミニウム電極と接合されたことを特徴とする半導体装
    置。
  5. 【請求項5】前記インナーリードの前記接合面は、前記
    パラジウムめっきの上に金めっきが施された構成の請求
    項4記載の半導体装置。
JP9261423A 1997-09-26 1997-09-26 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 Pending JPH11102939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9261423A JPH11102939A (ja) 1997-09-26 1997-09-26 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9261423A JPH11102939A (ja) 1997-09-26 1997-09-26 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH11102939A true JPH11102939A (ja) 1999-04-13

Family

ID=17361676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9261423A Pending JPH11102939A (ja) 1997-09-26 1997-09-26 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH11102939A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891198B2 (en) 2002-06-20 2005-05-10 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting an electronic part
JP2010097999A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法
JP2010245428A (ja) * 2009-04-09 2010-10-28 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891198B2 (en) 2002-06-20 2005-05-10 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting an electronic part
JP2010097999A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法
JP2010245428A (ja) * 2009-04-09 2010-10-28 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Similar Documents

Publication Publication Date Title
US6104087A (en) Microelectronic assemblies with multiple leads
TW522536B (en) Bumpless flip chip assembly with strips-in-via and plating
JPH0332914B2 (ja)
JP2003289120A (ja) フリップチップ型半導体装置及びその製造方法
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
JPH0729934A (ja) バンプを持つ半導体構造
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
JPH11111782A (ja) 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JPH07288298A (ja) 半導体チップ及びそれを用いた半導体パッケージ
JPH10303231A (ja) 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP2953163B2 (ja) 半導体装置実装用基板の製造方法
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JPS63168028A (ja) 微細接続構造
JP3201501B2 (ja) パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法
JP2000299399A (ja) 半導体装置
JPH0547848A (ja) 半導体装置
JPH07122589A (ja) 半導体装置及びその製造方法