JPH10303231A - 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 - Google Patents
半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置Info
- Publication number
- JPH10303231A JPH10303231A JP10704297A JP10704297A JPH10303231A JP H10303231 A JPH10303231 A JP H10303231A JP 10704297 A JP10704297 A JP 10704297A JP 10704297 A JP10704297 A JP 10704297A JP H10303231 A JPH10303231 A JP H10303231A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- plating layer
- semiconductor element
- nickel
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 超音波併用熱圧着法に基づくワイヤボンディ
ング法によってインナーリードと搭載された半導体素子
を接続することができる半導体素子搭載用テープキャリ
アおよびそのテープキャリアを使用した半導体装置を提
供する。 【解決手段】 ポリイミドテープ1の上に形成された銅
リード2(インナーリード2a)にニッケル合金、パラ
ジウム、パラジウム合金の下地めっき層3と金めっき層
4を形成した構成。
ング法によってインナーリードと搭載された半導体素子
を接続することができる半導体素子搭載用テープキャリ
アおよびそのテープキャリアを使用した半導体装置を提
供する。 【解決手段】 ポリイミドテープ1の上に形成された銅
リード2(インナーリード2a)にニッケル合金、パラ
ジウム、パラジウム合金の下地めっき層3と金めっき層
4を形成した構成。
Description
【0001】
【発明の属する技術分野】本発明は半導体素子搭載用テ
ープキャリアおよびそのテープキャリアを使用した半導
体装置に関し、特に、金ワイヤによって半導体素子をイ
ンナーリードに接続できるようにした半導体素子搭載用
テープキャリアおよびそのテープキャリアを使用した半
導体装置に関する。
ープキャリアおよびそのテープキャリアを使用した半導
体装置に関し、特に、金ワイヤによって半導体素子をイ
ンナーリードに接続できるようにした半導体素子搭載用
テープキャリアおよびそのテープキャリアを使用した半
導体装置に関する。
【0002】
【従来の技術】銅箔をポリイミド等の耐熱性テープに接
着した張り合わせ材によって作製した半導体素子搭載用
テープキャリアは、大量生産に優れ、可撓性があり、薄
く、軽量であるため、液晶画面の駆動用ICや小型計算
機の論理LSIをはじめ、最近ではCPU、ASICな
どの大型論理回路用の半導体素子を搭載する用途にまで
適用が拡大している。
着した張り合わせ材によって作製した半導体素子搭載用
テープキャリアは、大量生産に優れ、可撓性があり、薄
く、軽量であるため、液晶画面の駆動用ICや小型計算
機の論理LSIをはじめ、最近ではCPU、ASICな
どの大型論理回路用の半導体素子を搭載する用途にまで
適用が拡大している。
【0003】半導体素子をテープキャリアのインナーリ
ードと接続するとき、半導体素子のアルミパッド上に金
バンプと称する金の突起を形成し、これらの金バンプと
全てのインナーリードを正確にアライメントした後、ダ
イヤモンド等の硬質ツールで一括熱圧着する。この接続
方法をテープオートメーテッドボンディング(TAB)
法と呼ぶ。この接続方法は接続時間が短く、テープキャ
リアのまま作業ができるため、大量生産に適している
が、接続パッド数が数百個にもなったり、パッドとリー
ドのピッチが狭くなると、パッドとリードの全数の正確
なアライメントが難しくなるのが欠点である。また、接
続の際はテープキャリアや接続ツールの平坦性も接続に
大きく影響する。
ードと接続するとき、半導体素子のアルミパッド上に金
バンプと称する金の突起を形成し、これらの金バンプと
全てのインナーリードを正確にアライメントした後、ダ
イヤモンド等の硬質ツールで一括熱圧着する。この接続
方法をテープオートメーテッドボンディング(TAB)
法と呼ぶ。この接続方法は接続時間が短く、テープキャ
リアのまま作業ができるため、大量生産に適している
が、接続パッド数が数百個にもなったり、パッドとリー
ドのピッチが狭くなると、パッドとリードの全数の正確
なアライメントが難しくなるのが欠点である。また、接
続の際はテープキャリアや接続ツールの平坦性も接続に
大きく影響する。
【0004】半導体素子のアルミパッド上に金バンプを
形成するときは、LSIウェハをダイシングによって切
断する前に、配線を描画したLSIウェハにフォトレジ
ストを厚塗りし、露光、現像、電気金めっき、レジスト
剥離、金焼鈍などの10工程以上の工程を必要とする。
従って、TAB法はワイヤボンディング法に比較して特
殊用途に限られている。
形成するときは、LSIウェハをダイシングによって切
断する前に、配線を描画したLSIウェハにフォトレジ
ストを厚塗りし、露光、現像、電気金めっき、レジスト
剥離、金焼鈍などの10工程以上の工程を必要とする。
従って、TAB法はワイヤボンディング法に比較して特
殊用途に限られている。
【0005】テープキャリアは、前述したように、大量
生産に優れ、可撓性があり、薄く、軽量であるという利
点を有するので、これを金属リードフレームやガラスエ
ポキシ基板の代わりに用いることができれば好都合であ
る。
生産に優れ、可撓性があり、薄く、軽量であるという利
点を有するので、これを金属リードフレームやガラスエ
ポキシ基板の代わりに用いることができれば好都合であ
る。
【0006】この場合、半導体素子とテープキャリアの
インナーリードの接続は、TAB法のように金バンプを
必要としないワイヤボンディング法で行えれば好都合で
ある。
インナーリードの接続は、TAB法のように金バンプを
必要としないワイヤボンディング法で行えれば好都合で
ある。
【0007】ワイヤボンディング法は、金属リードフレ
ームを用いたICの組立法では一般的な方法てある。熱
圧着が中心であった頃は金属リードフレームは300℃
以上に加熱されたが、現在はヒートダメージを低減させ
るために、超音波併用熱圧着法が採用されている。この
ため、加熱温度は200℃程度である。超音波併用熱圧
着法は、超音波エネルギーを吸収しない剛性の高い金属
リードフレームに適している。
ームを用いたICの組立法では一般的な方法てある。熱
圧着が中心であった頃は金属リードフレームは300℃
以上に加熱されたが、現在はヒートダメージを低減させ
るために、超音波併用熱圧着法が採用されている。この
ため、加熱温度は200℃程度である。超音波併用熱圧
着法は、超音波エネルギーを吸収しない剛性の高い金属
リードフレームに適している。
【0008】
【発明が解決しようとする課題】しかし、従来の半導体
素子搭載用テープキャリアによると、絶縁性テープに銅
箔を接着した構成により可撓性があるので、超音波併用
熱圧着法によって金ワイヤをインナーリードに圧着しよ
うとしても超音波エネルギーが吸収されて圧着ができな
いという不都合がある。即ち、テープキャリアのインナ
ーリードにTAB法で使用されている金/ニッケルめっ
きを電解法で施し、200℃の接続温度でワイヤボンダ
ーにより金ワイヤを接続しようとしたが、金ワイヤがは
じかれて不圧着となることが多かった。一方、接続温度
を250℃以上にすると、銅箔を接着している接着剤が
流動化してテープキャリアが柔らかくなり、ボンディン
グ性を悪化させ、また、超音波エネルギーを大にする
と、金ワイヤの変形が大きくなってネック切れを起こす
とうい不都合が生じる。
素子搭載用テープキャリアによると、絶縁性テープに銅
箔を接着した構成により可撓性があるので、超音波併用
熱圧着法によって金ワイヤをインナーリードに圧着しよ
うとしても超音波エネルギーが吸収されて圧着ができな
いという不都合がある。即ち、テープキャリアのインナ
ーリードにTAB法で使用されている金/ニッケルめっ
きを電解法で施し、200℃の接続温度でワイヤボンダ
ーにより金ワイヤを接続しようとしたが、金ワイヤがは
じかれて不圧着となることが多かった。一方、接続温度
を250℃以上にすると、銅箔を接着している接着剤が
流動化してテープキャリアが柔らかくなり、ボンディン
グ性を悪化させ、また、超音波エネルギーを大にする
と、金ワイヤの変形が大きくなってネック切れを起こす
とうい不都合が生じる。
【0009】従って、本発明の目的は超音波併用熱圧着
法に基づくワイヤボンディング法によってインナーリー
ドと搭載された半導体素子を接続することができる半導
体素子搭載用テープキャリアおよびそのテープキャリア
を使用した半導体装置を提供することである。
法に基づくワイヤボンディング法によってインナーリー
ドと搭載された半導体素子を接続することができる半導
体素子搭載用テープキャリアおよびそのテープキャリア
を使用した半導体装置を提供することである。
【0010】
【課題を解決するための手段】本発明は上記の目的を達
成するため、半導体素子の電極と接続される接続面を有
するインナーリードおよび前記インナーリードに連設さ
れて外部配線と接続される接続面を有するアウターリー
ドを含むリードパターンを、可撓性絶縁フィルム上に形
成した半導体素子搭載用テープキャリアにおいて、前記
インナーリードは、超音波接続に要求される所定の硬
さ、及び熱圧着接続に要求される所定の熱拡散抵抗を有
する下地めっき層と、前記下地めっき層の上に形成され
た金めっき層を、少なくとも前記接続面に有する半導体
素子搭載用テープキャリアを提供するものである。
成するため、半導体素子の電極と接続される接続面を有
するインナーリードおよび前記インナーリードに連設さ
れて外部配線と接続される接続面を有するアウターリー
ドを含むリードパターンを、可撓性絶縁フィルム上に形
成した半導体素子搭載用テープキャリアにおいて、前記
インナーリードは、超音波接続に要求される所定の硬
さ、及び熱圧着接続に要求される所定の熱拡散抵抗を有
する下地めっき層と、前記下地めっき層の上に形成され
た金めっき層を、少なくとも前記接続面に有する半導体
素子搭載用テープキャリアを提供するものである。
【0011】また、本発明は上記の目的を達成するた
め、半導体素子の電極と接続される接続面を有するイン
ナーリードおよび前記インナーリードに連設されて外部
配線と接続される接続面を有するアウターリードを含む
リードパターンを、可撓性絶縁フィルム上に形成した半
導体素子搭載用テープキャリアに、前記半導体素子を搭
載して前記電極と前記インナーリードの前記接続面を接
続し、前記アウターリードの前記接続面を除いて所定の
部分をモールド樹脂でパッケージした半導体装置におい
て、前記インナーリードは、超音波接続に要求される所
定の硬さ、及び熱圧着接続に要求される所定の熱拡散抵
抗を有する下地めっき層と、前記下地めっき層の上に形
成された金めっき層を、少なくとも前記接続面に有し、
前記インナーリードは、前記接続面に超音波併用熱圧着
法で接続された金ワイヤを介して前記半導体素子の前記
電極と接続された構成を有する半導体装置を提供するも
のである。
め、半導体素子の電極と接続される接続面を有するイン
ナーリードおよび前記インナーリードに連設されて外部
配線と接続される接続面を有するアウターリードを含む
リードパターンを、可撓性絶縁フィルム上に形成した半
導体素子搭載用テープキャリアに、前記半導体素子を搭
載して前記電極と前記インナーリードの前記接続面を接
続し、前記アウターリードの前記接続面を除いて所定の
部分をモールド樹脂でパッケージした半導体装置におい
て、前記インナーリードは、超音波接続に要求される所
定の硬さ、及び熱圧着接続に要求される所定の熱拡散抵
抗を有する下地めっき層と、前記下地めっき層の上に形
成された金めっき層を、少なくとも前記接続面に有し、
前記インナーリードは、前記接続面に超音波併用熱圧着
法で接続された金ワイヤを介して前記半導体素子の前記
電極と接続された構成を有する半導体装置を提供するも
のである。
【0012】本発明の実施の形態によると、テープキャ
リアのインナーリードの少なくとも接続面の下地めっき
層は、ニッケル−リン、ニッケル−ホウ素、パラジウム
−ニッケル、ニッケル−コバルト−リン、パラジウム、
或いはパラジウム−リンが好ましく、インナーリードか
らの熱拡散性を防止し、且つ、超音波エネルギーの吸収
を防ぐために要求される硬さを付与する。下地めっき層
の好ましい厚さは、ニッケル合金では、1〜2μmであ
り、パラジウムあるいはその合金では、0.05〜0.
2μmである。一方、下地めっき層の上に形成される金
めっき層は耐酸化性を付与し、好ましい厚さは、0.0
05〜0.05μmである。
リアのインナーリードの少なくとも接続面の下地めっき
層は、ニッケル−リン、ニッケル−ホウ素、パラジウム
−ニッケル、ニッケル−コバルト−リン、パラジウム、
或いはパラジウム−リンが好ましく、インナーリードか
らの熱拡散性を防止し、且つ、超音波エネルギーの吸収
を防ぐために要求される硬さを付与する。下地めっき層
の好ましい厚さは、ニッケル合金では、1〜2μmであ
り、パラジウムあるいはその合金では、0.05〜0.
2μmである。一方、下地めっき層の上に形成される金
めっき層は耐酸化性を付与し、好ましい厚さは、0.0
05〜0.05μmである。
【0013】
【発明の実施の形態】以下、本発明の半導体素子搭載用
テープキャリアおよびそのテープキャリアを使用した半
導体装置を添付図面を参照しながら詳細に説明する。
テープキャリアおよびそのテープキャリアを使用した半
導体装置を添付図面を参照しながら詳細に説明する。
【0014】図1は本発明の半導体素子搭載用テープキ
ャリアの実施の形態を示し、ポリイミドテープ1はアウ
ターリードホール5および素子搭載部6を有する。ポリ
イミドテープ1上には耐熱性接着剤7を介してインナー
リード2aおよびアウターリード2bを有するリード2
が接着されており、リード2は、例えば、ニッケル−リ
ンの下地めっき層3と金めっき層4によって被覆されて
いる。これらのめっき層はインナーリード2aのボンデ
ィングワイヤとの接続面にのみ設けられても良い。
ャリアの実施の形態を示し、ポリイミドテープ1はアウ
ターリードホール5および素子搭載部6を有する。ポリ
イミドテープ1上には耐熱性接着剤7を介してインナー
リード2aおよびアウターリード2bを有するリード2
が接着されており、リード2は、例えば、ニッケル−リ
ンの下地めっき層3と金めっき層4によって被覆されて
いる。これらのめっき層はインナーリード2aのボンデ
ィングワイヤとの接続面にのみ設けられても良い。
【0015】図2は本発明の半導体装置の実施の形態を
示し、図1の半導体素子搭載用テープキャリアを使用し
て構成されている。従って、図1と共通する部分は共通
の引用数字で示されている。この半導体装置は素子搭載
部6に半導体素子8を耐熱性接着剤9によって接着し、
金ワイヤ10によって半導体素子8のアルミパッド(図
示せず)とインナーリード2aを金めっき層4および下
地めっき層3を介して接続することによって構成されて
いる。実際には、半導体素子8、金ワイヤ10、および
リード2の所定の部分をモールド樹脂で封止するが、図
示上省略している。また、アウターリードホール5の部
分で切断されるが、それも省略している。アウターリー
ド2bは外部配線基板の配線パターンに、直接、あるい
は金属リードフレームを介して接続される。
示し、図1の半導体素子搭載用テープキャリアを使用し
て構成されている。従って、図1と共通する部分は共通
の引用数字で示されている。この半導体装置は素子搭載
部6に半導体素子8を耐熱性接着剤9によって接着し、
金ワイヤ10によって半導体素子8のアルミパッド(図
示せず)とインナーリード2aを金めっき層4および下
地めっき層3を介して接続することによって構成されて
いる。実際には、半導体素子8、金ワイヤ10、および
リード2の所定の部分をモールド樹脂で封止するが、図
示上省略している。また、アウターリードホール5の部
分で切断されるが、それも省略している。アウターリー
ド2bは外部配線基板の配線パターンに、直接、あるい
は金属リードフレームを介して接続される。
【0016】以下、本発明の半導体素子搭載用テープキ
ャリアおよびそれを使用した半導体装置の実施例を詳細
に説明する。
ャリアおよびそれを使用した半導体装置の実施例を詳細
に説明する。
【0017】
【実施例1】ポリイミドテープに銅箔を耐熱性接着剤を
用いて貼合わせたテープキャリア用テープ材を用意し
た。このテープ材の銅箔面に感光性レジストを薄く均一
に塗布した後、露光、現像、エッチング、レジスト剥膜
等の工程を経て、所望の形状の微細パターンを形成し
た。一般に、テープキャリアに半導体素子を搭載すると
きは、前述したように、半導体素子のアルミパッド上に
設けられた金バンプとテープキャリアのインナーリード
をTAB法によって一括ボンディングする。そのため、
従来のテープキャリアは、ポリイミドテープに予めチッ
プサイズより大きなデバイスホールを開け、インナーリ
ードの先端をデバイスホール内に突出させた構造を有す
る。一方、図1の半導体素子搭載用テープキャリアで
は、デバイスホールを設けずに、インナーリード2aは
すべてポリイミドテープ1の上に設けられている。
用いて貼合わせたテープキャリア用テープ材を用意し
た。このテープ材の銅箔面に感光性レジストを薄く均一
に塗布した後、露光、現像、エッチング、レジスト剥膜
等の工程を経て、所望の形状の微細パターンを形成し
た。一般に、テープキャリアに半導体素子を搭載すると
きは、前述したように、半導体素子のアルミパッド上に
設けられた金バンプとテープキャリアのインナーリード
をTAB法によって一括ボンディングする。そのため、
従来のテープキャリアは、ポリイミドテープに予めチッ
プサイズより大きなデバイスホールを開け、インナーリ
ードの先端をデバイスホール内に突出させた構造を有す
る。一方、図1の半導体素子搭載用テープキャリアで
は、デバイスホールを設けずに、インナーリード2aは
すべてポリイミドテープ1の上に設けられている。
【0018】図1、および図2において、テープキャリ
アのめっき不要部に耐薬品性のレジストをスクリーン印
刷法で塗布し、その後、露出しているリード2を脱脂お
よび酸洗により清浄化した。次に、電気めっきでニッケ
ル−リンの下地めっき層3を約2μm析出させた。めっ
き液の組成は、NiSO4 ・6H2 O:160g/1,
NiCl2 ・6H2 O:40g/1,H3 PO3 :8g
/1である。このめっき液から析出させためっき膜の組
成は、ニッケル約92%、リン約8%であった。その上
に電気めっきで金めっき層4を約0.05μm析出させ
た。
アのめっき不要部に耐薬品性のレジストをスクリーン印
刷法で塗布し、その後、露出しているリード2を脱脂お
よび酸洗により清浄化した。次に、電気めっきでニッケ
ル−リンの下地めっき層3を約2μm析出させた。めっ
き液の組成は、NiSO4 ・6H2 O:160g/1,
NiCl2 ・6H2 O:40g/1,H3 PO3 :8g
/1である。このめっき液から析出させためっき膜の組
成は、ニッケル約92%、リン約8%であった。その上
に電気めっきで金めっき層4を約0.05μm析出させ
た。
【0019】このようにして作製したテープキャリアの
素子搭載部6に、半導体素子8を耐熱性ポリイミド接着
剤9で固定した後、半導体素子9のアルミパッドとテー
プキャリアのインナーリード2aの先端を、超音波併用
熱圧着法により、外径25μmの金ワイヤ10でボンデ
ィングした。ボンディング条件は荷重約90gf、ステ
ージ温度200℃、超音波出力0.5Wとした。この条
件は、剛性の高い金属リードフレームであっても、比較
的接続しにくい臨界条件である。この条件で、第1回お
よび第2回のボンディング試験において500本の接続
を行った。どちらか一方でも接続しなかった場合を不良
モードとして、金ワイヤ10の不圧着率を求めた。その
結果、不圧着率は0%であった。
素子搭載部6に、半導体素子8を耐熱性ポリイミド接着
剤9で固定した後、半導体素子9のアルミパッドとテー
プキャリアのインナーリード2aの先端を、超音波併用
熱圧着法により、外径25μmの金ワイヤ10でボンデ
ィングした。ボンディング条件は荷重約90gf、ステ
ージ温度200℃、超音波出力0.5Wとした。この条
件は、剛性の高い金属リードフレームであっても、比較
的接続しにくい臨界条件である。この条件で、第1回お
よび第2回のボンディング試験において500本の接続
を行った。どちらか一方でも接続しなかった場合を不良
モードとして、金ワイヤ10の不圧着率を求めた。その
結果、不圧着率は0%であった。
【0020】
【実施例2】実施例1と同様のテープキャリアのリード
2のうち、めっきする部分のみを露出させた後、この部
分を清浄化した。次に、ニッケル−リンの下地めっき層
3を約2μm、その上に金めっき層4を0.05μm、
いずれも無電解めっき法で析出させた。ニッケル−リン
の無電解めっきは次亜リン酸を還元剤に用いた。下地め
っき層3の合金組成はニッケル約92%、リン約8%で
あった。
2のうち、めっきする部分のみを露出させた後、この部
分を清浄化した。次に、ニッケル−リンの下地めっき層
3を約2μm、その上に金めっき層4を0.05μm、
いずれも無電解めっき法で析出させた。ニッケル−リン
の無電解めっきは次亜リン酸を還元剤に用いた。下地め
っき層3の合金組成はニッケル約92%、リン約8%で
あった。
【0021】このテープキャリアの素子搭載部6に半導
体素子8を搭載し、半導体素子8のアルミパッドとテー
プキャリアのインナーリード2aの先端を金ワイヤ10
でボンディングした。実施例1と同様の方法で接続試験
を行った。その結果、金ワイヤ10の不圧着率は0%で
あった。
体素子8を搭載し、半導体素子8のアルミパッドとテー
プキャリアのインナーリード2aの先端を金ワイヤ10
でボンディングした。実施例1と同様の方法で接続試験
を行った。その結果、金ワイヤ10の不圧着率は0%で
あった。
【0022】
【実施例3】実施例1と同様のテープキャリアのリード
2のうち、めっきする部分のみを露出させた後、この部
分を清浄化した。次に、ニッケル−ホウ素の下地めっき
層3を約2μm、その上に金めっき層4を0.05μ
m、いずれも無電解めっき法で析出させた。ニッケル−
ホウ素の無電解めっきはジメチルアミンボランを還元剤
に用いた。下地めっき層3の合金組成はニッケル約99
%、ホウ素約1%であった。
2のうち、めっきする部分のみを露出させた後、この部
分を清浄化した。次に、ニッケル−ホウ素の下地めっき
層3を約2μm、その上に金めっき層4を0.05μ
m、いずれも無電解めっき法で析出させた。ニッケル−
ホウ素の無電解めっきはジメチルアミンボランを還元剤
に用いた。下地めっき層3の合金組成はニッケル約99
%、ホウ素約1%であった。
【0023】このテープキャリアに半導体素子8を搭載
し、半導体素子8のアルミパッドとテープキャリアのイ
ンナーリード2aの先端を金ワイヤ10でボンディング
した。実施例1と同様の方法で接続試験を行った。その
結果、金ワイヤ10の不圧着率は0%であった。
し、半導体素子8のアルミパッドとテープキャリアのイ
ンナーリード2aの先端を金ワイヤ10でボンディング
した。実施例1と同様の方法で接続試験を行った。その
結果、金ワイヤ10の不圧着率は0%であった。
【0024】
【比較例】実施例1、2および3で使用したテープキャ
リアのリード2のうち、めっきする部分のみを露出させ
た後、この部分を清浄化した。次に、ニッケルの下地め
っき層3を約2μm、その上に金めっき層4を0.05
μm、いずれも電解めっき法で析出させた。このテープ
キャリアに半導体素子8を搭載し、半導体素子8のアル
ミパッドとテープキャリアのインナーリード2aの先端
を金ワイヤ10でボンディングした。実施例1と同様の
方法で接続試験を行った。その結果、金ワイヤ10の不
圧着率は20%であった。
リアのリード2のうち、めっきする部分のみを露出させ
た後、この部分を清浄化した。次に、ニッケルの下地め
っき層3を約2μm、その上に金めっき層4を0.05
μm、いずれも電解めっき法で析出させた。このテープ
キャリアに半導体素子8を搭載し、半導体素子8のアル
ミパッドとテープキャリアのインナーリード2aの先端
を金ワイヤ10でボンディングした。実施例1と同様の
方法で接続試験を行った。その結果、金ワイヤ10の不
圧着率は20%であった。
【0025】以上の説明から明らかなように、実施例
1、2、および3と比較例の結果を比較すると、本発明
のニッケル合金の下地めっき層3を金めっき層4の下に
施す構造は、可撓性を有するテープキャリアに金ワイヤ
10をボンディングするためには極めて有効な手段であ
ることが実証された。
1、2、および3と比較例の結果を比較すると、本発明
のニッケル合金の下地めっき層3を金めっき層4の下に
施す構造は、可撓性を有するテープキャリアに金ワイヤ
10をボンディングするためには極めて有効な手段であ
ることが実証された。
【0026】本発明では、ニッケル合金の下地めっき層
の厚さは、リード2からの熱拡散を防止するため、少な
くとも1μmは必要である。しかし、このめっき層は比
較的硬いので、3μm以上の厚さにすると、テープキャ
リアの特徴である可撓性を損なうことがある。従って、
下地めっき層の厚さは1〜2μm程度が望ましい。一
方、下地めっき層をパラジウムにすると、パラジウムは
ニッケル合金よりさらに硬く、また高価であるので、薄
付けが良い。しかし、0.05μmより薄いと充分なボ
ンディング性が望めないことが実験から明らかになっ
た。また、0.05μmより薄くすると、膜厚の制御お
よび品質保証が難しくなるので、パラジウムを使用する
ときは、0.05〜0.2μm程度が良い。金めっき層
はパラジウムより更に高価であるため、更に薄付けが良
いが、0.005μmより薄いと膜厚の制御および品質
保証が難しいことから、0.005〜0.05μm程度
が良い。
の厚さは、リード2からの熱拡散を防止するため、少な
くとも1μmは必要である。しかし、このめっき層は比
較的硬いので、3μm以上の厚さにすると、テープキャ
リアの特徴である可撓性を損なうことがある。従って、
下地めっき層の厚さは1〜2μm程度が望ましい。一
方、下地めっき層をパラジウムにすると、パラジウムは
ニッケル合金よりさらに硬く、また高価であるので、薄
付けが良い。しかし、0.05μmより薄いと充分なボ
ンディング性が望めないことが実験から明らかになっ
た。また、0.05μmより薄くすると、膜厚の制御お
よび品質保証が難しくなるので、パラジウムを使用する
ときは、0.05〜0.2μm程度が良い。金めっき層
はパラジウムより更に高価であるため、更に薄付けが良
いが、0.005μmより薄いと膜厚の制御および品質
保証が難しいことから、0.005〜0.05μm程度
が良い。
【0027】本発明では、下地めっき層をパラジウム−
ニッケル合金とし、その上に金めっき層を形成しても良
い。この構成によると、超音波併用熱圧着法による金ワ
イヤの接続率は、金めっき/ニッケル合金めっきを使用
した構成よりも良好であり、実施例1と同様の方法で接
続試験を行ったところ、ワイヤ不圧着率は0%であっ
た。
ニッケル合金とし、その上に金めっき層を形成しても良
い。この構成によると、超音波併用熱圧着法による金ワ
イヤの接続率は、金めっき/ニッケル合金めっきを使用
した構成よりも良好であり、実施例1と同様の方法で接
続試験を行ったところ、ワイヤ不圧着率は0%であっ
た。
【0028】本発明の半導体素子搭載用テープキャリア
およびそのテープキャリアを使用した半導体装置は、ワ
イヤボンディング法によってインナーリードが半導体素
子と接続されるものとして説明したが、TAB法によっ
て構成されることを妨げるものではない。
およびそのテープキャリアを使用した半導体装置は、ワ
イヤボンディング法によってインナーリードが半導体素
子と接続されるものとして説明したが、TAB法によっ
て構成されることを妨げるものではない。
【0029】
【発明の効果】以上説明した通り、本発明の半導体素子
搭載用テープキャリアおよびそのテープキャリアを使用
した半導体装置によれば、インナーリードに所定の硬さ
と所定の熱拡散抵抗を有する下地めっき層とその上に形
成される金めっき層を設けたので、可撓性テープキャリ
アのインナーリードと搭載された半導体素子を超音波併
用熱圧着法に基づくワイヤボンディング法で接続するこ
とができる。その結果、以下の効果を奏することができ
る。 (1) 半導体素子の電極上に金バンプを予め設けておく必
要がないため、高価で時間のかかるウェハバンプ製造工
程をすべて省略することができる。 (2) 従来の剛性の高い金属リードフレームに比較して、
薄くて可撓性を有するため、パッケージが薄形化でき、
狭い隙間や湾曲した搭載部、折り曲げた基板の裏側など
への搭載が可能になる。 (3) ウェハバンプ工程の省略と従来のワイヤボンダーの
使用により、組立コストの大幅な低減が可能になる。
搭載用テープキャリアおよびそのテープキャリアを使用
した半導体装置によれば、インナーリードに所定の硬さ
と所定の熱拡散抵抗を有する下地めっき層とその上に形
成される金めっき層を設けたので、可撓性テープキャリ
アのインナーリードと搭載された半導体素子を超音波併
用熱圧着法に基づくワイヤボンディング法で接続するこ
とができる。その結果、以下の効果を奏することができ
る。 (1) 半導体素子の電極上に金バンプを予め設けておく必
要がないため、高価で時間のかかるウェハバンプ製造工
程をすべて省略することができる。 (2) 従来の剛性の高い金属リードフレームに比較して、
薄くて可撓性を有するため、パッケージが薄形化でき、
狭い隙間や湾曲した搭載部、折り曲げた基板の裏側など
への搭載が可能になる。 (3) ウェハバンプ工程の省略と従来のワイヤボンダーの
使用により、組立コストの大幅な低減が可能になる。
【図面の簡単な説明】
【図1】本発明の半導体素子搭載用テープキャリアの実
施の形態を示す説明図。
施の形態を示す説明図。
【図2】本発明の半導体装置の実施の形態を示す説明
図。
図。
1 ポリイミドテープ 2 銅箔微細パターン(リード) 2a インナーリード 2b アウターリード 3 下地めっき層 4 金めっき層 5 アウターリードホール 6 素子搭載部 7 耐熱性接着剤 8 半導体素子 9 耐熱性接着剤 10 金ワイヤ
Claims (4)
- 【請求項1】 半導体素子の電極と接続される接続面を
有するインナーリードおよび前記インナーリードに連設
されて外部配線と接続される接続面を有するアウターリ
ードを含むリードパターンを、可撓性絶縁フィルム上に
形成した半導体素子搭載用テープキャリアにおいて、 前記インナーリードは、超音波接続に要求される所定の
硬さ、及び熱圧着接続に要求される所定の熱拡散抵抗を
有する下地めっき層と、前記下地めっき層の上に形成さ
れた金めっき層を、少なくとも前記接続面に有すること
を特徴とする半導体素子搭載用テープキャリア。 - 【請求項2】 前記下地めっき層は、ニッケル−リン、
ニッケル−ホウ素、パラジウム−ニッケル、ニッケル−
コバルト−リン、パラジウム、或いはパラジウム−リン
のめっき層である請求項1記載の半導体素子搭載用テー
プキャリア。 - 【請求項3】 半導体素子の電極と接続される接続面を
有するインナーリードおよび前記インナーリードに連設
されて外部配線と接続される接続面を有するアウターリ
ードを含むリードパターンを、可撓性絶縁フィルム上に
形成した半導体素子搭載用テープキャリアに、前記半導
体素子を搭載して前記電極と前記インナーリードの前記
接続面を接続し、前記アウターリードの前記接続面を除
いて所定の部分をモールド樹脂でパッケージした半導体
装置において、 前記インナーリードは、超音波接続に要求される所定の
硬さ、及び熱圧着接続に要求される所定の熱拡散抵抗を
有する下地めっき層と、前記下地めっき層の上に形成さ
れた金めっき層を、少なくとも前記接続面に有し、 前記インナーリードは、前記接続面に超音波併用熱圧着
法で接続された金ワイヤを介して前記半導体素子の前記
電極と接続された構成を有することを特徴とする半導体
装置。 - 【請求項4】 前記下地めっき層は、ニッケル−リン、
ニッケル−ホウ素、パラジウム−ニッケル、ニッケル−
コバルト−リン、パラジウム、或いはパラジウム−リン
のめっき層である請求項3記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10704297A JPH10303231A (ja) | 1997-04-24 | 1997-04-24 | 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10704297A JPH10303231A (ja) | 1997-04-24 | 1997-04-24 | 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303231A true JPH10303231A (ja) | 1998-11-13 |
Family
ID=14449057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10704297A Pending JPH10303231A (ja) | 1997-04-24 | 1997-04-24 | 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303231A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160057152A (ko) * | 2014-11-13 | 2016-05-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| KR20200133319A (ko) * | 2019-03-27 | 2020-11-27 | 삼성전기주식회사 | 적층형 커패시터 |
-
1997
- 1997-04-24 JP JP10704297A patent/JPH10303231A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160057152A (ko) * | 2014-11-13 | 2016-05-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9711484B2 (en) | 2014-11-13 | 2017-07-18 | Amkor Technology, Inc. | Semiconductor package with semiconductor die directly attached to lead frame and method |
| KR20200133319A (ko) * | 2019-03-27 | 2020-11-27 | 삼성전기주식회사 | 적층형 커패시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104087A (en) | Microelectronic assemblies with multiple leads | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| KR20030055130A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| US6720209B2 (en) | Method for fabricating a circuit device | |
| US7141509B2 (en) | Method for fabricating a circuit device | |
| US6883231B2 (en) | Method for fabricating a circuit device | |
| JPH10303231A (ja) | 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
| JPH11111782A (ja) | 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置 | |
| JP2953163B2 (ja) | 半導体装置実装用基板の製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07288298A (ja) | 半導体チップ及びそれを用いた半導体パッケージ | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP4648596B2 (ja) | 半導体装置の製造方法 | |
| JP2000039450A (ja) | バーンインボード、バンプ付きメンブレンリング及びその製造方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JP2609709B2 (ja) | 半導体チップの実装方法 | |
| JPH0228340A (ja) | 半導体チップの実装方法 | |
| JPH0469427B2 (ja) | ||
| JPH0547848A (ja) | 半導体装置 |