JPH11143379A5 - 半導体装置 - Google Patents

Claims (11)

1. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶されたメモリとを有し、
   前記メモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記画素は、第２の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタの活性層と、前記第２の薄膜トランジスタの活性層と、前記ＦＡＭＯＳ型薄膜トランジスタの活性層とは、同時に形成されていることを特徴とする半導体装置。
2. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶されたメモリとを有し、
   前記メモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記画素は、第２の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタのゲート電極及び前記第２の薄膜トランジスタのゲート電極は、前記ＦＡＭＯＳ型薄膜トランジスタのフローティングゲート電極と同じ材料を用いて形成され、
   前記第１の薄膜トランジスタのソース電極及びドレイン電極、及び前記第２の薄膜トランジスタのソース電極及びドレイン電極は、前記ＦＡＭＯＳ型薄膜トランジスタの制御ゲート電極と同じ材料を用いて形成されていることを特徴とする半導体装置。
3. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶されたメモリとを有し、
   前記メモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記画素は、第２の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタのゲート電極及び前記第２の薄膜トランジスタのゲート電極は、前記ＦＡＭＯＳ型薄膜トランジスタのフローティングゲート電極と同じ材料を用いて、同じ絶縁膜上に形成され、
   前記第１の薄膜トランジスタのソース電極及びドレイン電極、及び前記第２の薄膜トランジスタのソース電極及びドレイン電極は、前記ＦＡＭＯＳ型薄膜トランジスタの制御ゲート電極と同じ材料を用いて、同じ絶縁膜上に形成されていることを特徴とする半導体装置。
4. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶された第１のメモリと、第２のメモリとを有し、
   前記第１のメモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記第２のメモリは、揮発性メモリであって、第２の薄膜トランジスタを有し、
   前記画素は、第３の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタの活性層と、前記第２の薄膜トランジスタの活性層と、前記第３の薄膜トランジスタの活性層と、前記ＦＡＭＯＳ型薄膜トランジスタの活性層とは、同時に形成されていることを特徴とする半導体装置。
5. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶された第１のメモリと、第２のメモリとを有し、
   前記第１のメモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記第２のメモリは、揮発性メモリであって、第２の薄膜トランジスタを有し、
   前記画素は、第３の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタのゲート電極、前記第２の薄膜トランジスタのゲート電極及び前記第３の薄膜トランジスタのゲート電極は、前記ＦＡＭＯＳ型薄膜トランジスタのフローティングゲート電極と同じ材料を用いて形成され、
   前記第１の薄膜トランジスタのソース電極及びドレイン電極、前記第２の薄膜トランジスタのソース電極及びドレイン電極、及び前記第３の薄膜トランジスタのソース電極及びドレイン電極は、前記ＦＡＭＯＳ型薄膜トランジスタの制御ゲート電極と同じ材料を用いて形成されていることを特徴とする半導体装置。
6. 絶縁表面を有する基板上に、画素と、前記画素に入力される信号を補正するためのデータが記憶された第１のメモリと、第２のメモリとを有し、
   前記第１のメモリは、不揮発性メモリであって、第１の薄膜トランジスタと、ＦＡＭＯＳ型薄膜トランジスタとを有し、
   前記第２のメモリは、揮発性メモリであって、第２の薄膜トランジスタを有し、
   前記画素は、第３の薄膜トランジスタを有し、
   前記第１の薄膜トランジスタのゲート電極、前記第２の薄膜トランジスタのゲート電極及び前記第３の薄膜トランジスタのゲート電極は、前記ＦＡＭＯＳ型薄膜トランジスタのフローティングゲート電極と同じ材料を用いて、同じ絶縁膜上に形成され、
   前記第１の薄膜トランジスタのソース電極及びドレイン電極、前記第２の薄膜トランジスタのソース電極及びドレイン電極、及び前記第３の薄膜トランジスタのソース電極及びドレイン電極は、前記ＦＡＭＯＳ型薄膜トランジスタの制御ゲート電極と同じ材料を用いて、同じ絶縁膜上に形成されていることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一項において、
   前記補正は、ガンマ補正であることを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記半導体装置は、表示媒体として液晶を有することを特徴とする半導体装置。
9. 請求項１乃至請求項７のいずれか一項において、
   前記半導体装置は、表示媒体として高分子分散型液晶を有することを特徴とする半導体装置。
10. 請求項１乃至請求項７のいずれか一項において、
    前記半導体装置は、表示媒体としてエレクトロルミネッセンス素子を有することを特徴とする半導体装置。
11. 請求項１内政請求項１０のいずれか一項において、
    前記半導体装置は、ビデオカメラ、スチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、パーソナルコンピュータ、携帯情報端末、モバイルコンピュータ、携帯電話である。