JPH11145374A - 半導体チップの接続方法および半導体集積回路 - Google Patents
半導体チップの接続方法および半導体集積回路Info
- Publication number
- JPH11145374A JPH11145374A JP9304605A JP30460597A JPH11145374A JP H11145374 A JPH11145374 A JP H11145374A JP 9304605 A JP9304605 A JP 9304605A JP 30460597 A JP30460597 A JP 30460597A JP H11145374 A JPH11145374 A JP H11145374A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chips
- semiconductor
- semiconductor chip
- pads
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/10—Configurations of laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 複数の半導体チップを、配線基板上の配線に
より接続すると、配線基板上での配線密度の向上に限界
があることに鑑みて、半導体チップの搭載密度を高める
ことが困難であった。 【解決手段】 各半導体チップ１、２にパッド４を設置
した後、双方の半導体チップ１、２の側面１ａ、２ａを
隣接させ、これにより隣接されたパッド４、４間に、例
えばインジウム等の軟質金属５を置き、熱処理を行って
軟質金属５を溶解ならびに凝固し、双方のパッド４、４
を接続する。これにより、配線基板上の配線の使用を回
避する為、配線基板の面積増加を防ぐことができ、半導
体チップ１、２を高密度に搭載できる半導体チップの接
続方法および半導体集積回路を提供する。
より接続すると、配線基板上での配線密度の向上に限界
があることに鑑みて、半導体チップの搭載密度を高める
ことが困難であった。 【解決手段】 各半導体チップ１、２にパッド４を設置
した後、双方の半導体チップ１、２の側面１ａ、２ａを
隣接させ、これにより隣接されたパッド４、４間に、例
えばインジウム等の軟質金属５を置き、熱処理を行って
軟質金属５を溶解ならびに凝固し、双方のパッド４、４
を接続する。これにより、配線基板上の配線の使用を回
避する為、配線基板の面積増加を防ぐことができ、半導
体チップ１、２を高密度に搭載できる半導体チップの接
続方法および半導体集積回路を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの接
続方法および半導体集積回路に関し、特に複数の半導体
チップで１つのシステムを構築する半導体チップの接続
方法および半導体集積回路に関する。
続方法および半導体集積回路に関し、特に複数の半導体
チップで１つのシステムを構築する半導体チップの接続
方法および半導体集積回路に関する。
【０００２】
【従来の技術】近年のＬＳＩは微細化に伴い、多数の機
能マクロ（例えばＣＰＵやＲＡＭ等）が搭載されてお
り、更なる機能マクロの搭載を行って、システムオンチ
ップ化が進められている。しかし、複数の機能マクロを
搭載するには、プロセスの改良は勿論であるが、要求の
全ての機能マクロを搭載しようとすると、チップサイズ
を大きくする必要があり、またその半導体チップのテス
トを行うには、膨大なテスト時間が必要となるなど、製
造技術的にも困難であり、コストも高くなってしまう。
よって、従来は同一基板上に複数の半導体チップを搭載
し、ボンディングワイヤーやバンプ等で接続する方法が
一般に用いられている。
能マクロ（例えばＣＰＵやＲＡＭ等）が搭載されてお
り、更なる機能マクロの搭載を行って、システムオンチ
ップ化が進められている。しかし、複数の機能マクロを
搭載するには、プロセスの改良は勿論であるが、要求の
全ての機能マクロを搭載しようとすると、チップサイズ
を大きくする必要があり、またその半導体チップのテス
トを行うには、膨大なテスト時間が必要となるなど、製
造技術的にも困難であり、コストも高くなってしまう。
よって、従来は同一基板上に複数の半導体チップを搭載
し、ボンディングワイヤーやバンプ等で接続する方法が
一般に用いられている。
【０００３】次に、従来の半導体チップの接続方法につ
いて、図４（ａ）、図４（ｂ）、図５（ａ）、図５
（ｂ）を用いて説明する。図４（ａ）は、第一の従来例
である半導体チップ接続方法の平面図、図４（ｂ）は正
断面図であり、図中、符号１は半導体チップ、２は半導
体チップ、４は半導体チップ上パッド、６はシーリング
キャップ、７はボンディングワイヤー、９は信号ピン、
１０は配線基板、１１は配線基板上信号配線、１２は配
線基板上パッドである。第一の従来例である半導体チッ
プ接続方法は、配線基板１０上に半導体チップ１及び半
導体チップ２をそれぞれマウントし、配線基板１０上に
設けてある配線基板上パッド１２と各半導体チップ１、
２上に設けてある半導体チップ上パッド４とをボンディ
ングワイヤー７で接続する。配線基板上パッド１２同士
の間は、配線基板上信号配線１１で接続される。
いて、図４（ａ）、図４（ｂ）、図５（ａ）、図５
（ｂ）を用いて説明する。図４（ａ）は、第一の従来例
である半導体チップ接続方法の平面図、図４（ｂ）は正
断面図であり、図中、符号１は半導体チップ、２は半導
体チップ、４は半導体チップ上パッド、６はシーリング
キャップ、７はボンディングワイヤー、９は信号ピン、
１０は配線基板、１１は配線基板上信号配線、１２は配
線基板上パッドである。第一の従来例である半導体チッ
プ接続方法は、配線基板１０上に半導体チップ１及び半
導体チップ２をそれぞれマウントし、配線基板１０上に
設けてある配線基板上パッド１２と各半導体チップ１、
２上に設けてある半導体チップ上パッド４とをボンディ
ングワイヤー７で接続する。配線基板上パッド１２同士
の間は、配線基板上信号配線１１で接続される。
【０００４】図５（ａ）は、第二の従来例である半導体
チップ接続方法を示す平面図、図５（ｂ）は正断面図で
あり、図中符号１は半導体チップ、２は半導体チップ、
１３は第一のバンプ電極、１４は第二のバンプ電極であ
る。第二の従来例である半導体チップ接続方法では、ま
ず図５（ａ）に示すように、半導体チップ１に第一のバ
ンプ電極１３を設け、半導体チップ２に第二のバンプ電
極１４を設け、次いで、図５（ｂ）に示すように、それ
ぞれの半導体チップ１、２のバンプ電極１３、１４同志
を対向させて結合させる事により半導体チップ１と半導
体チップ２が接続される。
チップ接続方法を示す平面図、図５（ｂ）は正断面図で
あり、図中符号１は半導体チップ、２は半導体チップ、
１３は第一のバンプ電極、１４は第二のバンプ電極であ
る。第二の従来例である半導体チップ接続方法では、ま
ず図５（ａ）に示すように、半導体チップ１に第一のバ
ンプ電極１３を設け、半導体チップ２に第二のバンプ電
極１４を設け、次いで、図５（ｂ）に示すように、それ
ぞれの半導体チップ１、２のバンプ電極１３、１４同志
を対向させて結合させる事により半導体チップ１と半導
体チップ２が接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、第一の
従来例では、半導体チップ１、２間の接続を行うのに配
線基板１０及びボンディングワイヤー７を必要とする
為、半導体チップ１、２の搭載密度が小さく（低く）な
り、配線基板１０が大きくなるという問題点があった。
その理由は、配線基板１０上の信号配線１１の配線技術
は、半導体チップ１、２への配線技術に比べると劣って
いる（例えば、配線基板の配線間隔は２００μｍに対
し、半導体チップの配線間隔は１μｍである為、２００
倍の違いがある）為、半導体チップ１、２間を信号配線
１１で接続するとなると、その配線間隔は２００μｍ以
上になってしまい、配線間隔を縮小することは困難であ
った。また、配線基板１０と半導体チップ１、２を接続
するボンディングワイヤー７のボンディング精度も例え
ば８０μｍの間隔が必要である為、配線基板１０と半導
体チップ１または２を接続すると、配線基板１０上のパ
ッド１２の形成間隔を半導体チップ１、２上のパッド４
の形成間隔より広くする必要があり、半導体チップ１、
２上のパッド４を高密度化しても有効に生かせないとい
う問題点があった。
従来例では、半導体チップ１、２間の接続を行うのに配
線基板１０及びボンディングワイヤー７を必要とする
為、半導体チップ１、２の搭載密度が小さく（低く）な
り、配線基板１０が大きくなるという問題点があった。
その理由は、配線基板１０上の信号配線１１の配線技術
は、半導体チップ１、２への配線技術に比べると劣って
いる（例えば、配線基板の配線間隔は２００μｍに対
し、半導体チップの配線間隔は１μｍである為、２００
倍の違いがある）為、半導体チップ１、２間を信号配線
１１で接続するとなると、その配線間隔は２００μｍ以
上になってしまい、配線間隔を縮小することは困難であ
った。また、配線基板１０と半導体チップ１、２を接続
するボンディングワイヤー７のボンディング精度も例え
ば８０μｍの間隔が必要である為、配線基板１０と半導
体チップ１または２を接続すると、配線基板１０上のパ
ッド１２の形成間隔を半導体チップ１、２上のパッド４
の形成間隔より広くする必要があり、半導体チップ１、
２上のパッド４を高密度化しても有効に生かせないとい
う問題点があった。
【０００６】また、第一の従来例では、半導体チップ
１、２間の接続を行うのにボンディングワイヤー７や配
線基板１０を必要とする為、信号配線１１への影響（ノ
イズ、遅延増大等）が出るという問題点があった。すな
わち、ボンディングワイヤー７や配線基板１０上の信号
配線１１が長くなると、インピーダンスやインダクタン
スそして容量が大きくなり、結果的に半導体チップ１、
２間の信号伝達に於いて、伝達遅延時間は遅くなり、そ
の信号波形には、ノイズが載って誤動作の原因になると
いった問顧が生じるのである。
１、２間の接続を行うのにボンディングワイヤー７や配
線基板１０を必要とする為、信号配線１１への影響（ノ
イズ、遅延増大等）が出るという問題点があった。すな
わち、ボンディングワイヤー７や配線基板１０上の信号
配線１１が長くなると、インピーダンスやインダクタン
スそして容量が大きくなり、結果的に半導体チップ１、
２間の信号伝達に於いて、伝達遅延時間は遅くなり、そ
の信号波形には、ノイズが載って誤動作の原因になると
いった問顧が生じるのである。
【０００７】第二の従来例では、３以上の半導体チップ
の接続を行うのは困難であるという問題点があった。そ
の理由は、半導体チップ１、２の接続を行うのに双方の
半導体チップ１、２上にバンプ電極１３または１４を設
け、各々のバンプ電極１３、１４が一対となる様に対向
させて接続を行う為、他の半導体チップを接続しようと
すると、一対となっている半導体チップ１、２の片方が
邪魔となる為である。また、第二の従来例では、配線基
板への接続が困難であるという問題点があった。その理
由は、２つの半導体チップ１、２が一対となって対向し
ており、半導体チップ１、２と配線基板をボンディング
ワイヤーで接続するのに、一対となっている半導体チッ
プ１、２の片方が邪魔となる為である。
の接続を行うのは困難であるという問題点があった。そ
の理由は、半導体チップ１、２の接続を行うのに双方の
半導体チップ１、２上にバンプ電極１３または１４を設
け、各々のバンプ電極１３、１４が一対となる様に対向
させて接続を行う為、他の半導体チップを接続しようと
すると、一対となっている半導体チップ１、２の片方が
邪魔となる為である。また、第二の従来例では、配線基
板への接続が困難であるという問題点があった。その理
由は、２つの半導体チップ１、２が一対となって対向し
ており、半導体チップ１、２と配線基板をボンディング
ワイヤーで接続するのに、一対となっている半導体チッ
プ１、２の片方が邪魔となる為である。
【０００８】本発明では、配線基板を経由させることな
く半導体チップ同士を接続でき、半導体チップの高密度
化が図れる半導体チップの接続方法および半導体集積回
路を提供することを目的とする。
く半導体チップ同士を接続でき、半導体チップの高密度
化が図れる半導体チップの接続方法および半導体集積回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体チップ接
続方法は、複数の半導体チップの側面を隣接させ、双方
の半導体チップのパッド若しくは配線（例えばアルミ配
線）を軟質金属によって接続する。より具体的には、予
め半導体チップ上のパッド若しくは配線（以降では、パ
ッドを例に説明する）を半導体チップの側面まで延ばし
た半導体チップを作成（図１（ａ）参照）し、切断され
た半導体チップの側面は化学的機械研磨（ＣＭＰ）等に
よって平坦化する（図１（ｂ）参照）。平坦化された双
方の半導体チップの側面は隣接させ、突き合わせ状態の
パッド間に軟質金属を置き、熱処理（例えばレーザー）
で軟質金用を溶解ならびに凝固して双方のパッドを接続
（図１（ｃ）参照）する。パッド間を接続する軟質金属
は、パッドに予め置いたもの、パッドの隣接後においた
ものの、いずれも採用可能である。
続方法は、複数の半導体チップの側面を隣接させ、双方
の半導体チップのパッド若しくは配線（例えばアルミ配
線）を軟質金属によって接続する。より具体的には、予
め半導体チップ上のパッド若しくは配線（以降では、パ
ッドを例に説明する）を半導体チップの側面まで延ばし
た半導体チップを作成（図１（ａ）参照）し、切断され
た半導体チップの側面は化学的機械研磨（ＣＭＰ）等に
よって平坦化する（図１（ｂ）参照）。平坦化された双
方の半導体チップの側面は隣接させ、突き合わせ状態の
パッド間に軟質金属を置き、熱処理（例えばレーザー）
で軟質金用を溶解ならびに凝固して双方のパッドを接続
（図１（ｃ）参照）する。パッド間を接続する軟質金属
は、パッドに予め置いたもの、パッドの隣接後においた
ものの、いずれも採用可能である。
【００１０】本発明では、複数の半導体チップを接続す
る方法として、双方の半導体チップの側面を隣接させ、
側面まで延びているパッド若しくは配線に軟質金属等で
直接接続を行っている。この為、複数の半導体チップ同
志を接続するのに配線基板を経由させる必要がない。そ
して、このようにして半導体チップを接続して得られた
半導体集積回路では、半導体チップ同士の側面を隣接さ
せているので、半導体チップの高密度化が図られ、小型
化が可能である。
る方法として、双方の半導体チップの側面を隣接させ、
側面まで延びているパッド若しくは配線に軟質金属等で
直接接続を行っている。この為、複数の半導体チップ同
志を接続するのに配線基板を経由させる必要がない。そ
して、このようにして半導体チップを接続して得られた
半導体集積回路では、半導体チップ同士の側面を隣接さ
せているので、半導体チップの高密度化が図られ、小型
化が可能である。
【００１１】請求項１記載の半導体チップの接続方法
は、複数の半導体チップが集合体として機能するシステ
ムに於いて、該複数の半導体チップを隣接配置した時に
合致する位置にパッドを配置し、該半導体チップ同志を
側面で接触させ、前記パッド間に軟質金属を設け、前記
軟質金属を溶解ならびに凝固させて双方のパッドを接合
することを特徴としている。請求項２記載の半導体チッ
プの接続方法は、前記請求項１記載の半導体チップの接
続方法に於いて、該半導体チップのパッドは、半導体チ
ップの側面まで延ばしていることを特徴としている。請
求項３記載の半導体チップの接続方法は、前記請求項１
記載の半導体チップの接続方法に於いて、該半導体チッ
プのパッドは、半導体チップ側面に向かって下り傾斜に
なっていることを特徴としている。請求項４記載の半導
体チップの接続方法は、前記請求項１記載の半導体チッ
プの接続方法に於いて、該半導体チップのパッドが前記
半導体チップに沿って平坦になっていることを特徴とし
ている。請求項５記載の半導体チップの接続方法は、前
記請求項１記載の半導体チップの接続方法に於いて、複
数の半導体チップを隣接配置した時に合致する位置にパ
ッドを配置し、前記パッドに予め軟質金属を設け、該半
導体チップ同志を側面で接触させ、前記軟質金属を溶解
ならびに凝固させて双方のパッドを接合することを特徴
としている。請求項６記載の半導体チップの接続方法
は、前記請求項１から請求項５のいずれかに記載の半導
体チップの接続方法に於いて、パッドの代わりに配線を
使用することを特徴としている。請求項７記載の半導体
集積回路では、請求項１〜６のいずれかの半導体チップ
の接続方法によって、複数の半導体チップが接続されて
なることを特徴としている。半導体集積回路を前記課題
の解決手段としている。請求項８記載の半導体集積回路
では、請求項７記載の半導体集積回路において、接続さ
れた複数の半導体チップが配線基板上に取り付けられ、
これら半導体チップの内の少なくとも一つが配線基板と
接続されていることを特徴としている。
は、複数の半導体チップが集合体として機能するシステ
ムに於いて、該複数の半導体チップを隣接配置した時に
合致する位置にパッドを配置し、該半導体チップ同志を
側面で接触させ、前記パッド間に軟質金属を設け、前記
軟質金属を溶解ならびに凝固させて双方のパッドを接合
することを特徴としている。請求項２記載の半導体チッ
プの接続方法は、前記請求項１記載の半導体チップの接
続方法に於いて、該半導体チップのパッドは、半導体チ
ップの側面まで延ばしていることを特徴としている。請
求項３記載の半導体チップの接続方法は、前記請求項１
記載の半導体チップの接続方法に於いて、該半導体チッ
プのパッドは、半導体チップ側面に向かって下り傾斜に
なっていることを特徴としている。請求項４記載の半導
体チップの接続方法は、前記請求項１記載の半導体チッ
プの接続方法に於いて、該半導体チップのパッドが前記
半導体チップに沿って平坦になっていることを特徴とし
ている。請求項５記載の半導体チップの接続方法は、前
記請求項１記載の半導体チップの接続方法に於いて、複
数の半導体チップを隣接配置した時に合致する位置にパ
ッドを配置し、前記パッドに予め軟質金属を設け、該半
導体チップ同志を側面で接触させ、前記軟質金属を溶解
ならびに凝固させて双方のパッドを接合することを特徴
としている。請求項６記載の半導体チップの接続方法
は、前記請求項１から請求項５のいずれかに記載の半導
体チップの接続方法に於いて、パッドの代わりに配線を
使用することを特徴としている。請求項７記載の半導体
集積回路では、請求項１〜６のいずれかの半導体チップ
の接続方法によって、複数の半導体チップが接続されて
なることを特徴としている。半導体集積回路を前記課題
の解決手段としている。請求項８記載の半導体集積回路
では、請求項７記載の半導体集積回路において、接続さ
れた複数の半導体チップが配線基板上に取り付けられ、
これら半導体チップの内の少なくとも一つが配線基板と
接続されていることを特徴としている。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１（ａ）は、パッド４
（若しくは配線を示し、以下パッドを例示する）を側面
１ａまたは２ａまで延ばした２つの半導体チップ１、２
を示す平面図である。図１（ｂ）は、傾斜面４ａを有す
るパッド４を側面１ａまたは２ａまで延ばした２つの半
導体チップ１、２の正断面図である。図１（ｃ）は、２
つの半導体チップ１、２の側面１ａ、２ａを隣接させ、
軟質金属５によってパッド４を接続した状態を示す正断
面図である。図２（ａ）は、平坦なパッド４ｂを側面１
ａまたは２ａまで延ばした２つの半導体チップ１、２を
示す正断面図である。図２（ｂ）は、２つの半導体チッ
プ１、２の側面１ａ、２ａを隣接させ、軟質金属５によ
って双方の平坦なパッド４を接続した状態を示す正断面
図である。
て図面を参照して説明する。図１（ａ）は、パッド４
（若しくは配線を示し、以下パッドを例示する）を側面
１ａまたは２ａまで延ばした２つの半導体チップ１、２
を示す平面図である。図１（ｂ）は、傾斜面４ａを有す
るパッド４を側面１ａまたは２ａまで延ばした２つの半
導体チップ１、２の正断面図である。図１（ｃ）は、２
つの半導体チップ１、２の側面１ａ、２ａを隣接させ、
軟質金属５によってパッド４を接続した状態を示す正断
面図である。図２（ａ）は、平坦なパッド４ｂを側面１
ａまたは２ａまで延ばした２つの半導体チップ１、２を
示す正断面図である。図２（ｂ）は、２つの半導体チッ
プ１、２の側面１ａ、２ａを隣接させ、軟質金属５によ
って双方の平坦なパッド４を接続した状態を示す正断面
図である。
【００１３】次に、第一の実施の形態である半導体チッ
プの接続方法を、図１（ａ）、図１（ｂ）、図１（ｃ）
を用いて説明する。まず、半導体チップ１、２につい
て、図１（ａ）、図１（ｂ）を参照して説明する。図１
（ａ）および図１（ｂ）に示すように、半導体チップ
１、２は、側面１ａまたは２ａに臨ませて設置したパッ
ド４を有している。これらパッド４は、半導体チップ
１、２の上面（図１（ｂ）中上部）上に設置され、側面
１ａまたは２ａに向かって下り傾斜になっている。ま
た、各パッド４は、半導体チップ１または２の信号配線
３と接続している。
プの接続方法を、図１（ａ）、図１（ｂ）、図１（ｃ）
を用いて説明する。まず、半導体チップ１、２につい
て、図１（ａ）、図１（ｂ）を参照して説明する。図１
（ａ）および図１（ｂ）に示すように、半導体チップ
１、２は、側面１ａまたは２ａに臨ませて設置したパッ
ド４を有している。これらパッド４は、半導体チップ
１、２の上面（図１（ｂ）中上部）上に設置され、側面
１ａまたは２ａに向かって下り傾斜になっている。ま
た、各パッド４は、半導体チップ１または２の信号配線
３と接続している。
【００１４】本発明の第一の実施の形態である半導体チ
ップの接続方法により、双方の半導体チップ１、２を接
続する場合、まず、各半導体チップ１、２にパッド４を
設置した後、図１（ｃ）に示す様に双方の半導体チップ
１、２の側面１ａ、２ａを隣接させ、これにより隣接さ
れたパッド４、４間に、例えばインジウム等の軟質金属
５を置き、熱処理を行って軟質金属５を溶解ならびに凝
固し、双方のパッド４、４を接続する。軟質金属５の溶
解は、例えばレーザー照射等によって行う。また、前記
パッド４、４上の軟質金属５は、半導体チップ１、２の
側面１ａ、２ａを隣接させる前に、片方または双方のパ
ッド４に置き、その後半導体チップ１、２同士を隣接さ
せ、熱処理を行って軟質金属５を溶解ならびに凝固し、
双方のパッド４を接続しても良い。なお、軟質金属５と
しては、インジウムの他に、アンチモン・鉛・錫・ある
いはこれらのいずれかを主体とする合金等も適用可能で
ある。
ップの接続方法により、双方の半導体チップ１、２を接
続する場合、まず、各半導体チップ１、２にパッド４を
設置した後、図１（ｃ）に示す様に双方の半導体チップ
１、２の側面１ａ、２ａを隣接させ、これにより隣接さ
れたパッド４、４間に、例えばインジウム等の軟質金属
５を置き、熱処理を行って軟質金属５を溶解ならびに凝
固し、双方のパッド４、４を接続する。軟質金属５の溶
解は、例えばレーザー照射等によって行う。また、前記
パッド４、４上の軟質金属５は、半導体チップ１、２の
側面１ａ、２ａを隣接させる前に、片方または双方のパ
ッド４に置き、その後半導体チップ１、２同士を隣接さ
せ、熱処理を行って軟質金属５を溶解ならびに凝固し、
双方のパッド４を接続しても良い。なお、軟質金属５と
しては、インジウムの他に、アンチモン・鉛・錫・ある
いはこれらのいずれかを主体とする合金等も適用可能で
ある。
【００１５】次に、本発明の第二の実施の形態である半
導体チップの接続方法は、図２（ａ）に示す様に、半導
体チップ１、２に平坦なパッド４ｂを設置し、図２
（ｂ）に示すように半導体チップ１、２の側面１ａ、２
ａを隣接させることで、パッド４ｂ、４ｂを隣接させ
る。そして、予めパッド４ｂに置いた軟質金属５、ある
いは隣接後のパッド４ｂ、４ｂに置いた軟質金属５を溶
解ならびに凝固して双方のパッド４ｂ、４ｂを接続す
る。
導体チップの接続方法は、図２（ａ）に示す様に、半導
体チップ１、２に平坦なパッド４ｂを設置し、図２
（ｂ）に示すように半導体チップ１、２の側面１ａ、２
ａを隣接させることで、パッド４ｂ、４ｂを隣接させ
る。そして、予めパッド４ｂに置いた軟質金属５、ある
いは隣接後のパッド４ｂ、４ｂに置いた軟質金属５を溶
解ならびに凝固して双方のパッド４ｂ、４ｂを接続す
る。
【００１６】図１（ｃ）に示すように、傾斜面４ａを有
するパッド４上にて軟質金属５の溶解凝固を行うと、溶
解した軟質金属が、両パッド４、４の傾斜面４ａ、４ａ
間に形成される窪みに集まり、凝固時にはパッド４、４
間の接続が確実になされる。しかも、溶解後凝固した軟
質金属５が傾斜面４ａ、４ａ間を埋めるようになり、パ
ッド４、４から外側へ突出しないので、パッド４、４…
の配置間隔に影響を与えない。また、傾斜面４ａを有し
ていない平坦なパッド４を利用した時では、溶解した軟
質金属５が、その濡れ性によって、隣接させたパッド
４、４間の隙間に浸透してパッド４、４間を確実に接続
する。このため、軟質金属５の使用量は少なくて済み、
凝固した軟質金属５がパッド４の外側に突出することを
防止できる。
するパッド４上にて軟質金属５の溶解凝固を行うと、溶
解した軟質金属が、両パッド４、４の傾斜面４ａ、４ａ
間に形成される窪みに集まり、凝固時にはパッド４、４
間の接続が確実になされる。しかも、溶解後凝固した軟
質金属５が傾斜面４ａ、４ａ間を埋めるようになり、パ
ッド４、４から外側へ突出しないので、パッド４、４…
の配置間隔に影響を与えない。また、傾斜面４ａを有し
ていない平坦なパッド４を利用した時では、溶解した軟
質金属５が、その濡れ性によって、隣接させたパッド
４、４間の隙間に浸透してパッド４、４間を確実に接続
する。このため、軟質金属５の使用量は少なくて済み、
凝固した軟質金属５がパッド４の外側に突出することを
防止できる。
【００１７】尚、前述した各実施の形態では、２つの半
導体チップを例に説明を行ったが、半導体チップの接続
数に制限はない。また、各実施の形態にて、パッド４に
代えて、各半導体チップ１、２の配線３同士を側面１ａ
または２ａに延ばしてパッド４と同様に、半導体チップ
１、２同士の接続に利用することも可能である。すなわ
ち、半導体チップ１、２同士を隣接させた後、側面１ａ
または２ａ近傍まで延ばした配線３同士を隣接させ、両
配線３に置いた軟質金属５の溶解、凝固を行って配線３
同士を接続する。ここで、軟質金属５は、予め配線３に
おいたもの、配線３同士の隣接後に置いたもののいずれ
も採用可能である。
導体チップを例に説明を行ったが、半導体チップの接続
数に制限はない。また、各実施の形態にて、パッド４に
代えて、各半導体チップ１、２の配線３同士を側面１ａ
または２ａに延ばしてパッド４と同様に、半導体チップ
１、２同士の接続に利用することも可能である。すなわ
ち、半導体チップ１、２同士を隣接させた後、側面１ａ
または２ａ近傍まで延ばした配線３同士を隣接させ、両
配線３に置いた軟質金属５の溶解、凝固を行って配線３
同士を接続する。ここで、軟質金属５は、予め配線３に
おいたもの、配線３同士の隣接後に置いたもののいずれ
も採用可能である。
【００１８】接続された半導体チップ１、２によって構
成される半導体集積回路は、半導体チップ１、２間が隣
接され、高密度になっているため、小型化される。ま
た、半導体チップ１、２上にて高密度に配置できるパッ
ド４同士またはパッド４ｂ同士を接続することは、ボン
ディングワイヤーを使用して配線基板を経由させる従来
例の接続方法が配線基板上でのワイヤーのボンディング
精度に左右されるのに対して、高い接続精度を確保する
ことができ、接続に係るスペースの確保が少なくて済む
ことからも、半導体集積回路の高密度化、小型化が可能
になっている。
成される半導体集積回路は、半導体チップ１、２間が隣
接され、高密度になっているため、小型化される。ま
た、半導体チップ１、２上にて高密度に配置できるパッ
ド４同士またはパッド４ｂ同士を接続することは、ボン
ディングワイヤーを使用して配線基板を経由させる従来
例の接続方法が配線基板上でのワイヤーのボンディング
精度に左右されるのに対して、高い接続精度を確保する
ことができ、接続に係るスペースの確保が少なくて済む
ことからも、半導体集積回路の高密度化、小型化が可能
になっている。
【００１９】図３は、第三の実施の形態を示す図であっ
て、本発明を用いて２つの半導体チップを１つのパッケ
ージに搭載してなる半導体集積回路１５を示す概略図
（平面図）である。この図３を参照すると、半導体チッ
プ１、２のパッド４ｃを、半導体チップ１、２の側面１
ａまたは２ａまで延ばし、双方の半導体チップ１、２の
側面１ａ、２ａを隣接させ、軟質金属５をパッド４間に
置き、熱処理を行って軟質金属５を溶解ならびに凝固
し、パッド４ｃ、４ｃ同士を接続している。パッド４ｃ
は、図１（ａ）〜（ｃ）記載のパッド４あるいは図２
（ａ）、（ｂ）記載のパッド４ｂと同様の構成になって
いる。半導体チップ１、２は、配線基板１０上に取り付
けている。一方、半導体チップ１の側面１ａから離間し
た反対側の辺や、半導体チップ２の側面２ａから離間し
た反対側の辺に設置したパッド４ｄは従来通りの配置で
あり、配線基板６上のリードフレーム８との接続も従来
通りボンディングワイヤー７によりなされている。これ
により、この半導体集積回路１５では、半導体チップ
１、２間の余分なスぺースが不要となり、半導体チップ
１、２が高密度に搭載されることになる。
て、本発明を用いて２つの半導体チップを１つのパッケ
ージに搭載してなる半導体集積回路１５を示す概略図
（平面図）である。この図３を参照すると、半導体チッ
プ１、２のパッド４ｃを、半導体チップ１、２の側面１
ａまたは２ａまで延ばし、双方の半導体チップ１、２の
側面１ａ、２ａを隣接させ、軟質金属５をパッド４間に
置き、熱処理を行って軟質金属５を溶解ならびに凝固
し、パッド４ｃ、４ｃ同士を接続している。パッド４ｃ
は、図１（ａ）〜（ｃ）記載のパッド４あるいは図２
（ａ）、（ｂ）記載のパッド４ｂと同様の構成になって
いる。半導体チップ１、２は、配線基板１０上に取り付
けている。一方、半導体チップ１の側面１ａから離間し
た反対側の辺や、半導体チップ２の側面２ａから離間し
た反対側の辺に設置したパッド４ｄは従来通りの配置で
あり、配線基板６上のリードフレーム８との接続も従来
通りボンディングワイヤー７によりなされている。これ
により、この半導体集積回路１５では、半導体チップ
１、２間の余分なスぺースが不要となり、半導体チップ
１、２が高密度に搭載されることになる。
【００２０】なお、半導体チップの形状、寸法等は適宜
選択可能であり、例えば、複数の半導体チップの接続の
ために、接続時に別の半導体チップと隣接される側面を
複数具備した構成等も採用可能である。また、前述した
各実施の形態では、一対の半導体チップを接続した例を
示したが、３以上の半導体チップを接続することも可能
である。この場合、一列に３以上の半導体チップを連続
的に接続したり、同一平面上にて多数の半導体チップを
マトリクス状に接続することも可能である。
選択可能であり、例えば、複数の半導体チップの接続の
ために、接続時に別の半導体チップと隣接される側面を
複数具備した構成等も採用可能である。また、前述した
各実施の形態では、一対の半導体チップを接続した例を
示したが、３以上の半導体チップを接続することも可能
である。この場合、一列に３以上の半導体チップを連続
的に接続したり、同一平面上にて多数の半導体チップを
マトリクス状に接続することも可能である。
【００２１】
【発明の効果】第１の効果は、半導体チップの搭載密度
が大きくなり、配線基板を小さくできるという点であ
る。その理由は、本発明の半導体チップの接続方法は、
別々の半導体チップの配線同志を軟質金属によって直接
接続する方法である為、配線基板を介す事なく、また、
ボンディングワイヤーを介す事なく配線が可能となるか
らである。よって、この接続方法によって得られた半導
体集積回路では、配線基板に接続作業用の余分なスペー
スを確保する必要が無くなる為、配線基板を小さくでき
るのである。もう一つの理由は、基板配線やボンディン
グワイヤーが不要となり、信号配線の負荷も低減する
為、半導体チップのバッファも小さくする事が出来るか
らである。よって、半導体チップも小さくなり、結果的
に配線基板を小さくできるという効果が得られるのであ
る。このように、本発明では、複数の半導体チップを高
密度に容易に接続できる為、配線基板を小さくできると
いう効果が得られる。
が大きくなり、配線基板を小さくできるという点であ
る。その理由は、本発明の半導体チップの接続方法は、
別々の半導体チップの配線同志を軟質金属によって直接
接続する方法である為、配線基板を介す事なく、また、
ボンディングワイヤーを介す事なく配線が可能となるか
らである。よって、この接続方法によって得られた半導
体集積回路では、配線基板に接続作業用の余分なスペー
スを確保する必要が無くなる為、配線基板を小さくでき
るのである。もう一つの理由は、基板配線やボンディン
グワイヤーが不要となり、信号配線の負荷も低減する
為、半導体チップのバッファも小さくする事が出来るか
らである。よって、半導体チップも小さくなり、結果的
に配線基板を小さくできるという効果が得られるのであ
る。このように、本発明では、複数の半導体チップを高
密度に容易に接続できる為、配線基板を小さくできると
いう効果が得られる。
【００２２】第２の効果は、信号配線への影響（ノイズ
・遅延増大）が小さくなるという点である。その理由
は、本発明の半導体チップ接続方法は、別々の半導体チ
ップの配線同士を軟質金属によって直接接続する方法で
ある為、この接続方法によって得られた半導体集積回路
では、基板配線やボンディングワイヤーが不要となり、
その分の信号配線の負荷が減少するということである。
・遅延増大）が小さくなるという点である。その理由
は、本発明の半導体チップ接続方法は、別々の半導体チ
ップの配線同士を軟質金属によって直接接続する方法で
ある為、この接続方法によって得られた半導体集積回路
では、基板配線やボンディングワイヤーが不要となり、
その分の信号配線の負荷が減少するということである。
【図１】 本発明の第一の実施の形態である半導体チッ
プの接続方法を示す図であって、（ａ）は傾斜面を有す
るパッドを設置した半導体チップを示す平面図、（ｂ）
は（ａ）の正断面図、（ｃ）は半導体チップ同士の接続
後を示す正断面図である。
プの接続方法を示す図であって、（ａ）は傾斜面を有す
るパッドを設置した半導体チップを示す平面図、（ｂ）
は（ａ）の正断面図、（ｃ）は半導体チップ同士の接続
後を示す正断面図である。
【図２】 本発明の第二の実施の形態である半導体チッ
プの接続方法を示す図であって、（ａ）は平坦なパッド
を設置した２つの半導体チップを示す正断面図、（ｂ）
は半導体チップ同士の接続後を示す正断面図である。
プの接続方法を示す図であって、（ａ）は平坦なパッド
を設置した２つの半導体チップを示す正断面図、（ｂ）
は半導体チップ同士の接続後を示す正断面図である。
【図３】 本発明の第三の実施の形態である半導体集積
回路の一例を示す平面図である。
回路の一例を示す平面図である。
【図４】 第一の従来である半導体チップの接続方法を
示す図であって、（ａ）は平面図、（ｂ）は正断面図で
ある。
示す図であって、（ａ）は平面図、（ｂ）は正断面図で
ある。
【図５】 第二の従来である半導体チップの接続方法を
示す図であって、（ａ）は分解平面図、（ｂ）は正断面
図である。
示す図であって、（ａ）は分解平面図、（ｂ）は正断面
図である。
１ 半導体チップ １ａ 側面 ２ 半導体チップ ２ａ 側面 ３ 信号配線 ４ パッド（半導体チップ上パッド） ４ａ 傾斜面 ４ｂ パッド（半導体チップ上パッド） ４ｃ パッド（半導体チップ上パッド） ５ 軟質金属 ６ シーリングキャップ ７ ボンディングワイヤー ８ リードフレーム ９ 信号ピン １０ 配線基板 １１ 配線基板上信号配線 １２ 配線基板上パッド １３ 第一のバンプ電極 １４ 第二のバンプ電極 １５ 半導体集積回路
Claims (8)
- 【請求項１】 複数の半導体チップが集合体として機能
するシステムに於いて、該複数の半導体チップを隣接配
置した時に合致する位置にパッドを配置し、該半導体チ
ップ同志を側面で接触させ、前記パッド間に軟質金属を
設け、前記軟質金属を溶解ならびに凝固させて双方のパ
ッドを接合することを特徴とする半導体チップの接続方
法。 - 【請求項２】 前記請求項１記載の半導体チップの接続
方法に於いて、該半導体チップのパッドは、半導体チッ
プの側面まで延ばしていることを特徴とする半導体チッ
プの接続方法。 - 【請求項３】 前記請求項１記載の半導体チップの接続
方法に於いて、該半導体チップのパッドは、半導体チッ
プ側面に向かって下り傾斜になっていることを特徴とす
る半導体チップの接続方法。 - 【請求項４】 前記請求項１記載の半導体チップの接続
方法に於いて、該半導体チップのパッドが前記半導体チ
ップに沿って平坦になっていることを特徴とする半導体
チップの接続方法。 - 【請求項５】 前記請求項１記載の半導体チップの接続
方法に於いて、複数の半導体チップを隣接配置した時に
合致する位置にパッドを配置し、前記パッドに予め軟質
金属を設け、該半導体チップ同志を側面で接触させ、前
記軟質金属を溶解ならびに凝固させて双方のパッドを接
合することを特徴とする半導体チップの接続方法。 - 【請求項６】 前記請求項１から請求項５のいずれかに
記載の半導体チップの接続方法に於いて、パッドの代わ
りに配線を使用することを特徴とする半導体チップの接
続方法。 - 【請求項７】 請求項１〜６のいずれかの半導体チップ
の接続方法によって、複数の半導体チップが接続されて
なることを特徴とする半導体集積回路。 - 【請求項８】 請求項７記載の半導体集積回路におい
て、接続された複数の半導体チップが配線基板上に取り
付けられ、これら半導体チップの内の少なくとも一つが
配線基板と接続されていることを特徴とする半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9304605A JPH11145374A (ja) | 1997-11-06 | 1997-11-06 | 半導体チップの接続方法および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9304605A JPH11145374A (ja) | 1997-11-06 | 1997-11-06 | 半導体チップの接続方法および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145374A true JPH11145374A (ja) | 1999-05-28 |
Family
ID=17935026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9304605A Pending JPH11145374A (ja) | 1997-11-06 | 1997-11-06 | 半導体チップの接続方法および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145374A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984882B2 (en) | 2002-06-21 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts |
| JP2010258041A (ja) * | 2009-04-21 | 2010-11-11 | Shinko Electric Ind Co Ltd | 半導体素子の接続構造、半導体装置及び半導体装置の製造方法 |
| EP4044227A1 (en) * | 2021-02-15 | 2022-08-17 | Nxp B.V. | Uniform multi-package antenna array |
| WO2025195686A1 (en) * | 2024-03-19 | 2025-09-25 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Shielded multicomponent high-frequency package and manufacturing method thereof |
-
1997
- 1997-11-06 JP JP9304605A patent/JPH11145374A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984882B2 (en) | 2002-06-21 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts |
| JP2010258041A (ja) * | 2009-04-21 | 2010-11-11 | Shinko Electric Ind Co Ltd | 半導体素子の接続構造、半導体装置及び半導体装置の製造方法 |
| EP4044227A1 (en) * | 2021-02-15 | 2022-08-17 | Nxp B.V. | Uniform multi-package antenna array |
| US12199333B2 (en) | 2021-02-15 | 2025-01-14 | Nxp B.V. | Semiconductor device having uniform multi-package antenna array and method of manufacture |
| WO2025195686A1 (en) * | 2024-03-19 | 2025-09-25 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Shielded multicomponent high-frequency package and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362529B1 (en) | Stacked semiconductor device | |
| US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| US8076785B2 (en) | Semiconductor device | |
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| JP2009140962A (ja) | 半導体装置およびその製造方法 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| US20090127706A1 (en) | Chip structure, substrate structure, chip package structure and process thereof | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| WO1998048458A1 (en) | Ball grid array package employing solid core solder balls | |
| JPH0258793B2 (ja) | ||
| JP3834424B2 (ja) | 半導体装置 | |
| JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| JP2018190875A (ja) | 半導体装置 | |
| JPS6038839A (ja) | フリツプチツプ型半導体装置 | |
| KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3777840B2 (ja) | 半導体装置の実装方法 | |
| JPH0945807A (ja) | 半導体装置 | |
| JPH05326601A (ja) | ワイヤボンディング方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP4723312B2 (ja) | 半導体チップおよび半導体装置 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |