JPH11145406A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11145406A JPH11145406A JP9307257A JP30725797A JPH11145406A JP H11145406 A JPH11145406 A JP H11145406A JP 9307257 A JP9307257 A JP 9307257A JP 30725797 A JP30725797 A JP 30725797A JP H11145406 A JPH11145406 A JP H11145406A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- metal wiring
- wiring layer
- reticle
- rom code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000002184 metal Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000010894 electron beam technology Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 金属配線切替ＲＯＭ内蔵半導体装置のユーザ
ーＲＯＭ工程以降の拡散工程数を減らすとともにレチク
ル管理の工数及びコストを削減する。 【解決手段】 金属配線切替ＲＯＭ内蔵半導体装置の製
造フローにおいて、ＲＯＭコード部以外の金属配線層４
のパターンの加工を実施した後、ＲＯＭコードを形成す
る加工を実施する。
ーＲＯＭ工程以降の拡散工程数を減らすとともにレチク
ル管理の工数及びコストを削減する。 【解決手段】 金属配線切替ＲＯＭ内蔵半導体装置の製
造フローにおいて、ＲＯＭコード部以外の金属配線層４
のパターンの加工を実施した後、ＲＯＭコードを形成す
る加工を実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】現在の短ＴＡＴを目的とした金属配線切
換ＲＯＭ内蔵半導体集積回路の製造フローを図３に示
す。図３において、（ａ），（ｂ），（ｃ），（ｄ）は
製造フローの工程を順に示すウェハーの断面図、（ｆ）
は現在の製造フローに用いられるレチクルの図である。
現在の製造フローでは、半導体素子３１を拡散し、その
上を絶縁膜３２で覆った状態のウェハーを母体としてこ
の絶縁膜３２上にロット管理用のレーザーマークを打
つ。前記の絶縁膜３２にコンタクトホール３３を形成し
（ｂ）、その上に金属配線層３４を形成する（ｃ）。
換ＲＯＭ内蔵半導体集積回路の製造フローを図３に示
す。図３において、（ａ），（ｂ），（ｃ），（ｄ）は
製造フローの工程を順に示すウェハーの断面図、（ｆ）
は現在の製造フローに用いられるレチクルの図である。
現在の製造フローでは、半導体素子３１を拡散し、その
上を絶縁膜３２で覆った状態のウェハーを母体としてこ
の絶縁膜３２上にロット管理用のレーザーマークを打
つ。前記の絶縁膜３２にコンタクトホール３３を形成し
（ｂ）、その上に金属配線層３４を形成する（ｃ）。
【０００３】なおここまでの工程はプロセスの世代が上
がるにつれ、コンタクトホールに金属埋込層を形成する
等、工程数が増えていく。ここに（ｆ）に示すような、
ユーザーのＲＯＭコード情報を含むＲＯＭアレイ部３５
とユーザーのＲＯＭコード情報に関わらず、一定な共通
配線部３６のパターンを両方もつレチクルによって共通
配線部３６とＲＯＭアレイ部３５と同時にレジストパタ
ーン３７を形成する（ｄ）。このレジストをエッチング
マスクとして共通配線部３６とＲＯＭアレイ部３５の金
属配線を同時に形成する。この後、必要に応じて多層配
線層やカバー層を形成する。
がるにつれ、コンタクトホールに金属埋込層を形成する
等、工程数が増えていく。ここに（ｆ）に示すような、
ユーザーのＲＯＭコード情報を含むＲＯＭアレイ部３５
とユーザーのＲＯＭコード情報に関わらず、一定な共通
配線部３６のパターンを両方もつレチクルによって共通
配線部３６とＲＯＭアレイ部３５と同時にレジストパタ
ーン３７を形成する（ｄ）。このレジストをエッチング
マスクとして共通配線部３６とＲＯＭアレイ部３５の金
属配線を同時に形成する。この後、必要に応じて多層配
線層やカバー層を形成する。
【０００４】ところで、ユーザーからの短ＴＡＴ要求に
対応するためには、ユーザーＲＯＭコード情報を形成す
る直前の工程（ｃ）を母体とするべきであるが、この時
ウェハー全面に金属配線層３４が形成されているため、
ここでロット管理用のレーザーマークを打っても金属配
線層３４の表面しかつかず、金属配線層３４と共に消失
してしまう。また、この工程で金属配線層３４を貫いて
絶縁膜３２上にレーザーマークで打つことは、ゴミの発
生や大きな凹凸が多層配線層平坦化のためのＣＭＰ工程
において、ウェハー傷の原因になる等の問題がある。
対応するためには、ユーザーＲＯＭコード情報を形成す
る直前の工程（ｃ）を母体とするべきであるが、この時
ウェハー全面に金属配線層３４が形成されているため、
ここでロット管理用のレーザーマークを打っても金属配
線層３４の表面しかつかず、金属配線層３４と共に消失
してしまう。また、この工程で金属配線層３４を貫いて
絶縁膜３２上にレーザーマークで打つことは、ゴミの発
生や大きな凹凸が多層配線層平坦化のためのＣＭＰ工程
において、ウェハー傷の原因になる等の問題がある。
【０００５】さらにコンタクトホール形成後の（ｂ）に
おいては、コンタクトホール底部に露出するシリコン基
板が水分やゴミにさらされる危険があるため、母体保管
に適さない。従って現在のフロー（ａ）と母体とするし
かなく、ユーザコードに関わらない共通工程が母体以降
に含まれ、母体以降の拡散工程数が多くなくなるという
問題がある。
おいては、コンタクトホール底部に露出するシリコン基
板が水分やゴミにさらされる危険があるため、母体保管
に適さない。従って現在のフロー（ａ）と母体とするし
かなく、ユーザコードに関わらない共通工程が母体以降
に含まれ、母体以降の拡散工程数が多くなくなるという
問題がある。
【０００６】また、従来の金属配線用のレチクルには共
通配線部３６とＲＯＭアレイ部３５の両方のデータが含
れない、これがユーザＲＯＭコードの数だけ存在するた
め、共通配線部３６で修正しなければならないときは、
これらのレチクルを全て改版しなくてはならなくなり、
レチクル管理の工数とコストが膨大になる。
通配線部３６とＲＯＭアレイ部３５の両方のデータが含
れない、これがユーザＲＯＭコードの数だけ存在するた
め、共通配線部３６で修正しなければならないときは、
これらのレチクルを全て改版しなくてはならなくなり、
レチクル管理の工数とコストが膨大になる。
【０００７】後者の問題においては、特開平５−３４３
２７８号公報において、ＲＯＭアレイ部のみ、電子線直
描装置によって、パターニングで行うという発明が行わ
れているが、電子線直描装置という新しい設備が必要な
うえ、従来のステッパー露光機に比べて生産性が低くな
ってしまうという問題がある。
２７８号公報において、ＲＯＭアレイ部のみ、電子線直
描装置によって、パターニングで行うという発明が行わ
れているが、電子線直描装置という新しい設備が必要な
うえ、従来のステッパー露光機に比べて生産性が低くな
ってしまうという問題がある。
【０００８】
【発明が解決しようとする課題】第１の問題点は、従来
の技術における半導体製造フローにおいて、金属配線切
替ＲＯＭコード品の拡散工程数が多いことである。
の技術における半導体製造フローにおいて、金属配線切
替ＲＯＭコード品の拡散工程数が多いことである。
【０００９】その理由は、金属切替ＲＯＭコードの情報
を形成する直前の工程では、ロット管理用のレーザーマ
ークで打つことが出来ず、母体投入工程をコンタクトホ
ール形成以前としなければならないからである。
を形成する直前の工程では、ロット管理用のレーザーマ
ークで打つことが出来ず、母体投入工程をコンタクトホ
ール形成以前としなければならないからである。
【００１０】第２の問題点は、もし金属配線の共通配線
部において変更があった場合、ユーザーコードの数だけ
あるレチクルで全て修正しなければならない。
部において変更があった場合、ユーザーコードの数だけ
あるレチクルで全て修正しなければならない。
【００１１】その理由は、現在の金属配線用のレチクル
にはユーザコード毎に異なるＲＯＭアレイ部のパターン
とユーザーコード毎に変わらない共通配線部のパターン
が同じ１枚のレチクルに入っているためである。
にはユーザコード毎に異なるＲＯＭアレイ部のパターン
とユーザーコード毎に変わらない共通配線部のパターン
が同じ１枚のレチクルに入っているためである。
【００１２】本発明の目的は、ユーザーＲＯＭコードロ
ットの拡散工程数を減らし、ユーザーの短ＴＡＴ要求に
対応しうる半導体装置の製造方法を提供することにあ
る。
ットの拡散工程数を減らし、ユーザーの短ＴＡＴ要求に
対応しうる半導体装置の製造方法を提供することにあ
る。
【００１３】本発明の他の目的は、金属配線層の共通配
線部を修正する場合、ユーザーＲＯＭコードの数だけあ
るレチクルを修正しなければならないという問題を解決
した半導体装置の製造方法を提供することにある。
線部を修正する場合、ユーザーＲＯＭコードの数だけあ
るレチクルを修正しなければならないという問題を解決
した半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体装置の製造方法においては、金
属配線層により、プログラムコード切り替えを行うＲＯ
Ｍを内蔵する半導体装置を製造する方法において、ＲＯ
Ｍコード部以外の金属配線層パターンの加工を実施した
後、ＲＯＭコードを形成する加工を実施するものであ
る。
め、本発明による半導体装置の製造方法においては、金
属配線層により、プログラムコード切り替えを行うＲＯ
Ｍを内蔵する半導体装置を製造する方法において、ＲＯ
Ｍコード部以外の金属配線層パターンの加工を実施した
後、ＲＯＭコードを形成する加工を実施するものであ
る。
【００１５】また、前記ＲＯＭコード部以外の金属配線
層パターンとＲＯＭコードとはそれぞれ専用のレチクル
を用い、それぞれＰＲとエッチングによって形成するも
のである。
層パターンとＲＯＭコードとはそれぞれ専用のレチクル
を用い、それぞれＰＲとエッチングによって形成するも
のである。
【００１６】また、前記ＲＯＭコード専用レチクルを用
いる代わりに、電子線直描によってＲＯＭコード部のＰ
Ｒを行うものである。
いる代わりに、電子線直描によってＲＯＭコード部のＰ
Ｒを行うものである。
【００１７】また、前記のＲＯＭコード部以外の金属配
線層パターンをＰＲとエッチングによって、ＲＯＭコー
ドをレーザーリペアーで加工するものである。
線層パターンをＰＲとエッチングによって、ＲＯＭコー
ドをレーザーリペアーで加工するものである。
【００１８】本発明の半導体製造方法は、まずＲＯＭア
レイ部（図１の２’）を覆って共通配線部（図１の
１’）のみパターニングするレチクル（図１（ｂ））に
よって共通配線部の配線のみ形成し、ＲＯＭアレイ部の
金属配線層は残す（図１（ｅ））。続いて共通配線部を
覆ってＲＯＭアレイ部のみパターニングするレチクル
（図１（ｉ））もしくは電子線直描によってＲＯＭアレ
イ部のみを形成し最終的に従来と同様の形状を得る（図
１（ｇ））。
レイ部（図１の２’）を覆って共通配線部（図１の
１’）のみパターニングするレチクル（図１（ｂ））に
よって共通配線部の配線のみ形成し、ＲＯＭアレイ部の
金属配線層は残す（図１（ｅ））。続いて共通配線部を
覆ってＲＯＭアレイ部のみパターニングするレチクル
（図１（ｉ））もしくは電子線直描によってＲＯＭアレ
イ部のみを形成し最終的に従来と同様の形状を得る（図
１（ｇ））。
【００１９】
【作用】本発明の半導体の製造方法において共通配線部
のみを形成する際にウェハー最外周の金属配線層を除去
することが可能である。この時、ウェハーの最外周にロ
ット管理用のレーザーマークを絶縁膜上に打つことが可
能である。また、コンタクトホール底部の基板も露出す
ることはなく、この工程を母体とすることが可能であ
り、ユーザーＲＯＭ工程以降の拡散工程を減らすことが
できる。
のみを形成する際にウェハー最外周の金属配線層を除去
することが可能である。この時、ウェハーの最外周にロ
ット管理用のレーザーマークを絶縁膜上に打つことが可
能である。また、コンタクトホール底部の基板も露出す
ることはなく、この工程を母体とすることが可能であ
り、ユーザーＲＯＭ工程以降の拡散工程を減らすことが
できる。
【００２０】また共通配線部に変更が生じた場合も共通
配線部用のレチクル（図１の（ｂ））のみを修正すれば
よく、（ユーザＲＯＭ情報は入っていないので、ユーザ
ＲＯＭコードの数だけ用意する必要はない。）共通配線
部のデータのないＲＯＭアレイ部用レチクル（こちらは
ユーザーＲＯＭコードの数だけ必要）変更の必要はな
い。
配線部用のレチクル（図１の（ｂ））のみを修正すれば
よく、（ユーザＲＯＭ情報は入っていないので、ユーザ
ＲＯＭコードの数だけ用意する必要はない。）共通配線
部のデータのないＲＯＭアレイ部用レチクル（こちらは
ユーザーＲＯＭコードの数だけ必要）変更の必要はな
い。
【００２１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１（ａ）〜（ｇ）
は、本発明の第１の実施形態を示す断面図であり、
（ｈ），（ｉ）は本発明の第１の実施形態に用いるレチ
クルの図である。
図面を参照して詳細に説明する。図１（ａ）〜（ｇ）
は、本発明の第１の実施形態を示す断面図であり、
（ｈ），（ｉ）は本発明の第１の実施形態に用いるレチ
クルの図である。
【００２２】図１において、まず従来通りに半導体素子
１を絶縁膜２で覆い（ａ）、絶縁膜２にコンタクトホー
ル３を形成し（ｂ）、その上に金属配線層４を形成する
（ｃ）。次にＲＯＭアレイ部５にパターンがなく、共通
配線部６のみパターンのあるレチクル７（ｂ）によっ
て、ＲＯＭアレイ部５をレジスト８で覆い共通配線部６
のみ、レジストパターンを形成する（ｄ）。このレジス
ト８でエッチングマスクとして金属配線層４をエッチン
グすると、ＲＯＭアレイ部５には全面に金属配線層４が
残り、共通配線部６の金属配線のみが成形される
（ｅ）。次に共通配線部１６にパターンがなく、ＲＯＭ
アレイ部２”にのみパターンのあるレチクル１７（ｉ）
によって共通配線部１６をレジスト１８で覆い、ＲＯＭ
アレイ部１５にのみレジストパターン４’を形成する
（ｆ）。このレジスト１８をエッチングマスクにしてエ
ッチングを行うと、ＲＯＭアレイ部１５のみエッチング
が行われ、従来と同様の形状が得られる（ｇ）。
１を絶縁膜２で覆い（ａ）、絶縁膜２にコンタクトホー
ル３を形成し（ｂ）、その上に金属配線層４を形成する
（ｃ）。次にＲＯＭアレイ部５にパターンがなく、共通
配線部６のみパターンのあるレチクル７（ｂ）によっ
て、ＲＯＭアレイ部５をレジスト８で覆い共通配線部６
のみ、レジストパターンを形成する（ｄ）。このレジス
ト８でエッチングマスクとして金属配線層４をエッチン
グすると、ＲＯＭアレイ部５には全面に金属配線層４が
残り、共通配線部６の金属配線のみが成形される
（ｅ）。次に共通配線部１６にパターンがなく、ＲＯＭ
アレイ部２”にのみパターンのあるレチクル１７（ｉ）
によって共通配線部１６をレジスト１８で覆い、ＲＯＭ
アレイ部１５にのみレジストパターン４’を形成する
（ｆ）。このレジスト１８をエッチングマスクにしてエ
ッチングを行うと、ＲＯＭアレイ部１５のみエッチング
が行われ、従来と同様の形状が得られる（ｇ）。
【００２３】図１の共通配線部１のみ配線が形成された
工程（ｅ）においては、共通配線部１の金属配線層３を
エッチングする際にウェハー外周の金属配線層を除去す
ることが可能である。また、この工程においてコンタク
トホール底部の基板は露出しておらず、この工程におけ
る保管も問題ない。従ってこの工程において母体とし
て、ウェハー最外周にロット管理用のレーザーマークを
打ち、ユーザーＲＯＭコードを拡散することで、ユーザ
ーＲＯＭコードの拡散工程数を従来のフローと比べてコ
ンタクトホールの形成と金属配線層の形成の分だけ短く
することができる（プロセスの世代が上がればコンタク
トホールの金属埋込層の形成等、削減できる工程は多く
なる）。
工程（ｅ）においては、共通配線部１の金属配線層３を
エッチングする際にウェハー外周の金属配線層を除去す
ることが可能である。また、この工程においてコンタク
トホール底部の基板は露出しておらず、この工程におけ
る保管も問題ない。従ってこの工程において母体とし
て、ウェハー最外周にロット管理用のレーザーマークを
打ち、ユーザーＲＯＭコードを拡散することで、ユーザ
ーＲＯＭコードの拡散工程数を従来のフローと比べてコ
ンタクトホールの形成と金属配線層の形成の分だけ短く
することができる（プロセスの世代が上がればコンタク
トホールの金属埋込層の形成等、削減できる工程は多く
なる）。
【００２４】また、共通配線部とＲＯＭアレイ部とにレ
チクルを分けることで、従来はユーザーＲＯＭコードの
数だけ共通配線部とユーザーＲＯＭコードのパターンを
あわせ持つレチクルが必要だったのに比べ、本発明で
は、ＲＯＭアレイ部のパターンを持たない共通配線部の
レチクル（ｂ）はユーザＲＯＭコードの数だけ持つ必要
はなくなり、共通配線部のパターンをもたないＲＯＭア
レイ部専用レチクル１７（ｉ）のみをユーザーＲＯＭコ
ードの数だけ持てばよい。
チクルを分けることで、従来はユーザーＲＯＭコードの
数だけ共通配線部とユーザーＲＯＭコードのパターンを
あわせ持つレチクルが必要だったのに比べ、本発明で
は、ＲＯＭアレイ部のパターンを持たない共通配線部の
レチクル（ｂ）はユーザＲＯＭコードの数だけ持つ必要
はなくなり、共通配線部のパターンをもたないＲＯＭア
レイ部専用レチクル１７（ｉ）のみをユーザーＲＯＭコ
ードの数だけ持てばよい。
【００２５】従って共通配線部に変更の必要が生じた場
合、従来はユーザーＲＯＭコードの数だけある共通配線
部とユーザーＲＯＭコードのパターンをあわせ持つレチ
クルの全てを改版しなければならなかったのに比べ、本
発明においてはユーザーＲＯＭコードの数だけある共通
配線部図１の１”のデータをもたないＲＯＭアレイ部専
用レチクル１７の改版の必要はなく、共通配線部専用レ
チクル７のみを改版すればよい。
合、従来はユーザーＲＯＭコードの数だけある共通配線
部とユーザーＲＯＭコードのパターンをあわせ持つレチ
クルの全てを改版しなければならなかったのに比べ、本
発明においてはユーザーＲＯＭコードの数だけある共通
配線部図１の１”のデータをもたないＲＯＭアレイ部専
用レチクル１７の改版の必要はなく、共通配線部専用レ
チクル７のみを改版すればよい。
【００２６】従って、電子線直描装置を新しく導入する
必要もなく、より生産性の高い従来のステッパー露光機
において、レチクル管理工程やコストを削減することが
できる。
必要もなく、より生産性の高い従来のステッパー露光機
において、レチクル管理工程やコストを削減することが
できる。
【００２７】なお、上記２点の問題が解決されれば、Ｒ
ＯＭアレイ部専用レチクルの代わりに電子線直描装置を
用いることも可能である。
ＯＭアレイ部専用レチクルの代わりに電子線直描装置を
用いることも可能である。
【００２８】図２の（ａ）〜（ｆ）は本発明の第２の実
施形態を示す断面図であり、（ｇ）は本発明の第２の実
施形態に用いるレチクルの図である。
施形態を示す断面図であり、（ｇ）は本発明の第２の実
施形態に用いるレチクルの図である。
【００２９】まず、従来通りに半導体素子２１を絶縁膜
２２で覆い（ａ）絶縁膜２２にコンタクトホール２３を
形成し（ｂ）、その上に金属配線層２４を形成する
（ｃ）。
２２で覆い（ａ）絶縁膜２２にコンタクトホール２３を
形成し（ｂ）、その上に金属配線層２４を形成する
（ｃ）。
【００３０】次に共通配線部２６のパターンと、ＲＯＭ
アレイ部２５にはＲＯＭコードに関わらないパターンの
みが存在するレチクル２７（ｇ）によって、ＲＯＭアレ
イ部２５と、共通配線部２６をレジスト２８で覆い、レ
ジストパターンを形成する（ｄ）。このレジスト２８を
エッチングマスクとして金属配線層２４をエッチングす
ると共通配線部２６とＲＯＭアレイ部２５のＲＯＭコー
ドに関わらないパターンのみがエッチングされる
（ｅ）。
アレイ部２５にはＲＯＭコードに関わらないパターンの
みが存在するレチクル２７（ｇ）によって、ＲＯＭアレ
イ部２５と、共通配線部２６をレジスト２８で覆い、レ
ジストパターンを形成する（ｄ）。このレジスト２８を
エッチングマスクとして金属配線層２４をエッチングす
ると共通配線部２６とＲＯＭアレイ部２５のＲＯＭコー
ドに関わらないパターンのみがエッチングされる
（ｅ）。
【００３１】つぎにレーザーリペアーによりＲＯＭコー
ドに応じて必要のある所２９のみＲＯＭアレイ部２５の
金属配線層２４を切断すれば、従来と同様の配線が得ら
れる（ｆ）。
ドに応じて必要のある所２９のみＲＯＭアレイ部２５の
金属配線層２４を切断すれば、従来と同様の配線が得ら
れる（ｆ）。
【００３２】
【発明の効果】第１の効果は、金属配線層の形成を共通
配線部とＲＯＭアレイ部の２回に分けることにある。こ
れにより、ユーザーＲＯＭ工程の拡散工程数を約３０工
程減らすことができる。
配線部とＲＯＭアレイ部の２回に分けることにある。こ
れにより、ユーザーＲＯＭ工程の拡散工程数を約３０工
程減らすことができる。
【００３３】その理由は、共通配線部の金属配線形成時
にウェハー外周の金属配線層を除去することによりレー
ザーマークを打つことが可能になり、母体投入工程をユ
ーザーＲＯＭ工程の直前にできるからである。
にウェハー外周の金属配線層を除去することによりレー
ザーマークを打つことが可能になり、母体投入工程をユ
ーザーＲＯＭ工程の直前にできるからである。
【００３４】第２の効果は、金属配線層のパターニング
を共通配線部のレチクルとＲＯＭアレイ部のレチクルに
分けることによりレチクル管理の工数とコストとを削減
できる。
を共通配線部のレチクルとＲＯＭアレイ部のレチクルに
分けることによりレチクル管理の工数とコストとを削減
できる。
【００３５】その理由は、従来の様に共通配線部のデー
タを持つ全てのユーザーコードレチクるを改版する必要
がなく、共通配線部用のレチクルのみ改版すればよいか
らである。また、電子線直描技術を用いれば、従来ユー
ザーＲＯＭコードの数だけ必要であった金属配線部用の
レチクルパターンを共通配線部用の１パターンのみにす
ることができる。ＲＯＭアレイ部のＲＯＭコードに関わ
る加工をレーザーリペアーで行った場合も同じである。
タを持つ全てのユーザーコードレチクるを改版する必要
がなく、共通配線部用のレチクルのみ改版すればよいか
らである。また、電子線直描技術を用いれば、従来ユー
ザーＲＯＭコードの数だけ必要であった金属配線部用の
レチクルパターンを共通配線部用の１パターンのみにす
ることができる。ＲＯＭアレイ部のＲＯＭコードに関わ
る加工をレーザーリペアーで行った場合も同じである。
【図１】本発明の第一の実施形態を工程順に示すもの
で、（ａ）〜（ｇ）はウェハー断面図、（ｂ）は共通配
線部用レチクル、（ｉ）はＲＯＭアレイ部用レチクルを
示す。
で、（ａ）〜（ｇ）はウェハー断面図、（ｂ）は共通配
線部用レチクル、（ｉ）はＲＯＭアレイ部用レチクルを
示す。
【図２】本発明の第二の実施形態を工程順に示すもの
で、（ａ）’〜（ｆ）はウェハー断面図、（ｇ）はＲＯ
Ｍコードに関わらない金属配線用のレチクルを示す。
で、（ａ）’〜（ｆ）はウェハー断面図、（ｇ）はＲＯ
Ｍコードに関わらない金属配線用のレチクルを示す。
【図３】従来の半導体製造フローを示すもので、（ａ）
〜（ｅ）はウェハー断面図、（ｆ）は従来のレチクルを
示す。
〜（ｅ）はウェハー断面図、（ｆ）は従来のレチクルを
示す。
１、２１ 半導体素子 ２、２２ 絶縁膜 ３、２３ コンタクトホール ４、２４ 金属配線層 ５、１５、２５ ＲＯＭアレイ部 ６、１６、２６ 共通配線部 ７、１７、２７ レチクル ８、２８ レジスト ２９ 切断個所
Claims (4)
- 【請求項１】 金属配線層により、プログラムコード切
り替えを行うＲＯＭを内蔵する半導体装置を製造する方
法において、ＲＯＭコード部以外の金属配線層パターン
の加工を実施した後、ＲＯＭコードを形成する加工を実
施することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＲＯＭコード部以外の金属配線層パ
ターンとＲＯＭコードとはそれぞれ専用のレチクルを用
い、それぞれＰＲとエッチングによって形成することを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記ＲＯＭコード専用レチクルを用いる
代わりに、電子線直描によってＲＯＭコード部のＰＲを
行うことを特徴とする請求項２に記載の半導体装置の製
造方法。 - 【請求項４】 前記のＲＯＭコード部以外の金属配線層
パターンをＰＲとエッチングによって、ＲＯＭコードを
レーザーリペアーで加工することを特徴とする請求項１
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307257A JPH11145406A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307257A JPH11145406A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145406A true JPH11145406A (ja) | 1999-05-28 |
Family
ID=17966935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9307257A Pending JPH11145406A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
-
1997
- 1997-11-10 JP JP9307257A patent/JPH11145406A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0844038A (ja) | マスターマスク作成装置及び半導体装置の製造方法 | |
| US6284575B1 (en) | Method of making a semiconductor device having fuses for repair | |
| US6638664B2 (en) | Optical mask correction method | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| JP3474865B2 (ja) | 半導体装置の製造方法 | |
| US5338397A (en) | Method of forming a semiconductor device | |
| US6775920B2 (en) | Method of fabricating semiconductor device comprising superposition inspection step | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JPH0669153A (ja) | 微細コンタクト孔の形成方法 | |
| JP3848795B2 (ja) | 半導体装置の配線形成方法 | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| JPS6215854B2 (ja) | ||
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPH088309A (ja) | 半導体チップ | |
| JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 | |
| JPH03266437A (ja) | 半導体装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| KR20010063080A (ko) | 퓨즈 및 그 형성방법 | |
| JPH11163263A (ja) | 半導体装置の製造方法 | |
| JP3659186B2 (ja) | 半導体装置の製造方法 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH01273313A (ja) | パターニング方法 |