JPH11161916A - 磁気ヘッド製造方法 - Google Patents
磁気ヘッド製造方法Info
- Publication number
- JPH11161916A JPH11161916A JP32883997A JP32883997A JPH11161916A JP H11161916 A JPH11161916 A JP H11161916A JP 32883997 A JP32883997 A JP 32883997A JP 32883997 A JP32883997 A JP 32883997A JP H11161916 A JPH11161916 A JP H11161916A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- film
- protective film
- magnetic head
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 本発明は、磁気ヘッドの加工保護膜を成膜す
る磁気ヘッド製造方法に関し、保護膜に穴を空けた後に
端子を成膜して平面化を行い、端子の根元の保護膜に穴
が空いたり異常層の発生を防止して信頼性の高い磁気ヘ
ッドを製造することを目的とする。 【解決手段】 ウェハ上に形成した端子層の上に導電膜
を全面に成膜して端子層の部分のみ残して他の部分の導
電膜を除去した後、全面に保護膜を形成して導電膜の部
分にいたる穴を保護膜に空けて全面にメッキベースを形
成し、その上に全体に端子膜を形成した後、保護膜の上
のメッキベースが除去されるまで平面化を行い、端子を
形成する磁気ヘッド製造方法である。
る磁気ヘッド製造方法に関し、保護膜に穴を空けた後に
端子を成膜して平面化を行い、端子の根元の保護膜に穴
が空いたり異常層の発生を防止して信頼性の高い磁気ヘ
ッドを製造することを目的とする。 【解決手段】 ウェハ上に形成した端子層の上に導電膜
を全面に成膜して端子層の部分のみ残して他の部分の導
電膜を除去した後、全面に保護膜を形成して導電膜の部
分にいたる穴を保護膜に空けて全面にメッキベースを形
成し、その上に全体に端子膜を形成した後、保護膜の上
のメッキベースが除去されるまで平面化を行い、端子を
形成する磁気ヘッド製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ヘッドの加工
保護膜を成膜する磁気ヘッド製造方法に関するものであ
る。
保護膜を成膜する磁気ヘッド製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、ウェハ上に形成した薄膜コイル層
から外部に取り出す端子を成膜する場合、図３のフロー
チャートに示す手順により図４に示すようにして形成し
ていた。
から外部に取り出す端子を成膜する場合、図３のフロー
チャートに示す手順により図４に示すようにして形成し
ていた。
【０００３】図３は従来技術の説明図（その１）を示
し、図４は従来技術の説明図（その２）を示す。図３に
おいて、は、端子メッキベースを形成する。これは、
図４の（ａ）のメッキベース形成に示すように、薄膜
磁気ヘッドのコイル層、絶縁層などを形成した上から引
出し線の端子を電気メッキするためのメッキベースを全
面に形成する。
し、図４は従来技術の説明図（その２）を示す。図３に
おいて、は、端子メッキベースを形成する。これは、
図４の（ａ）のメッキベース形成に示すように、薄膜
磁気ヘッドのコイル層、絶縁層などを形成した上から引
出し線の端子を電気メッキするためのメッキベースを全
面に形成する。
【０００４】は、パターニング（端子のみレジストを
除去する）する。は、端子を成膜（膜厚６０〜７０μ
ｍ）する。これら、は、図４の（ｂ）のパターニ
ング〜端子成膜に示すように、の端子メッキベース
の上から樹脂を塗布・露光・現像して端子の部分に穴を
空けた後、メッキベースとの間で電気メッキを行い当該
穴の部分に図示のように端子となる金をなどの導電性材
料をメッキする。
除去する）する。は、端子を成膜（膜厚６０〜７０μ
ｍ）する。これら、は、図４の（ｂ）のパターニ
ング〜端子成膜に示すように、の端子メッキベース
の上から樹脂を塗布・露光・現像して端子の部分に穴を
空けた後、メッキベースとの間で電気メッキを行い当該
穴の部分に図示のように端子となる金をなどの導電性材
料をメッキする。
【０００５】は、端子メッキベースを除去する。これ
は、図４の（ｃ）のメッキベース除去に示すように、
イオンミリグにより端子のない部分の不要なメッキベー
スを除去する。
は、図４の（ｃ）のメッキベース除去に示すように、
イオンミリグにより端子のない部分の不要なメッキベー
スを除去する。
【０００６】は、加工保護膜（アルミナ）を形成す
る。これは、図４の（ｄ）の保護膜形成に示すよう
に、図４の（ｃ）のメッキベースを除去した後に上から
全面に保護膜（アルミナ）を成膜する。この成膜の際、
端子の部分の頭部が大きく根元が小さくいわゆる頭が大
きいために根元の部分にアルミナが充分に成膜されな
く、膜密度が低く“す”となっている。
る。これは、図４の（ｄ）の保護膜形成に示すよう
に、図４の（ｃ）のメッキベースを除去した後に上から
全面に保護膜（アルミナ）を成膜する。この成膜の際、
端子の部分の頭部が大きく根元が小さくいわゆる頭が大
きいために根元の部分にアルミナが充分に成膜されな
く、膜密度が低く“す”となっている。
【０００７】は、平面化する。これは、図４の（ｅ）
の平面化と示すように、平面化を行い平らにするが、
図４の（ｄ）のアルミナを成膜したときに端子の根元の
部分が“す”となっているために端子部の周囲に異常層
（膜密度が低い“す”状態の異常層）があり、この部分
が使用中などに欠けて保護膜に穴が空いたり、ぼろぼど
になったりしてしまっていた。
の平面化と示すように、平面化を行い平らにするが、
図４の（ｄ）のアルミナを成膜したときに端子の根元の
部分が“す”となっているために端子部の周囲に異常層
（膜密度が低い“す”状態の異常層）があり、この部分
が使用中などに欠けて保護膜に穴が空いたり、ぼろぼど
になったりしてしまっていた。
【０００８】
【発明が解決しようとする課題】上述した図３および図
４に示すように、端子をメッキした後の保護膜を成膜し
平面化を行っていたために、図４の（ｅ）に示すよう
に、端子の根元の部分に膜密度が低い“す”が発生して
しまい、保護膜に穴が空いたり、ぼろぼろになってしま
うという問題が発生した。
４に示すように、端子をメッキした後の保護膜を成膜し
平面化を行っていたために、図４の（ｅ）に示すよう
に、端子の根元の部分に膜密度が低い“す”が発生して
しまい、保護膜に穴が空いたり、ぼろぼろになってしま
うという問題が発生した。
【０００９】本発明は、これらの問題を解決するため、
保護膜に穴を空けた後に端子を成膜して平面化を行い、
端子の根元の保護膜に穴が空いたり異常層の発生を防止
して信頼性の高い磁気ヘッドを製造することを目的とし
ている。
保護膜に穴を空けた後に端子を成膜して平面化を行い、
端子の根元の保護膜に穴が空いたり異常層の発生を防止
して信頼性の高い磁気ヘッドを製造することを目的とし
ている。
【００１０】
【課題を解決するための手段】図１および図２を参照し
て課題を解決するための手段を説明する。図１および図
２において、端子形成部２は、引出し線１に接続した端
子７を形成する部分である。
て課題を解決するための手段を説明する。図１および図
２において、端子形成部２は、引出し線１に接続した端
子７を形成する部分である。
【００１１】金膜３は、導電性の膜である。保護膜４
は、素子を保護する絶縁性の膜（例えばアルミナ膜）で
ある。端子７は、端子形成部２の上に設けた厚い端子で
ある。
は、素子を保護する絶縁性の膜（例えばアルミナ膜）で
ある。端子７は、端子形成部２の上に設けた厚い端子で
ある。
【００１２】次に、製造方法を説明する。ウェハ上に形
成した端子層である端子形成部２の上に導電膜である金
膜３を全面に成膜して当該端子形成部２の部分のみ残し
て他の部分の金膜３を除去した後、全面に保護膜４を成
膜して金膜３の部分にいたる穴を保護膜４に空けて全面
にメッキベース６を成膜して端子膜を形成した後、保護
膜４の上のメッキベース６が除去されるまで平面化を行
い、端子７を形成するようにしている。
成した端子層である端子形成部２の上に導電膜である金
膜３を全面に成膜して当該端子形成部２の部分のみ残し
て他の部分の金膜３を除去した後、全面に保護膜４を成
膜して金膜３の部分にいたる穴を保護膜４に空けて全面
にメッキベース６を成膜して端子膜を形成した後、保護
膜４の上のメッキベース６が除去されるまで平面化を行
い、端子７を形成するようにしている。
【００１３】従って、保護膜４に穴を空けた後に端子７
を成膜して平面化を行うことにより、端子７の根元の保
護膜４に穴が空いたり異常層の発生を防止して信頼性の
高い磁気ヘッドを製造することが可能となる。
を成膜して平面化を行うことにより、端子７の根元の保
護膜４に穴が空いたり異常層の発生を防止して信頼性の
高い磁気ヘッドを製造することが可能となる。
【００１４】
【発明の実施の形態】次に、図１および図２を用いて本
発明の実施の形態を詳細に説明する。図１は、本発明の
動作説明フローチャートを示す。
発明の実施の形態を詳細に説明する。図１は、本発明の
動作説明フローチャートを示す。
【００１５】図１において、は、金蒸着（エッチング
ストップ層の蒸着）を行う。これは、後述する図２の
（ａ）の金蒸着を図示のように行う。は、パターニ
ング（端子部のみレジスト残す）を行う。
ストップ層の蒸着）を行う。これは、後述する図２の
（ａ）の金蒸着を図示のように行う。は、パターニ
ング（端子部のみレジスト残す）を行う。
【００１６】は、イオンミリング（端子部以外の金蒸
着膜を除去）する。これら、は、後述する図２の
（ｂ）のパターニング〜イオンミリングに示すよう
に、端子７を設ける部分にレジスト４１を塗布して露光
・現像して当該レジスト４１を図示のように残した後、
イオンミルングでで蒸着した不要な金膜３を除去し、
端子７を形成する部分以外の金膜３を無くす。
着膜を除去）する。これら、は、後述する図２の
（ｂ）のパターニング〜イオンミリングに示すよう
に、端子７を設ける部分にレジスト４１を塗布して露光
・現像して当該レジスト４１を図示のように残した後、
イオンミルングでで蒸着した不要な金膜３を除去し、
端子７を形成する部分以外の金膜３を無くす。
【００１７】は、加工保護膜４を形成する。これは、
後述する図２の（ｃ）の保護膜形成に示すように、
ないしで形成した端子７の部分の金膜３の上から全面
の加工保護膜４、例えばアルミナを成膜する。
後述する図２の（ｃ）の保護膜形成に示すように、
ないしで形成した端子７の部分の金膜３の上から全面
の加工保護膜４、例えばアルミナを成膜する。
【００１８】は、パターニングする。は、エッチン
グ（端子部の穴空け、リン酸等使用）を行う。これは、
後述する図２の（ｄ）のパターニング〜エッチング
に示すように、で形成した保護膜４の上からレジスト
５を塗布してパターンを露光・現像して端子７の部分の
み当該レジスト５に穴を空け、リン酸等で保護膜４のア
リミナを溶解して金膜３にいたるまで穴を空ける。
グ（端子部の穴空け、リン酸等使用）を行う。これは、
後述する図２の（ｄ）のパターニング〜エッチング
に示すように、で形成した保護膜４の上からレジスト
５を塗布してパターンを露光・現像して端子７の部分の
み当該レジスト５に穴を空け、リン酸等で保護膜４のア
リミナを溶解して金膜３にいたるまで穴を空ける。
【００１９】は、端子メッキベースを形成する。
は、端子を成膜する。これら、は、後述する図２の
（ｅ）のメッキベース形成〜端子成膜に示すよう
に、で保護膜４に穴を空けた状態で全面にメッキベー
ス６を成膜した後に電気メッキによって全面に導電性の
端子７を図示のように成膜する。
は、端子を成膜する。これら、は、後述する図２の
（ｅ）のメッキベース形成〜端子成膜に示すよう
に、で保護膜４に穴を空けた状態で全面にメッキベー
ス６を成膜した後に電気メッキによって全面に導電性の
端子７を図示のように成膜する。
【００２０】は、平面化を行う。これは、後述する図
２の（ｆ）の平面化に示すように、の状態で表面か
らメッキベース６が除去されるまで平面化（研削）を行
い、図示のように端子７の周囲に保護膜４が密に形成さ
れることとなり、既述した図４の（ｅ）の端子の周囲の
保護膜の部分に異常層（膜密度が低い“す”）の発生を
無くすことができる。
２の（ｆ）の平面化に示すように、の状態で表面か
らメッキベース６が除去されるまで平面化（研削）を行
い、図示のように端子７の周囲に保護膜４が密に形成さ
れることとなり、既述した図４の（ｅ）の端子の周囲の
保護膜の部分に異常層（膜密度が低い“す”）の発生を
無くすことができる。
【００２１】以上のように、端子形成部２の上に導電性
の金膜３を形成し、保護膜４を成膜した後、穴を空けて
その内部に端子７をメッキし、平面化することにより、
端子７の根元の保護膜４に従来の図４の（ｅ）のように
穴が空いたり異常層の発生を防止することが可能となっ
た。
の金膜３を形成し、保護膜４を成膜した後、穴を空けて
その内部に端子７をメッキし、平面化することにより、
端子７の根元の保護膜４に従来の図４の（ｅ）のように
穴が空いたり異常層の発生を防止することが可能となっ
た。
【００２２】図２は、本発明の説明図を示す。ここで、
ないしは、図１のないしに対応する。図２の
（ａ）は、金蒸着した様子を示す。これにより、端子
形成部２の上などに密着性の良好かつ電気伝導性の良好
な金膜３が成膜されたこととなる。
ないしは、図１のないしに対応する。図２の
（ａ）は、金蒸着した様子を示す。これにより、端子
形成部２の上などに密着性の良好かつ電気伝導性の良好
な金膜３が成膜されたこととなる。
【００２３】図２の（ｂ）は、パターニング〜イオ
ンミリングする様子を示す。これは、レジスト４１を塗
布・露光・現像して図示のように端子７を形成する部分
のみを残し他を除去した後、イオンミリングでレジスト
４１の無い不要の部分の金膜３を除去する。
ンミリングする様子を示す。これは、レジスト４１を塗
布・露光・現像して図示のように端子７を形成する部分
のみを残し他を除去した後、イオンミリングでレジスト
４１の無い不要の部分の金膜３を除去する。
【００２４】図２の（ｃ）は、保護膜形成した様子を
示す。これは、図２の（ｂ）のイオンミリングで不要
な金膜３を除去しレジスト４１を除去した後、全面に保
護膜４として例えばアルミナを図示のように成膜した様
子を示す。
示す。これは、図２の（ｂ）のイオンミリングで不要
な金膜３を除去しレジスト４１を除去した後、全面に保
護膜４として例えばアルミナを図示のように成膜した様
子を示す。
【００２５】図２の（ｄ）は、パターニング〜エッ
チングした様子を示す。これは、図示のように、図２の
（ｃ）の状態でレジスト５を塗布・露光・現像して端子
７を設ける部分に穴を空け、リン酸などで保護膜４のア
ルミナなどを溶解して除去し、図示のように上が広く下
が狭く穴を金膜３に届くまで除去を行う。
チングした様子を示す。これは、図示のように、図２の
（ｃ）の状態でレジスト５を塗布・露光・現像して端子
７を設ける部分に穴を空け、リン酸などで保護膜４のア
ルミナなどを溶解して除去し、図示のように上が広く下
が狭く穴を金膜３に届くまで除去を行う。
【００２６】図２の（ｅ）は、メッキベース形成〜
端子成膜した様子を示す。これは、図示のように、一面
に導電性のメッキベース６を成膜した後、電気メッキに
よって導電性の膜である端子７を成膜する。
端子成膜した様子を示す。これは、図示のように、一面
に導電性のメッキベース６を成膜した後、電気メッキに
よって導電性の膜である端子７を成膜する。
【００２７】図２の（ｆ）は、平面化した様子を示
す。これは、図２の（ｅ）の状態で上から研削を行いメ
ッキベース６が除去される程度まで平面研削を行う。こ
れにより、端子７の周辺の保護膜４が密で、既述した図
４の（ｅ）の端子の周囲に膜密度が低く“す”となるよ
うな異常層の形成を完全に無くすことが可能となった。
す。これは、図２の（ｅ）の状態で上から研削を行いメ
ッキベース６が除去される程度まで平面研削を行う。こ
れにより、端子７の周辺の保護膜４が密で、既述した図
４の（ｅ）の端子の周囲に膜密度が低く“す”となるよ
うな異常層の形成を完全に無くすことが可能となった。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
保護膜４に穴を空けた後に端子７を成膜して平面化を行
う製造方法を採用しているため、従来の端子の根元の保
護膜４に穴が空いたり異常層の発生を完全に防止し、信
頼性の高い磁気ヘッドを製造できるようになった。
保護膜４に穴を空けた後に端子７を成膜して平面化を行
う製造方法を採用しているため、従来の端子の根元の保
護膜４に穴が空いたり異常層の発生を完全に防止し、信
頼性の高い磁気ヘッドを製造できるようになった。
【図１】本発明の動作説明フローチャートである。
【図２】本発明の説明図である。
【図３】従来技術の説明図（その１）である。
【図４】従来技術の説明図（その２）である。
２：端子形成部 ３：金膜 ４：保護膜（加工保護膜） ４１、５：レジスト ６：メッキベース ７：端子
Claims (2)
- 【請求項１】磁気ヘッドの加工保護膜を成膜する磁気ヘ
ッド製造方法において、 ウェハ上に形成した端子層の上に導電膜を全面に成膜し
て当該端子層の部分のみ残して他の部分の導電膜を除去
した後、全面に保護膜を形成して上記導電膜の部分にい
たる穴を当該保護膜に空けて全面にメッキベースを形成
し、その上に全体に端子膜を形成した後、保護膜の上の
上記メッキベースが除去されるまで平面化を行い、端子
を形成することを特徴とする磁気ヘッド製造方法。 - 【請求項２】上記保護膜をアルミナとしたことを特徴と
する請求項１記載の磁気ヘッド製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32883997A JPH11161916A (ja) | 1997-11-28 | 1997-11-28 | 磁気ヘッド製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32883997A JPH11161916A (ja) | 1997-11-28 | 1997-11-28 | 磁気ヘッド製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11161916A true JPH11161916A (ja) | 1999-06-18 |
Family
ID=18214669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32883997A Pending JPH11161916A (ja) | 1997-11-28 | 1997-11-28 | 磁気ヘッド製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11161916A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG95694A1 (en) * | 2001-05-21 | 2003-04-23 | Tokyo Seimitsu Co Ltd | Wafer planarization apparatus |
-
1997
- 1997-11-28 JP JP32883997A patent/JPH11161916A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG95694A1 (en) * | 2001-05-21 | 2003-04-23 | Tokyo Seimitsu Co Ltd | Wafer planarization apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6802945B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
| JPS61122910A (ja) | 薄いフイルム状の磁気ヘツドの製造方法 | |
| US6808641B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPH0375924B2 (ja) | ||
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS628030B2 (ja) | ||
| JPS5910227A (ja) | 半導体装置の製造方法 | |
| JPS63106909A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH02240812A (ja) | 金属膜パターン形成方法 | |
| JPH08107279A (ja) | 配線基板の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH1064012A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6083350A (ja) | 集積回路の製造方法 | |
| JPH05315321A (ja) | メッキ配線の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPH04255225A (ja) | 半導体装置の製造方法 | |
| JPH1040512A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS5989437A (ja) | 半導体装置の製造方法 | |
| JPH05129302A (ja) | 半導体装置及びその製造方法 |