JPH1040512A - 薄膜磁気ヘッドの製造方法 - Google Patents
薄膜磁気ヘッドの製造方法Info
- Publication number
- JPH1040512A JPH1040512A JP19760196A JP19760196A JPH1040512A JP H1040512 A JPH1040512 A JP H1040512A JP 19760196 A JP19760196 A JP 19760196A JP 19760196 A JP19760196 A JP 19760196A JP H1040512 A JPH1040512 A JP H1040512A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic pole
- gap
- coil
- upper magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 本発明は、基板上に形成した下部磁性層の上
に絶縁層およびコイル層を順次積層し、その上に上部磁
性層を形成する薄膜磁気ヘッドの製造方法に関し、ギャ
ップ層を上部磁極層の形成の直前に形成し、コイル層を
電気メッキ法で形成後に不要となるメッキベースをイオ
ンミルで除去するときの当該ギャップ層が削られないよ
うにし、ギャップデプスの基準点を明らかにし磁気特性
のバラツキのない製品の製造を実現することを目的とす
る。 【解決手段】 絶縁層およびコイル層を順次積層した
後、下部磁極層の上にギャップ層を形成しその上に上部
磁極層を形成することを特徴とする薄膜磁気ヘッドの製
造方法である。
に絶縁層およびコイル層を順次積層し、その上に上部磁
性層を形成する薄膜磁気ヘッドの製造方法に関し、ギャ
ップ層を上部磁極層の形成の直前に形成し、コイル層を
電気メッキ法で形成後に不要となるメッキベースをイオ
ンミルで除去するときの当該ギャップ層が削られないよ
うにし、ギャップデプスの基準点を明らかにし磁気特性
のバラツキのない製品の製造を実現することを目的とす
る。 【解決手段】 絶縁層およびコイル層を順次積層した
後、下部磁極層の上にギャップ層を形成しその上に上部
磁極層を形成することを特徴とする薄膜磁気ヘッドの製
造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に形成した
下部磁性層の上に絶縁層およびコイル層を順次積層し、
その上に上部磁性層を形成する薄膜磁気ヘッドの製造方
法に関するものである。
下部磁性層の上に絶縁層およびコイル層を順次積層し、
その上に上部磁性層を形成する薄膜磁気ヘッドの製造方
法に関するものである。
【０００２】
【従来の技術】従来、薄膜磁気ヘッドを基板上に形成す
る場合、図４の（ａ）の構造を、図１の（ｂ）に示す工
程に従い形成していた。要部を説明すると、下部磁極層
２３を形成（Ｓ２１）した後に、ギャップ層２４として
アルミナ膜を形成（Ｓ２２）する。このギャップ層２４
の上にメッキベースを形成してレジストを塗布・露光・
現像して穴を開け、メッキベースとの間に通電して当該
穴の部分にＣｕなどの導体を電気メッキしてコイル層２
６を形成し、レジストを除去した後に不要なメッキベー
スをイオンミルによって除去することを必要なコイル層
数分繰り返す（Ｓ２３ないしＳ２８）。そして、最上部
に上部磁極層２７を形成、保護膜を形成、および端子を
形成していた（Ｓ２９ないしＳ３５）。
る場合、図４の（ａ）の構造を、図１の（ｂ）に示す工
程に従い形成していた。要部を説明すると、下部磁極層
２３を形成（Ｓ２１）した後に、ギャップ層２４として
アルミナ膜を形成（Ｓ２２）する。このギャップ層２４
の上にメッキベースを形成してレジストを塗布・露光・
現像して穴を開け、メッキベースとの間に通電して当該
穴の部分にＣｕなどの導体を電気メッキしてコイル層２
６を形成し、レジストを除去した後に不要なメッキベー
スをイオンミルによって除去することを必要なコイル層
数分繰り返す（Ｓ２３ないしＳ２８）。そして、最上部
に上部磁極層２７を形成、保護膜を形成、および端子を
形成していた（Ｓ２９ないしＳ３５）。
【０００３】
【発明が解決しようとする課題】上述の工程のうち、コ
イル層２６を形成するのに電気メッキ法を用いる関係
で、不要なメッキベースをイオンミルによって除去する
ことを必要なコイル層数分繰り返していたため、図４の
（ａ）のＡ部を拡大した図４の（ｂ）に示すように、当
該イオンミルによって不要なメッキベースをオーバーエ
ッチするためにその下のＢ部の絶縁層も一緒に少しづつ
削られてしまい、なだらかとなると共に厚さも徐々に薄
くなってしまい、薄膜磁気ヘッドのギャップデプスを決
定する際に、基準点があいまいになり、加工デプスのバ
ラツキの要因などとなり、磁気特性のバラツキが大きく
なってしまうという問題が発生した。
イル層２６を形成するのに電気メッキ法を用いる関係
で、不要なメッキベースをイオンミルによって除去する
ことを必要なコイル層数分繰り返していたため、図４の
（ａ）のＡ部を拡大した図４の（ｂ）に示すように、当
該イオンミルによって不要なメッキベースをオーバーエ
ッチするためにその下のＢ部の絶縁層も一緒に少しづつ
削られてしまい、なだらかとなると共に厚さも徐々に薄
くなってしまい、薄膜磁気ヘッドのギャップデプスを決
定する際に、基準点があいまいになり、加工デプスのバ
ラツキの要因などとなり、磁気特性のバラツキが大きく
なってしまうという問題が発生した。
【０００４】本発明は、これらの問題を解決するため、
ギャップ層を上部磁極層の形成の直前に形成し、コイル
層を電気メッキ法で形成後に不要となるメッキベースを
イオンミルで除去するときの当該ギャップ層が削られな
いようにし、ギャップデプスの基準点を明らかにし磁気
特性のバラツキのない製品の製造を実現することを目的
としている。
ギャップ層を上部磁極層の形成の直前に形成し、コイル
層を電気メッキ法で形成後に不要となるメッキベースを
イオンミルで除去するときの当該ギャップ層が削られな
いようにし、ギャップデプスの基準点を明らかにし磁気
特性のバラツキのない製品の製造を実現することを目的
としている。
【０００５】
【課題を解決するための手段】図１ないし図３を参照し
て課題を解決するための手段を説明する。 図１ないし
図３において、基板１は、薄膜磁気ヘッドを形成するた
めの基板（例えばウェハ）である。
て課題を解決するための手段を説明する。 図１ないし
図３において、基板１は、薄膜磁気ヘッドを形成するた
めの基板（例えばウェハ）である。
【０００６】下部磁極層３は、基板１上に形成した下部
磁極層である。絶縁層４は、コイル層６を絶縁するもの
である。コイル層６は、導体で形成したコイルである。
磁極層である。絶縁層４は、コイル層６を絶縁するもの
である。コイル層６は、導体で形成したコイルである。
【０００７】ギャップ層８は、コイル層４を積層した上
に形成する導電性かつ非磁性のギャップ層である。上部
磁極層７は、ギャップ層８の上に形成した上部磁極層で
ある。
に形成する導電性かつ非磁性のギャップ層である。上部
磁極層７は、ギャップ層８の上に形成した上部磁極層で
ある。
【０００８】次に、製造方法を説明する。基板１上に下
部磁極層３を形成し、その上に絶縁層４およびコイル層
６を必要な層数分繰り返し形成した後、ギャップ層８を
形成し、その上に上部磁極層７を形成するようにしてい
る。
部磁極層３を形成し、その上に絶縁層４およびコイル層
６を必要な層数分繰り返し形成した後、ギャップ層８を
形成し、その上に上部磁極層７を形成するようにしてい
る。
【０００９】また、基板１上に下部磁極層３を形成し、
その上に絶縁層４およびコイル層６を必要な層数分繰り
返し形成した後、下部磁極層３の上に導電性かつ非磁性
体のギャップ層８を形成し、当該ギャップ層８を下地導
電膜として通電し上部磁極層７を電気メッキによって形
成するようにしている。
その上に絶縁層４およびコイル層６を必要な層数分繰り
返し形成した後、下部磁極層３の上に導電性かつ非磁性
体のギャップ層８を形成し、当該ギャップ層８を下地導
電膜として通電し上部磁極層７を電気メッキによって形
成するようにしている。
【００１０】これらの際に、ギャップ層８をＴｉ、Ｔｉ
Ｃ、Ｔａによって形成するようにしている。従って、ギ
ャップ層８を上部磁極層７の形成の直前に形成すること
により、従来のコイル層６を電気メッキ法で形成後に不
要となるメッキベースをイオンミルで除去するときにギ
ャップ層が削られないようにでき、ギャップデプスの基
準点を明らかにし磁気特性のバラツキのない製品の製造
を実現することが可能となる。
Ｃ、Ｔａによって形成するようにしている。従って、ギ
ャップ層８を上部磁極層７の形成の直前に形成すること
により、従来のコイル層６を電気メッキ法で形成後に不
要となるメッキベースをイオンミルで除去するときにギ
ャップ層が削られないようにでき、ギャップデプスの基
準点を明らかにし磁気特性のバラツキのない製品の製造
を実現することが可能となる。
【００１１】
【発明の実施の形態】次に、図１から図３を用いて本発
明の実施の形態および動作を順次詳細に説明する。
明の実施の形態および動作を順次詳細に説明する。
【００１２】図１は、本発明と従来技術の工程説明図を
示す。ここで、図１の（ａ）の本発明の工程説明図と、
図１の（ｂ）の従来技術の工程説明図とでほぼ同じ工程
は横方向に対応づけて配置して判り易くしてあります。
示す。ここで、図１の（ａ）の本発明の工程説明図と、
図１の（ｂ）の従来技術の工程説明図とでほぼ同じ工程
は横方向に対応づけて配置して判り易くしてあります。
【００１３】図１の（ａ）は、本発明の工程説明図を示
す。図１の（ａ）において、Ｓ１は、下部磁極層の形成
を行う。これは、後述する図２の（ａ）において、基板
１の上に図示外の絶縁層（Ａｌ2Ｏ3膜）を形成し、更に
その上にＮｉＦｅ膜の下部磁極層３を形成する。
す。図１の（ａ）において、Ｓ１は、下部磁極層の形成
を行う。これは、後述する図２の（ａ）において、基板
１の上に図示外の絶縁層（Ａｌ2Ｏ3膜）を形成し、更に
その上にＮｉＦｅ膜の下部磁極層３を形成する。
【００１４】Ｓ２は、絶縁層の形成を行う。これは、後
述する図２の（ａ）の下部磁極層３の上に絶縁層４を形
成する。Ｓ３は、導体層の形成を行う。これは、後述す
る図２の（ａ）のコイル層６を形成する。コイル層６の
形成は、下部磁極層３の上に絶縁層を形成し、その上に
メッキベースとなる薄いＴｉ膜を形成しその上にレジス
トを塗布・露光・現像してコイル層６を電気メッキする
ための穴を開ける。そして、メッキベースとの間に通電
して穴の中にＣｕなどのコイル層６を電気メッキし、レ
ジストを溶剤で除去した後、不要なメッキベースをイオ
ンミルで除去し、コイル層６を１層分形成する。
述する図２の（ａ）の下部磁極層３の上に絶縁層４を形
成する。Ｓ３は、導体層の形成を行う。これは、後述す
る図２の（ａ）のコイル層６を形成する。コイル層６の
形成は、下部磁極層３の上に絶縁層を形成し、その上に
メッキベースとなる薄いＴｉ膜を形成しその上にレジス
トを塗布・露光・現像してコイル層６を電気メッキする
ための穴を開ける。そして、メッキベースとの間に通電
して穴の中にＣｕなどのコイル層６を電気メッキし、レ
ジストを溶剤で除去した後、不要なメッキベースをイオ
ンミルで除去し、コイル層６を１層分形成する。
【００１５】Ｓ４は、必要数の積層を行う。これは、Ｓ
２およびＳ３の工程を、必要なコイル層分繰り返し積層
する。例えば後述する図２の（ａ）の場合には、２回繰
り返し２層のコイル層を積層する。
２およびＳ３の工程を、必要なコイル層分繰り返し積層
する。例えば後述する図２の（ａ）の場合には、２回繰
り返し２層のコイル層を積層する。
【００１６】Ｓ５は、絶縁層の形成を行う。これは、コ
イル層６の積層が終了したので、その上に絶縁層４を形
成する。Ｓ６は、メッキ導体層の形成を行う。これは、
右側に記載した図２の（ａ）に示すように、積層を終了
したコイル層６の上の絶縁層４上にメッキ導体層（ギャ
ップ層８）を形成する。
イル層６の積層が終了したので、その上に絶縁層４を形
成する。Ｓ６は、メッキ導体層の形成を行う。これは、
右側に記載した図２の（ａ）に示すように、積層を終了
したコイル層６の上の絶縁層４上にメッキ導体層（ギャ
ップ層８）を形成する。
【００１７】Ｓ７は、上部磁極層のバックギャップ部の
エッチングを行う。これは、右側に記載した図２の
（ｂ）、（ｃ）に示すように、レジスト９を塗布・露光
・現像してバックギャップ部１０の部分に穴を開け、イ
オンミルによってこの穴の部分のみＳ６で形成したギャ
ップ層８を除去する。
エッチングを行う。これは、右側に記載した図２の
（ｂ）、（ｃ）に示すように、レジスト９を塗布・露光
・現像してバックギャップ部１０の部分に穴を開け、イ
オンミルによってこの穴の部分のみＳ６で形成したギャ
ップ層８を除去する。
【００１８】Ｓ８は、パターニングする。Ｓ９は、上部
磁極層のメッキを行う。これらＳ８およびＳ９は、右側
に記載した図２の（ｄ）に示すように、レジストを塗布
・露光・現像して上部磁極層７を形成する部分に穴を開
け、Ｓ６で形成したメッキ導体層（ギャップ層８）に通
電し当該穴の部分に磁性体（例えばＮｉＦｅ）を電気メ
ッキして形成した後、レジストを溶剤で除去し、図示の
ように上部磁極層７を形成する。
磁極層のメッキを行う。これらＳ８およびＳ９は、右側
に記載した図２の（ｄ）に示すように、レジストを塗布
・露光・現像して上部磁極層７を形成する部分に穴を開
け、Ｓ６で形成したメッキ導体層（ギャップ層８）に通
電し当該穴の部分に磁性体（例えばＮｉＦｅ）を電気メ
ッキして形成した後、レジストを溶剤で除去し、図示の
ように上部磁極層７を形成する。
【００１９】Ｓ１０は、不要部分の除去を行う。これ
は、右側に記載した図２の（ｆ）、（ｇ）に示すよう
に、不要部分を除去する。Ｓ１１は、銅端子の形成を行
う。これは、右側に記載した図３の（ｈ）に示すよう
に、銅端子１０を形成する。
は、右側に記載した図２の（ｆ）、（ｇ）に示すよう
に、不要部分を除去する。Ｓ１１は、銅端子の形成を行
う。これは、右側に記載した図３の（ｈ）に示すよう
に、銅端子１０を形成する。
【００２０】Ｓ１２は、保護膜の形成を行う。これは、
右側に記載した図３の（ｉ）に示すように、全面に保護
膜１１を形成する。Ｓ１３は、平面化する。これは、右
側に記載した図３の（ｉ）に示すように、Ｓ１２で保護
膜１１を形成した後、平面研削し、銅端子１０のみが露
出するようにする。
右側に記載した図３の（ｉ）に示すように、全面に保護
膜１１を形成する。Ｓ１３は、平面化する。これは、右
側に記載した図３の（ｉ）に示すように、Ｓ１２で保護
膜１１を形成した後、平面研削し、銅端子１０のみが露
出するようにする。
【００２１】Ｓ１４は、金端子の形成を行う。これは、
右側に記載した図３の（ｊ）に示すように、銅端子１０
の上に金端子１２を形成（蒸着）する。以上の工程によ
って、薄膜磁気ヘッドのウェハ上の工程を完了すること
となる。ここで、本発明は、ギャップ層８を上部磁極層
７の形成する直前に形成しているため、コイル層６を電
気メッキした後にメッキベースをイオンミルで除去する
ときに従来のギャップ層が少しづつ除去される事態を無
くし（即ち既述した図４の（ｂ）のギャップデプスの基
準点がなだらかになる事態を無くし）、加工デプスのバ
ラツキの要因を無くして正確に加工デプスを製造するこ
とが可能となる。
右側に記載した図３の（ｊ）に示すように、銅端子１０
の上に金端子１２を形成（蒸着）する。以上の工程によ
って、薄膜磁気ヘッドのウェハ上の工程を完了すること
となる。ここで、本発明は、ギャップ層８を上部磁極層
７の形成する直前に形成しているため、コイル層６を電
気メッキした後にメッキベースをイオンミルで除去する
ときに従来のギャップ層が少しづつ除去される事態を無
くし（即ち既述した図４の（ｂ）のギャップデプスの基
準点がなだらかになる事態を無くし）、加工デプスのバ
ラツキの要因を無くして正確に加工デプスを製造するこ
とが可能となる。
【００２２】図２および図３は、本発明の具体例説明図
を示す。図２の（ａ）は、絶縁層４およびコイル層６を
積層した上にギャップ層８を形成した状態を示す。これ
は、図１の（ａ）で説明したように、Ｓ１ないしＳ６の
工程によって、基板１上に、下部磁極層３、絶縁層４と
コイル層６を２層積層し絶縁層４で覆い、その上に導電
性のギャップ層（メッキ導電層）８を形成した状態であ
る。このように、下部磁極層３と上部磁極層７との間の
ギャップ層８を、コイル層６の形成後に形成したことに
より、当該コイル層６の形成時にイオンミルで下地導電
層を除去する際の従来のギャップ層の部分的な除去を無
くし、従来の図４の（ｂ）のＢの部分が滑らかにする事
態を無くし、ギャップデプスの加工のバラツキを無くす
ことが可能となる。
を示す。図２の（ａ）は、絶縁層４およびコイル層６を
積層した上にギャップ層８を形成した状態を示す。これ
は、図１の（ａ）で説明したように、Ｓ１ないしＳ６の
工程によって、基板１上に、下部磁極層３、絶縁層４と
コイル層６を２層積層し絶縁層４で覆い、その上に導電
性のギャップ層（メッキ導電層）８を形成した状態であ
る。このように、下部磁極層３と上部磁極層７との間の
ギャップ層８を、コイル層６の形成後に形成したことに
より、当該コイル層６の形成時にイオンミルで下地導電
層を除去する際の従来のギャップ層の部分的な除去を無
くし、従来の図４の（ｂ）のＢの部分が滑らかにする事
態を無くし、ギャップデプスの加工のバラツキを無くす
ことが可能となる。
【００２３】図２の（ｂ）は、図２の（ａ）の全面にレ
ジストを塗布・露光・現像してバックギャップ部１０を
設ける部分に穴を開けた状態を示す。図２の（ｃ）は、
図２の（ｂ）の状態でイオンミルでバックギャップ部１
０のギャップ層８を除去した後、レジストを除去した状
態を示す。
ジストを塗布・露光・現像してバックギャップ部１０を
設ける部分に穴を開けた状態を示す。図２の（ｃ）は、
図２の（ｂ）の状態でイオンミルでバックギャップ部１
０のギャップ層８を除去した後、レジストを除去した状
態を示す。
【００２４】図２の（ｄ）は、上部磁極層７を形成した
状態を示す。これは、図２の（ｃ）の状態で、全面のレ
ジストを塗布・露光・現像して上部磁極層７を電気メッ
キする部分のみ穴を開け、ギャップ層８に通電して穴の
内部に電気メッキし、レジストを除去した状態である。
状態を示す。これは、図２の（ｃ）の状態で、全面のレ
ジストを塗布・露光・現像して上部磁極層７を電気メッ
キする部分のみ穴を開け、ギャップ層８に通電して穴の
内部に電気メッキし、レジストを除去した状態である。
【００２５】図２の（ｅ）は、図２の（ｄ）を上面から
見た図を示す。ここで、下部磁極層３の上にギャップ層
８を介して上部磁極層７を形成、およびバックギャップ
部１０で下部磁極層３と上部磁極層７とが接続されてい
る様子を示す。
見た図を示す。ここで、下部磁極層３の上にギャップ層
８を介して上部磁極層７を形成、およびバックギャップ
部１０で下部磁極層３と上部磁極層７とが接続されてい
る様子を示す。
【００２６】図２の（ｆ）は、図２の（ｅ）のＡ−Ａ’
の部分の断面図を示す。この断面図から、下部磁極層３
の上にギャップ層８が形成され、その上に上部磁極層７
が形成されている様子が判明する。
の部分の断面図を示す。この断面図から、下部磁極層３
の上にギャップ層８が形成され、その上に上部磁極層７
が形成されている様子が判明する。
【００２７】図２の（ｇ）は、不要部分を除去した後の
状態を示す。図３の（ｈ）は、図２の（ｇ）に続いて銅
端子１０を形成した状態を示す。右下の断面図に銅端子
１０の様子を示す。
状態を示す。図３の（ｈ）は、図２の（ｇ）に続いて銅
端子１０を形成した状態を示す。右下の断面図に銅端子
１０の様子を示す。
【００２８】図３の（ｉ）は、保護膜１１を全面に形成
した状態を示す。これは、図３の（ｈ）の状態で、全面
に保護膜１１を形成したものである。図３の（ｊ）は、
平面研削した後に金端子１２を銅端子１０の上に形成し
た状態を示す。
した状態を示す。これは、図３の（ｈ）の状態で、全面
に保護膜１１を形成したものである。図３の（ｊ）は、
平面研削した後に金端子１２を銅端子１０の上に形成し
た状態を示す。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ギャップ層８を上部磁極層７の形成の直前に形成する構
成を採用しているため、従来のコイル層６を電気メッキ
法で形成後に不要となるメッキベースをイオンミルで除
去するときにギャップ層が削られないようにでき、ギャ
ップデプスの基準点を明らかにし磁気特性のバラツキの
ない製品の製造することができる。また、ギャップ層８
を導電性の非磁性体の物質で形成しているため、当該ギ
ャップ層８を、上部磁極層７を電気メッキするときのメ
ッキベース（電気メッキ用の電極）として兼用でき、メ
ッキベースを形成する工程を削減できる。
ギャップ層８を上部磁極層７の形成の直前に形成する構
成を採用しているため、従来のコイル層６を電気メッキ
法で形成後に不要となるメッキベースをイオンミルで除
去するときにギャップ層が削られないようにでき、ギャ
ップデプスの基準点を明らかにし磁気特性のバラツキの
ない製品の製造することができる。また、ギャップ層８
を導電性の非磁性体の物質で形成しているため、当該ギ
ャップ層８を、上部磁極層７を電気メッキするときのメ
ッキベース（電気メッキ用の電極）として兼用でき、メ
ッキベースを形成する工程を削減できる。
【図面の簡単な説明】
【図１】本発明と従来技術の工程説明図である。
【図２】本発明の具体例説明図（その１）である。
【図３】本発明の具体例説明図（その２）である。
【図４】従来技術の説明図である。
１：基板（ウェハ） ３：下部磁極層 ４：絶縁層 ６：コイル層 ７：上部磁極層 ８：ギャップ層（メッキ導体層） ９：レジスト １０：バックギャップ部 １１：銅端子 １２：金端子
Claims (3)
- 【請求項１】基板上に形成した下部磁性層の上に絶縁層
およびコイル層を順次積層し、その上に上部磁性層を形
成する薄膜磁気ヘッドの製造方法において、 上記絶縁層およびコイル層を順次積層した後、上記下部
磁極層および最上絶縁層の上にギャップ層を形成しその
上に上記上部磁極層を形成することを特徴とする薄膜磁
気ヘッドの製造方法。 - 【請求項２】基板上に形成した下部磁性層の上に絶縁層
およびコイル層を順次積層し、その上に上部磁性層を形
成する薄膜磁気ヘッドの製造方法において、 上記絶縁層およびコイル層を順次積層した後、上記下部
磁極膜および最上絶縁層の上に導電性かつ非磁性体のギ
ャップ層を形成し、当該ギャップ層を下地導電膜として
通電し上記上部磁極層を電気メッキによって形成するこ
とを特徴とする薄膜磁気ヘッドの製造方法。 - 【請求項３】上記ギャップ層をＴｉ、ＴｉＣ、Ｔａによ
って形成したことを特徴とする請求項１あるいは請求項
２記載の薄膜磁気ヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760196A JPH1040512A (ja) | 1996-07-26 | 1996-07-26 | 薄膜磁気ヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760196A JPH1040512A (ja) | 1996-07-26 | 1996-07-26 | 薄膜磁気ヘッドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1040512A true JPH1040512A (ja) | 1998-02-13 |
Family
ID=16377197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19760196A Pending JPH1040512A (ja) | 1996-07-26 | 1996-07-26 | 薄膜磁気ヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1040512A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215511B2 (en) | 2004-03-31 | 2007-05-08 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic write head with gap termination less than half distance between pedestal and back gap |
-
1996
- 1996-07-26 JP JP19760196A patent/JPH1040512A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215511B2 (en) | 2004-03-31 | 2007-05-08 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic write head with gap termination less than half distance between pedestal and back gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| US6048445A (en) | Method of forming a metal line utilizing electroplating | |
| EP0727771A2 (en) | Thin film magnetic coil core | |
| JP3267049B2 (ja) | エアブリッジ配線を有するスパイラルインダクタの製造方法 | |
| EP0529578A2 (en) | Semi-additive circuitry with raised features using formed mandrels | |
| JPH1040512A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH06196846A (ja) | セラミック基板上に銅回路パターンを形成する方法 | |
| US4178635A (en) | Planar and near planar magnetic bubble circuits | |
| JP2004253430A (ja) | 平面コイルの製造方法 | |
| JPH06217482A (ja) | 回路パターン形成方法 | |
| US4175010A (en) | Method of reinforcing a conductive base pattern by electroplating and device obtained by means of the method | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH0582970A (ja) | 混成回路基板 | |
| JPH07118849A (ja) | 導体薄膜パターンの形成方法 | |
| US4280195A (en) | Planar and near planar magnetic bubble circuits | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH1027318A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62122277A (ja) | 半導体素子空間配線法 | |
| JPH1186220A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0241084B2 (ja) | ||
| KR830000050B1 (ko) | 박막 자기헤드 | |
| JPS628030B2 (ja) | ||
| JPS61254039A (ja) | 回路パタ−ン形成方法 | |
| JPS61254038A (ja) | 回路パタ−ン形成方法 |