JPH1116277A - 磁気書込タイミング生成装置 - Google Patents
磁気書込タイミング生成装置Info
- Publication number
- JPH1116277A JPH1116277A JP9167542A JP16754297A JPH1116277A JP H1116277 A JPH1116277 A JP H1116277A JP 9167542 A JP9167542 A JP 9167542A JP 16754297 A JP16754297 A JP 16754297A JP H1116277 A JPH1116277 A JP H1116277A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- output
- count
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 65
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 センサのセンサ出力信号ａからＯＮ、ＯＦＦ
時間が等間隔の安定したタイミングの書き込みタイミン
グ信号を得るようにすること。 【解決手段】 ４クロック毎にカウントされるカウント
データをクロック信号の立ち上がり変化でカウントダウ
ンし、４クロック毎のカウント信号を出力する第１のカ
ウンタ２と、２クロック毎にカウントされるカウントデ
ータをクロック信号の立ち上がり変化でカウントダウン
し、２クロック毎のカウント信号を出力する第２のカウ
ンタ４と、センサ出力信号の立ち上がりから立ち上がり
までの間に、第１のカウンタのカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力するＵＰカウンタ５と、Ｕ
Ｐカウンタのカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力するラッチ
部６と、第２のカウンタのカウント信号に対してラッチ
部のカウンタアップ値を基準にカウントダウンされたカ
ウントダウン値に基づく書込タイミング信号を出力する
ＤＯＷＮカウンタ７とで構成されている。
時間が等間隔の安定したタイミングの書き込みタイミン
グ信号を得るようにすること。 【解決手段】 ４クロック毎にカウントされるカウント
データをクロック信号の立ち上がり変化でカウントダウ
ンし、４クロック毎のカウント信号を出力する第１のカ
ウンタ２と、２クロック毎にカウントされるカウントデ
ータをクロック信号の立ち上がり変化でカウントダウン
し、２クロック毎のカウント信号を出力する第２のカウ
ンタ４と、センサ出力信号の立ち上がりから立ち上がり
までの間に、第１のカウンタのカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力するＵＰカウンタ５と、Ｕ
Ｐカウンタのカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力するラッチ
部６と、第２のカウンタのカウント信号に対してラッチ
部のカウンタアップ値を基準にカウントダウンされたカ
ウントダウン値に基づく書込タイミング信号を出力する
ＤＯＷＮカウンタ７とで構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、発券プリンター、
通帳読取装置、磁気カード読取装置等に用いられる磁気
ストライプの書き込みタイミングを生成する磁気書込タ
イミング生成装置に関するものである。
通帳読取装置、磁気カード読取装置等に用いられる磁気
ストライプの書き込みタイミングを生成する磁気書込タ
イミング生成装置に関するものである。
【０００２】
【従来の技術】図５は従来の磁気書込タイミング生成装
置のブロック図、図６は同磁気書込タイミング生成装置
のセンサの構成を示す斜視図、図７は同磁気書込タイミ
ング生成装置におけるセンサ出力と書込タイミング信号
の関係を示すタイムチャート、図８は同磁気書込タイミ
ング生成装置における基準よりＯＮ時間が短く、ＯＦＦ
時間が長いセンサ出力と書込タイミング信号の関係を示
すタイムチャート、図９は同磁気書込タイミング生成装
置における１周期が同じで、ＯＮ、ＯＦＦの時間が異な
るセンサ出力と書込タイミング信号の関係を示すタイム
チャートである。図５及び図６において、１１はモー
タ、１２はモータ１１に連動して回転するスリット板、
１３はセンサで、センサ１３の間をスリット板１２が回
転する。センサ１３は発光素子１３ａ及び受光素子１３
ｂと、発光素子１３ａに電圧を印加する電源１３ｃと、
電源１３ｃと各素子１３ａ、１３ｂ間にそれぞれ設けら
れた抵抗１３ｄとから構成されている。１４はセンサ１
３のセンサ出力信号ａに基づき書込タイミング信号を生
成して出力する微分回路で構成された磁気書込タイミン
グ生成回路である。従来の磁気書込タイミング生成装置
は、モータ１１とスリット板１２とセンサ１３と磁気書
込タイミング生成回路１４とで構成されている。
置のブロック図、図６は同磁気書込タイミング生成装置
のセンサの構成を示す斜視図、図７は同磁気書込タイミ
ング生成装置におけるセンサ出力と書込タイミング信号
の関係を示すタイムチャート、図８は同磁気書込タイミ
ング生成装置における基準よりＯＮ時間が短く、ＯＦＦ
時間が長いセンサ出力と書込タイミング信号の関係を示
すタイムチャート、図９は同磁気書込タイミング生成装
置における１周期が同じで、ＯＮ、ＯＦＦの時間が異な
るセンサ出力と書込タイミング信号の関係を示すタイム
チャートである。図５及び図６において、１１はモー
タ、１２はモータ１１に連動して回転するスリット板、
１３はセンサで、センサ１３の間をスリット板１２が回
転する。センサ１３は発光素子１３ａ及び受光素子１３
ｂと、発光素子１３ａに電圧を印加する電源１３ｃと、
電源１３ｃと各素子１３ａ、１３ｂ間にそれぞれ設けら
れた抵抗１３ｄとから構成されている。１４はセンサ１
３のセンサ出力信号ａに基づき書込タイミング信号を生
成して出力する微分回路で構成された磁気書込タイミン
グ生成回路である。従来の磁気書込タイミング生成装置
は、モータ１１とスリット板１２とセンサ１３と磁気書
込タイミング生成回路１４とで構成されている。
【０００３】従来の磁気書込タイミング生成装置は上記
のように構成され、例えばセンサ１３の発光素子１３ａ
と受光素子１３ｂとの間にスリット板１２のスリットが
位置する時に受光素子１３ｂはＯＮ状態になり、発光素
子１３ａと受光素子１３ｂとの間にスリット板１２のス
リットが位置しない時に受光素子１３ｂはＯＦＦ状態に
なり、センサ１３はＯＮ、ＯＦＦのセンサ出力信号ａを
磁気書込みタイミング生成回路１４に出力する。磁気書
込タイミング生成回路１４では、センサ出力信号ａの立
上がりと立下がりの変化点で、図７に示すような書込タ
イミング信号ｈを生成する。
のように構成され、例えばセンサ１３の発光素子１３ａ
と受光素子１３ｂとの間にスリット板１２のスリットが
位置する時に受光素子１３ｂはＯＮ状態になり、発光素
子１３ａと受光素子１３ｂとの間にスリット板１２のス
リットが位置しない時に受光素子１３ｂはＯＦＦ状態に
なり、センサ１３はＯＮ、ＯＦＦのセンサ出力信号ａを
磁気書込みタイミング生成回路１４に出力する。磁気書
込タイミング生成回路１４では、センサ出力信号ａの立
上がりと立下がりの変化点で、図７に示すような書込タ
イミング信号ｈを生成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような磁気書込タイミング生成装置では、装置の小型
化、書込みの高密度化によって、スリット板１２のスリ
ットを細かくする必要があり、スリットの製造誤差など
が原因で、図８及び図９に示すようにセンサ１３のセン
サ出力信号ａのＯＮ、ＯＦＦの時間が等間隔にならず、
それによって書込タイミング信号ｈが乱れるという問題
点があった。具体的には、図８に示すように、センサ１
３のセンサ出力信号ａの１周期（ＯＦＦ→ＯＮ→ＯＦＦ
までの時間：立上がりから立上がりまでの時間）が基準
より長かったり、短かったりし、それによって書込タイ
ミング信号ｈが等間隔にならなかったり、また図９に示
すように、センサ１３のセンサ出力信号ａの１周期は等
間隔であっても、各周期におけるセンサ出力信号ａのＯ
Ｎ，ＯＦＦ時間が異なることによって書込タイミング信
号ｈが等間隔にならないという問題である。
ような磁気書込タイミング生成装置では、装置の小型
化、書込みの高密度化によって、スリット板１２のスリ
ットを細かくする必要があり、スリットの製造誤差など
が原因で、図８及び図９に示すようにセンサ１３のセン
サ出力信号ａのＯＮ、ＯＦＦの時間が等間隔にならず、
それによって書込タイミング信号ｈが乱れるという問題
点があった。具体的には、図８に示すように、センサ１
３のセンサ出力信号ａの１周期（ＯＦＦ→ＯＮ→ＯＦＦ
までの時間：立上がりから立上がりまでの時間）が基準
より長かったり、短かったりし、それによって書込タイ
ミング信号ｈが等間隔にならなかったり、また図９に示
すように、センサ１３のセンサ出力信号ａの１周期は等
間隔であっても、各周期におけるセンサ出力信号ａのＯ
Ｎ，ＯＦＦ時間が異なることによって書込タイミング信
号ｈが等間隔にならないという問題である。
【０００５】
【課題を解決するための手段】本発明に係る磁気書込タ
イミング生成装置は、センサ出力信号を出力するセンサ
と、ｍクロック毎にカウントされるカウントデータをク
ロック信号の立ち上がり変化でカウントダウンし、ｍク
ロック毎のカウント信号を出力する第１のカウンタと、
ｎクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｎクロッ
ク毎のカウント信号を出力する第２のカウンタと、セン
サのセンサ出力信号の立ち上がりから立ち上がりまでの
間に、第１のカウンタが出力するカウント信号の立ち上
がりがくる毎にカウンタアップし、カウンタアップした
値のカウントアップ信号を出力するＵＰカウンタと、Ｕ
Ｐカウンタが出力したカウントアップ信号のカウンタア
ップ値をラッチクロックの立ち上がりで保持して出力す
るラッチ部と、第２のカウンタが出力するカウント信号
に対してラッチ部が出力したカウンタアップ値を基準に
カウントダウンされたカウントダウン値に基づく書込タ
イミング信号を出力するＤＯＷＮカウンタとを備えて構
成されている。
イミング生成装置は、センサ出力信号を出力するセンサ
と、ｍクロック毎にカウントされるカウントデータをク
ロック信号の立ち上がり変化でカウントダウンし、ｍク
ロック毎のカウント信号を出力する第１のカウンタと、
ｎクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｎクロッ
ク毎のカウント信号を出力する第２のカウンタと、セン
サのセンサ出力信号の立ち上がりから立ち上がりまでの
間に、第１のカウンタが出力するカウント信号の立ち上
がりがくる毎にカウンタアップし、カウンタアップした
値のカウントアップ信号を出力するＵＰカウンタと、Ｕ
Ｐカウンタが出力したカウントアップ信号のカウンタア
ップ値をラッチクロックの立ち上がりで保持して出力す
るラッチ部と、第２のカウンタが出力するカウント信号
に対してラッチ部が出力したカウンタアップ値を基準に
カウントダウンされたカウントダウン値に基づく書込タ
イミング信号を出力するＤＯＷＮカウンタとを備えて構
成されている。
【０００６】本発明の磁気書込タイミング生成装置にお
いては、第１のカウンタがｍクロック毎にカウントされ
るカウントデータをクロック信号の立ち上がり変化でカ
ウントダウンし、ｍクロック毎のカウント信号を出力
し、第２のカウンタがｎクロック毎にカウントされるカ
ウントデータをクロック信号の立ち上がり変化でカウン
トダウンし、ｎクロック毎のカウント信号を出力し、Ｕ
Ｐカウンタがセンサのセンサ出力信号の立ち上がりから
立ち上がりまでの間に、第１のカウンタが出力するカウ
ント信号の立ち上がりがくる毎にカウンタアップし、カ
ウンタアップした値のカウントアップ信号を出力し、ラ
ッチ部がＵＰカウンタが出力したカウントアップ信号の
カウンタアップ値をラッチクロックの立ち上がりで保持
して出力し、ＤＯＷＮカウンタが第２のカウンタが出力
するカウント信号に対してラッチ部が出力したカウンタ
アップ値を基準にカウントダウンされたカウントダウン
値に基づく書込タイミング信号を出力するから、ＤＯＷ
Ｎカウンタから出力される書込タイミング信号はセンサ
出力信号の立上がりから立上がりまでの変化に対してｎ
／ｍ等分したタイミングが得られ、不等間隔のタイミン
グが等間隔に補正され、安定したタイミングの書込タイ
ミング信号を得ることができる。
いては、第１のカウンタがｍクロック毎にカウントされ
るカウントデータをクロック信号の立ち上がり変化でカ
ウントダウンし、ｍクロック毎のカウント信号を出力
し、第２のカウンタがｎクロック毎にカウントされるカ
ウントデータをクロック信号の立ち上がり変化でカウン
トダウンし、ｎクロック毎のカウント信号を出力し、Ｕ
Ｐカウンタがセンサのセンサ出力信号の立ち上がりから
立ち上がりまでの間に、第１のカウンタが出力するカウ
ント信号の立ち上がりがくる毎にカウンタアップし、カ
ウンタアップした値のカウントアップ信号を出力し、ラ
ッチ部がＵＰカウンタが出力したカウントアップ信号の
カウンタアップ値をラッチクロックの立ち上がりで保持
して出力し、ＤＯＷＮカウンタが第２のカウンタが出力
するカウント信号に対してラッチ部が出力したカウンタ
アップ値を基準にカウントダウンされたカウントダウン
値に基づく書込タイミング信号を出力するから、ＤＯＷ
Ｎカウンタから出力される書込タイミング信号はセンサ
出力信号の立上がりから立上がりまでの変化に対してｎ
／ｍ等分したタイミングが得られ、不等間隔のタイミン
グが等間隔に補正され、安定したタイミングの書込タイ
ミング信号を得ることができる。
【０００７】本発明に係るもう一つの磁気書込タイミン
グ生成装置は、ｍクロック毎にカウントされるカウント
データをクロック信号の立ち上がり変化でカウントダウ
ンし、ｍクロック毎のカウント信号を出力する第１のカ
ウンタと、ｎクロック毎にカウントされるカウントデー
タをクロック信号の立ち上がり変化でカウントダウン
し、ｎクロック毎のカウント信号を出力する第２のカウ
ンタと、センサのセンサ出力信号をｐ分周に設定された
分周選択信号に基づいてｐ分周した分周出力信号を出力
するパルス分周部と、パルス分周部の分周出力信号の立
ち上がりから立ち上がりまでの間に、第１のカウンタが
出力するカウント信号の立ち上がりがくる毎にカウンタ
アップし、カウンタアップした値のカウントアップ信号
を出力するＵＰカウンタと、ＵＰカウンタが出力したカ
ウントアップ信号のカウンタアップ値をラッチクロック
の立ち上がりで保持して出力するラッチ部と、第２のカ
ウンタが出力するカウント信号に対してラッチ部が出力
したカウンタアップ値を基準にカウントダウンされたカ
ウントダウン値に基づく書込タイミング信号を出力する
ＤＯＷＮカウンタとを備えて構成されている。
グ生成装置は、ｍクロック毎にカウントされるカウント
データをクロック信号の立ち上がり変化でカウントダウ
ンし、ｍクロック毎のカウント信号を出力する第１のカ
ウンタと、ｎクロック毎にカウントされるカウントデー
タをクロック信号の立ち上がり変化でカウントダウン
し、ｎクロック毎のカウント信号を出力する第２のカウ
ンタと、センサのセンサ出力信号をｐ分周に設定された
分周選択信号に基づいてｐ分周した分周出力信号を出力
するパルス分周部と、パルス分周部の分周出力信号の立
ち上がりから立ち上がりまでの間に、第１のカウンタが
出力するカウント信号の立ち上がりがくる毎にカウンタ
アップし、カウンタアップした値のカウントアップ信号
を出力するＵＰカウンタと、ＵＰカウンタが出力したカ
ウントアップ信号のカウンタアップ値をラッチクロック
の立ち上がりで保持して出力するラッチ部と、第２のカ
ウンタが出力するカウント信号に対してラッチ部が出力
したカウンタアップ値を基準にカウントダウンされたカ
ウントダウン値に基づく書込タイミング信号を出力する
ＤＯＷＮカウンタとを備えて構成されている。
【０００８】本発明のもう一つの磁気書込みタイミング
生成装置においては、センサのセンサ出力信号がパルス
分周部によって分周され、その分周された分周出力信号
の立ち上がりから立ち上がりまでの間に、第１のカウン
タがｍクロック毎にカウントされるカウントデータをク
ロック信号の立ち上がり変化でカウントダウンし、ｍク
ロック毎のカウント信号を出力し、第２のカウンタがｎ
クロック毎にカウントされるカウントデータをクロック
信号の立ち上がり変化でカウントダウンし、ｎクロック
毎のカウント信号を出力し、ＵＰカウンタがパルス分周
部の分周出力信号の立ち上がりから立ち上がりまでの間
に、第１のカウンタが出力するカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力し、ラッチ部がＵＰカウン
タが出力したカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力し、ＤＯＷ
Ｎカウンタが第２のカウンタが出力するカウント信号に
対してラッチ部が出力したカウンタアップ値を基準にカ
ウントダウンされたカウントダウン値に基づく書込タイ
ミング信号を出力するから、書込タイミング信号を得る
ために対象とされるセンサのセンサ出力信号がパルス分
周部によってｐ分周された分周出力信号となり、その分
周出力信号の立ち上がりから立ち上がりまでの変化に対
してＤＯＷＮカウンタから出力される書込タイミング信
号はｎ／ｍ等分したタイミングが得られるため、パルス
分周部によって設定された分周パルス数だけセンサのセ
ンサ出力信号のパルスが平均化されることとなり、セン
サのセンサ出力信号のパルスのバラツキが補正され、し
かも安定したタイミングの書込タイミング信号を得るこ
とができる。
生成装置においては、センサのセンサ出力信号がパルス
分周部によって分周され、その分周された分周出力信号
の立ち上がりから立ち上がりまでの間に、第１のカウン
タがｍクロック毎にカウントされるカウントデータをク
ロック信号の立ち上がり変化でカウントダウンし、ｍク
ロック毎のカウント信号を出力し、第２のカウンタがｎ
クロック毎にカウントされるカウントデータをクロック
信号の立ち上がり変化でカウントダウンし、ｎクロック
毎のカウント信号を出力し、ＵＰカウンタがパルス分周
部の分周出力信号の立ち上がりから立ち上がりまでの間
に、第１のカウンタが出力するカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力し、ラッチ部がＵＰカウン
タが出力したカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力し、ＤＯＷ
Ｎカウンタが第２のカウンタが出力するカウント信号に
対してラッチ部が出力したカウンタアップ値を基準にカ
ウントダウンされたカウントダウン値に基づく書込タイ
ミング信号を出力するから、書込タイミング信号を得る
ために対象とされるセンサのセンサ出力信号がパルス分
周部によってｐ分周された分周出力信号となり、その分
周出力信号の立ち上がりから立ち上がりまでの変化に対
してＤＯＷＮカウンタから出力される書込タイミング信
号はｎ／ｍ等分したタイミングが得られるため、パルス
分周部によって設定された分周パルス数だけセンサのセ
ンサ出力信号のパルスが平均化されることとなり、セン
サのセンサ出力信号のパルスのバラツキが補正され、し
かも安定したタイミングの書込タイミング信号を得るこ
とができる。
【０００９】
実施の形態１． （構成）図１は本発明の実施の形態１の磁気書込タイミ
ング生成装置のブロック図、図２は同磁気書込タイミン
グ生成装置の各部位の信号のタイムチャートである。図
において、センサ出力信号ａを出力するセンサの構成は
従来例と同様であるので、センサの構成は省略する。１
は入力側にＣＰＵのデーターバス（Ｄ−ＢＵＳ）ｉを接
続し、入力クロック端子に第１セット信号ｌが入力され
る第１のラッチ、２は入力側に第１のラッチ１の出力側
ｍを接続し、入力クロック端子に１０ＭＨｚのクロック
（ＣＬＫ １０ＭＨｚ）ｂが入力される第１のカウンタ
である。３は入力側にＣＰＵのデーターバス（Ｄ−ＢＵ
Ｓ）ｉを接続し、入力クロック端子に第２セット信号ｎ
が入力される第１のラッチ、４は入力側に第２のラッチ
３の出力側ｏを接続し、入力クロック端子に１０ＭＨｚ
のクロック（ＣＬＫ １０ＭＨｚ）ｂが入力される第２
のカウンタである。
ング生成装置のブロック図、図２は同磁気書込タイミン
グ生成装置の各部位の信号のタイムチャートである。図
において、センサ出力信号ａを出力するセンサの構成は
従来例と同様であるので、センサの構成は省略する。１
は入力側にＣＰＵのデーターバス（Ｄ−ＢＵＳ）ｉを接
続し、入力クロック端子に第１セット信号ｌが入力され
る第１のラッチ、２は入力側に第１のラッチ１の出力側
ｍを接続し、入力クロック端子に１０ＭＨｚのクロック
（ＣＬＫ １０ＭＨｚ）ｂが入力される第１のカウンタ
である。３は入力側にＣＰＵのデーターバス（Ｄ−ＢＵ
Ｓ）ｉを接続し、入力クロック端子に第２セット信号ｎ
が入力される第１のラッチ、４は入力側に第２のラッチ
３の出力側ｏを接続し、入力クロック端子に１０ＭＨｚ
のクロック（ＣＬＫ １０ＭＨｚ）ｂが入力される第２
のカウンタである。
【００１０】５は入力側に従来と同様のセンサの出力側
を接続し、入力クロック端子に第１カウンタ２の出力側
を接続したＵＰカウンタ、６は入力側にＵＰカウンタ５
の出力側を接続し、入力クロック端子にラッチＣＬＫｆ
が入力されるラッチ部、７は入力側にラッチ６の出力側
を接続し、入力クロック端子に第２のカウンタ４の出力
側を接続し、出力側が書込タイミング信号ｈを出力する
ＤＯＷＮカウンタである。なお、ＣＬＫ １０ＭＨｚ
ｂ、Ｄ−ＢＵＳｉ、ラッチＣＬＫｆ、第１のセット信号
ｌ、第２のセット信号ｎの生成回路は、本発明に直接関
与していないため、本図には記していない。
を接続し、入力クロック端子に第１カウンタ２の出力側
を接続したＵＰカウンタ、６は入力側にＵＰカウンタ５
の出力側を接続し、入力クロック端子にラッチＣＬＫｆ
が入力されるラッチ部、７は入力側にラッチ６の出力側
を接続し、入力クロック端子に第２のカウンタ４の出力
側を接続し、出力側が書込タイミング信号ｈを出力する
ＤＯＷＮカウンタである。なお、ＣＬＫ １０ＭＨｚ
ｂ、Ｄ−ＢＵＳｉ、ラッチＣＬＫｆ、第１のセット信号
ｌ、第２のセット信号ｎの生成回路は、本発明に直接関
与していないため、本図には記していない。
【００１１】（動作）次に、上記実施の形態１の動作を
図１及び図２を参照しながら説明する。その前にまず、
第１カウンタ２、第２カウンタ４の動作について説明す
る。初期設定として、第１のラッチ１にはその入力側に
ＣＰＵのＤ−ＢＵＳｉからの４クロック毎にカウントさ
れるカウントデータ“０３Ｈ”が入力され、そのデータ
“０３Ｈ”は入力クロック端子に入力される第１セット
信号ｌの立上がりで保持し、出力側ｍから第１のカウン
タ２の入力側に出力し続ける。また、第２のラッチ３に
はその入力側にＣＰＵのＤ−ＢＵＳｉからの２クロック
毎にカウントされるカウントデータ“０１Ｈ”が入力さ
れ、そのデータ“０１Ｈ”は入力クロック端子に入力さ
れる第２セット信号ｎの立上がりで保持し、出力側ｏか
ら第２のカウンタ４の入力側に出力し続ける。
図１及び図２を参照しながら説明する。その前にまず、
第１カウンタ２、第２カウンタ４の動作について説明す
る。初期設定として、第１のラッチ１にはその入力側に
ＣＰＵのＤ−ＢＵＳｉからの４クロック毎にカウントさ
れるカウントデータ“０３Ｈ”が入力され、そのデータ
“０３Ｈ”は入力クロック端子に入力される第１セット
信号ｌの立上がりで保持し、出力側ｍから第１のカウン
タ２の入力側に出力し続ける。また、第２のラッチ３に
はその入力側にＣＰＵのＤ−ＢＵＳｉからの２クロック
毎にカウントされるカウントデータ“０１Ｈ”が入力さ
れ、そのデータ“０１Ｈ”は入力クロック端子に入力さ
れる第２セット信号ｎの立上がりで保持し、出力側ｏか
ら第２のカウンタ４の入力側に出力し続ける。
【００１２】第１のカウンタ２では、その出力側の出力
ｃが“Ｌ”レベルのときに、第１のラッチ１の出力側ｍ
からのデータ“０３Ｈ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第１のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“０３Ｈ”は ０３Ｈ→０２Ｈ→０１Ｈ→００Ｈ→０３Ｈ→０２Ｈ→・
・・ と変化する。そして、第１のカウンタ２内のカウンタ値
が“００Ｈ”になった時、第１のカウンタ２の出力信号
ｃが“Ｌ”レベルになり、第１のカウンタ２は第１のラ
ッチ１の出力側ｍからのデータ“０３Ｈ”を取り込む。
また、第１のカウンタ２の出力ｃのレベルは“０３Ｈ”
になったときに“Ｈ”レベルに戻る。
ｃが“Ｌ”レベルのときに、第１のラッチ１の出力側ｍ
からのデータ“０３Ｈ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第１のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“０３Ｈ”は ０３Ｈ→０２Ｈ→０１Ｈ→００Ｈ→０３Ｈ→０２Ｈ→・
・・ と変化する。そして、第１のカウンタ２内のカウンタ値
が“００Ｈ”になった時、第１のカウンタ２の出力信号
ｃが“Ｌ”レベルになり、第１のカウンタ２は第１のラ
ッチ１の出力側ｍからのデータ“０３Ｈ”を取り込む。
また、第１のカウンタ２の出力ｃのレベルは“０３Ｈ”
になったときに“Ｈ”レベルに戻る。
【００１３】第２のカウンタ４では、その出力側の出力
ｄが“Ｌ”レベルのときに、第２のラッチ３の出力側ｏ
からのデータ“０１Ｈ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第２のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“０１Ｈ”は ０１Ｈ→００Ｈ→０１Ｈ→００Ｈ→・・・ と変化する。そして、第２のカウンタ４内のカウンタ値
が“００Ｈ”になった時、第２のカウンタ４の出力信号
ｄが“Ｌ”レベルになり、第２のカウンタ４は第２のラ
ッチ３の出力側ｏからのデータ“０１Ｈ”を取り込む。
また、第２のカウンタ４の出力ｄのレベルは“０１Ｈ”
になったときに“Ｈ”レベルに戻る。
ｄが“Ｌ”レベルのときに、第２のラッチ３の出力側ｏ
からのデータ“０１Ｈ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第２のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“０１Ｈ”は ０１Ｈ→００Ｈ→０１Ｈ→００Ｈ→・・・ と変化する。そして、第２のカウンタ４内のカウンタ値
が“００Ｈ”になった時、第２のカウンタ４の出力信号
ｄが“Ｌ”レベルになり、第２のカウンタ４は第２のラ
ッチ３の出力側ｏからのデータ“０１Ｈ”を取り込む。
また、第２のカウンタ４の出力ｄのレベルは“０１Ｈ”
になったときに“Ｈ”レベルに戻る。
【００１４】次に、この発明の実施の形態１の磁気書込
タイミング生成装置全体の動作について説明する。ＵＰ
カウンタ５は、センサのセンサ出力信号ａの立上がりか
ら立上がりまでの間に、第１のカウンタ１の出力ｃの立
上がりが来るごとに、ＵＰカウンタ３内の値を＋１ずつ
カウントアップする。このときのカウンタ値は“０００
Ｈ”〜“００３Ｈ”までの＋４となる。ラッチ部６では
ＵＰカウンタ５のカウンタ値ｅ（＋４を示す“００３
Ｈ”）を、センサ出力信号ａの立上がりで発生するラッ
チＣＬＫｆの立上がりで保持し、そのカウンタ値を出力
側から出力ｇとしてラッチＣＬＫｆの立下がりまでＤＯ
ＷＮカウンタ７に出力する。
タイミング生成装置全体の動作について説明する。ＵＰ
カウンタ５は、センサのセンサ出力信号ａの立上がりか
ら立上がりまでの間に、第１のカウンタ１の出力ｃの立
上がりが来るごとに、ＵＰカウンタ３内の値を＋１ずつ
カウントアップする。このときのカウンタ値は“０００
Ｈ”〜“００３Ｈ”までの＋４となる。ラッチ部６では
ＵＰカウンタ５のカウンタ値ｅ（＋４を示す“００３
Ｈ”）を、センサ出力信号ａの立上がりで発生するラッ
チＣＬＫｆの立上がりで保持し、そのカウンタ値を出力
側から出力ｇとしてラッチＣＬＫｆの立下がりまでＤＯ
ＷＮカウンタ７に出力する。
【００１５】ＤＯＷＮカウンタ７ではその出力側の出力
ｈが“Ｌ”レベルのときにラッチ６の出力ｇを取り込
み、第２のカウンタ４の出力ｄの立上がりが来るごと
に、ＤＯＷＮカウンタ５内の値を−１ずつカウントダウ
ンする。そのカウントダウンを開始する値はラッチ６か
ら与えられた“００３Ｈ”であるから、ＤＯＷＮカウン
タ７内のカウンタ値が“００３Ｈ”〜“０００Ｈ”まで
の−４となる“０００Ｈ”になった時、ＤＯＷＮカウン
タ７から出力される書込タイミング信号ｈは“Ｌ”レベ
ルになる。即ち、ＤＯＷＮカウンタ７が第２のカウンタ
２が出力するカウント信号カウント値８に対してラッチ
部６が出力したカウンタアップ値４を基準にカウントダ
ウンされたカウントダウン値に基づく書込タイミング信
号ｈを出力する。
ｈが“Ｌ”レベルのときにラッチ６の出力ｇを取り込
み、第２のカウンタ４の出力ｄの立上がりが来るごと
に、ＤＯＷＮカウンタ５内の値を−１ずつカウントダウ
ンする。そのカウントダウンを開始する値はラッチ６か
ら与えられた“００３Ｈ”であるから、ＤＯＷＮカウン
タ７内のカウンタ値が“００３Ｈ”〜“０００Ｈ”まで
の−４となる“０００Ｈ”になった時、ＤＯＷＮカウン
タ７から出力される書込タイミング信号ｈは“Ｌ”レベ
ルになる。即ち、ＤＯＷＮカウンタ７が第２のカウンタ
２が出力するカウント信号カウント値８に対してラッチ
部６が出力したカウンタアップ値４を基準にカウントダ
ウンされたカウントダウン値に基づく書込タイミング信
号ｈを出力する。
【００１６】以上の動作より、第１のカウンタ２に“０
３Ｈ”、第２のカウンタ４に“０１Ｈ”をセットする
と、第１のカウンタ２は０３Ｈ〜００Ｈまでの４ＣＬＫ
（ＣＬＫ １０ＭＨｚｂの立上がりが４回）で動作し、
第２のカウンタ４は０１Ｈ〜００Ｈの２ＣＬＫ（ＣＬＫ
１０ＭＨｚｂの立上がりが８回）で動作するため、第
１のカウンタ２と第２のカウンタ４のカウンタ値の比は
４：８即ち、１：２となり、センサ出力信号ａの立上が
りから立上がりまでの変化に対してＤＯＷＮカウンタ７
から出力されるカウントダウン値である書込みタイミン
グ信号ｈは（第２のカウンタ４のカウント値８／第１の
カウンタ２のカウント値４）＝２となり、センサ出力信
号ａの立上がりから立上がりまでの変化を２等分したタ
イミングが得られる。このことは、ＤＯＷＮカウンタ７
から出力される書込タイミング信号ｈはセンサ出力信号
ａの立上がりから立上がりまでの変化に対して結局ｎ＝
２／ｍ＝４等分したタイミングが得られることを意味す
る。 ここで、ｍは例えば第１のカウンタ２に入力され
る４クロック毎にカウントされるカウントデータを示
し、ｎは第２のカウンタ４に入力される２クロック毎に
カウントされるカウントデータを示す。
３Ｈ”、第２のカウンタ４に“０１Ｈ”をセットする
と、第１のカウンタ２は０３Ｈ〜００Ｈまでの４ＣＬＫ
（ＣＬＫ １０ＭＨｚｂの立上がりが４回）で動作し、
第２のカウンタ４は０１Ｈ〜００Ｈの２ＣＬＫ（ＣＬＫ
１０ＭＨｚｂの立上がりが８回）で動作するため、第
１のカウンタ２と第２のカウンタ４のカウンタ値の比は
４：８即ち、１：２となり、センサ出力信号ａの立上が
りから立上がりまでの変化に対してＤＯＷＮカウンタ７
から出力されるカウントダウン値である書込みタイミン
グ信号ｈは（第２のカウンタ４のカウント値８／第１の
カウンタ２のカウント値４）＝２となり、センサ出力信
号ａの立上がりから立上がりまでの変化を２等分したタ
イミングが得られる。このことは、ＤＯＷＮカウンタ７
から出力される書込タイミング信号ｈはセンサ出力信号
ａの立上がりから立上がりまでの変化に対して結局ｎ＝
２／ｍ＝４等分したタイミングが得られることを意味す
る。 ここで、ｍは例えば第１のカウンタ２に入力され
る４クロック毎にカウントされるカウントデータを示
し、ｎは第２のカウンタ４に入力される２クロック毎に
カウントされるカウントデータを示す。
【００１７】（効果）以上のように実施の形態１によれ
ば、第１、２のカウンタ２、４とＵＰカウンタ５、ラッ
チ６及びＤＯＷＮカウンタ７を用い、第１のカウンタ２
を４ＣＬＫで動作させ、第２のカウンタ２を２ＣＬＫで
動作させることにより、センサ出力信号ａの立上がりか
ら立上がり変化までの間を２等分した書込タイミング信
号ｈを生成するため、図１５のようなセンサ出力信号ａ
の１周期（立上がりから立上がりまでの時間）が等間隔
で、ＯＮとＯＦＦの時間が異なる場合（ＯＮ：ＯＦＦ≠
１：１）に対して書込タイミング信号ｈのタイミングは
等間隔に補正でき、安定した磁気書込タイミングが得ら
れる。
ば、第１、２のカウンタ２、４とＵＰカウンタ５、ラッ
チ６及びＤＯＷＮカウンタ７を用い、第１のカウンタ２
を４ＣＬＫで動作させ、第２のカウンタ２を２ＣＬＫで
動作させることにより、センサ出力信号ａの立上がりか
ら立上がり変化までの間を２等分した書込タイミング信
号ｈを生成するため、図１５のようなセンサ出力信号ａ
の１周期（立上がりから立上がりまでの時間）が等間隔
で、ＯＮとＯＦＦの時間が異なる場合（ＯＮ：ＯＦＦ≠
１：１）に対して書込タイミング信号ｈのタイミングは
等間隔に補正でき、安定した磁気書込タイミングが得ら
れる。
【００１８】実施の形態２． （構成）図３は本発明の実施の形態２の磁気書込タイミ
ング生成装置のブロック図、図４は同磁気書込タイミン
グ生成装置の各部位の信号のタイムチャートである。図
において、本発明の実施の形態１と同様の構成は同一符
号を付して重複した構成の説明を省略する。この実施の
形態はＵＰカウンタの３の前段にパルス分周部８を追加
したものである。このパルス分周部８は、入力側にセン
サ出力信号ａと分周選択信号ｊが入力され、出力側ｋを
ＵＰカウンタ３の入力側に接続したものである。それ以
外の構成は実施の形態１と同じである。
ング生成装置のブロック図、図４は同磁気書込タイミン
グ生成装置の各部位の信号のタイムチャートである。図
において、本発明の実施の形態１と同様の構成は同一符
号を付して重複した構成の説明を省略する。この実施の
形態はＵＰカウンタの３の前段にパルス分周部８を追加
したものである。このパルス分周部８は、入力側にセン
サ出力信号ａと分周選択信号ｊが入力され、出力側ｋを
ＵＰカウンタ３の入力側に接続したものである。それ以
外の構成は実施の形態１と同じである。
【００１９】（動作）次に、上記実施の形態２の動作を
図３及び図４を参照しながら説明する。その前にまず、
第１カウンタ２、第２カウンタ４の動作について説明す
る。初期設定として、第１のラッチ１にはその入力側に
ＣＰＵのＤ−ＢＵＳｉからの３２クロック毎にカウント
されるカウントデータ“１ＦＨ”が入力され、そのデー
タ“１ＦＨ”は入力クロック端子に入力される第１セッ
ト信号ｌの立上がりで保持し、出力側ｍから第１のカウ
ンタ２の入力側に出力し続ける。また、第２のラッチ３
にはその入力側にＣＰＵのＤ−ＢＵＳｉからの２クロッ
ク毎にカウントされるカウントデータ“０１Ｈ”が入力
され、そのデータ“０１Ｈ”は入力クロック端子に入力
される第２セット信号ｎの立上がりで保持し、出力側ｏ
から第２のカウンタ４の入力側に出力し続ける。
図３及び図４を参照しながら説明する。その前にまず、
第１カウンタ２、第２カウンタ４の動作について説明す
る。初期設定として、第１のラッチ１にはその入力側に
ＣＰＵのＤ−ＢＵＳｉからの３２クロック毎にカウント
されるカウントデータ“１ＦＨ”が入力され、そのデー
タ“１ＦＨ”は入力クロック端子に入力される第１セッ
ト信号ｌの立上がりで保持し、出力側ｍから第１のカウ
ンタ２の入力側に出力し続ける。また、第２のラッチ３
にはその入力側にＣＰＵのＤ−ＢＵＳｉからの２クロッ
ク毎にカウントされるカウントデータ“０１Ｈ”が入力
され、そのデータ“０１Ｈ”は入力クロック端子に入力
される第２セット信号ｎの立上がりで保持し、出力側ｏ
から第２のカウンタ４の入力側に出力し続ける。
【００２０】第１のカウンタ２では、その出力側の出力
ｃが“Ｌ”レベルのときに、第１のラッチ１の出力側ｍ
からのデータ“１ＦＨ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第１のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“１ＦＨ”は １ＦＨ→１ＥＨ→１ＤＨ→・・・→０３Ｈ→０２Ｈ→０
１Ｈ→００Ｈ→１ＦＨ→１ＥＨ→・・・ と変化する。そして、第１のカウンタ２内のカウンタ値
が“００Ｈ”になった時、第１のカウンタ２の出力信号
ｃが“Ｌ”レベルになり、第１のカウンタ２は第１のラ
ッチ１の出力側ｍからのデータ“１ＦＨ”を取り込む。
また、第１のカウンタ２の出力ｃのレベルは“１ＦＨ”
になったときに“Ｈ”レベルに戻る。
ｃが“Ｌ”レベルのときに、第１のラッチ１の出力側ｍ
からのデータ“１ＦＨ”を取り込み、その入力クロック
端子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの
立ち上がり変化毎に、第１のカウンタ１内の値を−１ず
つカウントダウンする。従って、ＣＬＫ １０ＭＨｚｂ
の変化がくる毎に、データ“１ＦＨ”は １ＦＨ→１ＥＨ→１ＤＨ→・・・→０３Ｈ→０２Ｈ→０
１Ｈ→００Ｈ→１ＦＨ→１ＥＨ→・・・ と変化する。そして、第１のカウンタ２内のカウンタ値
が“００Ｈ”になった時、第１のカウンタ２の出力信号
ｃが“Ｌ”レベルになり、第１のカウンタ２は第１のラ
ッチ１の出力側ｍからのデータ“１ＦＨ”を取り込む。
また、第１のカウンタ２の出力ｃのレベルは“１ＦＨ”
になったときに“Ｈ”レベルに戻る。
【００２１】第２のカウンタ４では、その出力側の出力
ｄが“Ｌ”レベルのときに、第２のラッチ３の出力側ｏ
からのデータ“０１Ｈ”を取込み、その入力クロック端
子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの立
ち上がり変化毎に、第２のカウンタ１内の値を−１ずつ
カウントダウンする。従って、ＣＬＫ １０ＭＨｚｂの
変化がくる毎に、データ“０１Ｈ”は ０１Ｈ→００Ｈ→０１Ｈ→００Ｈ→・・・ と変化する。そして、第２のカウンタ４内のカウンタ値
が“００Ｈ”になった時、第２のカウンタ４の出力信号
ｄが“Ｌ”レベルになり、第２のカウンタ４は第２のラ
ッチ３の出力側ｏからのデータ“０１Ｈ”を取り込む。
また、第２のカウンタ４の出力ｄのレベルは“０１Ｈ”
になったときに“Ｈ”レベルに戻る。
ｄが“Ｌ”レベルのときに、第２のラッチ３の出力側ｏ
からのデータ“０１Ｈ”を取込み、その入力クロック端
子に入力されるクロック信号ＣＬＫ １０ＭＨｚｂの立
ち上がり変化毎に、第２のカウンタ１内の値を−１ずつ
カウントダウンする。従って、ＣＬＫ １０ＭＨｚｂの
変化がくる毎に、データ“０１Ｈ”は ０１Ｈ→００Ｈ→０１Ｈ→００Ｈ→・・・ と変化する。そして、第２のカウンタ４内のカウンタ値
が“００Ｈ”になった時、第２のカウンタ４の出力信号
ｄが“Ｌ”レベルになり、第２のカウンタ４は第２のラ
ッチ３の出力側ｏからのデータ“０１Ｈ”を取り込む。
また、第２のカウンタ４の出力ｄのレベルは“０１Ｈ”
になったときに“Ｈ”レベルに戻る。
【００２２】次に、この発明の実施の形態２の磁気書込
タイミング生成装置全体の動作について説明する。パル
ス分周部６は分周選択信号ｊで８分周に設定されてお
り、パルス分周部８の入力側にセンサのセンサ出力信号
ａが入力されると、そのセンサ出力信号ａを８分周して
分周出力信号ｋをＵＰカウンタ３に出力する。ＵＰカウ
ンタ５はパルス分周部８の分周出力信号ｋの立上がりか
ら立上がりまでの間に、第１のカウンタ１の出力ｃの立
上がりが来るごとに、ＵＰカウンタ５内の値を＋１ずつ
カウントアップする。このときのカウンタ値は“０００
Ｈ”〜“１ＦＨ”までの＋３２となる。ラッチ部６では
ＵＰカウンタ５のカウンタ値ｅ（＋３２を示す“１Ｆ
Ｈ”）を、センサ出力信号ａの立上がりで発生するラッ
チＣＬＫｆの立上がりで保持し、そのカウンタ値を出力
側から出力ｇとしてラッチＣＬＫｆの立下がりまでＤＯ
ＷＮカウンタ７に出力する。
タイミング生成装置全体の動作について説明する。パル
ス分周部６は分周選択信号ｊで８分周に設定されてお
り、パルス分周部８の入力側にセンサのセンサ出力信号
ａが入力されると、そのセンサ出力信号ａを８分周して
分周出力信号ｋをＵＰカウンタ３に出力する。ＵＰカウ
ンタ５はパルス分周部８の分周出力信号ｋの立上がりか
ら立上がりまでの間に、第１のカウンタ１の出力ｃの立
上がりが来るごとに、ＵＰカウンタ５内の値を＋１ずつ
カウントアップする。このときのカウンタ値は“０００
Ｈ”〜“１ＦＨ”までの＋３２となる。ラッチ部６では
ＵＰカウンタ５のカウンタ値ｅ（＋３２を示す“１Ｆ
Ｈ”）を、センサ出力信号ａの立上がりで発生するラッ
チＣＬＫｆの立上がりで保持し、そのカウンタ値を出力
側から出力ｇとしてラッチＣＬＫｆの立下がりまでＤＯ
ＷＮカウンタ７に出力する。
【００２３】ＤＯＷＮカウンタ７ではその出力側の出力
ｈが“Ｌ”レベルのときにラッチ部６の出力ｇを取り込
み、第２のカウンタ４の出力ｄの立上がりが来るごと
に、ＤＯＷＮカウンタ５内の値を−１ずつカウントダウ
ンする。そのカウントダウンを開始する値はラッチ６か
ら与えられた“００３Ｈ”であるから、ＤＯＷＮカウン
タ７内のカウンタ値が“００３Ｈ”〜“０００Ｈ”まで
の−４となる“０００Ｈ”になった時、ＤＯＷＮカウン
タ７から出力される書込タイミング信号ｈは“Ｌ”レベ
ルになる。即ち、ＤＯＷＮカウンタ７が第２のカウンタ
２が出力するカウント信号カウント値６４に対してラッ
チ部６が出力したカウンタアップ値４を基準にカウント
ダウンされたカウントダウン値に基づく書込タイミング
信号ｈを出力する。
ｈが“Ｌ”レベルのときにラッチ部６の出力ｇを取り込
み、第２のカウンタ４の出力ｄの立上がりが来るごと
に、ＤＯＷＮカウンタ５内の値を−１ずつカウントダウ
ンする。そのカウントダウンを開始する値はラッチ６か
ら与えられた“００３Ｈ”であるから、ＤＯＷＮカウン
タ７内のカウンタ値が“００３Ｈ”〜“０００Ｈ”まで
の−４となる“０００Ｈ”になった時、ＤＯＷＮカウン
タ７から出力される書込タイミング信号ｈは“Ｌ”レベ
ルになる。即ち、ＤＯＷＮカウンタ７が第２のカウンタ
２が出力するカウント信号カウント値６４に対してラッ
チ部６が出力したカウンタアップ値４を基準にカウント
ダウンされたカウントダウン値に基づく書込タイミング
信号ｈを出力する。
【００２４】以上の動作より、第１のカウンタ２に“１
ＦＨ”、第２のカウンタ４に“０１Ｈ”をセットする
と、第１のカウンタ２は、１ＦＨ〜００Ｈまでの３２Ｃ
ＬＫ（ＣＬＫ １０ＭＨｚｂの立上がりが３２回）で動
作し、第２のカウンタ４は、０１Ｈ〜００Ｈの２ＣＬＫ
（ＣＬＫ １０ＭＨｚｂの立上がりが２回）で動作する
ため、第１のカウンタ２と第２のカウンタ４のカウンタ
値の比は４：６４、即ち１：１６となり、センサ出力信
号ａの立上がりから立上がりまでの変化に対してＤＯＷ
Ｎカウンタ７から出力される書込タイミング信号ｈは
（第２のカウンタのカウント値／第１のカウンタのカウ
ント値）＝１６となり、センサ出力信号ａの立上がりか
ら立上がりまでの変化を１６等分したタイミングが得ら
れる。このことは、ＤＯＷＮカウンタ７から出力される
書込みタイミング信号ｈはセンサ出力信号ａの立上がり
から立上がりまでの変化に対して結局ｎ＝２／ｍ＝３２
等分したタイミングが得られることを意味する。 ここ
で、ｍは例えば第１のカウンタ２に入力される３２クロ
ック毎にカウントされるカウントデータを示し、ｎは第
２のカウンタ４に入力される２クロック毎にカウントさ
れるカウントデータを示す。なお、ＣＬＫ １０ＭＨｚ
ｂ、Ｄ−ＢＵＳｉ、分周選択信号ｊ、ラッチＣＬＫｆ、
第１セット信号ｌ、第２セット信号ｎの生成回路は、本
発明に直接関与していない為、本図には記していない。
ＦＨ”、第２のカウンタ４に“０１Ｈ”をセットする
と、第１のカウンタ２は、１ＦＨ〜００Ｈまでの３２Ｃ
ＬＫ（ＣＬＫ １０ＭＨｚｂの立上がりが３２回）で動
作し、第２のカウンタ４は、０１Ｈ〜００Ｈの２ＣＬＫ
（ＣＬＫ １０ＭＨｚｂの立上がりが２回）で動作する
ため、第１のカウンタ２と第２のカウンタ４のカウンタ
値の比は４：６４、即ち１：１６となり、センサ出力信
号ａの立上がりから立上がりまでの変化に対してＤＯＷ
Ｎカウンタ７から出力される書込タイミング信号ｈは
（第２のカウンタのカウント値／第１のカウンタのカウ
ント値）＝１６となり、センサ出力信号ａの立上がりか
ら立上がりまでの変化を１６等分したタイミングが得ら
れる。このことは、ＤＯＷＮカウンタ７から出力される
書込みタイミング信号ｈはセンサ出力信号ａの立上がり
から立上がりまでの変化に対して結局ｎ＝２／ｍ＝３２
等分したタイミングが得られることを意味する。 ここ
で、ｍは例えば第１のカウンタ２に入力される３２クロ
ック毎にカウントされるカウントデータを示し、ｎは第
２のカウンタ４に入力される２クロック毎にカウントさ
れるカウントデータを示す。なお、ＣＬＫ １０ＭＨｚ
ｂ、Ｄ−ＢＵＳｉ、分周選択信号ｊ、ラッチＣＬＫｆ、
第１セット信号ｌ、第２セット信号ｎの生成回路は、本
発明に直接関与していない為、本図には記していない。
【００２５】（効果）以上のように第２の実施例によれ
ば、書込タイミング信号を得るために対象とされるセン
サのセンサ出力信号がパルス分周部８によって８分周さ
れた分周出力信号となり、その分周出力信号の立ち上が
りから立ち上がりまでの変化に対してＤＯＷＮカウンタ
７から出力される書込タイミング信号は１６等分したタ
イミングが得られるため、パルス分周部６によって設定
された分周パルス数８だけセンサのセンサ出力信号のパ
ルスが平均化され、センサのセンサ出力信号のパルスの
バラツキが補正される。従って、スリット板１２の１ス
リットの精度（バラツキ）が悪い場合、図１４のような
センサ出力信号ａになるときでも、数スリット分（今回
は８パルス分）を平均化することで１スリットの誤差を
補正でき、安定した書込みタイミングが得られる。但
し、条件として、モーター１１の回転で（メカ的な）急
激な変動はないものとする。スリット板１２は円状であ
り、スリット数は決まっている為、１回転すればスリッ
トの累計誤差は“０”となる。それを８パルス分でもほ
ぼ“０”になると推定して、８パルスを平均すること
で、１スリットの誤差を補正でき、これによってタイミ
ングが安定する。
ば、書込タイミング信号を得るために対象とされるセン
サのセンサ出力信号がパルス分周部８によって８分周さ
れた分周出力信号となり、その分周出力信号の立ち上が
りから立ち上がりまでの変化に対してＤＯＷＮカウンタ
７から出力される書込タイミング信号は１６等分したタ
イミングが得られるため、パルス分周部６によって設定
された分周パルス数８だけセンサのセンサ出力信号のパ
ルスが平均化され、センサのセンサ出力信号のパルスの
バラツキが補正される。従って、スリット板１２の１ス
リットの精度（バラツキ）が悪い場合、図１４のような
センサ出力信号ａになるときでも、数スリット分（今回
は８パルス分）を平均化することで１スリットの誤差を
補正でき、安定した書込みタイミングが得られる。但
し、条件として、モーター１１の回転で（メカ的な）急
激な変動はないものとする。スリット板１２は円状であ
り、スリット数は決まっている為、１回転すればスリッ
トの累計誤差は“０”となる。それを８パルス分でもほ
ぼ“０”になると推定して、８パルスを平均すること
で、１スリットの誤差を補正でき、これによってタイミ
ングが安定する。
【００２６】（利用形態）実施の形態１では、磁気書込
みタイミングについて説明したが、第１、第２のカウン
タ２、４に設定する値を変えることで、（ｎ／ｍ）のタ
イミングを得ることが出来、任意のタイミングが欲しい
場合に使用可能である。実施の形態２では、８パルス分
を平均化したが、急激なメカ的変動がなく、スリット精
度が悪い場合があれば、８パルス以上を平均化すること
で対応が可能である。
みタイミングについて説明したが、第１、第２のカウン
タ２、４に設定する値を変えることで、（ｎ／ｍ）のタ
イミングを得ることが出来、任意のタイミングが欲しい
場合に使用可能である。実施の形態２では、８パルス分
を平均化したが、急激なメカ的変動がなく、スリット精
度が悪い場合があれば、８パルス以上を平均化すること
で対応が可能である。
【００２７】
【発明の効果】本発明は以上説明したとおり、第１のカ
ウンタがｍクロック毎にカウントされるカウントデータ
をクロック信号の立ち上がり変化でカウントダウンし、
ｍクロック毎のカウント信号を出力し、第２のカウンタ
がｎクロック毎にカウントされるカウントデータをクロ
ック信号の立ち上がり変化でカウントダウンし、ｎクロ
ック毎のカウント信号を出力し、ＵＰカウンタがセンサ
のセンサ出力信号の立ち上がりから立ち上がりまでの間
に、第１のカウンタが出力するカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力し、ラッチ部がＵＰカウン
タが出力したカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力し、ＤＯＷ
Ｎカウンタが第２のカウンタが出力するカウント信号に
対してラッチ部が出力したカウンタアップ値を基準にカ
ウントダウンされたカウントダウン値に基づく書込タイ
ミング信号を出力するから、ＤＯＷＮカウンタから出力
される書込タイミング信号はセンサ出力信号の立上がり
から立上がりまでの変化に対してｎ／ｍ等分したタイミ
ングが得られ、不等間隔のタイミングが等間隔に補正さ
れ、安定したタイミングの書込タイミング信号が得られ
るという効果がある。
ウンタがｍクロック毎にカウントされるカウントデータ
をクロック信号の立ち上がり変化でカウントダウンし、
ｍクロック毎のカウント信号を出力し、第２のカウンタ
がｎクロック毎にカウントされるカウントデータをクロ
ック信号の立ち上がり変化でカウントダウンし、ｎクロ
ック毎のカウント信号を出力し、ＵＰカウンタがセンサ
のセンサ出力信号の立ち上がりから立ち上がりまでの間
に、第１のカウンタが出力するカウント信号の立ち上が
りがくる毎にカウンタアップし、カウンタアップした値
のカウントアップ信号を出力し、ラッチ部がＵＰカウン
タが出力したカウントアップ信号のカウンタアップ値を
ラッチクロックの立ち上がりで保持して出力し、ＤＯＷ
Ｎカウンタが第２のカウンタが出力するカウント信号に
対してラッチ部が出力したカウンタアップ値を基準にカ
ウントダウンされたカウントダウン値に基づく書込タイ
ミング信号を出力するから、ＤＯＷＮカウンタから出力
される書込タイミング信号はセンサ出力信号の立上がり
から立上がりまでの変化に対してｎ／ｍ等分したタイミ
ングが得られ、不等間隔のタイミングが等間隔に補正さ
れ、安定したタイミングの書込タイミング信号が得られ
るという効果がある。
【００２８】また、もう一つの本発明は以上説明したと
おり、センサのセンサ出力信号がパルス分周部によって
分周され、その分周された分周出力信号の立ち上がりか
ら立ち上がりまでの間に、第１のカウンタがｍクロック
毎にカウントされるカウントデータをクロック信号の立
ち上がり変化でカウントダウンし、ｍクロック毎のカウ
ント信号を出力し、第２のカウンタがｎクロック毎にカ
ウントされるカウントデータをクロック信号の立ち上が
り変化でカウントダウンし、ｎクロック毎のカウント信
号を出力し、ＵＰカウンタがパルス分周部の分周出力信
号の立ち上がりから立ち上がりまでの間に、第１のカウ
ンタが出力するカウント信号の立ち上がりがくる毎にカ
ウンタアップし、カウンタアップした値のカウントアッ
プ信号を出力し、ラッチ部がＵＰカウンタが出力したカ
ウントアップ信号のカウンタアップ値をラッチクロック
の立ち上がりで保持して出力し、ＤＯＷＮカウンタが第
２のカウンタが出力するカウント信号に対してラッチ部
が出力したカウンタアップ値を基準にカウントダウンさ
れたカウントダウン値に基づく書込タイミング信号を出
力するから、書込タイミング信号を得るために対象とさ
れるセンサのセンサ出力信号がパルス分周部によってｐ
分周された分周出力信号となり、その分周出力信号の立
ち上がりから立ち上がりまでの変化に対してＤＯＷＮカ
ウンタから出力される書込みタイミング信号はｎ／ｍ等
分したタイミングが得られるため、パルス分周部によっ
て設定された分周パルス数だけセンサのセンサ出力信号
のパルスが平均化されることとなり、スリット板のスリ
ットの精度のバラツキが悪いことによって生じるセンサ
のセンサ出力信号のパルスのバラツキが補正され、しか
も安定したタイミングの書込タイミング信号が得られる
という効果がある。
おり、センサのセンサ出力信号がパルス分周部によって
分周され、その分周された分周出力信号の立ち上がりか
ら立ち上がりまでの間に、第１のカウンタがｍクロック
毎にカウントされるカウントデータをクロック信号の立
ち上がり変化でカウントダウンし、ｍクロック毎のカウ
ント信号を出力し、第２のカウンタがｎクロック毎にカ
ウントされるカウントデータをクロック信号の立ち上が
り変化でカウントダウンし、ｎクロック毎のカウント信
号を出力し、ＵＰカウンタがパルス分周部の分周出力信
号の立ち上がりから立ち上がりまでの間に、第１のカウ
ンタが出力するカウント信号の立ち上がりがくる毎にカ
ウンタアップし、カウンタアップした値のカウントアッ
プ信号を出力し、ラッチ部がＵＰカウンタが出力したカ
ウントアップ信号のカウンタアップ値をラッチクロック
の立ち上がりで保持して出力し、ＤＯＷＮカウンタが第
２のカウンタが出力するカウント信号に対してラッチ部
が出力したカウンタアップ値を基準にカウントダウンさ
れたカウントダウン値に基づく書込タイミング信号を出
力するから、書込タイミング信号を得るために対象とさ
れるセンサのセンサ出力信号がパルス分周部によってｐ
分周された分周出力信号となり、その分周出力信号の立
ち上がりから立ち上がりまでの変化に対してＤＯＷＮカ
ウンタから出力される書込みタイミング信号はｎ／ｍ等
分したタイミングが得られるため、パルス分周部によっ
て設定された分周パルス数だけセンサのセンサ出力信号
のパルスが平均化されることとなり、スリット板のスリ
ットの精度のバラツキが悪いことによって生じるセンサ
のセンサ出力信号のパルスのバラツキが補正され、しか
も安定したタイミングの書込タイミング信号が得られる
という効果がある。
【図１】本発明の実施の形態１の磁気書込みタイミング
生成装置のブロック図である。
生成装置のブロック図である。
【図２】同磁気書込タイミング生成装置の各部位の信号
のタイムチャートである。
のタイムチャートである。
【図３】本発明の実施の形態２の磁気書込タイミング生
成装置のブロック図である。
成装置のブロック図である。
【図４】同磁気書込タイミング生成装置の各部位の信号
のタイムチャートである。
のタイムチャートである。
【図５】従来の磁気書込タイミング生成装置のブロック
図である。
図である。
【図６】同磁気書込タイミング生成装置にセンサ信号を
入力するセンサの構成を示す斜視図である。
入力するセンサの構成を示す斜視図である。
【図７】同磁気書込タイミング生成装置におけるセンサ
出力と書込タイミング信号の関係を示すタイムチャート
である。
出力と書込タイミング信号の関係を示すタイムチャート
である。
【図８】同磁気書込タイミング生成装置における基準よ
りＯＮ時間が短く、ＯＦＦ時間が長いセンサ出力と書込
タイミング信号の関係を示すタイムチャートである。
りＯＮ時間が短く、ＯＦＦ時間が長いセンサ出力と書込
タイミング信号の関係を示すタイムチャートである。
【図９】同磁気書込タイミング生成装置における１周期
が同じで、ＯＮ、ＯＦＦの時間が異なるセンサ出力と書
込タイミング信号の関係を示すタイムチャートである。
が同じで、ＯＮ、ＯＦＦの時間が異なるセンサ出力と書
込タイミング信号の関係を示すタイムチャートである。
２ 第１のカウンタ ４ 第２のカウンタ ５ ＵＰカウンタ ６ ラッチ部 ７ ＤＯＷＮカウンタ
Claims (2)
- 【請求項１】 センサ出力信号を出力するセンサと、 ｍクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｍクロッ
ク毎のカウント信号を出力する第１のカウンタと、 ｎクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｎクロッ
ク毎のカウント信号を出力する第２のカウンタと、 センサのセンサ出力信号の立ち上がりから立ち上がりま
での間に、第１のカウンタが出力するカウント信号の立
ち上がりがくる毎にカウンタアップし、カウンタアップ
した値のカウントアップ信号を出力するＵＰカウンタ
と、 ＵＰカウンタが出力したカウントアップ信号のカウンタ
アップ値をラッチクロックの立ち上がりで保持して出力
するラッチ部と、 第２のカウンタが出力するカウント信号に対してラッチ
部が出力したカウンタアップ値を基準にカウントダウン
されたカウントダウン値に基づく書込タイミング信号を
出力するＤＯＷＮカウンタとを備えたことを特徴とする
磁気書込タイミング生成装置。 - 【請求項２】 センサ出力信号を出力するセンサと、 ｍクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｍクロッ
ク毎のカウント信号を出力する第１のカウンタと、 ｎクロック毎にカウントされるカウントデータをクロッ
ク信号の立ち上がり変化でカウントダウンし、ｎクロッ
ク毎のカウント信号を出力する第２のカウンタと、 センサのセンサ出力信号をｐ分周に設定された分周選択
信号に基づいてｐ分周した分周出力信号を出力するパル
ス分周部と、 パルス分周部の分周出力信号の立ち上がりから立ち上が
りまでの間に、第１のカウンタが出力するカウント信号
の立ち上がりがくる毎にカウンタアップし、カウンタア
ップした値のカウントアップ信号を出力するＵＰカウン
タと、 ＵＰカウンタが出力したカウントアップ信号のカウンタ
アップ値をラッチクロックの立ち上がりで保持して出力
するラッチ部と、 第２のカウンタが出力するカウント信号に対してラッチ
部が出力したカウンタアップ値を基準にカウントダウン
されたカウントダウン値に基づく書込タイミング信号を
出力するＤＯＷＮカウンタとを備えたことを特徴とする
磁気書込タイミング生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9167542A JPH1116277A (ja) | 1997-06-24 | 1997-06-24 | 磁気書込タイミング生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9167542A JPH1116277A (ja) | 1997-06-24 | 1997-06-24 | 磁気書込タイミング生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116277A true JPH1116277A (ja) | 1999-01-22 |
Family
ID=15851646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9167542A Pending JPH1116277A (ja) | 1997-06-24 | 1997-06-24 | 磁気書込タイミング生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116277A (ja) |
-
1997
- 1997-06-24 JP JP9167542A patent/JPH1116277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759105B2 (ja) | 特にｕｓｂデバイス用のクロック発生器 | |
| KR100704349B1 (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
| US4985640A (en) | Apparatus for generating computer clock pulses | |
| JPS63503412A (ja) | 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置 | |
| JPH1116277A (ja) | 磁気書込タイミング生成装置 | |
| US4068462A (en) | Frequency adjustment circuit | |
| US4623845A (en) | Multi-clock generator | |
| US4335596A (en) | Device for measuring the operation of a timepiece movement | |
| CN113063992B (zh) | 用于测量两路脉冲信号间时间差的计时电路及计时方法 | |
| US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JP2001059752A (ja) | マイクロコンピュータ | |
| JPH0923159A (ja) | 測定装置 | |
| JPS5814626A (ja) | マイクロプロセッサ | |
| JPH0766721A (ja) | 分周器とデジタルシグナルプロセッサ | |
| KR100446722B1 (ko) | 타이머회로 | |
| JPS6233394Y2 (ja) | ||
| JPH04211814A (ja) | マイクロプロセッサ | |
| JPS58214875A (ja) | 指針表示式ストツプウオツチ | |
| JPH06188700A (ja) | 可変遅延回路の校正方式 | |
| JPH05122032A (ja) | 発振停止検出装置 | |
| JPH05297070A (ja) | Ｉｃ試験装置 | |
| JP2000091908A (ja) | フェーズロックドループのテスト回路 | |
| JPH01267470A (ja) | 幅測定回路 | |
| JPH05183408A (ja) | 遅延パルス発生回路 |