JPH11224913A5 - - Google Patents
Info
- Publication number
- JPH11224913A5 JPH11224913A5 JP1998024874A JP2487498A JPH11224913A5 JP H11224913 A5 JPH11224913 A5 JP H11224913A5 JP 1998024874 A JP1998024874 A JP 1998024874A JP 2487498 A JP2487498 A JP 2487498A JP H11224913 A5 JPH11224913 A5 JP H11224913A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- mounting
- terminal
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【0012】
【課題を解決するための手段】
上記第1の目的及び第2の目的を達成するために、請求項1の発明の半導体装置の実装方法は、貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と、を備えた半導体装置において、予め実装基板に突状の接続端子を含む電極部を設け、上記請求項1に記載の半導体装置の前記貫通孔内に、前記接続端子を挿入して接合することにより、前記電極部を半導体装置に設けられた端子部に電気的に接続して半導体装置を実装基板に実装することを特徴としている。
【課題を解決するための手段】
上記第1の目的及び第2の目的を達成するために、請求項1の発明の半導体装置の実装方法は、貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と、を備えた半導体装置において、予め実装基板に突状の接続端子を含む電極部を設け、上記請求項1に記載の半導体装置の前記貫通孔内に、前記接続端子を挿入して接合することにより、前記電極部を半導体装置に設けられた端子部に電気的に接続して半導体装置を実装基板に実装することを特徴としている。
すなわち、請求項1の発明の半導体装置の実装方法により実装される半導体装置では、上記構成とすることにより、端子部が配線板から突出しない様にして取り扱い中の負荷により端子部が変形するのを防止している。
本請求項1の発明の半導体装置の実装方法により実装される半導体装置において、端子部を形成する偏平な第1の接触子は、例えば、配線板の表面にメッキなどにより形成した金属膜または導電性物質よりなる膜や、貫通孔内に充填した金属の配線板の上下面に露出する部分などにより構成することができる。また、端子部を形成する第2の接触子は、例えば、配線板に設けられた貫通孔の内面にメッキなどにより形成した金属膜または導電性物質よりなる膜や、貫通孔内に充填した金属に配線板を貫通するように設けた孔の内面部分などにより構成することができる。
このように、本発明の半導体装置の実装方法により実装される半導体装置では、第1の接触子と第2の接触子のうち少なくとも一方が実装基板との接合方法に合わせて形成される実装基板の接続端子と接続可能な領域に設けられていればよい。
貫通孔の内面に設けられる第2の接触子の形成位置は、例えば、後述する請求項3の実装方法では内面全面としたり、後述する請求項3の実装方法では、内面の一部とするなどのように、実装基板との接合方法に合わせて決定することもできる。
このように請求項1の半導体装置の実装方法により実装される半導体装置は、従来では配線板の下面側に突出して形成させた外部端子を、貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部としているため、端子部が取り扱い中に邪魔にならず、取り扱い中に端子部が変形して短絡などの接合不良を起こす恐れがない。
したがって、実装基板に対して良好な接合信頼性を有する半導体装置とすることができ、この様な半導体装置と実装基板との接合は、以下のように行われる。
実装基板の電極部は、上記の半導体装置に設けられた貫通孔に挿入可能に構成された突状の接続端子を含み、この接続端子が貫通孔内に入り込んだ状態で接合されることにより半導体装置と実装基板とを電気的に接続するとともに、実装基板に対する半導体装置の位置を固定する。
また、半導体装置と実装基板との接合は、半導体装置の貫通孔の形状に合わせて半田で形成した突状の接続端子を貫通孔内に嵌め合わせたのち、リフロー処理して接合するようにしてもよいし、後述する請求項3及び請求項4のようにしてもよく、実装基板に設けられた突状の接続端子が貫通孔内で固定されることにより半導体装置と実装基板とが電気的に接続する構成であれば、本発明では特に限定しない。
また、請求項1の発明によれば、突状の接続端子を貫通孔内に挿入して半導体装置を実装基板に実装するため、半導体装置に設けられた端子部とこの端子部に対応して形成された実装基板の突状の接続端子とを確実に接合できるので、実装基板の接続端子と半導体装置の外部端子との位置合わせが簡単で、精度良く接合することができる。
請求項2の発明は、上記第3と第4の目的を達成するために、請求項1に記載の半導体装置の実装方法において、前記貫通孔内に挿入された前記接続端子の該貫通孔から突出した部分に押圧力を加えて変形させることにより前記端子部と前記接続端子とを接合することを特徴としている。
また、請求項3の発明は、上記第3と第4の目的を達成するために、請求項1に記載の半導体装置の実装方法において、前記接続端子を加熱して溶融させることにより前記接続端子と前記端子部とを接合することを特徴としている。
また、請求項3の発明によれば、溶融した突状の接続端子は貫通孔内に留まるため、隣り合う接続端子同士が接合して半田ブリッジが形成される恐れがないという利点もある。
また、請求項4の発明の半導体装置は、上記第1の目的を達成するために、実装基板側に開口する有底の孔が形成された配線板と、該有底の孔の内面部分の少なくとも一部に形成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と、を備えている。
すなわち、請求項4の発明では、上記構成とすることにより、端子部が配線板から突出しない様にして取り扱い中の負荷により端子部が変形するのを防いでいる。
本請求項4の発明において、端子部は、例えば、配線板の下面に形成した有底の孔の内面にメッキなどにより形成した金属膜または導電性物質よりなる膜の表面や、配線板の内部のある一定の深さまで形成した金属層内に設けた有底の孔の内面などにより構成することができる。また、有底の孔の形状は限定しないが、例えば、配線板の下面内に開口しその断面が円形または多角形である有底の筒状とすることができる。
このように請求項4の半導体装置は、従来では配線板の下面側に突出して形成させた外部端子を、配線板に形成された有底の孔の内面部分の少なくとも一部に形成した端子部としているため、端子部が取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れがない。
したがって、実装基板に対して良好な接合信頼性を有する半導体装置とすることができる。なお、この様な半導体装置と実装基板との接合は、後述する請求項5の発明のように行うことができる。
請求項5の発明の半導体装置の実装方法は、上記第2の目的を達成するために、予め実装基板に突状の接続端子を含む電極部を設け、上記請求項4に記載の半導体装置の前記有底の孔内に、前記接続端子を挿入して接合することにより、前記電極部を半導体装置に設けられた端子部に電気的に接続して半導体装置を実装基板に実装することを特徴としている。
実装基板の電極部は、請求項4に記載の半導体装置に設けられた有底の孔に挿入可能に構成された突状の接続端子を含み、この接続端子が有底の孔内に入り込んだ状態で接合されることにより半導体装置と実装基板とを電気的に接続するとともに、実装基板に対する半導体装置の位置を固定する。
また、請求項5の発明によれば、半導体装置に設けられた端子部とこの端子部に対応して形成された実装基板の突状の接続端子とを確実に接合できるので、実装基板の接続端子と半導体装置の端子部との位置合わせが簡単で、精度良く接合することができる。
【0089】
【発明の効果】
以上説明したように、請求項1の発明によれば、半導体装置に設けられた端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置を、実装基板に対して半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる、という効果がある。
【発明の効果】
以上説明したように、請求項1の発明によれば、半導体装置に設けられた端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置を、実装基板に対して半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる、という効果がある。
また、請求項2及び請求項3の発明によれば、パッケージクラックの発生しない半導体装置のパッケージにクラックを発生させないで実装できる、という効果がある。
請求項4の発明によれば、端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置が得られる、という効果がある。
さらに、請求項5の発明によれば、請求項4の半導体装置を実装基板に対して半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる、という効果がある。
Claims (5)
- 貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子とを備えた半導体装置において、
予め実装基板に突状の接続端子を含む電極部を設け、
前記半導体装置の前記貫通孔内に、前記接続端子を挿入して接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴とする半導体装置の実装方法。 - 前記貫通孔内に挿入された前記接続端子の該貫通孔から突出した部分に押圧力を加えて変形させることにより前記端子部と前記接続端子とを接合することを特徴とする請求項1に記載の半導体装置の実装方法。
- 前記接続端子を加熱して溶融させることにより前記接続端子と前記端子部とを接合することを特徴とする請求項1に記載の半導体装置の実装方法。
- 実装基板側に開口する有底の孔が形成された配線板と、
該有底の孔の内面部分の少なくとも一部に形成された端子部と、
前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と、
を備えた半導体装置。 - 予め実装基板に突状の接続端子を含む電極部を設け、
上記請求項4に記載の半導体装置の前記有底の孔内に、前記接続端子を挿入して接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02487498A JP3938810B2 (ja) | 1998-02-05 | 1998-02-05 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02487498A JP3938810B2 (ja) | 1998-02-05 | 1998-02-05 | 半導体装置の実装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11224913A JPH11224913A (ja) | 1999-08-17 |
| JPH11224913A5 true JPH11224913A5 (ja) | 2005-08-18 |
| JP3938810B2 JP3938810B2 (ja) | 2007-06-27 |
Family
ID=12150359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02487498A Expired - Fee Related JP3938810B2 (ja) | 1998-02-05 | 1998-02-05 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3938810B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
| JP4828997B2 (ja) * | 2006-04-24 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
| JP5125349B2 (ja) * | 2007-09-21 | 2013-01-23 | カシオ計算機株式会社 | 半導体装置の実装構造および実装方法 |
| DE102017006406B4 (de) | 2017-07-07 | 2021-04-29 | Tdk-Micronas Gmbh | Gehäustes IC-Bauelement |
-
1998
- 1998-02-05 JP JP02487498A patent/JP3938810B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6623283B1 (en) | Connector with base having channels to facilitate surface mount solder attachment | |
| JPH11224913A5 (ja) | ||
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
| JP3938810B2 (ja) | 半導体装置の実装方法 | |
| JPH06296073A (ja) | フレキシブルプリント基板 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| US20260006726A1 (en) | Semiconductor package with a cavity substrate | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| US11032908B2 (en) | Circuit board, assembly and method of assembling | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0563030U (ja) | 電子部品の電極構造 | |
| WO2025187454A1 (ja) | 回路基板、及び、回路基板の製造方法 | |
| JPH06209065A (ja) | 電子部品搭載装置 | |
| JPS6023911Y2 (ja) | コネクタ | |
| JPH0535589B2 (ja) | ||
| JPH0529108U (ja) | 表面実装部品用端子 | |
| JP2530783Y2 (ja) | チップ部品の実装構造 | |
| JP4379578B2 (ja) | 半導体装置の製造方法 | |
| JPS63204752A (ja) | プリント回路基板型ピングリツドアレイパツケ−ジ | |
| JP2005251705A (ja) | フィルム状電子部品と端子部品の接合構造及び接合方法 | |
| JPH0554946A (ja) | プリント基板へのスタツドの接合方法 | |
| JPH1022602A (ja) | 電子部品実装基板および製造方法 | |
| JPH0585051U (ja) | Icパッケージ | |
| JPH02224293A (ja) | 印刷配線板 |